CN113674716B - 显示装置及其闸极致能方法 - Google Patents

Abstract

本发明公开了一种显示装置，包含一显示面板、一时序控制器、一闸极致能除频控制器以及一闸极驱动器。时序控制器用于产生一时钟讯号、一闸极起始讯号以及一闸极致能讯号。闸极致能除频控制器耦接于时序控制器，用于根据时钟讯号、闸极起始讯号和闸极致能讯号，产生多个除频闸极致能讯号。闸极驱动器耦接于时序控制器、闸极致能除频控制器和显示面板，用于根据时钟讯号、闸极起始讯号和多个除频闸极致能讯号，产生多个闸极输出讯号到显示面板。利用本发明，显示装置不会出现一段冗余预充放电，能够避免浪费电。

Description

显示装置及其闸极致能方法

技术领域

本发明涉及显示面板技术领域，尤其涉及一种显示装置及其闸极致能方法。

背景技术

在液晶显示面板（Liquid Crystal Display，LCD）的应用装置中，薄膜电晶体（Thin-Film Transistor，TFT ）可作为显示像素的开关，用来控制显示像素的充放电时序；闸极驱动器用来提供扫描讯号以导通开关；以及源极驱动器用来产生资料讯号给显示像素。简单来说，当扫描讯号导通显示像素的开关时，显示像素可在扫描讯号的充放电时间内接收资料讯号，以进行充放电，使得显示像素可发出对应的亮光。

然而，当显示面板的解析度（Resolution）和更新率（Refresh Rate）越来越高时，显示像素能够进行充放电的时间越来越短。

发明内容

本发明要解决的技术问题是：为了解决现有技术中由于显示面板性能提升而导致显示像素在充放电时间内无法达到目标电压的技术问题。本发明提供一种显示装置及其闸极致能方法，通过对显示像素进行预充电或预扫描，使得显示像素在充放电时间内能够抵达目标电压。

本发明解决其技术问题所采用的技术方案是：一种显示装置，包含：一显示面板；一时序控制器，用于产生一时钟讯号、一闸极起始讯号以及一闸极致能讯号；一闸极致能除频控制器，耦接于所述时序控制器，用于根据所述时钟讯号、所述闸极起始讯号和所述闸极致能讯号，产生多个除频闸极致能讯号；以及一闸极驱动器，耦接于所述时序控制器、所述闸极致能除频控制器和所述显示面板，用于根据所述时钟讯号、所述闸极起始讯号和所述多个除频闸极致能讯号，产生多个闸极输出讯号到所述显示面板。

进一步地，所述闸极驱动器设置为相邻于所述显示面板的一边框。

进一步地，所述闸极致能除频控制器设置为不相邻于所述显示面板的一边框。

进一步地，所述闸极驱动器包含多个闸极驱动单元，所述多个闸极驱动单元中的每一者包含：一双向位移暂存器，耦接于所述时序控制器，用于根据所述时钟讯号和所述闸极起始讯号，产生多个位移讯号中的一者；一输出控制器，耦接于所述双向位移暂存器和所述闸极致能除频控制器，用于根据所述多个位移讯号中的一者和所述多个除频闸极致能讯号中的一者，产生多个预输出讯号中的一者；一位准转换器，耦接于所述输出控制器，用于根据所述多个预输出讯号中的一者，产生多个位准转换讯号的一者；以及一输出缓冲器，耦接于所述位准转换器和所述显示面板，用于根据所述多个位准转换讯号中的一者，产生所述多个闸极输出讯号中的一者到所述显示面板。

一种闸极致能方法，用于如上所述的闸极致能除频控制器，所述闸极致能方法包含：

根据显示面板的每一条闸极通道的一扫描时间和闸极致能讯号的一周期，判断一除频倍率k，k是大于1的正整数；

根据所述除频倍率k，对所述闸极致能讯号进行除频，以产生多个除频闸极致能讯号；以及

分别传送所述多个除频闸极致能讯号到闸极驱动器。

进一步地，所述闸极驱动器包含n个闸极驱动单元，分别传送所述多个除频闸极致能讯号到所述闸极驱动器的步骤包含：

分别传送k个除频闸极致能讯号到i除以k的余数分别为1…k-1、0的所述n个闸极驱动单元中的第i个闸极驱动单元，i、n是大于零的正整数，且1≤i≤n。

本发明的有益效果如下：

相比于现有技术，本发明通过闸极致能除频控制器对闸极致能讯号进行除频，以产生多个除频闸极致能讯号，其中多个除频闸极致能讯号的周期匹配每一条闸极通道的扫描时间；如此一来，在扫描每一条闸极通道的过程中，本发明的显示装置不会出现一段冗余预充放电，如此避免了浪费电的问题。再者，本发明的单一个闸极致能除频控制器可取代现有闸极驱动器的多个闸极致能控制器，故本发明的闸极驱动器的硬件面积较小，具备较低的制造成本。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1为显示装置一的功能方块图。

图2为图1的闸极驱动单元一的功能方块图。

图3为用于图1的显示装置一的讯号时序图。

图4为根据本发明实施例的显示装置二的功能方块图。

图5为根据本发明实施例图4中的闸极驱动单元二的功能方块图。

图6为根据本发明实施例用于图4的显示装置二的讯号时序图。

图中：

1、4: 显示装置一、显示装置二

10、40: 显示面板一、显示面板二

11、41: 闸极驱动器一、闸极驱动器二

12、42: 时序控制器一、时序控制器二

200: 闸极致能控制器

201、501: 双向位移暂存器一、双向位移暂存器二

202、502: 输出控制器一、输出控制器二

203、503: 位准转换器一、位准转换器二

204、504: 输出缓冲器一、输出缓冲器二

400: 闸极致能除频控制器

BZ: 边框

CLK: 时钟讯号

STV: 闸极起始讯号

OE: 闸极致能讯号

GD[1]…GD[x]…GD[n]：闸极驱动单元二

GD’[1]…GD’[x]…GD’[n]: 闸极驱动单元一

G[1]…G[x]…G[n]：闸极输出讯号一

OUT[1]…OUT[x]…OUT[n]: 闸极输出讯号二

E[x]: 预输出讯号

LS[x]: 位准转换讯号

PSN[x]: 致能讯号

S[x]: 位移讯号

T: 周期。

具体实施方式

现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。

如图1所示，显示装置一1包含显示面板一10、闸极驱动器一11以及时序控制器一12。在结构上，闸极驱动器一11耦接于时序控制器一12与显示面板一10之间，用来根据时序控制器一12产生的一时钟讯号CLK、一闸极致能讯号OE和一闸极起始讯号STV，产生多个闸极输出讯号一G[1]…G[x]…G[n]到显示面板一10。显示面板一10包含n条闸极通道，闸极驱动器一11包含多个闸极驱动单元一GD’1…GD’x…GD’n，用来分别输出多个闸极输出讯号一G[1]…G[x]…G[n]到显示面板一10的n条闸极通道，n是大于零的正整数，1≤x≤n。

如图2所示，闸极驱动单元一GD’x包含一闸极致能控制器200、一双向位移暂存器一（Bidirectional Shift Register）201、一输出控制器一（Output Enabler）202、一位准转换器一（Level Shifter）203以及一输出缓冲器一（Output Buffer）204。在结构上，闸极致能控制器200耦接于时序控制器一12，用来根据闸极致能讯号OE，产生一致能讯号PSN[x]。双向位移暂存器一201耦接于时序控制器一12，用来根据时钟讯号CLK和闸极起始讯号STV，产生一位移讯号S[x]。输出控制器一202耦接于闸极致能控制器200和双向位移暂存器一201，用来根据致能讯号PSN[x]和位移讯号S[x]，产生一预输出讯号E[x]。位准转换器一203耦接于输出控制器一202，用来将预输出讯号E[x]转换为一位准转换讯号LS[x]。输出缓冲器一204耦接于位准转换器一203，用来将位准转换讯号LS[x]缓存为闸极输出讯号一G[x]。

然而，申请人注意到，在图1和图2的电路结构下，闸极驱动器一11包含了n个结构相同的闸极驱动单元一GD’1…GD’x…GD’n ，当显示面板一10的闸极通道或扫描通道增加（即n增加），闸极驱动器一11所需的硬件面积也随之增加。

如图3所示，在操作上，当闸极驱动器一11侦测到闸极起始讯号STV上升边缘（Rising Edge）时，随即依次扫描显示面板一10的n条闸极通道，也就是依次导通连接到第1…n条闸极通道的显示像素的开关。详细来说，在扫描第1条闸极通道的过程中，当闸极驱动器一11侦测到闸极致能讯号OE为第一电压状态（例如高电压状态），闸极驱动单元一GD’1进行预充电或预放电，使得闸极输出讯号一G[1]可在较短的时间内抵达目标高电压或目标低电压。另一方面，当闸极驱动器一11侦测到闸极致能讯号OE为第二电压状态（例如低电压状态），闸极驱动单元一GD’1不进行预充电或预放电。

以此类推，在扫描第x条闸极通道的过程中，当闸极驱动器一11侦测到闸极致能讯号OE为第一电压状态（例如高电压状态），闸极驱动单元一GD’x进行预充电或预放电，使得闸极输出讯号一G[x]可在较短的时间内抵达目标高电压或目标低电压。另一方面，当闸极驱动器一11侦测到闸极致能讯号OE中为第二电压状态（例如低电压状态），闸极驱动单元一GD’x不进行预充电或预放电。然而，申请人注意到，在图3的电路操作下，在扫描每一条闸极通道的过程中，会出现一段冗余预充放电，导致电浪费。

如图4所示，显示装置二4包含一显示面板二40、一闸极致能除频控制器400、一闸极驱动器二41以及一时序控制器二42。在结构上，时序控制器二42耦接于闸极致能除频控制器400和闸极驱动器二41，用来产生一时钟讯号CLK、一闸极起始讯号STV以及一闸极致能讯号OE。闸极致能除频控制器400耦接于时序控制器二42，用来根据时钟讯号CLK、闸极起始讯号STV和闸极致能讯号OE，产生除频闸极致能讯号OE1和除频闸极致能讯号OE2到闸极驱动器二41。闸极驱动器二41耦接于时序控制器二42、闸极致能除频控制器400和显示面板二40，用来根据时钟讯号CLK、闸极起始讯号STV、除频闸极致能讯号OE1和除频闸极致能讯号OE2，产生多个闸极输出讯号二OUT[1]…OUT[x]…OUT[n]到显示面板二40。闸极驱动器二41包含多个闸极驱动单元二GD1…GD[x]…GDn，用来分别产生多个闸极输出讯号二OUT[1]…OUT[x]…OUT[n]到显示面板二40。

需要注意的是，闸极致能除频控制器400产生的除频闸极致能讯号OE1和除频闸极致能讯号OE2可视为通用讯号（Global Signal），用来同时传送到多个闸极驱动单元二GD1…GDn。如此一来，本发明的单一个闸极致能除频控制器400可取代图2的n个闸极致能控制器200，且单一个闸极致能除频控制器400的硬件面积不会随着显示面板二40的闸极通道或扫描通道增加（即n增加）而等比例增加。因此，在相同闸极通道n的前提下，本发明的闸极驱动器二41的硬件面积整体上相较于闸极驱动器一11的硬件面积更小，具备较低的制造成本。

此外，阵列上闸极（Gate on Array，GOA）显示装置，其是将多个GOA驱动单元一GD’1…GD’n设置邻近于显示面板一10的显示像素阵列，也就是设置为邻近于显示面板一10的边框（Bezel）。

相比之下，闸极驱动器二41设置为相邻于显示面板二40的一边框BZ，且闸极致能除频控制器400设置不相邻于显示面板二40的边框BZ。也就是说，本发明的闸极致能除频控制器400不属于闸极驱动器二41的一部份，故闸极致能除频控制器400可设置为邻近于时序控制器二42或显示面板二40的中间区域，而不须设置邻近于多个闸极驱动单元二GD1…GDn。再者，由于本发明的闸极驱动器二41设置相邻于显示面板二40的边框BZ，故本发明的显示装置二4也属于一种阵列上闸极显示装置。于一实施例中，闸极致能除频控制器400设置为相邻于时序控制器二42。

如图5所示，多个闸极驱动单元二GD1…GDn中的每一者的电路结构相同。以闸极驱动单元二GDx为例，其包含一双向位移暂存器二501、一输出控制器二502、一位准转换器二503以及一输出缓冲器二504。在结构上，双向位移暂存器二501耦接于时序控制器二42，用来根据时钟讯号CLK和闸极起始讯号STV，产生多个位移讯号S[1]…S[n]中的一者S[x]。输出控制器二502耦接于双向位移暂存器二501和闸极致能除频控制器400，用来根据多个位移讯号S[1]…S[n]中的一者S[x]和除频闸极致能讯号OE1，产生多个预输出讯号E[1]…E[n]中的一者E[x]。位准转换器二503耦接于输出控制器二502，用来根据多个预输出讯号E[1]…E[n]中的一者E[x]，产生多个位准转换讯号LS[1]…LS[n]的一者LS[x]。输出缓冲器二504耦接于位准转换器二503和显示面板二40，用来根据多个位准转换讯号LS[1]…LS[n]的一者LS[x]，产生多个闸极输出讯号二OUT[1]…OUT[n]中的一者OUT[x]到显示面板二40。由于闸极驱动单元二GDx不包含闸极致能控制器200，故其硬件面积小于图2的闸极驱动单元一GD’x。

如图6所示，假设闸极致能讯号OE的周期是T，且每一条闸极通道的扫描时间是2*T，则闸极致能除频控制器400可将闸极致能讯号OE的频率除以2，使得所产生的两个除频闸极致能讯号OE1和除频闸极致能讯号OE2的周期是2*T，以匹配每一条闸极通道的扫描时间2*T。如此一来，在扫描每一条闸极通道的过程中，本发明的显示装置二4不会出现一段冗余预充放电，能够减少电的浪费。

于其他实施例中，每一条闸极通道的扫描时间是闸极致能讯号OE的周期的k倍，则闸极致能除频控制器400可将闸极致能讯号OE的频率除以k，以产生k个除频闸极致能讯号，且k是大于1的正整数。

因此，于图4的实施例中，闸极驱动器二41包含第1…n个闸极驱动单元二GD1…GDn，闸极致能除频控制器400分别传送k个除频闸极致能讯号OE1…OEk到i除以k的余数分别为1…k-1、0的第i个闸极驱动单元，i、n是正整数，且1≤i≤n。举例来说，于图6的实施例中，k例如但于不限于是2，闸极致能除频控制器400传送第1个除频闸极致能讯号OE1到i除以2的余数为1的第1、3、5…个闸极驱动单元；以及传送第2个除频闸极致能讯号OE2到i除以2的余数为0的第2、4、6…个闸极驱动单元。举例来说，k例如但于不限于是3，闸极致能除频控制器400传送第1个除频闸极致能讯号OE1到i除以3的余数为1的第1、4、7…个闸极驱动单元；传送第2个除频闸极致能讯号OE2到i除以3的余数为2的第2、5、8…个闸极驱动单元；以及传送第3个除频闸极致能讯号OE3到i除以3的余数为0的第3、6、9…个闸极驱动单元。

简单来说，当显示装置二4启动时，闸极致能除频控制器400执行以下步骤：根据每一条闸极通道的扫描时间（例如，2*T）和闸极致能讯号OE的周期（例如，T），判断除频倍率k（例如，k=2）；根据除频倍率k，对闸极致能讯号OE进行除频，以产生多个除频闸极致能讯号OE1…OEk；以及分别传送包含k个除频闸极致能讯号OE1…OEk到i除以k的余数分别为1…k-1、0的第i个闸极驱动单元，k是大于1的正整数。

综上所述，本发明通过闸极致能除频控制器对闸极致能讯号进行除频，以产生多个除频闸极致能讯号，其中多个除频闸极致能讯号的周期匹配每一条闸极通道的扫描时间；如此一来，在扫描每一条闸极通道的过程中，本发明的显示装置不会出现一段冗余预充放电，如此避免了浪费电的问题。再者，本发明的单一个闸极致能除频控制器可取代现有闸极驱动器的多个闸极致能控制器，故本发明的闸极驱动器的硬件面积较小，具备较低的制造成本。

以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要如权利要求范围来确定其技术性范围。

Claims (4)

1.一种闸极致能方法，其特征在于，包含：

一显示面板；

一时序控制器，用于产生一时钟讯号、一闸极起始讯号以及一闸极致能讯号；

一闸极致能除频控制器，耦接于所述时序控制器，用于根据所述时钟讯号、所述闸极起始讯号和所述闸极致能讯号，产生多个除频闸极致能讯号；以及

一闸极驱动器，耦接于所述时序控制器、所述闸极致能除频控制器和所述显示面板，用于根据所述时钟讯号、所述闸极起始讯号和所述多个除频闸极致能讯号，产生多个闸极输出讯号到所述显示面板；所述闸极驱动器包含n个闸极驱动单元；

所述方法包含：

根据显示面板的每一条闸极通道的一扫描时间和闸极致能讯号的一周期，判断一除频倍率k，k是大于1的正整数；

根据所述除频倍率k，对所述闸极致能讯号进行除频，以产生多个除频闸极致能讯号；以及

分别传送k个除频闸极致能讯号到i除以k的余数分别为1…k-1、0的所述n个闸极驱动单元中的第i个闸极驱动单元，i、n是大于零的正整数，且1≤i≤n。

2.如权利要求1所述的闸极致能方法，其特征在于，所述闸极驱动器设置为相邻于所述显示面板的一边框。

3.如权利要求1所述的闸极致能方法，其特征在于，所述闸极致能除频控制器设置为不相邻于所述显示面板的一边框。

4.如权利要求1所述的闸极致能方法，其特征在于，所述闸极驱动器包含多个闸极驱动单元，所述多个闸极驱动单元中的每一者均包含：

一双向位移暂存器，耦接于所述时序控制器，用于根据所述时钟讯号和所述闸极起始讯号，产生多个位移讯号中的一者；

一输出控制器，耦接于所述双向位移暂存器和所述闸极致能除频控制器，用于根据所述多个位移讯号中的一者和所述多个除频闸极致能讯号中的一者，产生多个预输出讯号中的一者；

一位准转换器，耦接于所述输出控制器，用于根据所述多个预输出讯号中的一者，产生多个位准转换讯号的一者；以及

一输出缓冲器，耦接于所述位准转换器和所述显示面板，用于根据所述多个位准转换讯号中的一者，产生所述多个闸极输出讯号中的一者到所述显示面板。

Images