CN108538268B - 一种双向扫描栅极驱动电路 - Google Patents
一种双向扫描栅极驱动电路 Download PDFInfo
- Publication number
- CN108538268B CN108538268B CN201810358303.9A CN201810358303A CN108538268B CN 108538268 B CN108538268 B CN 108538268B CN 201810358303 A CN201810358303 A CN 201810358303A CN 108538268 B CN108538268 B CN 108538268B
- Authority
- CN
- China
- Prior art keywords
- circuit unit
- thin film
- film transistor
- driving circuit
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 43
- 239000010409 thin film Substances 0.000 claims abstract description 254
- 238000012423 maintenance Methods 0.000 claims description 8
- 230000009471 action Effects 0.000 abstract description 4
- 102220565243 L-lactate dehydrogenase A-like 6A_M11A_mutation Human genes 0.000 description 25
- 238000010586 diagram Methods 0.000 description 14
- 101150092780 GSP1 gene Proteins 0.000 description 9
- 238000013461 design Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- 102100022887 GTP-binding nuclear protein Ran Human genes 0.000 description 3
- 101000774835 Heteractis crispa PI-stichotoxin-Hcr2o Proteins 0.000 description 3
- 101000620756 Homo sapiens GTP-binding nuclear protein Ran Proteins 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005034 decoration Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101100134058 Caenorhabditis elegans nth-1 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Shift Register Type Memory (AREA)
Abstract
本发明公开了一种双向扫描栅极驱动，该双向扫描栅极驱动电路包括首级辅助电路单元、N(N>3，且N为正整数)级驱动电路单元以及尾级辅助电路单元；第n(1≤n≤N，且n为正整数)级驱动电路单元包括正反扫控制模块、下拉模块、维持信号产生模块、低电压维持模块、输出维持模块以及输出模块；低电压维持模块中的多个薄膜晶体管在导通状态下在受到正向栅极偏压应力作用、在关断状态下受到负向栅极偏压应力作用，减轻薄膜晶体管的特性漂移，提高了电路的信赖性。
Description
技术领域
本发明涉及液晶显示领域，尤其涉及一种双向扫描栅极驱动电路。
背景技术
平板显示器的栅极扫描线以前一般由集成电路芯片(Gate IC)来驱动，而集成的栅极扫描驱动电路(Gate Driver Monolithic，GDM)是一种利用现有的薄膜晶体管阵列基板制造工艺，将栅极扫描驱动电路直接构建在阵列基板上的技术，具有降低成本、减少工艺流程、减小面板边框宽度的作用。随着产品和技术的发展，平板显示器对栅极扫描驱动电路的要求越来越高，其中之一就是要求同时具有正向扫描和反向扫描的功能。
图1所示是一种现有的双向扫描栅极驱动电路的电路示意图，该双向扫描栅极驱动电路包括N(N>3，且N为正整数)级驱动电路单元，第n(1≤n≤N，且n为正整数)级驱动电路单元包括正反扫控制模块01、下拉模块02、维持信号产生模块03、低电压维持模块04、输出维持模块05、输出模块06、清空模块07以及辅助维持模块08。除首尾级外，每一级的维持信号产生模块03负责控制前级的低电压维持模块04和后级的低电压维持模块04，同样本级的低电压维持模块04由前级的维持信号产生模块03和后级的维持信号产生模块03进行控制，最大程度上改善电路的可靠性。
然而实验表明，该电路中低电压维持模块内的第八薄膜晶体管M8A和第十四薄膜晶体管M8B长期受到正向栅极偏压应力(positive bias stress，PBT)的作用，有特性正向漂移的风险，可能导致维持功能减弱，降低电路的可靠性。
发明内容
为解决上述技术问题，本发明提供一种双向扫描栅极驱动电路，可以通过相反方向的栅极偏压应力减轻薄膜晶体管的特性漂移，提高电路的信赖性。
本发明提供的技术方案如下：
本发明公开了一种双向扫描栅极驱动电路，该双向扫描栅极驱动电路包括首级辅助电路单元、N级驱动电路单元以及尾级辅助电路单元；第n级驱动电路单元包括正反扫控制模块、下拉模块、维持信号产生模块、低电压维持模块、输出维持模块以及输出模块；所述首级辅助电路单元输出第一维持信号，所述尾级辅助电路单元输出第二维持信号，N>3，1≤n≤N，且N和n为正整数；
第n级驱动电路单元的正反扫控制模块、下拉模块、维持信号产生模块、低电压维持模块以及输出模块相连接于上拉控制节点；下拉模块、维持信号产生模块、低电压维持模块和输出维持模块均输入低电平；输出维持模块和输出模块相连接于第n级驱动电路单元的栅极扫描信号线；栅极扫描信号线输出栅极扫描信号；
第n级驱动电路单元的低电压维持模块包括第八薄膜晶体管、第十四薄膜晶体管、第十五薄膜晶体管以及第十六薄膜晶体管；
当所述第n级驱动电路单元不为首级驱动电路单元时，第八薄膜晶体管的控制端连接前级驱动电路单元的维持控制节点，第八薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和后级驱动电路单元的维持控制节点；第十五薄膜晶体管的控制端连接前级驱动电路单元的维持控制节点，第十五薄膜晶体管的第一通路端和第二通路端分别连接低电平和第八薄膜晶体管的第二通路端；
当所述第n级驱动电路单元为首级驱动电路单元时，第八薄膜晶体管的控制端输入第一维持信号，第八薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和后级驱动电路单元的维持控制节点；第十五薄膜晶体管的控制端输入第一维持信号，第十五薄膜晶体管的第一通路端和第二通路端分别连接低电平和第八薄膜晶体管的第二通路端；
当所述第n级驱动电路单元不为尾级驱动电路单元时，第十四薄膜晶体管的控制端连接后级驱动电路单元的维持控制节点，第十四薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和前级驱动电路单元的维持控制节点；第十六薄膜晶体管的控制端连接到后级驱动电路单元的维持控制节点，第十六薄膜晶体管的第一通路端和第二通路端分别连接低电平和第十四薄膜晶体管的第二通路端；
当所述第n级驱动电路单元为尾级驱动电路单元时，第十四薄膜晶体管的控制端输入第二维持信号，第十四薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和前级驱动电路单元的维持控制节点；第十六薄膜晶体管的控制端输入第二维持信号，第十六薄膜晶体管的第一通路端和第二通路端分别连接低电平和第十四薄膜晶体管的第二通路端。
优选地，第n级驱动电路单元的维持信号产生模块包括第五薄膜晶体管、第六薄膜晶体管以及第七薄膜晶体管；第五薄膜晶体管的控制端和第五薄膜晶体管的第一通路端短接并输入第一时钟信号，第五薄膜晶体管的第二通路端连接第n级驱动电路单元的维持控制节点；第六薄膜晶体管的控制端连接第n级驱动电路单元的上拉控制节点，第六薄膜晶体管的两个通路端分别连接第n级驱动电路单元的维持控制节点和低电平；第七薄膜晶体管的控制端输入第二时钟信号，第七薄膜晶体管的两个通路端分别连接第n级驱动电路单元的维持控制节点和低电平。
优选，第n级驱动电路单元的正反扫控制模块包括第一薄膜晶体管和第十三薄膜晶体管；第一薄膜晶体管的控制端和第一薄膜晶体管的第一通路端短接并输入第一控制信号，第一薄膜晶体管的第二通路端连接上拉控制节点；第十三薄膜晶体管的控制端和第十三薄膜晶体管的第一通路端短接并输入第二控制信号，第十三薄膜晶体管的第二通路端连接上拉控制节点。
优选地，当所述第n级驱动电路单元为首级驱动电路单元时，所述第一控制信号为第一启动信号；当所述第n级驱动电路单元不为首级驱动电路单元时，所述第一控制信号为前级驱动电路单元的栅极扫描信号；当所述第n级驱动电路单元为尾级驱动电路单元时，所述第二控制信号为第一启动信号；当所述第n级驱动电路单元不为尾级驱动电路单元时，所述第二控制信号为后级驱动电路单元的栅极扫描信号。
优选地，第n级驱动电路单元的下拉模块包括第九薄膜晶体管；第九薄膜晶体管的控制端输入第二时钟信号，第九薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和低电平。
优选地，第n级驱动电路单元还包括清空模块，清空模块包括第二薄膜晶体管和第三薄膜晶体管；第二薄膜晶体管的控制端输入清空重置信号，第二薄膜晶体管的两个通路端分别连接上拉控制节点和低电平；第三薄膜晶体管的控制端输入清空重置信号，第三薄膜晶体管的两个通路端分别连接维持控制节点和低电平。
优选地，第n级驱动电路单元还包括辅助维持模块，辅助维持模块包括第四薄膜晶体管；第四薄膜晶体管的控制端输入第三维持信号，第四薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和低电平。
优选地，当所述第n级驱动电路单元为首三级驱动电路单元或尾三级驱动电路单元时，所述第三维持信号为低电平；当所述第n级驱动电路单元不为首三级驱动电路单元且不为尾三级驱动电路单元时，所述第三维持信号为第一启动信号。
优选地，第n级驱动电路单元还包括触控辅助模块，触控辅助模块包括第十二薄膜晶体管；十二薄膜晶体管的控制端输入触控控制信号，第十二薄膜晶体管的两个通路端分别连接第n级驱动电路单元的栅极扫描信号线和低电平。
优选地，所述第八薄膜晶体管的第二通路端和所述第十五薄膜晶体管的第二通路端同由第一电极构成；所述第一电极包括第一子电极和第二子电极以及连接第一子电极和第二子电极的第一电极连接线；所述第一电极与后级驱动电路单元的维持控制节点电性连接；所述第八薄膜晶体管的第一通路端由位于第一子电极和第二子电极之间的第二电极构成；所述第二电极与本级驱动电路单元的上拉控制节点电性连接；所述第十五薄膜晶体管的第一通路端由第三电极构成，所述第一子电极和第二子电极位于所述第三电极的同侧，所述第三电极的电位为低电平。
与现有技术相比，本发明能够带来以下至少一项有益效果：
1、低电压维持模块中增设的第十五薄膜晶体管M11A和第十六薄膜晶体管M11B使第八薄膜晶体管M8A和第十四薄膜晶体管M8B在关断状态受到负向栅极偏压应力作用，缓解了其在导通状态下受到的正向栅极偏压应力的影响，减轻薄膜晶体管的特性漂移，提高了电路的信赖性。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。
图1为一种现有的双向扫描栅极驱动电路的电路示意图；
图2为本发明双向扫描栅极驱动电路的架构示意图；
图3为栅极扫描驱动电路左右交错式驱动架构的示意图；
图4为本发明双向扫描栅极驱动电路的实施例一的电路示意图；
图5为图4所示电路在正向扫描时的驱动波形示意图；
图6为实施例一中首级辅助电路单元和首级驱动电路单元的电路示意图；
图7为实施例一中尾级辅助电路单元和尾级驱动电路单元的电路示意图；
图8为图4所示电路中局部版图设计示意图。
附图标号说明：
01、正反扫控制模块，02、下拉模块，03、维持信号产生模块，04、低电压维持模块，05、输出维持模块，06、输出模块，07、清空模块，08、辅助维持模块，09、触控辅助模块，
M1A、第一薄膜晶体管，M2、第二薄膜晶体管，M3、第三薄膜晶体管，M4A、第四薄膜晶体管，M5、第五薄膜晶体管，M6、第六薄膜晶体管，M7、第七薄膜晶体管、M8A、第八薄膜晶体管，M9、第九薄膜晶体管，M10、第十薄膜晶体管，M11、第十一薄膜晶体管，M12、第十二薄膜晶体管，M1B、第十三薄膜晶体管，M8B、第十四薄膜晶体管，M11A、第十五薄膜晶体管，M11B、第十六薄膜晶体管，C1、自举电容，M21、第一辅助晶体管，M22、第二辅助晶体管，M23、第三辅助晶体管，M24、第四辅助晶体管，M25、第五辅助晶体管，M26、第六辅助晶体管；
Gn、第n级驱动电路单元的栅极扫描信号，netAn、第n级驱动电路单元的上拉控制节点，netBn、第n级驱动电路单元的维持控制节点，netBn-2、第n-2级驱动电路单元的维持控制节点，netBn+2、第n+2级驱动电路单元的维持控制节点，netB0、首级辅助节点，netBN+1、尾级辅助节点，VSS、低电平，CKm、第一时钟信号，CKm+4、第二时钟信号，Gn-2、第n-2级驱动电路单元的栅极扫描信号，Gn+2、第n+2级驱动电路单元的栅极扫描信号，CLR1、清空重置信号，GSP1、第一启动信号，TC、触控控制信号。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
本发明的双向扫描栅极驱动电路包括首级辅助电路单元、N(N>3，且N为正整数)级驱动电路单元以及尾级辅助电路单元，如图2所示，第n级(1≤n≤N，且n为正整数)驱动电路单元包括正反扫控制模块01、下拉模块02、维持信号产生模块03、低电压维持模块04、输出维持模块05以及输出模块06。其中正反扫控制模块01、下拉模块02、维持信号产生模块03、低电压维持模块04和输出模块06相连接于上拉控制节点netAn；下拉模块02、维持信号产生模块03、低电压维持模块04以及输出维持模块05均输入低电平VSS；输出维持模块05和输出模块06连接本级栅极扫描信号线，栅极扫描信号线输出栅极扫描信号Gn。首级辅助电路单元输出第一维持信号，尾级辅助电路单元输出第二维持信号。
需要说明的是，以下实施例所涉及的每个薄膜晶体管均包括控制端、第一通路端和第二通路端，控制端为栅极，其中一个通路端为源极、另一个通路端为漏极。当控制端、第一通路端和第二通路端接收的电压满足薄膜晶体管的导通条件时，源极和漏极通过半导体层连接，此时薄膜晶体管处于开启状态。
需要说明的是，以下实施例所涉及的电路图均为左右交错式(interlace)驱动架构下(如图3所示)的左侧双向扫描栅极驱动电路或右侧双向扫描栅极驱动电路，但本发明所述双向扫描栅极驱动电路的应用不仅限于该方式，可以适用于其他模式的驱动架构，包括非左右交错式双边驱动架构、单边驱动架构等。
在非左右交错式双边驱动架构下，两侧双向扫描栅极驱动电路采用的时钟信号相同且均为M个，时钟信号表示为CKm(m＝1、2、……、M)；以下的实施例中采用左右交错式驱动架构，单侧双向扫描栅极驱动电路中时钟信号数量为M个，则双侧总计时钟信号数量为2M个，单侧时钟信号表示为CKm(m＝1、3、……、2M-1或者m＝2、4、……、2M)。
以下的实施例中选用4个时钟信号CK1、CK3、CK5、CK7，CK1、CK3、CK5、CK7的波形如图5所示，当CK1、CK3、CK5、CK7波形依序产生时，这一时钟信号输入模式称之为时钟信号正序输入，栅极扫描驱动电路处于正向扫描状态；当CK1、CK3、CK5、CK7波形逆序产生时，这一时钟信号输入模式称之为时钟信号逆序输入，栅极扫描驱动电路处于反向扫描状态。应当说明的是，在本发明的基础上选用其他数量和波形的时钟信号及其他时钟信号输入模式的常规功能改进均应落入本发明的保护范围。
以下的实施例中所称的第n级驱动电路单元的前级驱动电路单元是指第(n-a)级驱动电路单元，其中1≤n-a<n，所称的第n级驱动电路单元的后级驱动电路单元是指第(n+a)级驱动电路单元，其中n<n+a≤N。
优选地，在非左右交错式双边驱动架构下，第n级驱动电路单元的前级驱动电路单元可以为第n-1级驱动电路单元，第n级驱动电路单元的后级驱动电路单元可以为第n+1级驱动电路单元。优选地，在左右交错式驱动架构下，第n级驱动电路单元的前级驱动电路单元可以为第n-2级驱动电路单元，第n级驱动电路单元的后级驱动电路单元可以为第n+2级驱动电路单元。
在非左右交错式双边驱动架构中，以下实施例中所称的首级驱动电路单元是指：左侧双向扫描栅极驱动电路的首级驱动电路单元(第1级驱动电路单元)以及右侧双向扫描栅极驱动电路的首级驱动电路单元(第1级驱动电路单元)；以下实施例中所称的尾级驱动电路单元是指：左侧双向扫描栅极驱动电路的尾级驱动电路单元(第N级驱动电路单元)以及右侧双向扫描栅极驱动电路的尾级驱动电路单元(第N级驱动电路单元)。
在左右交错式驱动架构中，以下实施例中所称的首级驱动电路单元是指：左侧双向扫描栅极驱动电路的首级驱动电路单元(第1级驱动电路单元)以及右侧双向扫描栅极驱动电路的首级驱动电路单元(第2级驱动电路单元)；以下实施例中所称的尾级驱动电路单元是指：左侧双向扫描栅极驱动电路的尾级驱动电路单元(第N-1级驱动电路单元)以及右侧双向扫描栅极驱动电路的尾级驱动电路单元(第N级驱动电路单元)。
本发明一种双向扫描栅极驱动电路的架构如图2所示。其中，当不为首级驱动电路单元或尾级驱动电路单元时，第n级驱动电路单元的维持信号产生模块03分别连接前级驱动电路单元的低电压维持模块04和后级驱动电路单元的低电压维持模块04；第n级驱动电路单元的低电压维持模块04分别连接前级驱动电路单元的维持信号产生模块03和后级驱动电路单元的维持信号产生模块03，改善了电路的可靠性，同时减少TFT元件数量。
当作为首级驱动电路单元时，第n级驱动电路单元的维持信号产生模块03连接后级驱动电路单元的低电压维持模块04，第n级驱动电路单元的低电压维持模块04输入第一维持信号并连接后级驱动电路单元的维持信号产生模块03。当作为尾级驱动电路单元时，第n级驱动电路单元的维持信号产生模块03连接前级驱动电路单元的低电压维持模块04，第n级驱动电路单元的低电压维持模块04输入第二维持信号并连接前级驱动电路单元的维持信号产生模块03。
其中，第n级驱动电路单元的正反扫控制模块01对本级驱动电路单元的上拉控制节点netAn进行充电，搭配下拉模块02和时序控制可以实现正反向扫描功能。本发明控制正反扫的正反扫控制模块01采用栅源极短接的方式进行控制正反向扫描的预充，减轻了薄膜晶体管的偏压应力和阈值电压漂移。
第n级驱动电路单元的下拉模块02负责接收第二时钟信号CKm+4，对上拉控制节点netAn进行清空重置，辅助实现正反扫功能。
第n级驱动电路单元的维持信号产生模块03产生维持控制信号来控制维持控制节点netBn，然后该维持控制节点netBn连接至前级和后级的驱动电路单元，负责对上下级的驱动电路单元进行维持控制。
第n级驱动电路单元的低电压维持模块04连接前级和后级驱动电路单元的维持信号产生模块03，用于维持电路内部的上拉控制节点netAn，使上拉控制节点netAn维持在稳定的低电位而不受到其他信号的干扰，以确保电路具有较高的可靠性。
低电压维持模块04中第八薄膜晶体管M8A与第十四薄膜晶体管M8B分别受前级驱动电路单元和后级驱动电路单元的维持控制节点所控制，交替对本级上拉控制节点netAn进行维持；第八薄膜晶体管M8A与第十四薄膜晶体管M8B在导通时受到正向栅极偏压应力作用。本发明的低电压维持模块04还包括与第八薄膜晶体管M8A连接的第十五薄膜晶体管M11A、与十四薄膜晶体管M8B连接的第十六薄膜晶体管M11B，使得第八薄膜晶体管M8A与第十四薄膜晶体管M8B在关断时受到负向栅极偏压应力作用，缓解了其在导通状态下受到的正向栅极偏压应力的影响，减轻薄膜晶体管的特性漂移，增强了电路的可靠性。
第n级驱动电路单元的输出维持模块05负责对本级栅极扫描信号Gn进行维持。
第n级驱动电路单元的输出模块06由上拉控制节点netAn进行控制，输入第一时钟信号CKm并产生本级驱动电路单元的栅极扫描信号Gn。
优选的，如图2所示，对上述技术方案进行改进，得到改进的方案，一种栅极扫描驱动电路，还包括清空模块07和辅助维持模块08。
清空模块07负责在每一帧画面结束后和开关机时，分别对上拉控制节点netAn和维持控制节点netBn进行清空重置操作，在非内嵌触控式栅极扫描驱动电路中，还可以在每一帧画面结束后和开关机时，对栅极扫描信号Gn进行清空重置操作。
辅助维持模块08负责在正扫和反扫画面中，在启动阶段对上拉控制节点netAn进行维持。
需要说明的是，本发明中清空模块07以及辅助维持模块08是根据实际使用需要增设的功能模块，电路中是否包含上述模块不作限定，同时为了满足实际需要还可以增加其他功能模块，在此基础上的常规功能改进均应落入本发明的保护范围。
本发明的双向扫描栅极驱动电路在低电压维持模块04中增设了连接第八薄膜晶体管M8A的第十五薄膜晶体管M11A和连接第十四薄膜晶体管M8B的第十六薄膜晶体管M11B，使第八薄膜晶体管M8A和第十四薄膜晶体管M8B在关断状态受到负向栅极偏压应力作用，缓解了其在导通状态下受到的正向栅极偏压应力的影响，减轻薄膜晶体管的特性漂移，提高了电路的信赖性。
本发明中每级驱动电路单元的电路结构相同，区别仅在于部分薄膜晶体管输入的信号不同，下面主要对第n(1≤n≤N)级驱动电路单元的结构作详细介绍。
下面以具体实施例详细介绍本发明。
实施例一：
如图4所示为一种双向扫描栅极驱动电路的实施例一的电路图，第n级驱动电路单元包括正反扫控制模块01、下拉模块02、维持信号产生模块03、低电压维持模块04、输出维持模块05以及输出模块06。
其中正反扫控制模块01、下拉模块02、维持信号产生模块03、低电压维持模块04和输出模块06相连接于上拉控制节点netAn；下拉模块02、维持信号产生模块03、低电压维持模块04以及输出维持模块05均输入低电平VSS；输出维持模块05和输出模块06连接本级栅极扫描信号线，栅极扫描信号线输出栅极扫描信号Gn。
如图4所示，当不为首级驱动电路单元也不为尾级驱动电路单元时，第n级驱动电路单元的维持控制节点netBn分别连接前级驱动电路单元的低电压维持模块04和后级驱动电路单元的低电压维持模块04。当作为首级驱动电路单元时，第n级驱动电路单元的维持控制节点netBn连接后级驱动电路单元的低电压维持模块04。当作为尾级驱动电路单元时，维持控制节点netBn连接后级驱动电路单元的低电压维持模块04。
如图4所示，具体的，第n级驱动电路单元的维持信号产生模块03包括第五薄膜晶体管M5、第六薄膜晶体管M6以及第七薄膜晶体管M7；维持信号产生模块03负责产生维持信号来控制维持控制节点netBn。
第五薄膜晶体管M5的控制端和第五薄膜晶体管M5的第一通路端短接并输入第一时钟信号CKm，第五薄膜晶体管M5的第二通路端连接第n级驱动电路单元的维持控制节点netBn。第五薄膜晶体管M5利用第一时钟信号CKm对维持控制节点netBn进行充电。
第六薄膜晶体管M6的控制端连接第n级驱动电路单元的上拉控制节点netAn，第六薄膜晶体管M6的两个通路端分别连接第n级驱动电路单元的维持控制节点netBn和低电平VSS。第六薄膜晶体管M6在本级驱动电路单元工作期间对维持控制节点netBn进行拉低处理，以确保不影响栅极扫描信号的输出。
第七薄膜晶体管M7的控制端输入第二时钟信号CKm+4，第七薄膜晶体管M7的两个通路端分别连接第n级驱动电路单元的维持控制节点netBn和低电平VSS。第七薄膜晶体管M7用于给维持控制节点netBn放电。
如图4所示，具体的，第n级驱动电路单元的低电压维持模块04包括第八薄膜晶体管M8A、第十四薄膜晶体管M8B、第十五薄膜晶体管M11A以及第十六薄膜晶体管M11B。
第八薄膜晶体管M8A的控制端连接到前级驱动电路单元的维持控制节点，优选地为第n-2级驱动电路单元的维持控制节点netBn-2，第八薄膜晶体管M8A的第一通路端连接第n级驱动电路单元的上拉控制节点netAn，第八薄膜晶体管M8A的第二通路端连接后级驱动电路单元的维持控制节点，优选地为第n+2级驱动电路单元的维持控制节点netBn+2。
第十四薄膜晶体管M8B的控制端连接到后级驱动电路单元的维持控制节点，优选地为第n+2级驱动电路单元的维持控制节点netBn+2，第十四薄膜晶体管M8B的第一通路端连接第n级驱动电路单元的上拉控制节点netAn，第十四薄膜晶体管M8B的第二通路端连接前级驱动电路单元的维持控制节点，优选地为第n-2级驱动电路单元的维持控制节点netBn-2。
如图4所示，特别地，首级驱动电路单元的第八薄膜晶体管M8A的控制端输入第一维持信号，第一维持信号由首级辅助电路单元的首级辅助节点netB0输出。尾级驱动电路单元的第十四薄膜晶体管M8B的控制端输入第二维持信号，第二维持信号由尾级辅助电路单元的尾级辅助节点netBN+1输出。第八薄膜晶体管M8A与第十四薄膜晶体管M8B分别受前级驱动电路单元和后级驱动电路单元的维持控制节点所控制，交替对本级上拉控制节点netAn进行维持，加强了电路的稳定性。
然而，第八薄膜晶体管M8A与第十四薄膜晶体管M8B在导通时受到正向栅极偏压应力作用。因此本实施例的低电压维持模块04还包括与第八薄膜晶体管M8A的第二通路端连接的第十五薄膜晶体管M11A、与十四薄膜晶体管M8B的第二通路端连接的第十六薄膜晶体管M11B，使得第八薄膜晶体管M8A与第十四薄膜晶体管M8B在关断时受到负向栅极偏压应力作用，正向栅极偏压应力和负向栅极偏压应力相抵消，增强了电路的可靠性。
第十五薄膜晶体管M11A的控制端连接到前级驱动电路单元的维持控制节点，优选地为第n-2级驱动电路单元的维持控制节点netBn-2；第十五薄膜晶体管M11A的第一通路端和第二通路端分别连接低电平和第八薄膜晶体管M8A的第二通路端，即第十五薄膜晶体管M11A的第一通路端也连接后级驱动电路单元的维持控制节点，优选地为第n+2级驱动电路单元的维持控制节点netBn+2。第十六薄膜晶体管M11B的控制端连接到后级驱动电路单元的维持控制节点，优选地为第n+2级驱动电路单元的维持控制节点netBn+2；第十六薄膜晶体管M11B的第一通路端和第二通路端分别连接低电平VSS和第十四薄膜晶体管M8B的第二通路端，即第十六薄膜晶体管M11B的第一通路端也连接前级驱动电路单元的维持控制节点，优选地为第n-2级驱动电路单元的维持控制节点netBn-2。
特别地，首级驱动电路单元的第十五薄膜晶体管M11A的控制端输入第一维持信号，第一维持信号由首级辅助电路单元的首级辅助节点netB0输出。尾级驱动电路单元的第十六薄膜晶体管M11B的控制端输入第二维持信号，第二维持信号由尾级辅助电路单元的尾级辅助节点netBN+1输出。
具体地，图5为图4所示双向扫描栅极驱动电路在正向扫描时(即CK1、CK3、CK5、CK7波形依序产生)的驱动波形示意图，在本实施中，CK1的两个相邻高电平脉冲的时序对应Gn-4、Gn+4输出高电平脉冲的时序，CK3的两个相邻高电平脉冲的时序对应Gn-2、Gn+6输出高电平脉冲的时序，并依次类推，可以根据电路类型做出调整。电路内部节点包括第n级驱动电路单元的上拉控制节点netAn、第n级驱动电路单元的维持控制节点netBn、第n-2级驱动电路单元的维持控制节点netBn-2以及第n+2级驱动电路单元的维持控制节点netBn+2的驱动波形如图5所示。
第n-2级驱动电路单元的维持控制节点netBn-2和第n+2级驱动电路单元的维持控制节点netBn+2的驱动波形为脉冲式波形，两者的交替工作使第n级驱动电路单元的上拉控制节点netAn得到持续的低电位维持。当netBn-2处于高电位，netBn+2处于低电位时，第八薄膜晶体管M8A和第十五薄膜晶体管M11A的控制端处于高电位，第八薄膜晶体管M8A和第十五薄膜晶体管M11A的第一通路端和第二通路端均处于低电位，第八薄膜晶体管M8A和第十五薄膜晶体管M11A导通，所以第八薄膜晶体管M8A和第十五薄膜晶体管M11A均受到正向栅极偏压应力的作用。当netBn-2处于低电位，netBn+2处于高电位时，第八薄膜晶体管M8A和第十五薄膜晶体管M11A的控制端处于低电位，第八薄膜晶体管M8A和第十五薄膜晶体管M11A的第一通路端均处于低电位，第八薄膜晶体管M8A和第十五薄膜晶体管M11A的第二通路端均处于高电位，第八薄膜晶体管M8A和第十五薄膜晶体管M11A关断，所以第八薄膜晶体管M8A和第十五薄膜晶体管M11A在控制端和第二通路端之间(可设定为栅极与漏极之间)均受到负向栅极偏压应力的作用。
同理，第十四薄膜晶体管M8B和第十六薄膜晶体管M11B在netBn-2处于高电位、netBn+2处于低电位时关断并受到负向栅极偏压应力作用，在netBn-2处于低电位、netBn+2处于高电位时导通并受到正向栅极偏压应力作用，因此薄膜晶体管的特性基本处于稳定状态，提高了电路的信赖性。
将图1所示的现有双向扫描栅极驱动电路和本实施例中图4所示的双向扫描栅极驱动电路的低电压维持模块04进行对比，下面为方便表述，以第八薄膜晶体管M8A为例，并取其控制端为栅极，第一通路端为源极，第二通路端为漏极，并选取具体的电压值，但不应就此对本发明做出限制。
在改进前(如图1)，当netBn-2处于高电位，netBn+2处于低电位时，第八薄膜晶体管M8A导通，其栅源极电压差Vgs和栅漏极电压差Vgd大致均为24V；当netBn-2处于低电位，netBn+2处于高电位时，第八薄膜晶体管M8A关断，其栅源极电压差Vgs和栅漏极电压差Vgd均约为0V。长期作用后，第八薄膜晶体管M8A受正向栅极偏压应力作用，导致特性漂移。
在改进后(如图4)，当netBn-2处于高电位，netBn+2处于低电位时，第八薄膜晶体管M8A导通，其栅源极电压差Vgs和栅漏极电压差Vgd大致均为24V；当netBn-2处于低电位，netBn+2处于高电位时，第八薄膜晶体管M8A关断，其栅源极电压差Vgs约为0V，其栅漏极电压Vgd约为-24V。由于导通时的正向栅极偏压应力引起的特性漂移和关断时的负向栅极偏压应力引起的特性漂移部分抵消，因此第八薄膜晶体管M8A的特性有较高的稳定性。
图6为首级辅助电路单元和首级驱动电路单元的电路示意图，以输入首级驱动电路单元的第一时钟信号CKm为CK1时为例。首级辅助电路单元包括第一辅助晶体管M21、第二辅助晶体管M22、第三辅助晶体管M23。第一辅助晶体管M21的控制端和第一辅助晶体管M21的第一通路端短接并输入CK7，第一辅助晶体管M21的第二通路端连接首级辅助节点netB0；第二辅助晶体管M22的控制端输入第一启动信号GSP1，第二辅助晶体管M22的两个通路端分别连接首级辅助节点netB0和低电平VSS；第三辅助晶体管M23的控制端输入CK3，第三辅助晶体管M23的两个通路端分别连接首级辅助节点netB0。首级辅助节点netB0输出第一维持信号。
图7为尾级辅助电路单元和尾级驱动电路单元的电路示意图，以输入尾级驱动电路单元的第一时钟信号CKm为CK7时为例。尾级辅助电路单元包括第四辅助晶体管M24、第五薄膜晶体管M25、第六薄膜晶体管M26。第四辅助晶体管M24的控制端与第四辅助晶体管M24的第一通路端短接并输入CK1，第四辅助晶体管M24的第二控制端连接尾级辅助节点netBN+1；第五薄膜晶体管M25的控制端输入第一启动信号GSP1，第五薄膜晶体管M25的两个通路端分别连接尾级辅助节点netBN+1和低电平VSS；第六薄膜晶体管M26的控制端输入CK5，第六薄膜晶体管M26的两个通路端分别连接尾级辅助节点netBN+1和低电平VSS。尾级辅助节点netBN+1输出第二维持信号。
如图4所示，具体的，第n级驱动电路单元的正反扫控制模块01包括第一薄膜晶体管M1A和第十三薄膜晶体管M1B。第一薄膜晶体管M1A的控制端和第一薄膜晶体管M1A的第一通路端短接并输入第一控制信号，第一薄膜晶体管M1A的第二通路端连接上拉控制节点netAn，第四薄膜晶体管M1A在正向扫描时对上拉控制节点netAn进行预充。第十三薄膜晶体管M1B的控制端和第十三薄膜晶体管M1B的第一通路端短接并输入第二控制信号，第十三薄膜晶体管M1B的第二通路端连接上拉控制节点netAn，第十三薄膜晶体管M1B在反向扫描时对上拉控制节点netAn进行预充。
第一薄膜晶体管M1A和第十三薄膜晶体管M1B采用栅源极短接(diode)的接法，避免阈值电压负向漂移造成的电路失效。
如图4所示，具体的，下拉模块02包括第九薄膜晶体管M9，第九薄膜晶体管M9的控制端输入第二时钟信号CKm+4，第九薄膜晶体管M9的两个通路端分别连接上拉控制节点netAn和低电平VSS，第九薄膜晶体管M9主要对上拉控制节点netAn进行下拉清空。当进行正向扫描时第二时钟信号CKm+4正序输入，当进行反向扫描时第二时钟信号CKm+4逆序输入。
其中，当第n级驱动电路单元为首级驱动电路单元时，第一控制信号为第一启动信号GSP1；当第n级驱动电路单元不为首级驱动电路单元时，第一控制信号为前级驱动电路单元的栅极扫描信号；
当第n级驱动电路单元为尾级驱动电路单元时，第二控制信号为第一启动信号GSP1；当第n级驱动电路单元不为尾级驱动电路单元时，第二控制信号为后级驱动电路单元的栅极扫描信号。
具体地，在左右交错式驱动架构中，当n≤2时，第一控制信号为第一启动信号GSP1；当n>2时，第一控制信号为前级驱动电路单元的栅极扫描信号，优选地，为第n-2级驱动电路单元的栅极扫描信号Gn-2。当n<N-1时，第二控制信号为后级驱动电路单元的栅极扫描信号,优选地，为第n+2级驱动电路单元的栅极扫描信号Gn+2；当n≥N-1时，第二控制信号为第一启动信号GSP1。
在非左右交错式双边驱动架构或单边驱动架构中，当n＝1时，第一控制信号为第一启动信号GSP1；当n>1时，第一控制信号为前级驱动电路单元的栅极扫描信号，优选地，为第n-1级驱动电路单元的栅极扫描信号Gn-1。当n<N时，第二控制信号为后级驱动电路单元的栅极扫描信号，优选地，为第n+1级驱动电路单元的栅极扫描信号Gn+1；当n＝N时，第二控制信号为第一启动信号GSP1。
应当说明的是，在本发明的基础上选用第(n-a)级栅极扫描信号作为前级驱动电路单元的栅极扫描信号、选用第(n+a)级栅极扫描信号作为后级驱动电路单元的栅极扫描信号(a可以根据电路设计和驱动架构来进行设定)的常规功能改进均应落入本发明的保护范围。
如图4所示，具体的，第n级驱动电路单元的输出维持模块05包括第十一薄膜晶体管M11。第十一薄膜晶体管M11的控制端输入第二时钟信号CKm+4，第十一薄膜晶体管M11的两个通路端分别连接本级栅极扫描信号线和低电平VSS。第十一薄膜晶体管M11用于对本级栅极扫描信号线所输出的栅极扫描信号Gn进行维持。
如图4所示，具体的，第n级驱动电路单元的输出模块06包括第十薄膜晶体管M10和自举电容C1。第十薄膜晶体管M10的控制端连接上拉控制节点netAn，第十薄膜晶体管M10的两个通路端分别连接第一时钟信号CKm和本级栅极扫描信号线。第十薄膜晶体管M10对本级栅极扫描信号线进行上拉输出和下拉清空。自举电容C1连接于上拉控制节点netAn和本级栅极扫描信号线之间，用于在栅极扫描信号Gn输出期间抬升和稳定上拉控制节点netAn的电位，提高本级栅极扫描信号线充电的速度。
如图4所示，具体的，第n级驱动电路单元还包括清空模块07，清空模块07负责在每帧结束和开关机时对上拉控制节点netAn和维持控制节点netBn进行电荷清空。
清空模块07包括第二薄膜晶体管M2和第三薄膜晶体管M3。第二薄膜晶体管M2的控制端输入清空重置信号CLR1，第二薄膜晶体管M2的两个通路端分别连接上拉控制节点netAn和低电平VSS。第二薄膜晶体管M2在每帧结束和开关机时对上拉控制节点netAn进行电荷清空。第三薄膜晶体管M3的控制端输入清空重置信号CLR1，第三薄膜晶体管M3的两个通路端分别连接维持控制节点netBn和低电平VSS。第三薄膜晶体管M3在每帧结束和开关机时对维持控制节点netBn进行电荷清空。
如图4所示，具体的，第n级驱动电路单元还包括维持辅助模块08，辅助维持模块08负责在正扫和反扫画面中，在启动阶段对上拉控制节点netAn进行维持。
辅助维持模块08包括第四薄膜晶体管M4A，第四薄膜晶体管M4A的控制端输入第三维持信号，第四薄膜晶体管M4A的两个通路端分别连接第n级驱动电路单元的上拉控制节点netAn和低电平VSS。
当第n级驱动电路单元不为首三级驱动电路单元也不为尾三级驱动电路单元时，第三维持信号为第一启动信号GSP1；当第n级驱动电路单元为首三级驱动电路单元或尾三级驱动电路单元时，第三维持信号为低电平VSS。
具体地，在左右交错式驱动架构中，当7≤n≤N-6时，第三维持信号为第一启动信号GSP1；当1≤n≤6或N-5≤n≤N时，第三维持信号为低电平VSS。
在非左右交错式双边驱动架构或单边驱动架构中，当4≤n≤N-3时，第三维持信号为第一启动信号GSP1；当1≤n≤3或N-2≤n≤N时，第三维持信号为低电平VSS。
如图4所示，具体的，第n级驱动电路单元还包括触控辅助模块09，触控辅助模块09负责在触控暂停期间对本级栅极扫描信号Gn进行维持，并在每帧结束和开关机时对栅极扫描信号Gn进行电荷清空。
触控辅助模块09包括第十二薄膜晶体管M12，第十二薄膜晶体管M12的控制端输入触控控制信号TC，第十二薄膜晶体管M12的两个通路端分别连接第n级驱动电路单元的栅极扫描信号线和低电平VSS。第十二薄膜晶体管M12在触控暂停期间通过触控控制信号TC来维持栅极扫描信号Gn的电位，并在每帧结束和开关机时对栅极扫描信号Gn进行电荷清空。
图7为实施例1的双向扫描栅极驱动电路中的局部版图设计示意图，图中示出了一种第n级驱动电路单元中第八薄膜晶体管M8A和第十五薄膜晶体管M11A的版图设计方式，包括：由第一金属形成的栅极11、覆盖栅极11的栅极绝缘层(图未示)、设在栅极绝缘层上的半导体层(图未示)、与半导体层电性连接的第一电极12、第二电极13以及第三电极14，其中第一电极12、第二电极13以及第三电极14由第二金属在同一层上图案化形成。
栅极11与第n-2级驱动电路单元的维持控制节点netBn-2电性连接，栅极11作为第八薄膜晶体管M8A和第十五薄膜晶体管M11A共同的通路端。
第一电极12呈“U”型并与第n+2级驱动电路单元的维持控制节点netBn+2电性连接，优选地，第一电极12包括长边相互平行的第一子电极和第二子电极以及连接第一子电极和第二子电极的第一电极连接线，其中第一子电极和第二子电极隔着栅极绝缘膜与栅极11重叠，第一电极连接线连接netBn+2节点。第一电极12不仅作为第八薄膜晶体管M8A的第二通路端，也作为第十五薄膜晶体管M11A的第二通路端。
第二电极13位于第一子电极和第二子电极之间并与第n级驱动电路单元的上拉控制节点netAn电性连接，第二电极13通过第二电极连接线连接netAn节点。第二电极13作为第八薄膜晶体管M8A的第一通路端。
第三电极14的电位为低电平VSS，第一子电极和第二子电极位于第三电极14的同一侧。第三电极14作为第十五薄膜晶体管M11A的第一通路端。
其中第二电极13的长边与第一子电极和第二子电极的长边相对应，第一电极12和第二电极13间形成沟道，结合栅极11、栅极绝缘层和半导体层构成第八薄膜晶体管M8A。第三电极14的长边与第一子电极或第二子电极的长边相对应，第一电极12和第三电极14间形成沟道，结合栅极11、栅极绝缘层和半导体层构成第十五薄膜晶体管M11A。
同理可以按照上述版图设计方式设计第十四薄膜晶体管M8B和第十六薄膜晶体管M1B。该版图设计方法最大限度地节省了栅极扫描驱动电路所占的版图空间，有利于实现窄边框。
本发明的双向扫描栅极驱动电路在低电压维持模块04中增设了连接第八薄膜晶体管M8A的第十五薄膜晶体管M11A和连接第十四薄膜晶体管M8B的第十六薄膜晶体管M11B，使第八薄膜晶体管M8A和第十四薄膜晶体管M8B在关断状态受到负向栅极偏压应力作用，缓解了其在导通状态下受到的正向栅极偏压应力的影响，减轻薄膜晶体管的特性漂移，提高了电路的信赖性。
本发明还公开了一种液晶显示装置，包括上述双向扫描栅极驱动电路，该双向扫描栅极驱动电路可以是左右交错式驱动方式、非左右交错式双边，也可以是单边驱动方式。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种双向扫描栅极驱动电路，其特征在于：包括首级辅助电路单元、N级驱动电路单元以及尾级辅助电路单元；第n≤≤级驱动电路单元包括正反扫控制模块、下拉模块、维持信号产生模块、低电压维持模块、输出维持模块以及输出模块；所述首级辅助电路单元输出第一维持信号，所述尾级辅助电路单元输出第二维持信号，N>3，1≤n≤N，且N和n为正整数；
第n级驱动电路单元的正反扫控制模块、下拉模块、维持信号产生模块、低电压维持模块以及输出模块相连接于上拉控制节点；下拉模块、维持信号产生模块、低电压维持模块和输出维持模块均输入低电平；输出维持模块和输出模块相连接于第n级驱动电路单元的栅极扫描信号线；栅极扫描信号线输出栅极扫描信号；
第n级驱动电路单元的低电压维持模块包括第八薄膜晶体管、第十四薄膜晶体管、第十五薄膜晶体管以及第十六薄膜晶体管；
当所述第n级驱动电路单元不为首级驱动电路单元时，第八薄膜晶体管的控制端连接前级驱动电路单元的维持控制节点，第八薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和后级驱动电路单元的维持控制节点；第十五薄膜晶体管的控制端连接前级驱动电路单元的维持控制节点，第十五薄膜晶体管的第一通路端和第二通路端分别连接低电平和第八薄膜晶体管的第二通路端；
当所述第n级驱动电路单元为首级驱动电路单元时，第八薄膜晶体管的控制端输入第一维持信号，第八薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和后级驱动电路单元的维持控制节点；第十五薄膜晶体管的控制端输入第一维持信号，第十五薄膜晶体管的第一通路端和第二通路端分别连接低电平和第八薄膜晶体管的第二通路端；
当所述第n级驱动电路单元不为尾级驱动电路单元时，第十四薄膜晶体管的控制端连接后级驱动电路单元的维持控制节点，第十四薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和前级驱动电路单元的维持控制节点；第十六薄膜晶体管的控制端连接到后级驱动电路单元的维持控制节点，第十六薄膜晶体管的第一通路端和第二通路端分别连接低电平和第十四薄膜晶体管的第二通路端；
当所述第n级驱动电路单元为尾级驱动电路单元时，第十四薄膜晶体管的控制端输入第二维持信号，第十四薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和前级驱动电路单元的维持控制节点；第十六薄膜晶体管的控制端输入第二维持信号，第十六薄膜晶体管的第一通路端和第二通路端分别连接低电平和第十四薄膜晶体管的第二通路端。
2.根据权利要求1所述的双向扫描栅极驱动电路，其特征在于：
第n级驱动电路单元的维持信号产生模块包括第五薄膜晶体管、第六薄膜晶体管以及第七薄膜晶体管；
第五薄膜晶体管的控制端和第五薄膜晶体管的第一通路端短接并输入第一时钟信号，第五薄膜晶体管的第二通路端连接第n级驱动电路单元的维持控制节点；
第六薄膜晶体管的控制端连接第n级驱动电路单元的上拉控制节点，第六薄膜晶体管的两个通路端分别连接第n级驱动电路单元的维持控制节点和低电平；
第七薄膜晶体管的控制端输入第二时钟信号，第七薄膜晶体管的两个通路端分别连接第n级驱动电路单元的维持控制节点和低电平。
3.根据权利要求1所述的双向扫描栅极驱动电路，其特征在于：
第n级驱动电路单元的正反扫控制模块包括第一薄膜晶体管和第十三薄膜晶体管；
第一薄膜晶体管的控制端和第一薄膜晶体管的第一通路端短接并输入第一控制信号，第一薄膜晶体管的第二通路端连接上拉控制节点；
第十三薄膜晶体管的控制端和第十三薄膜晶体管的第一通路端短接并输入第二控制信号，第十三薄膜晶体管的第二通路端连接上拉控制节点。
4.根据权利要求3所述的双向扫描栅极驱动电路，其特征在于：
当所述第n级驱动电路单元为首级驱动电路单元时，所述第一控制信号为第一启动信号；当所述第n级驱动电路单元不为首级驱动电路单元时，所述第一控制信号为前级驱动电路单元的栅极扫描信号；
当所述第n级驱动电路单元为尾级驱动电路单元时，所述第二控制信号为第一启动信号；当所述第n级驱动电路单元不为尾级驱动电路单元时，所述第二控制信号为后级驱动电路单元的栅极扫描信号。
5.根据权利要求1所述的双向扫描栅极驱动电路，其特征在于：
第n级驱动电路单元的下拉模块包括第九薄膜晶体管；
第九薄膜晶体管的控制端输入第二时钟信号，第九薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和低电平。
6.根据权利要求1所述的双向扫描栅极驱动电路，其特征在于：
第n级驱动电路单元还包括清空模块，清空模块包括第二薄膜晶体管和第三薄膜晶体管；
第二薄膜晶体管的控制端输入清空重置信号，第二薄膜晶体管的两个通路端分别连接上拉控制节点和低电平；
第三薄膜晶体管的控制端输入清空重置信号，第三薄膜晶体管的两个通路端分别连接维持控制节点和低电平。
7.根据权利要求1所述的双向扫描栅极驱动电路，其特征在于：
第n级驱动电路单元还包括辅助维持模块，辅助维持模块包括第四薄膜晶体管；
第四薄膜晶体管的控制端输入第三维持信号，第四薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和低电平。
8.根据权利要求7所述的双向扫描栅极驱动电路，其特征在于：
当所述第n级驱动电路单元为首三级驱动电路单元或尾三级驱动电路单元时，所述第三维持信号为低电平；
当所述第n级驱动电路单元不为首三级驱动电路单元且不为尾三级驱动电路单元时，所述第三维持信号为第一启动信号。
9.根据权利要求1所述的双向扫描栅极驱动电路，其特征在于：
第n级驱动电路单元还包括触控辅助模块，触控辅助模块包括第十二薄膜晶体管；
十二薄膜晶体管的控制端输入触控控制信号，第十二薄膜晶体管的两个通路端分别连接第n级驱动电路单元的栅极扫描信号线和低电平。
10.根据权利要求1所述的双向扫描栅极驱动电路，其特征在于：
所述第八薄膜晶体管的第二通路端和所述第十五薄膜晶体管的第二通路端同由第一电极构成；所述第一电极包括第一子电极和第二子电极以及连接第一子电极和第二子电极的第一电极连接线；所述第一电极与后级驱动电路单元的维持控制节点电性连接；
所述第八薄膜晶体管的第一通路端由位于第一子电极和第二子电极之间的第二电极构成；所述第二电极与本级驱动电路单元的上拉控制节点电性连接；
所述第十五薄膜晶体管的第一通路端由第三电极构成，所述第一子电极和第二子电极位于所述第三电极的同侧，所述第三电极的电位为低电平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810358303.9A CN108538268B (zh) | 2018-04-20 | 2018-04-20 | 一种双向扫描栅极驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810358303.9A CN108538268B (zh) | 2018-04-20 | 2018-04-20 | 一种双向扫描栅极驱动电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108538268A CN108538268A (zh) | 2018-09-14 |
| CN108538268B true CN108538268B (zh) | 2020-08-04 |
Family
ID=63477919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810358303.9A Expired - Fee Related CN108538268B (zh) | 2018-04-20 | 2018-04-20 | 一种双向扫描栅极驱动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108538268B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109192156B (zh) * | 2018-09-25 | 2020-07-07 | 南京中电熊猫平板显示科技有限公司 | 一种栅极驱动电路和显示装置 |
| CN111292699B (zh) * | 2020-03-31 | 2021-03-16 | Tcl华星光电技术有限公司 | 双向输出goa电路及无缝拼接屏 |
| CN112071256B (zh) * | 2020-09-29 | 2022-06-14 | 南京中电熊猫液晶显示科技有限公司 | 一种栅极扫描驱动电路 |
| CN112289275B (zh) | 2020-11-03 | 2022-02-22 | 武汉华星光电技术有限公司 | Goa电路及其驱动方法、显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1705042A (zh) * | 2004-05-31 | 2005-12-07 | Lg.菲利浦Lcd株式会社 | 移位寄存器 |
| CN107591136A (zh) * | 2017-08-25 | 2018-01-16 | 南京中电熊猫平板显示科技有限公司 | 一种栅极扫描驱动电路及液晶显示装置 |
| WO2018053957A1 (zh) * | 2016-09-21 | 2018-03-29 | 深圳市华星光电技术有限公司 | 扫描驱动电路及显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6009153B2 (ja) * | 2011-10-06 | 2016-10-19 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102281814B1 (ko) * | 2014-12-10 | 2021-07-26 | 엘지디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 표시장치 |
-
2018
- 2018-04-20 CN CN201810358303.9A patent/CN108538268B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1705042A (zh) * | 2004-05-31 | 2005-12-07 | Lg.菲利浦Lcd株式会社 | 移位寄存器 |
| WO2018053957A1 (zh) * | 2016-09-21 | 2018-03-29 | 深圳市华星光电技术有限公司 | 扫描驱动电路及显示装置 |
| CN107591136A (zh) * | 2017-08-25 | 2018-01-16 | 南京中电熊猫平板显示科技有限公司 | 一种栅极扫描驱动电路及液晶显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108538268A (zh) | 2018-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7738623B2 (en) | Shift register circuit and image display apparatus containing the same | |
| CN108538268B (zh) | 一种双向扫描栅极驱动电路 | |
| US7436923B2 (en) | Shift register circuit and image display apparatus containing the same | |
| US7825888B2 (en) | Shift register circuit and image display apparatus containing the same | |
| JP5473686B2 (ja) | 走査線駆動回路 | |
| US8615066B2 (en) | Shift register circuit | |
| US8519764B2 (en) | Shift register, scanning signal line drive circuit provided with same, and display device | |
| KR100838653B1 (ko) | 시프트 레지스터 회로 및 그것을 구비한 화상표시장치 | |
| US20150262703A1 (en) | Shift register, display device provided therewith, and shift-register driving method | |
| US10388203B2 (en) | GOA unit circuits, methods for driving the same, and GOA circuits | |
| US6963327B2 (en) | Shift register circuit including first shift register having plurality of stages connected in cascade and second shift register having more stages | |
| CN108389554B (zh) | 栅极扫描驱动电路及液晶显示装置 | |
| CN102930814A (zh) | 移位寄存器及其驱动方法、栅极驱动装置与显示装置 | |
| CN109192156B (zh) | 一种栅极驱动电路和显示装置 | |
| JP3588033B2 (ja) | シフトレジスタおよびそれを備えた画像表示装置 | |
| CN102903322A (zh) | 移位寄存器及其驱动方法和阵列基板、显示装置 | |
| JP2008251094A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
| CN109637484B (zh) | 栅极驱动单元电路、栅极驱动电路和显示装置 | |
| CN110782940A (zh) | 移位寄存单元、栅极驱动电路、阵列基板及显示装置 | |
| WO2019227909A1 (zh) | 栅极驱动单元电路、栅极驱动电路和显示装置 | |
| CN107112051B (zh) | 单位移位寄存器电路、移位寄存器电路、单位移位寄存器电路的控制方法及显示装置 | |
| TWI420452B (zh) | 用於顯示面板之移位暫存器 | |
| CN113314067B (zh) | 栅极驱动电路及显示面板 | |
| CN108665867B (zh) | 一种栅极扫描驱动电路 | |
| CN111681589B (zh) | Goa电路及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200827 Address after: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province Patentee after: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd. Address before: Nanjing Crystal Valley Road in Qixia District of Nanjing City Tianyou 210033 Jiangsu province No. 7 Co-patentee before: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd. Patentee before: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd. Co-patentee before: NANJING HUADONG ELECTRONICS INFORMATION & TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200804 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |