CN109192156B - 一种栅极驱动电路和显示装置 - Google Patents

Abstract

本发明公开了一种栅极驱动电路，包括N级电路单元；第n(1≦n≦N，且n、N为正整数)级电路单元包括正反扫控制模块、输出模块和级传信号产生模块；正反扫控制模块的两个控制端分别输入前前一级电路单元的级传信号和后后一级电路单元的级传信号，两个输入端分别输入第二时钟信号和第三时钟信号，使得正反扫控制模块具有正反扫功能和自举功能；扫描暂停期间上拉控制节点和本级栅极扫描信号线被清空，避免了输出模块中的薄膜晶体管在扫描暂停期间一直处于正偏压状态所导致的暂停横纹；级传模块中的级传节点在扫描暂停的过程中储存高电平的级传信号，在扫描暂停结束后启动后后一级电路单元的正反扫控制模块。

Description

一种栅极驱动电路和显示装置

技术领域

本发明涉及液晶显示领域，尤其涉及一种用于内嵌式触摸屏的栅极驱动电路和显示装置。

背景技术

现有显示装置的帧率通常是60Hz，而触摸屏的触摸数据报点率通常需要达到120Hz，才能更准确地进行触摸操作，保证快速移动的触摸操作不出现延迟卡顿的情况。

为了实现120Hz以上的报点率，如图1所示，内嵌式触摸屏将显示过程中的一帧切分成多个时段，交替进行显示扫描(Display)和触摸扫描(Touch)。在进行触摸扫描的过程中，显示扫描被暂停。与其相应地，栅极驱动电路在进行逐行扫描的过程中，也会多次暂停。在栅极驱动电路扫描暂停的过程中，其部分内部节点会维持暂停前的电位，以保证暂停结束后栅极驱动电路能够恢复到暂停前的状态，从暂停位置继续进行逐行扫描。

图2所示为一种现有的内嵌式触摸屏中栅极驱动电路的电路单元，由上拉控制模块(M1、M1A)，输出模块(M10、Cb)，上拉控制节点维持模块(M8、M13)，维持节点产生模块(M5、M6)，输出节点维持模块(M11)，清空模块(M2、M14)组成；栅极驱动电路由多个该电路单元通过上下级联所组成。在进入暂停状态后，其相应位置电路单元的上拉控制节点netAn会一直维持高电位VGH，使得输出模块中的M10在暂停阶段一直工作在正向偏压状态下。薄膜晶体管M10长期工作在正向偏压下，阈值电压Vth会发生正向漂移，导致其开态电流下降，使得该电路单元输出的栅极扫描信号出现比较大的延迟，对应位置的显示区域因此而出现横纹。暂停横纹是内嵌式触摸屏常见的一种显示异常现象。

发明内容

为解决上述技术问题，本发明提供一种栅极驱动电路和显示装置，可以避免由薄膜晶体管的阈值电压漂移造成的暂停横纹，改善电路的可靠性。

本发明提供的技术方案如下：

本发明公开了一种栅极驱动电路，包括N(N>4，且N为正整数)级电路单元，第n(1≦n≦N，且n为正整数)级电路单元包括正反扫控制模块、输出模块、级传信号产生模块、低电位维持模块、输出维持模块以及清空模块；第n级电路单元的正反扫控制模块、输出模块、低电位维持模块以及清空模块相连接于上拉控制节点；第n级电路单元的级传信号产生模块、低电位维持模块、输出维持模块以及清空模块均输入恒压低电平；第n级电路单元的输出模块、输出维持模块以及清空模块相连接于第n级电路单元的栅极扫描信号线；栅极扫描信号线输出栅极扫描信号；

第n级电路单元的输出模块接收第一时钟信号，并将栅极扫描信号输出至栅极扫描信号线；

第n级电路单元的级传信号产生模块接收第四时钟信号，并将第n级电路单元的级传信号输出至前前一级电路单元的正反扫控制模块和后后一级驱动电路的正反扫控制模块；

第n级电路单元的正反扫控制模块包括两个控制端和两个输入端，两个控制端分别输入前前一级电路单元的级传信号和后后一级电路单元的级传信号，两个输入端分别输入第二时钟信号和第三时钟信号；

当所述第n级电路单元为首两级电路单元时，级传信号产生模块接收第四时钟信号，并将第n级电路单元的级传信号输出至后后一级驱动电路的正反扫控制模块；正反扫控制模块的两个控制端分别输入第一辅助信号和后后一级电路单元的级传信号，两个输入端分别输入第二时钟信号和第三时钟信号；

当所述第n级电路单元为尾两级电路单元时，级传信号产生模块接收第四时钟信号，并将第n级电路单元的级传信号输出至前前一级驱动电路的正反扫控制模块；正反扫控制模块的两个控制端分别输入前前一级电路单元的级传信号和第二辅助信号，两个输入端分别输入第二时钟信号和第三时钟信号。

优选地，第n级电路单元的级传信号产生模块包括第十三薄膜晶体管和第十四薄膜晶体管；

第十三薄膜晶体管的控制端和第十三薄膜晶体管的第一通路端短接并连接第n级电路单元的栅极扫描信号线，第十三薄膜晶体管的第二通路端连接第十四薄膜晶体管的第一通路端；

第十四薄膜晶体管的控制端输入第四时钟信号，第十四薄膜晶体管的第一通路端输出级传信号，第十四薄膜晶体管的第二通路端输入恒压低电平。

优选地，第n级电路单元的正反扫控制模块包括第一薄膜晶体管和第九薄膜晶体管；

第一薄膜晶体管的控制端输入前前一级电路单元的级传信号，第一薄膜晶体管的第一通路端输入第二时钟信号，第一薄膜晶体管的第二通路端连接上拉控制节点；

第九薄膜晶体管的控制端输入后后一级电路单元的级传信号，第九薄膜晶体管的第一通路端输入第三时钟信号，第九薄膜晶体管的第二通路端连接上拉控制节点；

第一薄膜晶体管的控制端和第九薄膜晶体管的控制端用作正反扫控制模块的两个控制端，第一薄膜晶体管的第一通路端和第九薄膜晶体管的第一通路端用作正反扫控制模块的两个输入端；

当所述第n级电路单元为首两级电路单元时，第一薄膜晶体管的控制端输入第一辅助信号；

当所述第n级电路单元为尾两级电路单元时，第九薄膜晶体管的控制端输入第二辅助信号。

优选地，所述输出维持模块包括第十一薄膜晶体管，第十一薄膜晶体管的控制端输入第四时钟信号，第十一薄膜晶体管的第一通路端连接第n级电路单元的栅极扫描信号线，第十一薄膜晶体管的第二通路端输出恒压低电平。

优选地，第n级电路单元的级传信号产生模块将第n级电路单元的级传信号输出至前级电路单元的低电位维持模块和后级驱动电路的低电位维持模块；

第n级电路单元的低电位维持模块输入前级电路单元的级传信号和后级电路单元的级传信号，低电位维持模块用于维持上拉控制节点的低电平；

当所述第n级电路单元为首级电路单元时，级传信号产生模块将第n级电路单元的级传信号输出至后级驱动电路的低电位维持模块；低电位维持模块输入第一辅助信号和后级电路单元的级传信号；

当所述第n级电路单元为尾级电路单元时，级传信号产生模块将第n级电路单元的级传信号输出至前级驱动电路的低电位维持模块；低电位维持模块输入前级电路单元的级传信号和第二辅助信号。

优选地，第n级电路单元的低电位维持模块包括第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第十五薄膜晶体管以及第八薄膜晶体管；第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第十五薄膜晶体管和第八薄膜晶体管相连接于维持节点；

第四薄膜晶体管的控制端输入前级电路单元的级传信号，第四薄膜晶体管的第一通路端连接维持节点，第四薄膜晶体管的第二通路端输入恒压低电平；

第五薄膜晶体管的控制端和第五薄膜晶体管的第一通路端短接并输入恒压高电平，第五薄膜晶体管的第二通路端连接维持节点；

第六薄膜晶体管的控制端连接上拉控制节点，第六薄膜晶体管的第一通路端连接维持节点，第六薄膜晶体管的第二通路端输入恒压低电平；

第十五薄膜晶体管的控制端输入后级电路单元的级传信号，第十五薄膜晶体管的第一通路端连接维持节点，第十五薄膜晶体管的第二通路端输入恒压低电平；

第八薄膜晶体管的控制端连接维持节点，第八薄膜晶体管的第一通路端连接上拉控制节点，第八薄膜晶体管的第二通路端输入恒压低电平；

当所述第n级电路单元为首级电路单元时，所述第四薄膜晶体管的控制端输入第一辅助信号；

当所述第n级电路单元为尾级电路单元时，所述第十五薄膜晶体管的控制端输入第二辅助信号。

优选地，第n级电路单元的低电位维持模块包括维持节点，还包括两个信号输入端；两个信号输入端分别连接前级电路单元的维持节点和后级电路单元的维持节点；低电位维持模块用于维持上拉控制节点的低电平；

当所述第n级电路单元为首级电路单元时，两个所述信号输入端分别输入第二时钟信号和连接后级驱动电路的维持节点；

当所述第n级电路单元为尾级电路单元时，两个所述信号输入端分别连接前级驱动电路的维持节点和输入第三时钟信号。

优选地，第n级电路单元的低电位维持模块包括第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第十六薄膜晶体管和第十七薄膜晶体管；第五薄膜晶体管、第六薄膜晶体管和第七薄膜晶体管相连接于维持节点；

第五薄膜晶体管的控制端和第五薄膜晶体管的第一通路端短接并输入第一时钟信号，第五薄膜晶体管的第二通路端连接维持节点；

第六薄膜晶体管的控制端连接上拉控制节点，第六薄膜晶体管的第一通路端连接维持节点，第六薄膜晶体管的第二通路端输入恒压低电平；

第七薄膜晶体管的控制端输入第四时钟信号，第七薄膜晶体管的第一通路端连接维持节点，第七薄膜晶体管的第二通路端输入恒压低电平；

第十六薄膜晶体管的控制端连接前级电路单元的维持节点，第十六薄膜晶体管的第一通路端连接上拉控制节点，第十六薄膜晶体管的第二通路端输入恒压低电平；

第十七薄膜晶体管的控制端连接后级电路单元的维持节点，第十七薄膜晶体管的第一通路端连接上拉控制节点，第十七薄膜晶体管的第二通路端端输入恒压低电平；

第十六薄膜晶体管的控制端和第十七薄膜晶体管的控制端用作低电位维持模块的两个信号输入端；

当所述第n级电路单元为首级电路单元时，所述第十六薄膜晶体管的控制端输入第二时钟信号；

当所述第n级电路单元为尾级电路单元时，所述第十七薄膜晶体管的控制端输入第三时钟信号。

优选地，第n级电路单元的清空模块包括第二薄膜晶体管、第三薄膜晶体管以及第十二薄膜晶体管；

第二薄膜晶体管的控制端输入触摸控制信号，第二薄膜晶体管的第一通路端连接上拉控制节点，第二薄膜晶体管的第二通路端输入恒压低电平；

第三薄膜晶体管的控制端输入清空信号，第三薄膜晶体管的第一通路端连接维持节点，第三薄膜晶体管的第二通路端输入恒压低电平；

第十二薄膜晶体管的控制端输入触摸控制信号，第十二薄膜晶体管的第一通路端连接第n级电路单元的栅极扫描信号线，第十二薄膜晶体管的第二通路端输入恒压低电平。

本发明还公开了一种显示装置，该显示装置包括任一项上述的栅极驱动电路。

与现有技术相比，本发明能够带来以下至少一项有益效果：

1、扫描暂停期间上拉控制节点和本级栅极扫描信号线被清空，避免了输出模块中的薄膜晶体管在扫描暂停期间一直处于正偏压状态所导致的暂停横纹；

2、级传模块中的级传节点在扫描暂停的过程中储存高电平的级传信号，在扫描暂停结束后启动后后一级电路单元的正反扫控制模块；

3、正反扫控制模块具有自举功能，前前一级电路单元的级传信号和后后一级电路单元的级传信号受到第二时钟信号、第三时钟信号和上拉控制节点的电容耦合作用，被抬升到远高于恒压高电平VGH的电位，使得上拉控制节点的充电更快，电位更加稳定。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。

图1为内嵌式触摸屏中栅极驱动电路的驱动方式示意图；

图2为一种现有栅极驱动电路的电路单元的电路示意图；

图3为本发明栅极驱动电路的电路单元的架构示意图；

图4为本发明栅极驱动电路的实施例一的电路示意图；

图5为图4所示的电路中主要信号的波形示意图；

图6为本发明栅极驱动电路的实施例二的电路示意图；

图7为本发明显示装置的结构示意图。

附图标号说明：

01、正反扫控制模块，02、输出模块，03、级传信号产生模块，04、低电位维持模块，05、输出维持模块，06、清空模块，06A、第一清空模块，06B、第二清空模块，

M1、第一薄膜晶体管，M2、第二薄膜晶体管，M3、第三薄膜晶体管，M6A、第四薄膜晶体管，M5、第五薄膜晶体管，M6、第六薄膜晶体管，M7、第七薄膜晶体管、M8、第八薄膜晶体管，M9、第九薄膜晶体管，M10、第十薄膜晶体管，M11、第十一薄膜晶体管，M12、第十二薄膜晶体管，M13、第十三薄膜晶体管，M14、第十四薄膜晶体管，M6B、第十五薄膜晶体管，M8A、第十六薄膜晶体管，M8B、第十七薄膜晶体管，Cb、自举电容；

Gn、第n级电路单元的栅极扫描信号，netAn、第n级电路单元的上拉控制节点，netBn、第n级电路单元的维持节点，VGH、恒压高电平、VSS、恒压低电平，CKa、第一时钟信号，CKb、第二时钟信号，CKc、第三时钟信号，CKd、第四时钟信号，Tn、第n级电路单元的级传信号，Tn-1、第n-1级电路单元的级传信号，Tn-2、第n-2级电路单元的级传信号，Tn+1、第n+1级电路单元的级传信号，Tn+2、第n+2级电路单元的级传信号，CLR、清空信号，TC、触摸控制信号。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。这里，当将第一元件描述为“电连接”到第二元件时，第一元件可以直接连接至第二元件，或经过一个或多个附加元件间接连接至第二元件。进一步的，为了清楚起见，简明省略了对于充分理解本发明而言不是必须的某些元件。

本发明的栅极驱动电路包括N(N>4，且N为正整数)级电路单元，如图3所示，第n级(1≦n≦N，且n为正整数)电路单元包括正反扫控制模块01、输出模块02、级传信号产生模块03、低电位维持模块04、输出维持模块05以及清空模块06；第n级电路单元的正反扫控制模块01、输出模块02、低电位维持模块04以及清空模块06相连接于上拉控制节点netAn；第n级电路单元的级传信号产生模块03、低电位维持模块04、输出维持模块05以及清空模块06均输入恒压低电平VSS；第n级电路单元的输出模块02、输出维持模块05以及清空模块06相连接于第n级电路单元的栅极扫描信号线；栅极扫描信号线输出栅极扫描信号Gn。

如图1所示，显示过程中的一帧切分成多个时段，交替进行显示扫描(Display)和触摸扫描(Touch)。栅极驱动电路在触摸扫描(Touch)时进行扫描暂停。

其中，输出模块02接收第一时钟信号CKa，在上拉控制节点netAn的控制下，输出第一时钟信号CKa的某个脉冲至第n级栅极扫描信号线，作为栅极扫描信号驱动显示区。优选地，输出模块02还包括自举电容Cb，自举电容Cb在本级栅极扫描信号输出期间抬升上拉控制节点netAn的电位。

级传信号产生模块03连接在第n级栅极扫描信号线和恒压低电平VSS之间,级传信号产生模块03接收第四时钟信号CKd，将第n级电路单元的级传信号输出至前前一级电路单元的正反扫控制模块01和后后一级驱动电路的正反扫控制模块01。

正反扫控制模块01包括两个控制端和两个输入端，两个控制端分别输入前前一级电路单元的级传信号和后后一级电路单元的级传信号，两个输入端分别输入第二时钟信号CKb和第三时钟信号CKc。正反扫控制模块01在正向扫描和反向扫描的过程中对上拉控制节点netAn进行上拉；在对上拉控制节点netAn进行上拉的瞬间，正反扫控制模块01具有自举(bootstrap)功能，上述前前一级电路单元的级传信号和后后一级电路单元的级传信号受到第二时钟信号CKb、第三时钟信号CKc和上拉控制节点netAn的电容耦合作用，被抬升到远高于恒压高电平VGH的电位，使得上拉控制节点netAn的充电更快，电位更加稳定。

当栅极驱动电路需要在本级电路进行扫描暂停时，时钟信号CKa、CKb、CKc、CKd会在扫描暂停期间一直处于低电位VGL，在完成本级栅极扫描信号Gn的输出之后，级传节点Tn不会被清空，从而使级传节点Tn在扫描暂停的过程中一直处于高电位VGH。与此同时，扫描暂停期间的上拉控制节点netAn和本级栅极扫描信号线将被清空，避免了输出模块02中的第十薄膜晶体管M10在扫描暂停期间一直处于正偏压的工作状态，从而避免了作为输出TFT的第十薄膜晶体管M10的阈值电压发生正向漂移而导致的输出栅极扫描信号Gn的波形延迟，从而避免了暂停横纹的产生。

在扫描暂停结束之后，时钟信号CKa、CKb、CKc、CKd将恢复。级传信号产生模块03内保存了处于高电位的级传信号Tn，将启动后后一级电路单元的正反扫控制模块01，从而使逐行扫描恢复暂停前的状态，继续进行下去。

低电位维持模块04包括维持节点netBn，低电位维持模块04通过向维持节点netBn进行充电和放电对上拉控制节点netAn进行维持，在本级电路单元不需要输出栅极扫描信号的脉冲时，将上拉控制节点netAn维持在低电位。

输出维持模块05接收第四时钟信号，在本级栅极扫描信号的脉冲输出前或输出结束后，将本级栅极扫描信号线维持在低电位。

清空模块06在扫描暂停期间和一帧扫描结束后对上拉控制节点netAn和栅极扫描信号线进行电荷清空，在一帧扫描结束后对维持节点netBn进行清空。

需要说明的是，本发明每个薄膜晶体管均包括控制端、第一通路端和第二通路端，在以下的实施例中，控制端为栅极，其中一个通路端为源极、另一个通路端为漏极。当给控制端高电平时，源极和漏极通过半导体层连接，此时薄膜晶体管处于开启状态。

需要说明的是，以下实施例所涉及的电路图均为单边驱动架构下的栅极驱动电路，但本发明所述栅极驱动电路的应用不仅限于该方式，可以适用于任意模式的驱动架构，包括非左右交错式双边驱动架构、左右交错式双边驱动架构(interlace)等。

本发明中所称的第n级电路单元的前级电路单元是指第(n-a)级电路单元，其中1≤n-a<n，所称的第n级电路单元的前前一级电路单元是指第(n-b)级电路单元，其中1≤n-b<n-a；所称的第n级电路单元的后级电路单元是指第(n+a)级电路单元，其中n<n+a≤N,所称的第n级电路单元的后后一级电路单元是指第(n+b)级电路单元，其中n+a<n+b≤N。在单边驱动架构下，优选地，第n级电路单元的前级电路单元为第n-1级电路单元，第n级电路单元的前前一级电路单元为第n-2级电路单元；第n级电路单元的后级电路单元为第n+1级电路单元，第n级电路单元的后后一级电路单元为第n+2级电路单元。

本发明中所称的对应第n级电路单元的第一时钟信号是指输入第n级电路单元的输出模块02的时钟信号。时钟信号数量为M个，在单边驱动架构下，相邻M个电路单元的时钟信号表示为CKm(m＝1、2、……、M)。当第一时钟信号为CKm时，对应的第二时钟信号为CKm-1，第三时钟信号为CKm+1，第四时钟信号为CKm+2。特别地，CK0等同于CKM，CKM+1等同于CK1，CKM+2等同于CK2。

以下的实施例中选用4个时钟信号CK1、CK2、CK3、CK4，CK1、CK2、CK3、CK4的占空比为45％。当CK1、CK2、CK3、CK4波形依序产生时，这一时钟信号输入模式称之为时钟信号正序输入，栅极驱动电路处于正向扫描状态；当CK1、CK2、CK3、CK4波形逆序产生时，这一时钟信号输入模式称之为时钟信号逆序输入，栅极驱动电路处于反向扫描状态。应当说明的是，在本发明的基础上选用其他数量和波形的时钟信号及其他时钟信号输入模式的常规功能改进均应落入本发明的保护范围。

在单边驱动架构下，以下实施例中所称的首级电路单元是指：第1级电路单元，首两级电路单元是指：第1级电路单元和第2级电路单元，；尾级电路单元是指：第N级电路单元，尾两级电路单元是指：第N-1级电路单元和第N级电路单元。

本发明中每级电路单元的电路结构相同，区别仅在于部分薄膜晶体管输入的信号不同，下面主要对第n(1≦n≦N)级电路结构作详细介绍。

下面以具体实施例详细介绍本发明。

实施例一：

如图4所示为一种栅极驱动电路的实施例一的电路图，第n级电路单元包括包括正反扫控制模块01、输出模块02、级传信号产生模块03、低电位维持模块04、输出维持模块05以及清空模块06；第n级电路单元的正反扫控制模块01、输出模块02、低电位维持模块04以及清空模块06相连接于上拉控制节点netAn；第n级电路单元的级传信号产生模块03、低电位维持模块04、输出维持模块05以及清空模块06均输入恒压低电平；第n级电路单元的输出模块02、输出维持模块05以及清空模块06相连接于第n级电路单元的栅极扫描信号线；栅极扫描信号线输出栅极扫描信号Gn；。

如图4所示，具体的，输出模块02包括第十薄膜晶体管M10；第十薄膜晶体管M10的控制端连接上拉控制节点netAn，第十薄膜晶体管M10的第一通路端接收第一时钟信号CKm，第十薄膜晶体管M10的第二通路端连接本级栅极扫描信号线。第十薄膜晶体管M10在上拉控制节点netAn的控制下，输出时钟信号CKm的某个脉冲，作为栅极扫描信号驱动显示区。

优选地，输出模块02还包括连接在上拉控制节点netAn和本级栅极扫描信号线之间的自举电容Cb，自举电容Cb在本级栅极扫描信号输出期间抬升上拉控制节点netAn的电位。

如图4所示，具体地，第n级电路单元的级传信号产生模块03包括相连接于级传节点Tn的第十三薄膜晶体管M13和第十四薄膜晶体管M14。

第十三薄膜晶体管M13的控制端和第十三薄膜晶体管M13的第一通路端短接并连接第n级电路单元的栅极扫描信号线，第十三薄膜晶体管M13的第二通路端连接第十四薄膜晶体管M14的第一通路端；第十三薄膜晶体管M13用于上拉第n级电路单元的级传节点Tn，将本级栅极扫描信号的电位复制到级传节点Tn中。

第十四薄膜晶体管M14的控制端输入第四时钟信号CKm+2，第十四薄膜晶体管M14的第一通路端输出级传信号，第十四薄膜晶体管M14的第二通路端输入恒压低电平；第十四薄膜晶体管M14用于清空级传节点Tn。

如图4所示，具体地，第n级电路单元的正反扫控制模块01包括第一薄膜晶体管M1和第九薄膜晶体管M9。

第一薄膜晶体管M1的控制端输入前前一级电路单元的级传信号，第一薄膜晶体管M1的第一通路端输入第二时钟信号CKm-1，第一薄膜晶体管M1的第二通路端连接上拉控制节点netAn；优选地，前前一级电路单元的级传信号是指第n-2级电路单元的级传信号Tn-2。

第九薄膜晶体管M9的控制端输入后后一级电路单元的级传信号，第九薄膜晶体管M9的第一通路端输入第三时钟信号CKm+1，第九薄膜晶体管M9的第二通路端连接上拉控制节点netAn；优选地，后后一级电路单元的级传信号是指第n+2级电路单元的级传信号Tn+2。

第一薄膜晶体管M1的控制端和第九薄膜晶体管M9的控制端用作正反扫控制模块01的两个控制端，第一薄膜晶体管M1的第一通路端和第九薄膜晶体管M9的第一通路端用作正反扫控制模块01的两个输入端；

特别地，当所述第n级电路单元为首两级电路单元时，第一薄膜晶体管M1的控制端输入第一辅助信号；

特别地，当所述第n级电路单元为尾两级电路单元时，第九薄膜晶体管M9的控制端输入第二辅助信号。

正反扫控制模块01在正向扫描、反向扫描的过程中对上拉控制节点netAn进行上拉；在对上拉控制节点netAn进行上拉的瞬间，第一薄膜晶体管M1和第九薄膜晶体管M9具有自举(bootstrap)功能，上述前前一级电路单元的级传信号和后后一级电路单元的级传信号受到第二时钟信号CKm-1、第三时钟信号CKm+1和上拉控制节点netAn的电容耦合作用，被抬升到远高于恒压高电平VGH的电位，使得上拉控制节点netAn的充电更快，电位更加稳定。

当栅极驱动电路需要在本级电路进行扫描暂停时，时钟信号CK1、CK2、CK3、CK4会在扫描暂停期间一直处于低电位VGL，级传信号产生模块03中第十四薄膜晶体管M14将一直处于关闭状态。在完成本级栅极扫描信号Gn的输出之后，级传节点Tn不会被清空，从而使级传节点Tn在扫描暂停的过程中一直处于高电位VGH。与此同时，扫描暂停期间的上拉控制节点netAn和本级栅极扫描信号线将被清空，避免了输出模块02中的第十薄膜晶体管M10在扫描暂停期间一直处于正偏压的工作状态，从而避免了第十薄膜晶体管M10的阈值电压发生正向漂移和输出栅极扫描信号Gn的波形延迟，从而避免了暂停横纹的产生。

在扫描暂停结束之后，时钟信号CK1、CK2、CK3、CK4将恢复。级传信号产生模块03内保存了处于高电位的级传信号Tn，将启动后后一级电路单元的正反扫控制模块01，从而使逐行扫描恢复暂停前的状态，继续进行下去。

如图4所示，具体地，第n级电路单元的输出维持模块05包括第十一薄膜晶体管M11；第十一薄膜晶体管M11的控制端输入第四时钟信号CKm+2，第十一薄膜晶体管M11的第一通路端连接第n级电路单元的栅极扫描信号线，第十一薄膜晶体管M11的第二通路端输出恒压低电平；用于在本级电路单元不需要输出时，将本级栅极扫描信号线维持在低电位。

如图4所示，第n级电路单元的级传信号产生模块03将第n级电路单元的级传信号Tn输出至前级电路单元的低电位维持模块04和后级驱动电路的低电位维持模块04。

第n级电路单元的低电位维持模块04输入前级电路单元的级传信号和后级电路单元的级传信号，低电位维持模块04在本级电路单元不需要输出时，维持上拉控制节点netAn的低电平。

具体地，第n级电路单元的低电位维持模块04包括第四薄膜晶体管M6A、第五薄膜晶体管M5、第六薄膜晶体管M6、第十五薄膜晶体管M6B以及第八薄膜晶体管M8；第四薄膜晶体管M6A、第五薄膜晶体管M5、第六薄膜晶体管M6、第十五薄膜晶体管M6B和第八薄膜晶体管M8相连接于维持节点netBn。

第五薄膜晶体管M5的控制端和第五薄膜晶体管M5的第一通路端短接并输入恒压高电平VGH，第五薄膜晶体管M5的第二通路端连接维持节点netBn；第五薄膜晶体管M5用于上拉维持节点netBn的电位至高电位VGH。

第六薄膜晶体管M6的控制端连接上拉控制节点netAn，第六薄膜晶体管M6的第一通路端连接维持节点netBn，第六薄膜晶体管M6的第二通路端输入恒压低电平；第六薄膜晶体管M6用于在本级电路单元需要输出的时候，将维持节点netBn的电位拉低至低电位，使低电位维持模块04停止工作，防止其影响本级栅极扫描信号Gn输出。

第四薄膜晶体管M6A的控制端输入前级电路单元的级传信号，第四薄膜晶体管M6A的第一通路端连接维持节点netBn，第四薄膜晶体管M6A的第二通路端输入恒压低电平；优选地，前级电路单元的级传信号是指第n-1级电路单元的级传信号Tn-1；

第十五薄膜晶体管M6B的控制端输入后级电路单元的级传信号，第十五薄膜晶体管M6B的第一通路端连接维持节点netBn，第十五薄膜晶体管M6B的第二通路端输入恒压低电平；优选地，后级电路单元的级传信号是指第n+1级电路单元的级传信号Tn+1；

第四薄膜晶体管M6A和第十五薄膜晶体管M6B用于辅助第六薄膜晶体管M6，在本级电路单元不需要输出信号时，将维持节点netBn清空。

第八薄膜晶体管M8的控制端连接维持节点netBn，第八薄膜晶体管M8的第一通路端连接上拉控制节点netAn，第八薄膜晶体管M8的第二通路端输入恒压低电平；第八薄膜晶体管M8受维持节点netBn控制，用于在本级电路单元不需要输出时，将上拉控制节点netAn维持在低电位。

特别地，当第n级电路单元为首级电路单元时，第四薄膜晶体管M6A的控制端输入第一辅助信号；

特别地，当第n级电路单元为尾级电路单元时，第十五薄膜晶体管M6B的控制端输入第二辅助信号。

如图4所示，具体地，第n级电路单元的清空模块06包括第一清空模块06A和第二清空模块06B，第一清空模块06A包括第二薄膜晶体管M2、第三薄膜晶体管M3，第二清空模块06B包括第十二薄膜晶体管M12。

第二薄膜晶体管M2的控制端输入触摸控制信号，第二薄膜晶体管M2的第一通路端连接上拉控制节点netAn，第二薄膜晶体管M2的第二通路端输入恒压低电平；第一薄膜晶体管M1用于在扫描暂停期间和一帧扫描结束后对上拉控制节点netAn进行清空。

第三薄膜晶体管M3的控制端输入清空信号，第三薄膜晶体管M3的第一通路端连接维持节点netBn，第三薄膜晶体管M3的第二通路端输入恒压低电平；第三薄膜晶体管M3用于在一帧扫描结束后对维持节点netBn进行清空。

第十二薄膜晶体管M12的控制端输入触摸控制信号，第十二薄膜晶体管M12的第一通路端连接第n级电路单元的栅极扫描信号线，第十二薄膜晶体管M12的第二通路端输入恒压低电平；第十二薄膜晶体管M12用于在扫描暂停期间和一帧扫描结束后对本级栅极扫描信号线进行清空。

图5为图4所示的电路在正向扫描时的驱动波形示意图，该图示意了电路驱动采用4个时钟讯号时的波形(实际应用时的时钟讯号数量可调整)：

GSP1是第一启动信号，负责在正向扫描时进行启动，并作为第一辅助信号输入首两级电路单元；

GSP2(图未示)是第二启动信号，负责在反向扫描时进行启动，并作为第二辅助信号输入尾两级电路单元；

CK1、CK2、CK3、CK4是时钟信号，正向扫描时正序输出，CK1、CK2、CK3、CK4的占空比为45％，在扫描暂停期间CK1、CK2、CK3、CK4均暂停输出，处于低电位状态；

TC是触摸控制信号，在扫描暂停期间处于高电位VGH，负责在扫描暂停期间维持本级栅极扫描信号线、上拉控制节点netAn和维持节点netBn的电位；

其他所示波形如netA1、netA3、netAn+1、netAn+2是电路内部节点的输出波形，G1、G3、Gn+1、Gn+2分别为各级电路单元输出的栅极扫描信号的波形，T1、T3、Tn+1、Tn+2分别为给你电路单元输出的级传信号的波形。

实施例二：

图6为本发明栅极驱动电路的实施例二的电路示意图。实施例二是在实施例一的基础上进行改进，具体改进点在于：

1、第n级电路单元的低电位维持模块04包括维持节点netBn，还包括两个信号输入端；两个信号输入端分别连接前级电路单元的维持节点和后级电路单元的维持节点。

如图6所示，具体地，第n级电路单元的低电位维持模块04包括第五薄膜晶体管M5、第六薄膜晶体管M6、第七薄膜晶体管M7、第十六薄膜晶体管M8A和第十七薄膜晶体管M8B；第五薄膜晶体管M5、第六薄膜晶体管M6和第七薄膜晶体管M7相连接于维持节点netBn。

第五薄膜晶体管M5的控制端和第五薄膜晶体管M5的第一通路端短接并输入第一时钟信号CKm，第五薄膜晶体管M5的第二通路端连接维持节点netBn；第五薄膜晶体管M5用于上拉本级电路单元的维持节点netBn。

第六薄膜晶体管M6的控制端连接上拉控制节点netAn，第六薄膜晶体管M6的第一通路端连接维持节点netBn，第六薄膜晶体管M6的第二通路端输入恒压低电平；第六薄膜晶体管M6用于在本级电路单元需要输出栅极扫描信号的脉冲时将维持节点netBn拉低至低电位。

第七薄膜晶体管M7的控制端输入第四时钟信号CKm+2，第七薄膜晶体管M7的第一通路端连接维持节点netBn，第七薄膜晶体管M7的第二通路端输入恒压低电平；第七薄膜晶体管M7负责周期性下拉维持节点netBn。

第十六薄膜晶体管M8A的控制端连接前级电路单元的维持节点，第十六薄膜晶体管M8A的第一通路端连接上拉控制节点netAn，第十六薄膜晶体管M8A的第二通路端输入恒压低电平；优选地，前级电路单元的维持节点是指第n-1级电路单元的维持节点netBn-1。

第十七薄膜晶体管M8B的控制端连接后级电路单元的维持节点，第十七薄膜晶体管M8B的第一通路端连接上拉控制节点netAn，第十七薄膜晶体管M8B的第二通路端端输入恒压低电平；优选地，后级电路单元的维持节点是指第n+1级电路单元的维持节点netBn+1。

第十六薄膜晶体管M8A的控制端和第十七薄膜晶体管M8B的控制端用作低电位维持模块04的两个信号输入端；第十六薄膜晶体管M8A和第十七薄膜晶体管M8B用于在本级电路单元不需要输出脉冲时，交替对上拉控制节点netAn进行低电位维持，第n级电路单元的维持节点netBn为相邻的前级电路单元和后级电路单元所共享。

特别地，当第n级电路单元为首级电路单元时，第十六薄膜晶体管M8A的控制端输入第二时钟信号CKm-1；

特别地，当第n级电路单元为尾级电路单元时，第十七薄膜晶体管M8B的控制端输入第三时钟信号CKm+1。

本发明还公开了一种显示装置，包括上述任一种栅极驱动电路，可适用于内嵌式触摸屏，支持正反双向扫描功能和120Hz及以上的报点率。需要说明的是，当本发明的栅极驱动电路用于如图7所示的双边驱动架构的显示装置时，可以作出适应性调整。

本发明公开了一种栅极驱动电路，其中正反扫控制模块01的两个控制端分别输入前前一级电路单元的级传信号和后后一级电路单元的级传信号，两个输入端分别输入第二时钟信号CKb和第三时钟信号CKc，使得正反扫控制模块01具有正反扫功能和自举功能；扫描暂停期间上拉控制节点netAn和本级栅极扫描信号线被清空，避免了输出模块02中的薄膜晶体管在扫描暂停期间一直处于正偏压状态所导致的暂停横纹；级传模块03中的级传节点在扫描暂停的过程中储存高电平的级传信号Tn，在扫描暂停结束后启动后后一级电路单元的正反扫控制模块01。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种栅极驱动电路，包括N级电路单元，其特征在于：

第n级电路单元包括正反扫控制模块、输出模块、级传信号产生模块、低电位维持模块、输出维持模块以及清空模块；第n级电路单元的正反扫控制模块、输出模块、低电位维持模块以及清空模块相连接于上拉控制节点；第n级电路单元的级传信号产生模块、低电位维持模块、输出维持模块以及清空模块均输入恒压低电平；第n级电路单元的输出模块、输出维持模块以及清空模块相连接于第n级电路单元的栅极扫描信号线；栅极扫描信号线输出栅极扫描信号；

第n级电路单元的输出模块接收第一时钟信号，并将栅极扫描信号输出至栅极扫描信号线；

第n级电路单元的级传信号产生模块接收第四时钟信号，并将第n级电路单元的级传信号输出至前前一级电路单元的正反扫控制模块和后后一级驱动电路的正反扫控制模块；

第n级电路单元的正反扫控制模块包括两个控制端和两个输入端，两个控制端分别输入前前一级电路单元的级传信号和后后一级电路单元的级传信号，两个输入端分别输入第二时钟信号和第三时钟信号；

当所述第n级电路单元为首两级电路单元时，级传信号产生模块接收第四时钟信号，并将第n级电路单元的级传信号输出至后后一级驱动电路的正反扫控制模块；正反扫控制模块的两个控制端分别输入第一辅助信号和后后一级电路单元的级传信号，两个输入端分别输入第二时钟信号和第三时钟信号；

当所述第n级电路单元为尾两级电路单元时，级传信号产生模块接收第四时钟信号，并将第n级电路单元的级传信号输出至前前一级驱动电路的正反扫控制模块；正反扫控制模块的两个控制端分别输入前前一级电路单元的级传信号和第二辅助信号，两个输入端分别输入第二时钟信号和第三时钟信号；

第n级电路单元的级传信号产生模块包括第十三薄膜晶体管和第十四薄膜晶体管；

第十三薄膜晶体管的控制端和第十三薄膜晶体管的第一通路端短接并连接第n级电路单元的栅极扫描信号线，第十三薄膜晶体管的第二通路端连接第十四薄膜晶体管的第一通路端；

第十四薄膜晶体管的控制端输入第四时钟信号，第十四薄膜晶体管的第一通路端输出级传信号，第十四薄膜晶体管的第二通路端输入恒压低电平；

其中，N>4，且N为正整数；1≦n≦N，且n为正整数。

2.根据权利要求1所述的栅极驱动电路，其特征在于：

第n级电路单元的正反扫控制模块包括第一薄膜晶体管和第九薄膜晶体管；

第一薄膜晶体管的控制端输入前前一级电路单元的级传信号，第一薄膜晶体管的第一通路端输入第二时钟信号，第一薄膜晶体管的第二通路端连接上拉控制节点；

第九薄膜晶体管的控制端输入后后一级电路单元的级传信号，第九薄膜晶体管的第一通路端输入第三时钟信号，第九薄膜晶体管的第二通路端连接上拉控制节点；

第一薄膜晶体管的控制端和第九薄膜晶体管的控制端用作正反扫控制模块的两个控制端，第一薄膜晶体管的第一通路端和第九薄膜晶体管的第一通路端用作正反扫控制模块的两个输入端；

当所述第n级电路单元为首两级电路单元时，第一薄膜晶体管的控制端输入第一辅助信号；

当所述第n级电路单元为尾两级电路单元时，第九薄膜晶体管的控制端输入第二辅助信号。

3.根据权利要求1所述的栅极驱动电路，其特征在于：

所述输出维持模块包括第十一薄膜晶体管，第十一薄膜晶体管的控制端输入第四时钟信号，第十一薄膜晶体管的第一通路端连接第n级电路单元的栅极扫描信号线，第十一薄膜晶体管的第二通路端输出恒压低电平。

4.根据权利要求1所述的栅极驱动电路，其特征在于：

第n级电路单元的级传信号产生模块将第n级电路单元的级传信号输出至前级电路单元的低电位维持模块和后级驱动电路的低电位维持模块；

第n级电路单元的低电位维持模块输入前级电路单元的级传信号和后级电路单元的级传信号，低电位维持模块用于维持上拉控制节点的低电平；

当所述第n级电路单元为首级电路单元时，级传信号产生模块将第n级电路单元的级传信号输出至后级驱动电路的低电位维持模块；低电位维持模块输入第一辅助信号和后级电路单元的级传信号；

当所述第n级电路单元为尾级电路单元时，级传信号产生模块将第n级电路单元的级传信号输出至前级驱动电路的低电位维持模块；低电位维持模块输入前级电路单元的级传信号和第二辅助信号。

5.根据权利要求4所述的栅极驱动电路，其特征在于：

第n级电路单元的低电位维持模块包括第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第十五薄膜晶体管以及第八薄膜晶体管；第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第十五薄膜晶体管和第八薄膜晶体管相连接于维持节点；

第四薄膜晶体管的控制端输入前级电路单元的级传信号，第四薄膜晶体管的第一通路端连接维持节点，第四薄膜晶体管的第二通路端输入恒压低电平；

第五薄膜晶体管的控制端和第五薄膜晶体管的第一通路端短接并输入恒压高电平，第五薄膜晶体管的第二通路端连接维持节点；

第六薄膜晶体管的控制端连接上拉控制节点，第六薄膜晶体管的第一通路端连接维持节点，第六薄膜晶体管的第二通路端输入恒压低电平；

第十五薄膜晶体管的控制端输入后级电路单元的级传信号，第十五薄膜晶体管的第一通路端连接维持节点，第十五薄膜晶体管的第二通路端输入恒压低电平；

第八薄膜晶体管的控制端连接维持节点，第八薄膜晶体管的第一通路端连接上拉控制节点，第八薄膜晶体管的第二通路端输入恒压低电平；

当所述第n级电路单元为首级电路单元时，所述第四薄膜晶体管的控制端输入第一辅助信号；

当所述第n级电路单元为尾级电路单元时，所述第十五薄膜晶体管的控制端输入第二辅助信号。

6.根据权利要求1所述的栅极驱动电路，其特征在于：

第n级电路单元的低电位维持模块包括维持节点，还包括两个信号输入端；两个信号输入端分别连接前级电路单元的维持节点和后级电路单元的维持节点；低电位维持模块用于维持上拉控制节点的低电平；

当所述第n级电路单元为首级电路单元时，两个所述信号输入端分别输入第二时钟信号和连接后级驱动电路的维持节点；

当所述第n级电路单元为尾级电路单元时，两个所述信号输入端分别连接前级驱动电路的维持节点和输入第三时钟信号。

7.根据权利要求6所述的栅极驱动电路，其特征在于：

第n级电路单元的低电位维持模块包括第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第十六薄膜晶体管和第十七薄膜晶体管；第五薄膜晶体管、第六薄膜晶体管和第七薄膜晶体管相连接于维持节点；

第五薄膜晶体管的控制端和第五薄膜晶体管的第一通路端短接并输入第一时钟信号，第五薄膜晶体管的第二通路端连接维持节点；

第六薄膜晶体管的控制端连接上拉控制节点，第六薄膜晶体管的第一通路端连接维持节点，第六薄膜晶体管的第二通路端输入恒压低电平；

第七薄膜晶体管的控制端输入第四时钟信号，第七薄膜晶体管的第一通路端连接维持节点，第七薄膜晶体管的第二通路端输入恒压低电平；

第十六薄膜晶体管的控制端连接前级电路单元的维持节点，第十六薄膜晶体管的第一通路端连接上拉控制节点，第十六薄膜晶体管的第二通路端输入恒压低电平；

第十七薄膜晶体管的控制端连接后级电路单元的维持节点，第十七薄膜晶体管的第一通路端连接上拉控制节点，第十七薄膜晶体管的第二通路端输入恒压低电平；

第十六薄膜晶体管的控制端和第十七薄膜晶体管的控制端用作低电位维持模块的两个信号输入端；

当所述第n级电路单元为首级电路单元时，所述第十六薄膜晶体管的控制端输入第二时钟信号；

当所述第n级电路单元为尾级电路单元时，所述第十七薄膜晶体管的控制端输入第三时钟信号。

8.根据权利要求5或7所述的栅极驱动电路，其特征在于：

第n级电路单元的清空模块包括第二薄膜晶体管、第三薄膜晶体管以及第十二薄膜晶体管；

第二薄膜晶体管的控制端输入触摸控制信号，第二薄膜晶体管的第一通路端连接上拉控制节点，第二薄膜晶体管的第二通路端输入恒压低电平；

第三薄膜晶体管的控制端输入清空信号，第三薄膜晶体管的第一通路端连接维持节点，第三薄膜晶体管的第二通路端输入恒压低电平；

第十二薄膜晶体管的控制端输入触摸控制信号，第十二薄膜晶体管的第一通路端连接第n级电路单元的栅极扫描信号线，第十二薄膜晶体管的第二通路端输入恒压低电平。

9.一种显示装置，其特征在于：包括权利要求1-8任一项所述的栅极驱动电路。

Images