JP2009169384A

JP2009169384A - フラットパネルディスプレイにおけるゲートドライバーの駆動装置

Info

Publication number: JP2009169384A
Application number: JP2008203055A
Authority: JP
Inventors: Kai-Shu Han; 開旭韓; Keiwa Ko; 敬和洪
Original assignee: Novatek Microelectronics Corp
Current assignee: Novatek Microelectronics Corp
Priority date: 2008-01-17
Filing date: 2008-08-06
Publication date: 2009-07-30
Also published as: US20090184914A1; TW200933577A

Abstract

【課題】フラットパネルディスプレイにおける製作コストが削減できるゲートドライバーの駆動装置を提供する。
【解決手段】製作コストを削減するためのフラットパネルディスプレイにおけるＫ本のチャネルを有するゲートドライバー４０は、第１アドレッシングユニット４００と第２アドレッシングユニット４０２が、Ｎ個の出力制御ユニット４０６を含む出力制御回路４０４に結合され、第１アドレッシングユニット４００により生成されたＭ個のアドレッシング信号と、第２アドレッシングユニット４０２により生成されたＮ個のアドレッシング信号に対して、出力制御回路４０４は論理演算を順次実行し、Ｎ個の出力制御ユニット４０６がＫ個のチャネル出力信号を生成する。
【選択図】図４

Description

本発明はフラットパネルディスプレイにおけるゲートドライバーの駆動装置に関し、特にゲートドライバーの製作コストを減少できる駆動装置に関する。

液晶ディスプレイの特長は軽量、省電力、低輻射汚染などにある。液晶モニターはノートブック、携帯電話、ＰＤＡなどさまざまな情報製品に広範囲に利用されている。液晶モニターでは、入射光は液晶分子の配列が変わるときに種々の偏光または屈折効果を形成する。入射光の透過は液晶分子により影響され、液晶分子から発せられた光の大きさはそれによって変化する。液晶モニターは液晶分子の特性を利用して光透過率を制御し、赤、青、緑色の光の大きさにより色鮮やかな画面を生成する。

図１を参照する。図１は従来のＴＦＴ液晶デバイス１０のブロック図である。ＴＦＴ液晶デバイス１０はパネル１００と、タイミングコントローラ１０２と、データライン信号出力回路１０４と、スキャンライン信号出力回路１０６とを含む。データライン信号出力回路１０４は直列接続されたソースドライバー１４０を含み、スキャンライン信号出力回路１０６は直列接続されたゲートドライバー１６０を含む。図１では例として３つのゲートドライバー１６０を示しているが、この数量は限定的ではない。データライン信号出力回路１０４はタイミングコントローラ１０２により生成された制御信号に基づいてデジタルデータ信号を電圧信号に変換し、スキャンライン信号出力回路１０６はタイミングコントローラ１０２により生成されたクロック信号ＣＬＫとスタートアップ信号Ｄｉｏ１に基づいて電圧信号を出力し、グレースケール表示のためにパネル１００における各ピクセルの等価容量の電位差を制御する。図１に示すように、データ信号は

という順序でデータライン信号出力回路１０４に入力される。なお、ＴＦＴ液晶デバイス１０におけるソースドライバー１４０またはゲートドライバー１６０の数量は単一のソースドライバー１４０またはゲートドライバー１６０のチャネル数、及びＴＦＴ液晶デバイス１０の解像度によって異なる。

図２と図３を参照する。図２はゲートドライバー１６０のブロック図であり、図３はゲートドライバー１６０のタイミング図である。個別のゲートドライバー１６０のチャネル数をＫとすれば、ゲートドライバー１６０はＫ個のシフタレジスタ２００、Ｋ個のレベルシフタ２０２、及びＫ個のバッファ２０４を含む。Ｋ個のレベルシフタ２０２はそれぞれＫ個のシフタレジスタ２００に接続されており、Ｋ個のバッファ２０４はそれぞれＫ個のレベルシフタ２０２に接続されている。スタートアップ信号Ｄｉｏ１（または反対方向でのスタートアップ信号Ｄｉｏ２）とクロック信号ＣＬＫはＫ個のシフタレジスタ２００のうちいずれか一つに入力される。クロック立ち上がりエッジトリガーが起これば、シフタレジスタ２００は次のシフタレジスタ２００にアドレスを送り、このアドレスを対応するレベルシフタ２０２に出力する。このアドレスはその後、レベルシフタ２０２とバッファ２０４を通じてチャネル出力信号とされる。したがって、Ｋ個のアドレスＱ_１〜Ｑ_ＫはそれぞれＫ個のレベルシフタ２０２とＫ個のバッファ２０４に順次送信され、Ｋ個のチャネル出力信号Ｘ_１〜Ｘ_Ｋとされる。

ゲートドライバー１６０はワンホットアドレッシング方式でチャネル出力信号を生成する。すなわち、シフタレジスタ２００とレベルシフタ２０２はチャネル出力信号に対応すしている。半導体製作の進歩と素子寸法の縮小に伴い、単一のゲートドライバーは従来のものより多くのチャネルを含むことができる。その結果、従来のワンホットアドレッシング方式でゲートドライバーを設計することは製作コストを効果的に削減することができない。

したがって、本発明の主な目的は、ゲートドライバーの製作コストを削減できる、フラットパネルディスプレイにおけるゲートドライバーの駆動装置を提供することにある。

本発明では、製作コストを削減するためのフラットパネルディスプレイにおけるゲートドライバーの駆動装置を開示する。当該駆動装置は、各々複数のアドレッシング信号を生成する複数のアドレッシングユニットと、前記複数のアドレッシングユニットのうち１つにより生成された複数のアドレッシング信号と、前記複数のアドレッシングユニットのうち他の１つにより生成された複数のアドレッシング信号に対して論理演算を順次実行し、複数のチャネル出力信号を生成するための出力制御回路とを含む。

本発明では更に、製作コストを削減するためのフラットパネルディスプレイにおけるゲートドライバーの駆動装置を提供する。当該駆動装置は、パネルと、タイミングコントローラーと、前記パネルとタイミングコントローラーに結合され、画像データをパネルに出力する複数のソースドライバーと、前記パネルとタイミングコントローラーに結合され、画像データを表示するようにパネルを駆動する複数のゲートドライバーとを含む。各ゲートドライバーは、各々複数のアドレッシング信号を生成する複数のアドレッシングユニットと、前記複数のアドレッシングユニットのうち１つにより生成された複数のアドレッシング信号と、前記複数のアドレッシングユニットのうち他の１つにより生成された複数のアドレッシング信号に対して論理演算を順次実行し、複数のチャネル出力信号を生成するための出力制御回路とを含む。

かかる装置の特徴を詳述するために、具体的な実施例を挙げ、図を参照して以下に説明する。

ワンホットアドレッシング方式のゲートドライバーでは、シフタレジスタとレベルシフタはチャネルに対応しているので、ゲートドライバーの製作コストは効果的に削減することができない。本発明による２段階アドレッシング方式のゲートドライバーは素子面積コストを大幅に節減できるので、ゲートドライバーの製作コストを削減することができる。
図４を参照する。図４は本発明の一実施例によるゲートドライバー４０のブロック図である。図４ではＫ本のチャネルを有するゲートドライバー４０を示している。ゲートドライバー４０は第１アドレッシングユニット４００と、第２アドレッシングユニット４０２と、出力制御回路４０４とを含む。第１段階のアドレッシングと第２段階のアドレッシングをそれぞれ実施する第１アドレッシングユニット４００と第２アドレッシングユニット４０２は、Ｋ本のチャネルに対応するＫ個のアドレッシング信号を生成するために出力制御回路４０４に結合されている。第１アドレッシングユニット４００はＭ個のアドレッシング信号Ｍ１、Ｍ２、…Ｍｍ、…ＭＭ、１≦ｍ≦Ｍを生成し、第２アドレッシングユニット４０２はＮ個のアドレッシング信号Ｎ０、Ｎ１、…Ｎｎ、…ＮＮ−１、０≦ｎ≦Ｎ−１を生成する。なお、出力制御回路４０４は、Ｍ個のアドレッシング信号Ｍ１、Ｍ２、…Ｍｍ、…ＭＭとＮ個のアドレッシング信号Ｎ０、Ｎ１、…Ｎｎ、…ＮＮ−１に対して論理演算を行い、Ｋ個のチャネル出力信号Ｘ１、Ｘ２、…ＸＭ、ＸＭ＋１、…ＸＫを生成するためのＮ個の制御ユニット４０６を含む。

ゲートドライバー４０のすべてのチャネルはＮ組のチャネルに分けられ、各組にはＭ本のチャネルが含まれる（Ｋ≦Ｍ×Ｎ）。第１アドレッシングユニット４００は第１アドレッシング段階でＭ個のアドレッシング信号Ｍ１−ＭＭを生成し、第２アドレッシングユニット４０２は第２アドレッシング段階でＮ個のアドレッシング信号Ｎ０−ＮＮ−１を生成する。図４に示すクロック信号ＣＬＫ、ＣＬＫ１とスタートアップ信号Ｄｉｏ１はゲートドライバー４０のタイミングコントローラにより生成される。スタートアップ信号Ｄｉｏ１は第１アドレッシングユニット４００と第２アドレッシングユニット４０２に用いられ、クロック信号ＣＬＫは第１アドレッシングユニット４００に用いられる。クロック信号ＣＬＫ１は第２アドレッシングユニット４０２に用いられると同時に、第１アドレッシングユニット４００の計数により生成された分周信号でもある。クロック立ち上がりエッジトリガーが起これば、制御ユニット４０６はＭ個のアドレッシング信号Ｍ１、Ｍ２、…Ｍｍ、…ＭＭとアドレッシング信号Ｎ０に対して論理演算を行い、チャネル出力信号Ｘ１、Ｘ２、…ＸＭを生成する。次のクロック立ち上がりエッジトリガーが起これば、第１アドレッシングユニット４００はＭ１から出力し、第２アドレッシングユニット４０２はＮ０からＮ１に増加する。同様に、次の出力制御ユニット４０６はＭ個のアドレッシング信号Ｍ１、Ｍ２、…Ｍｍ、…ＭＭとアドレッシング信号Ｎ１に対して論理演算を行い、チャネル出力信号ＸＭ＋１、ＸＭ＋２、…Ｘ２Ｍを生成する。したがって、ゲートドライバー４０は第１アドレッシングユニット４００と第２アドレッシングユニット４０２でＫ個のチャネル出力信号Ｘ１、Ｘ２、…ＸＭ、ＸＭ＋１、…ＸＫを生成することができる。

第１アドレッシングユニット４００、第２アドレッシングユニット４０２、出力制御ユニット４０６の詳しいブロック図として、図５、図６、図７を参照する。図５に示すように、第１アドレッシングユニット４００はＭ個のシフトレジスタ４１０とＭ個のレベルシフタ４１２を含む。クロック立ち上がりエッジトリガーが起これば、シフトレジスタ４１０は次のシフトレジスタ４１０にアドレスを送り、このアドレスを対応するレベルシフタ４１２に出力する。Ｍ個のレベルシフタ４１２はＭ個のシフトレジスタ４１０から出力されたアドレスの電圧レベルを変換し、Ｍ個のアドレッシング信号Ｍ１〜ＭＭを生成するために用いられる。第１アドレッシングユニット４００と同様で、図６に示すように、第２アドレッシングユニット４０２は、Ｎ個のアドレッシング信号Ｎ０〜ＮＮ−１を生成するためのＮ個のシフトレジスタ４１０とＮ個のレベルシフタ４１２を含む。

図７に示すように、出力制御回路４０４の各出力制御ユニット４０６はＭ個の論理ユニット４１４とＭ個のバッファ４１６を含む。Ｍ個の論理ユニット４１４はＭ個のアドレッシング信号Ｍ１、Ｍ２、…Ｍｍ、…ＭＭとアドレッシング信号Ｎｎに対して論理演算を行い、Ｍ個のバッファ４１６の後にチャネル出力信号Ｘｈを生成するために用いられる（ｈ＝（ｎ×Ｍ）＋ｍ、１≦ｍ≦Ｍ、０≦ｎ≦Ｎ−１）。図８を参照する。図８はゲートドライバー４０のタイミング図である。スタートアップ信号Ｄｉｏ２の方向はスタートアップ信号Ｄｉｏ１と反対である。前述から見られるように、ゲートドライバー４０ではＫ本のチャネルがそれぞれＭ本のチャネルからなるＮ組に分けられている（Ｋ≦Ｍ×Ｎ）。例えば、ゲートドライバー４０に４００本のチャネルがあれば、第１アドレッシングユニット４００はアドレッシング信号Ｍ１、Ｍ２、…Ｍ２０を生成するための２０個のシフトレジスタ４１０と２０個のレベルシフタ４１２を含み、第２アドレッシングユニット４０２はアドレッシング信号Ｎ０、Ｎ１、…Ｎ１９を生成するための２０個のシフトレジスタ４００と２０個のレベルシフタ４１２を含む。出力制御ユニット４０６はアドレッシング信号Ｍ１、Ｍ２、…Ｍ２０とアドレッシング信号Ｎ０、Ｎ１、…Ｎ１９に対して論理演算を行い、チャネル出力信号Ｘ１、Ｘ２、…Ｘ４００を生成する。すなわち、ゲートドライバー４０は４００のチャネル出力信号を生成するのに４０個のシフトレジスタ４１０と４０個のレベルシフタ４１２のみ必要とする。従来の技術では、４００本のチャネルを有するワンホットアドレッシング方式のゲートドライバーは４００個のシフトレジスタと４００個のレベルシフタを必要とする。従来の技術と比べて、本発明はゲートドライバー４０の面積コストを大幅に削減することができる。

前掲ゲートドライバー４０は本発明の一実施例に過ぎず、当業者により変更・修正されることができる。例えば、当業者は本発明による２段階のアドレッシングを複数段階（段階数≧２）に変えることができる。この場合、ゲートドライバー４０は複数のアドレッシングユニットを含み、複数のアドレッシングユニットのうち１つのクロック信号は前のアドレッシング信号の計数により生成された分周信号である。例えば、ゲートドライバー４０に３段階のアドレッシングを適用すれば、ゲートドライバー４０は第１アドレッシングユニットと、第２アドレッシングユニットと、第三アドレッシングユニットとを含む。第１アドレッシングユニットからのアドレッシング信号と第２アドレッシングユニットからのアドレッシング信号に対する論理演算により第２段アドレッシング信号が生成される。第２段アドレッシング信号と第三アドレッシングユニットからのアドレッシング信号に対する論理演算により第三段アドレッシング信号（チャネル出力信号と称する）が生成される。前述から見られるように、第三アドレッシングユニットのクロック信号は第２段アドレッシング信号の計数により生成された分周信号である。注意すべきは、２段階アドレッシング方式のゲートドライバー４０では、論理ユニット４１４は異なる２つのアドレッシング信号に対して論理演算を行うために用いられる。それに対して、複数段階アドレッシング方式のゲートドライバー４０では、論理ユニット４１４は２に限らず複数のアドレッシング信号に対して論理演算を行うために用いられる。例えば、８段階アドレッシング方式でゲートドライバー４０のチャネル出力信号を生成するとすれば、論理ユニット４１４は８つのアドレッシング信号に対して同時に論理演算を行うことができる。

また、本発明をダブルパルスまたは長パルスのゲートドライバーに適用しても可能である。ダブルパルスとは一定のクロック時間間隔に２つのスタートアップ信号が立ち上がることをいい、長パルスとはスタートアップ信号のパルス幅が１クロックサイクルより長く、かつゲートドライバーの２本以上のチャネルが同時に信号を出力することをいう。ダブルパルスまたは長パルスのゲートドライバー４０の場合、第１アドレッシングユニット４００により生成されたアドレッシング信号Ｍ１、Ｍ２、…Ｍｍ、…ＭＭの計数が終了しＭ１に戻ってＭ１から計数すれば、第２アドレッシングユニット４０２はアドレッシング信号Ｎｎ、Ｎｎ＋１を同時に生成するので、エラーが発生する。

したがって、本発明では更に図９に示すようなゲートドライバー９０を提供する。ゲートドライバー９０は２段階のアドレッシング方式を利用するが、複数段階のアドレッシング方式も利用できる（段階数≧２）。前記ゲートドライバー４０と同じように、ゲートドライバー９０は第１アドレッシングユニット９００と、第２アドレッシングユニット９０２と、出力制御回路９０４とを含む。出力制御回路９０４は更に複数の出力制御ユニット９０６を含む。第２アドレッシングユニット９０２は前記第２アドレッシングユニット４０２と同様なので、ここで説明を省略する。注意すべきは、第１アドレッシング９００は前記第１アドレッシング４００と異なる。

図１０を参照する。図１０は第１アドレッシングユニット９００のブロック図である。ゲートドライバー４０の第１アドレッシングユニット４００はＭ個のシフトレジスタ４１０とＭ個のレベルシフタ４１２を含む。それに対して、ゲートドライバー９０の第１アドレッシングユニット９００は２Ｍ個のシフトレジスタ４１０と２Ｍ個のレベルシフタ４１２を含む。図１０に示すように、第１アドレッシングユニット９００により生成されたアドレッシング信号は（Ｍ−１）と（Ｍ−２）の２組に分けられる。前のＭ個のシフトレジスタ４１０とＭ個のレベルシフタ４１２はアドレッシング信号Ｍ１〜ＭＭを生成し、後のＭ個のシフトレジスタ４１０とＭ個のレベルシフタ４１２はアドレッシング信号ＭＭ＋１〜Ｍ２Ｍを生成する。結果として、ゲートドライバー９０は、ダブルパルスまたは長パルスで生じるエラーを避けることができる。図９と図１０に示すクロック信号ＣＬＫ、ＣＬＫ１とスタートアップ信号Ｄｉｏ１はゲートドライバー９０のタイミングコントローラにより生成される。スタートアップ信号Ｄｉｏ１は第１アドレッシングユニット９００及び第２アドレッシングユニット９０２に用いられ、クロック信号ＣＬＫは第１アドレッシングユニット９００に用いられる。クロック信号ＣＬＫ１は、第２アドレッシングユニット９０２に用いられかつ、第１アドレッシングユニット９００の計数により生成された分周信号でもある。図１１と図１２を参照する。図１１と図１２ではそれぞれダブルパルスのゲートドライバー９０と長パルスのゲートドライバー９０を示している。図１１に示すように、Ｌは固定のクロック時間間隔を示し（Ｌ≧２）、ダブルパルスは２つのスタートアップ信号がＬの間に立ち上がることを意味する。図１２に示すように、Ｔｃｙｃｌｅはクロックサイクルの幅を示し、Ｔはスタートアップ信号Ｄｉｏ１の幅を示す（Ｔ≧２Ｔｃｙｃｌｅ）。

図１３を参照する。図１３は本発明の一実施例によりフラットパネル表示装置１３０のブロック図である。フラットパネル表示装置１３０の動作は図１に示すＴＦＴ液晶デバイス１０と同様なので、ここで説明を省略する。フラットパネル表示装置１３０はパネル１３００と、タイミングコントローラ１３０２と、複数のソースドライバー１３０４と、複数のゲートドライバー１３０６とを含む。複数のソースドライバー１３０４はタイミングコントローラー１３０２とパネル１３００の間に結合され、画像データをパネル１３００に出力する。複数のゲートドライバー１３０６はタイミングコントローラー１３０２とパネル１３００の間に結合され、画像データを表示するようにパネル１３００を駆動する。図１３では例として３個のゲートドライバー１３０６を示している。２段階アドレッシング方式のゲートドライバー１３０６の動作は前記ゲートドライバー４０と同様なので、ここで説明を省略する。注意すべきは、ゲートドライバー１３０６に複数段階のアドレッシングを適用しても可能である。また、フラットパネル表示装置１３０の動作が前記ゲートドライバー９０に類似するのも可能なので、ダブルパルスまたは長パルスの応用例にフラットパネル表示装置１３０を使用することもできる。注意すべきは、フラットパネル表示装置１３０は液晶デバイスに限らず、ＰＤＰ（プラズマディスプレイパネル）、ＯＬＥＤ、ＧＯＡ（ゲートドライバー・オン・アレイ）または他種のデバイスでもありうる。

まとめていえば、本発明では複数段階のアドレッシングを行うために、複数のシフトレジスタと複数のレベルシフタを複数のアドレッシングユニットに分ける。ゲートドライバーのチャネル数は各アドレス段階の計数による積である。したがって、本発明は面積コストを削減し、ゲートドライバーの製作コストを削減することができる。

以上は本発明に好ましい実施例であって、本発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、本発明の精神の下においてなされ、本発明に対して均等の効果を有するものは、いずれも本発明の特許請求の範囲に属するものとする。

従来のＴＦＴ液晶デバイスのブロック図である。従来のゲートドライバーのブロック図である。図２に示すゲートドライバーのタイミング図である。本発明の一実施例によるゲートドライバーのブロック図である。図４に示すゲートドライバーの第１アドレッシングユニットのブロック図である。図４に示すゲートドライバーの第２アドレッシングユニットのブロック図である。図４に示すゲートドライバーの出力制御回路のブロック図である。図４に示すゲートドライバーのタイミング図である。本発明の一実施例によるゲートドライバーのブロック図である。図９に示すゲートドライバーの第１アドレッシングユニットのブロック図である。図９に示すダブルパルスのゲートドライバーのタイミング図である。図９に示す長パルスのゲートドライバーのタイミング図である。本発明の一実施例によるフラットパネル表示装置のブロック図である。

Claims

フラットパネルディスプレイにおける製作コストを削減するためのゲートドライバーの駆動装置であって:
各々複数のアドレッシング信号を生成する複数のアドレッシングユニット;並びに
前記複数のアドレッシングユニットのうち一方により生成された複数のアドレッシング信号及び、前記複数のアドレッシングユニットのうち他方により生成された複数のアドレッシング信号に対して論理演算を順次実行し、複数のチャネル出力信号を生成するための出力制御回路を含む、ゲートドライバー駆動装置。
前記各アドレッシングユニットは：
各々次のシフトレジスタにアドレスを送信する複数のシフタレジスタ；及び
前記複数のシフトレジスタにより生成された複数のアドレスの電圧レベルをシフトし、前記複数のアドレッシング信号を生成するための複数のレベルシフタとを含む、請求項１に記載のゲートドライバー駆動装置。
前記アドレスは前記フラットパネルディスプレイのタイミングコントローラーにより生成される、請求項２に記載のゲートドライバー駆動装置。
前記出力制御回路は複数の論理ユニットを含み、各論理ユニットは第１アドレッシング信号と第２アドレッシング信号に対して論理演算を行って、前記複数のチャネル出力信号のうち１つを生成する、請求項１に記載のゲートドライバー駆動装置。
前記第１アドレッシング信号は複数のアドレッシングユニットのうち１つにより生成される、請求項４に記載のゲートドライバー駆動装置。
前記第１アドレッシング信号は、異なった複数のアドレッシング信号に対して論理演算を行って生成される、請求項４に記載のゲートドライバー駆動装置。
前記第２アドレッシング信号は前記複数のアドレッシングユニットのうち１つにより生成される、請求項４に記載のゲートドライバー駆動装置。
前記第２アドレッシング信号は、異なった複数のアドレッシング信号に対して論理演算を行って生成される、請求項４に記載のゲートドライバー駆動装置。
前記複数のチャネル出力信号は、画像データを表示するように前記フラットパネルディスプレイのパネルを駆動するために用いられる、請求項１に記載のゲートドライバー駆動装置。
前記駆動装置は更に、前記複数のチャネル出力信号を出力するための複数のバッファを備えるバッファ回路を含む、請求項１に記載のゲートドライバー駆動装置。
製作コストを削減するためのフラットパネルディスプレイにおけるゲートドライバーの駆動装置であって：
パネル；
タイミングコントローラー；
前記パネルと前記タイミングコントローラーに結合され、画像データを前記パネルに出力する複数のソースドライバー；並びに
前記パネルと前記タイミングコントローラーに結合され、画像データを表示するように前記パネルを駆動する複数のゲートドライバーとを含み、各ゲートドライバーは：
各々複数のアドレッシング信号を生成する複数のアドレッシングユニット；及び
前記複数のアドレッシングユニットのうち１つにより生成された複数のアドレッシング信号と、前記複数のアドレッシングユニットのうち他の１つにより生成された複数のアドレッシング信号に対して論理演算を順次実行し、複数のチャネル出力信号を生成するための出力制御回路を含む、ゲートドライバー駆動装置。
前記各アドレッシングユニットは：
各々次のシフトレジスタにアドレスを送信する複数のシフタレジスタ；及び
前記複数のシフトレジスタにより生成された複数のアドレスの電圧レベルをシフトし、前記複数のアドレッシング信号を生成するための複数のレベルシフタを含む、請求項１１に記載のゲートドライバー駆動装置。
前記アドレスは前記タイミングコントローラーにより生成される、請求項１２に記載のゲートドライバー駆動装置。
前記出力制御回路は複数の論理ユニットを含み、各論理ユニットは第１アドレッシング信号と第２アドレッシング信号に対して論理演算を行って、前記複数のチャネル出力信号のうち１つを生成する、請求項１１に記載のゲートドライバー駆動装置。
前記第１アドレッシング信号は前記複数のアドレッシングユニットのうち１つにより生成される、請求項１４に記載のゲートドライバー駆動装置。
前記第１アドレッシング信号は、異なった複数のアドレッシング信号に対して論理演算を行って生成される、請求項１４に記載のゲートドライバー駆動装置。
前記第２アドレッシング信号は前記複数のアドレッシングユニットのうち１つにより生成される、請求項１４に記載のゲートドライバー駆動装置。
前記第２アドレッシング信号は、異なった複数のアドレッシング信号に対して論理演算を行って生成される、請求項１４に記載のゲートドライバー駆動装置。
前記複数のチャネル出力信号は、画像データを表示するように前記フラットパネルディスプレイのパネルを駆動するために用いられる、請求項１１に記載のゲートドライバー駆動装置。
前記駆動装置は更に、前記複数のチャネル出力信号を出力するための複数のバッファを備えるバッファ回路を含む、請求項１１に記載のゲートドライバー駆動装置。