CN1959479A - 液晶显示器驱动器及使用该驱动器的液晶显示装置 - Google Patents

液晶显示器驱动器及使用该驱动器的液晶显示装置 Download PDF

Info

Publication number
CN1959479A
CN1959479A CNA2006101429240A CN200610142924A CN1959479A CN 1959479 A CN1959479 A CN 1959479A CN A2006101429240 A CNA2006101429240 A CN A2006101429240A CN 200610142924 A CN200610142924 A CN 200610142924A CN 1959479 A CN1959479 A CN 1959479A
Authority
CN
China
Prior art keywords
voltage
mos transistor
circuit
diffusion layer
select
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101429240A
Other languages
English (en)
Other versions
CN100520508C (zh
Inventor
高桥幸雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1959479A publication Critical patent/CN1959479A/zh
Application granted granted Critical
Publication of CN100520508C publication Critical patent/CN100520508C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及一种液晶显示器驱动器及使用它的液晶显示装置。该液晶显示器驱动器包括：第一选择电路，其配置成基于数字信号从第一电压范围选择电压；和第二选择电路，其配置成基于数字信号从第二电压范围选择电压。施加在所述第一选择电路中包含的第一MOS晶体管的扩散层与背栅极之间的电压小于施加在所述第二选择电路中包含的第二MOS晶体管的扩散层与背栅极之间的电压。此外，所述第一MOS晶体管的偏移长度比所述第二MOS晶体管的偏移长度短。该液晶显示器驱动器可以进一步包括电压产生电路，其配置成向所述第一和第二选择电路提供所述第一电压范围和所述第二电压范围的灰度电压。所述第一和第二选择电路中的一个基于所述数字信号输出其中一个灰度电压。

Description

液晶显示器驱动器及使用该驱动器的液晶显示装置
技术领域。
本发明涉及一种电压选择电路，用于输出对应于输入数字信号的电压。
背景技术
近些年来，液晶电视和液晶PC监视器已经快速发展。此外，与便携式电话的高级功能有关，对于大尺寸和高清晰度的液晶显示面板的需求增加了。在这种背景下，用于驱动液晶显示面板的驱动器市场急剧增加，越来越希望降低液晶显示器驱动器的制造成本。
在液晶显示器驱动器中安装有数字/模拟(D/A)转换电路。该D/A转换电路用于将数字形式的图像数据转换为施加到像素的模拟灰度电压。因而，该D/A转换电路可称作“灰度电压确定电路”，用于确定与图像数据对应的灰度电压。
图1示出了一般灰度电压确定电路50的结构。例如，该灰度电压确定电路50可根据6位数字图像信号D0到D5输出64个灰度输出电压(灰度电压)V0到V63。具体地说，灰度电压确定电路50具有灰度电压产生电路51和灰度电压选择电路52。从外部电源向灰度电压产生电路51提供参考电压Vref0到Vref9。该灰度电压产生电路51具有由64个电阻器R1到R64组成的电阻器阵列。通过该电阻器阵列适当地对输入参考电压Vref0到Vref9进行划分。因而，产生了64个级别的灰度电压V0到V63。
另一方面，灰度电压选择电路52接收数字图像信号D0到D5和灰度电压V0到V63，并根据该数字图像信号从灰度电压V0到V63中选择一个灰度电压。简而言之，灰度电压选择电路52执行用于解码数字图像信号D0到D5的任务。一般液晶显示器驱动器需要12到18伏或更大的击穿电压。用作解码器的灰度电压选择电路52由大量高击穿电压的MOS晶体管组成，该多个MOS晶体管具有矩阵形的布局。由灰度电压选择电路52选择的一个灰度电压从输出端OUT输出并施加给像素。
图2示出了输出电压(灰度电压)V与液晶的光透射率T之间理想的关系(称作[V-T特性])。如图2中所示，理想的V-T特性由非线性曲线表示。通过对提供给灰度电压产生电路51的参考电压Vref0到Vref9进行调整，可以补偿输出电压并使V-T特性接近于理想形状。
作为与液晶显示器驱动器相关的常规技术，在日本特开专利申请(JP-P2001-36407A)中公开了一种参考电压切换电路。该参考电压切换电路具有与灰度电压选择电路52对应的数字数据电压解码电路。如图1中所示，该解码电路分成多个块52-1到52-I。然后，对于每个块来说，对包含在每个块中的MOS晶体管的阱电压进行不同的设置。就是说，施加给MOS晶体管的背栅极的电压对于每个块来说都不同。
此外，日本特开专利申请(JP-A-Heisei，8-279564)公开了一种与灰度电压选择电路52对应的电压选择器电路。如图1中所示，该电压选择器电路设置有用于输出选择电压的多个MIS晶体管，并分为多个块。然后，MIS晶体管的沟道长度对于每个块来说都设计为不同。具体地说，将通过选择中间选择电压而向其施加了衬底偏压效应的MIS晶体管的沟道长度设计为比通过选择最高或最低选择电压而没有向其施加衬底偏压效应的MIS晶体管的沟道长度短。
本发明人关注于下面的要点。就是说，如图1中所示，在灰度选择电路52中使用的具有偏移栅极结构的大量高击穿电压的MOS晶体管。该高击穿电压MOS晶体管的尺寸较大，且需要大量高击穿电压MOS晶体管的灰度电压选择电路52的面积变得非常大。这就导致液晶显示器驱动器成本的增加。特别是，在用于TV的液晶显示器中，为了获得较大的屏幕尺寸和高图像质量的显示，需要能显示1,000,000,000色的液晶显示器驱动器。由于该原因，需要能处理1024个灰度(10位)输出电压的灰度电压选择电路52。因而，由元件数的增加而导致的电路面积的增加变得更加严重。这进一步导致了液晶显示器驱动器成本的增加。
发明内容
因此，本发明的一个目的是提供一种能大大缩小其面积的液晶驱动器。
本发明的另一个目的是，无需任何专门的制造工序，提供了一种可大大缩小其面积的液晶驱动器。
在本发明的一个方面中，液晶显示器驱动器包括第一选择电路，其配置成基于数字信号从第一电压范围选择电压；和第二选择电路，其配置成基于所述数字信号从第二电压范围选择电压。施加在包含于所述第一选择电路中的第一MOS晶体管的扩散层与背栅极之间的电压小于施加在包含于所述第二选择电路中的第二MOS晶体管的扩散层与背栅极之间的电压。此外，所述第一MOS晶体管的偏移长度(offsetlength)比所述第二MOS晶体管的偏移长度短。
这里，液晶显示器驱动器可以进一步包括电压产生电路，其配置成向所述第一和第二选择电路提供所述第一电压范围和所述第二电压范围的灰度电压。所述第一和第二选择电路中的一个基于所述数字信号输出其中一个灰度电压。
此外，可以向所述第一MOS晶体管的背栅极和所述第二MOS晶体管的背栅极施加相同的电压，且所述第一电压范围与所述相同电压的差可以小于所述第二电压范围与所述相同电压之间的差。
此外，所述第二MOS晶体管的栅极长度可以比所述第一MOS晶体管的栅极长度短。
此外，所述第一MOS晶体管的栅极宽度可以比所述第二MOS晶体管的栅极宽度小。
此外，所述第一MOS晶体管和所述第二MOS晶体管的每一个都包括用于漂移区域的低浓度扩散层；和用于向所述背栅极施加固定电压的接触扩散层。在所述第一MOS晶体管中的所述低浓度扩散层与所述接触扩散层之间的最短距离可以短于所述第二MOS晶体管中的所述低浓度扩散层与所述接触扩散层之间的最短距离。
此外，可以向所述第一MOS晶体管的所述背栅极和所述第二MOS晶体管的背栅极施加电源电压。所述第一电压范围的电压可以小于所述电源电压，且所述第二电压范围的电压可以小于所述第一电压范围的电压。
在该情形下，每个所述第一选择电路和所述第二选择电路可以包括端子，向该端子提供所述第一电压范围和所述第二电压范围中相应的一个；以及第一级MOS晶体管，其源极/漏极之一与所述端子连接。可以向所述第一级MOS晶体管的背栅极施加所述电源电压，且与所述端子连接的源极和漏极中一个的偏移长度可以比所述第一级MOS晶体管中另一个的偏移长度长。
此外，在所述第一选择电路和所述第二选择电路中另一侧上的偏移长度可以分别等于所述第一MOS晶体管的所述偏移长度和所述第二MOS晶体管的所述偏移长度。
在本发明的另一个方面中，液晶显示器驱动器包括第一选择电路，其配置成基于数字信号从第一电压范围选择电压；和第二选择电路，其配置成基于所述数字信号从第二电压范围选择电压。施加在所述第一选择电路中的第一MOS晶体管的扩散层与背栅极之间的电压小于施加在所述第二选择电路中的第二MOS晶体管的扩散层与背栅极之间的电压，且所述第一MOS晶体管的栅极宽度小于所述第二MOS晶体管的栅极宽度。
这里，该液晶显示器驱动器可以进一步包括电压产生电路，其配置成向所述第一和第二选择电路提供第一电压范围和第二电压范围的灰度电压。所述第一和第二选择电路的其中之一可以基于所述数字信号输出其中一个灰度电压。
此外，在所述第一MOS晶体管中出现了窄沟道效应。
在本发明的另一个方面中，液晶显示器驱动器包括第一选择电路，其配置成基于数字信号从第一电压范围选择电压；和第二选择电路，其配置成基于该数字信号从第二电压范围选择电压。施加在所述第一选择电路中的第一MOS晶体管的扩散层与背栅极之间的电压小于施加在所述第二选择电路中的第二MOS晶体管的扩散层与背栅极之间的电压。所述第一MOS晶体管和所述第二MOS晶体管的每一个都包括用于漂移区域的低浓度扩散层；和配置成向所述背栅极施加固定电压的接触扩散层，并且，在所述第一MOS晶体管中的低浓度扩散层与接触扩散层之间的最短距离短于在所述第二MOS晶体管中的低浓度扩散层与接触扩散层之间的最短距离。
此外，液晶显示器驱动器可以进一步包括电压产生电路，其配置成向所述第一和第二选择电路提供所述第一电压范围和所述第二电压范围的灰度电压。所述第一和第二选择电路的其中之一基于所述数字信号输出其中一个灰度电压。
此外，该液晶显示器驱动器可以进一步包括第三选择电路，其配置成基于所述数字信号从第三电压范围选择电压；和第四选择电路，其配置成基于所述数字信号从第四电压范围选择电压。施加在所述第三选择电路中的第三MOS晶体管的扩散层与背栅极之间的电压小于施加在所述第四选择电路中的第四MOS晶体管的扩散层与背栅极之间的电压，且所述第三MOS晶体管的偏移长度短于所述第四MOS晶体管的偏移长度。
这里，所述第一MOS晶体管和所述第二MOS晶体管可以是P沟道MOS晶体管，且所述第三MOS晶体管和所述第四MOS晶体管可以是N沟道MOS晶体管。
此外，所述第一电压范围的电压和所述第二电压范围的电压可以大于预定的公共电压，而所述第三电压范围的电压和所述第四电压范围的电压可以小于所述预定的公共电压。
在本发明的另一个方面中，液晶显示装置包括：液晶显示器驱动器；和具有多个像素的液晶显示面板。所述液晶显示器驱动器包括：第一选择电路，其配置成基于数字信号从第一电压范围选择电压；第二选择电路，其配置成基于数字信号从第二电压范围选择电压；和电压产生电路，其配置成向所述第一和第二选择电路提供所述第一电压范围和所述第二电压范围的灰度电压。所述第一和第二选择电路的其中之一基于所述数字信号输出其中一个灰度电压，所述液晶显示器驱动器向所述多个像素的每一个施加灰度电压。施加在包含于所述第一选择电路中的第一MOS晶体管的扩散层与背栅极之间的电压小于施加在包含于所述第二选择电路中的第二MOS晶体管的扩散层与背栅极之间的电压，且所述第一MOS晶体管的偏移长度比所述第二MOS晶体管的偏移长度短。
附图说明
图1示出了常规灰度电压确定电路结构的电路框图；
图2示出了液晶的透射率与输出电压T之间的关系图；
图3示出了依照本发明实施例的液晶显示装置的结构框图；
图4示出了依照本发明实施例的数据线驱动电路的结构的框图；
图5示出了依照第一实施例的灰度电压确定电路的结构的电路图；
图6示出了电压关系的设计图；
图7示出了选择电路块BL-D中的MOS晶体管TD结构的截面图；
图8示出了选择电路块BL-E中的MOS晶体管TE的结构的截面图；
图9示出了选择电路块BL-F中的MOS晶体管TF的结构的截面图；
图10示出了MOS晶体管的偏移长度(offset length)与击穿电压之间的关系图；
图11示出了MOS晶体管的栅极长度与阈值电压之间的关系图；
图12示出了MOS晶体管的栅极长度与阈值电压之间的关系图；
图13示出了MOS晶体管的漏极-背栅极间隔与击穿电压之间的关系图；
图14示出了电源开启顺序的总体图；
图15示出了依照第二实施例的灰度电压确定电路结构的电路图；和
图16示出了第二实施例中第一级MOS晶体管的结构的截面图。
具体实施方式
之后，将参照附图详细描述依照本发明实施例的电压选择电路。该电压选择电路是在液晶显示装置中使用的灰度电压选择电路。
图3示出了依照本发明实施例的液晶显示装置1的结构框图。液晶显示装置1设置有液晶显示面板2，该液晶显示面板具有以矩阵形式布置的多个像素5。在液晶显示面板2上，彼此交叉形成多条数据线3和多条扫描线4，在每个交叉点处形成像素5。像素5具有TFT(薄膜晶体管)、液晶和公共电极。TFT的栅极端与扫描线4相连，TFT的源极端或漏极端与数据线3相连。液晶的一端与TFT的源极端或漏极端相连，其另一端与公共电极相连，该公共电极施加有一定的公共电压VCOM。
此外，液晶显示装置1包含控制电路6、数据线驱动电路7和扫描线驱动电路8。数据线驱动电路7是用于驱动多条数据线3的驱动器(源极驱动器)。扫描线驱动电路8是用于驱动多条扫描线4的驱动器(栅极驱动器)。控制电路6向扫描线驱动电路8输出扫描线控制信号，以及基于所要显示的图像，向数据线驱动电路7输出数据线控制信号和数字图像信号。扫描线驱动电路8根据扫描线控制信号驱动多条扫描线4。此外，基于数字图像信号，数据线驱动电路7根据数据线控制信号向多条数据线3输出模拟灰度电压。因而，将基于图像的灰度电压(像素电压)施加给与选定的一条扫描线4连接的多个像素5的每一个。因为连续驱动多条扫描线4，因此在液晶显示面板2上显示了图像。
此外，液晶显示装置1设置有电源电路9。电源电路9向每个电路提供预定的电压。例如，电源电路9向数据线驱动电路7提供第一电压VDD、第二电压VSS和参考电压Vγ等，将在后面描述。此外，电源电路9向像素5的公共电极提供公共电压VCOM。
图4示出了数据线驱动电路7的结构框图。根据图像信号，数据线驱动电路7可以接收n位的数字图像信号D0到D(n-1)并输出2n种输出电压V0到V(2n-1)。例如，数据线驱动电路7根据6位的数字图像信号D0到D5输出64个灰度的输出电压(灰度电压)V0到V63。
具体地说，数据线驱动电路7设置有灰度电压产生电路11和灰度电压选择电路12。将参考电压Vγ从电源电路9提供到灰度电压产生电路11。参考电压Vγ包括多个参考电压Vref0到VrefM。灰度电压产生电路11根据参考电压Vγ产生灰度电压V0到V(2n-1)并将它们提供给灰度电压选择电路12。灰度电压选择电路12接收数字图像信号D0到D(n-1)以及灰度电压V0到V(2n-1)。然后，灰度电压选择电路12根据接收到的数字图像信号D0到D(n-1)选择电压V0到V(2n-1)中的一个。简而言之，灰度电压选择电路12是用于解码数字图像信号D0到D(n-1)的解码器，在数据线驱动电路7中它也是D/A转换电路。所选择的一个灰度电压从输出端OUT输出并施加给其中一个像素5。
下面将详细描述依照本发明的灰度电压产生电路11和灰度电压选择电路12。作为例子，将描述其中数字图像信号的位数为6且进行64个灰度显示的情形。还有一种情形，即灰度电压产生电路11和灰度电压选择电路12被整体称作“灰度电压确定电路”。
[第一个实施例]
图5示出了依照第一实施例的灰度电压确定电路的结构的电路图。如图5中所示，灰度电压产生电路11包含电阻器阵列，该电阻器阵列由具有相同电阻值的64个电阻器R1到R64所组成。电阻器R1到R32串连连接，从电源电路9提供参考电压Vref0和Vref4并分别施加在其两端。参考电压Vref1到Vref3被施加到各电阻器之间连接点(节点)中的适当位置。类似地，电阻器R33到R64串连连接，从电源电路9提供的参考电压Vref5和Vref9并分别施加在其两端。参考电压Vref6到Vref8被施加到各电阻器之间连接点(节点)中的适当位置。
这些参考电压Vref0到Vref9被设定为满足下列关系，即[第一电压VDD≥Vref0＞Vref1＞…＞Vref9≥第二电压VSS]。参考电压Vref0到Vref9之间的部分由64个电阻器R1到R64划分。因而，在相应的64个节点处产生了64种电压。就是说，灰度电压产生电路11根据参考电压Vref0到Vref9可产生64个灰度的灰度电压V0到V63。此外，通过适当地对这些参考电压Vref0到Vref9进行调整，可以设定灰度电压V0到V63以获得理想的特性(参照图2)。灰度电压V0到V63被提供给灰度电压选择电路12。
灰度电压选择电路12是解码器，其用于根据数字图像信号D0到D5选择灰度电压V0到V63中的一个。由于该原因，如图5中所示，灰度电压选择电路12由多级连接的多个MOS晶体管组成。第一级MOS晶体管的源极或漏极与灰度电压产生电路11中的任意节点相连。此外，数字图像信号D0到D5的任意一个或通过反相器获得的任意一个反相信号被提供给每个MOS晶体管的栅极。使用该结构，基于数字图像信号D0到D5选择了一个灰度电压。例如，在图5中所示的结构中，通过信号D0将64种灰度电压限制为32种，通过信号D1将32种灰度电压限制为16种，并最终指定了一个灰度电压。所选择和指定的一个灰度电压从输出端OUT输出。
在该实施例中，灰度电压选择电路12根据所要处理的电压范围而被分为多个[选择电路块BL]。例如，如图5中所示，块BL-A中包含的MOS晶体管TA处理Vref0与Vref1之间的电压范围，而块BL-A根据数字图像信号D0到D5从Vref0与Vref1之间的电压范围选择电压。此外，块BL-B中包含的MOS晶体管TB处理Vref1与Vref2之间的电压范围，块BL-B根据数字图像信号D0到D5从Vref1与Vref2之间的电压范围选择电压。类似地，在各个块BL-C到BL-F中包含的MOS晶体管TC到TF分别处理Vref3与Vref4之间、Vref5与Vref6之间，Vref7与Vref8以及Vref8与Vref9之间的电压范围。
此外，在一般的液晶显示装置中，经常向像素5施加这样的灰度电压，所述灰度电压相对于施加给公共电极的公共电压VCOM来说具有正和负极性。所以，公共电压VCOM例如设在参考电压Vref4与Vref5之间。在该情形下，处理参考电压Vref0到Vref4的块BL-A到BL-C被称为组成了[正侧]上的块组13。另一方面，处理参考电压Vref5到Vref9的块BL-D到BL-F被称为组成了[负侧]上的块组14。
正侧块组13中包含的MOS晶体管TA到TC是P沟道MOS晶体管。另一方面，负侧块组14中包含的MOS晶体管TD到TF是N沟道MOS晶体管。依照该实施例，如图5中所示，第一电压VDD被均匀地施加到P沟道MOS晶体管TA到TC的背栅极。另一方面，第二电压VSS被均匀地施加到N沟道MOS晶体管TD到TF的背栅极。
图6中总结出了如上所述的各个电压之间的关系。参考电压Vref0到Vref9被设为满足下列关系，即[第一电压VDD≥Vref0＞Vref1＞…＞Vref9≥第二电压VSS]。第一电压VDD一般是电源电压VDD。第二电压VSS一般是地电压GND。公共电极的公共电压VCOM一般是VDD/2。Vref0与Vref1之间电压范围中的电压低于电源电压VDD，Vref1与Vref2之间电压范围中的电压低于Vref0与Vref1之间电压范围中的电压。Vref8与Vref9之间电压范围中的电压高于地电压VSS，Vref7与Vref8之间电压范围中的电压高于Vref8与Vref9之间电压范围中的电压。Vref3与Vref4之间电压范围中的电压高于公共电压VCOM，Vref5与Vref6之间电压范围中的电压低于公共电压VCOM。
此外，在正极性侧上，向包含在块BL-A到BL-C中的P沟道MOS晶体管TA到TC的背栅极施加电源电压VDD。因为在正常工作时由各个块处理的电压范围不同，所以在扩散层(源极，漏极)与MOS晶体管的背栅极之间施加的“最大电压”对于各个块来说都不同。例如，如果各个电压范围的值相等，如图6中所示，则相对于块BL-A的最大电压是[VDD/8]。此外，对于块BL-B的最大电压是[VDD/4]，对于块BL-C的最大电压是[VDD/2]。
另一方面，在负极性侧上，向包含在块BL-D到BL-F中的N沟道MOS晶体管TD到TF的背栅极施加地电压GSS。类似地，对于块BL-D的最大电压是[VDD/2]。此外，对于块BL-E的最大电压是[VDD/4]，对于块BL-F的最大电压是[VDD/8]。
该最大电压是与施加在MOS晶体管的衬底和源极之间的[衬底偏压]对应的值。依照该实施例的灰度电压选择电路12可以被视为根据衬底偏压被分为多个块BL。此外，已知MOS晶体管的阈值电压Vt用作衬底偏压，且衬底偏压变大时，阈值电压Vt增加。这称作[衬底偏压效应(背栅极效应)]。如从图6中可以清楚看出的，正侧的衬底偏压效应在块BL-C中最大，在块BL-A中最小。另一方面，负侧的衬底偏压效应在块BL-D中最大，在块BL-F中最小。
如后面所述的，根据前面的最大电压(衬底偏压)、衬底偏压效应和阈值电压等，依照该实施例的每个MOS晶体管TA到TF都设计成具有优化结构(偏移长度，栅极长度，栅极宽度等)和尺寸。将在下面详细描述每个MOS晶体管的优化结构和尺寸的设计。
图7到9分别示出了在负侧块组14中的N沟道MOS晶体管TD到TF的截面结构。与下面的讨论相类似的讨论也适用于正侧块组13的P沟道MOS晶体管TA到TC的截面结构。因而，将省略它们的描述。通过使用高击穿电压的CMOS半导体工艺形成N沟道MOS晶体管TD到TF，且它们的基本结构是类似的。就是说，在P型半导体衬底100的主表面侧上形成了高电压P阱101。在高电压P阱101的表面上，通过高电压栅极氧化膜102选择性地形成栅极电极103。通过使用栅极电极103作为掩模的公知的扩散自对准技术，在高电压P阱101中形成低浓度的N-型扩散层104和N-型扩散层105。此外，在N-型扩散层104内部形成作为漏极的N+型漏极扩散层106，在N-型扩散层105内部形成作为源极的N+型源极扩散层107。此外，在高电压P阱101中形成背栅极接触扩散层108，以向高电压P阱101施加背栅极电压。在N-型扩散层104，105和背栅极接触扩散层108的外围区域中形成元件隔离结构109，以隔离各个N沟道MOS晶体管和背栅极接触扩散层108。作为元件隔离结构109，例如可以使用场氧化膜和STI(浅槽隔离结构)。
栅极电极103不与N+型漏极扩散层106和N+型源极扩散层107交迭。这样，栅极电极不与源极/漏极相交迭的MOS晶体管被称作偏移栅极MOS晶体管。偏移栅极MOS晶体管的栅极电极103与源极或漏极之间的长度被称作[偏移长度]。在栅极电极103与N+型漏极扩散层106或N+型源极扩散层107之间保留具有一定偏移长度Lo的偏移区域。低浓度的N-型扩散层104和N-型扩散层105组成了漂移区域，其将施加在漏极与背栅极之间以及施加在源极与背栅极之间的电场释放。电场的释放可以使得MOS晶体管具有较高的击穿电压。一般高击穿电压MOS晶体管具有这种偏移栅极结构。
图10示出了偏移长度Lo与晶体管击穿电压(漏极与背栅极以及源极与背栅极之间的击穿电压)之间的关系。从图10可以理解，存在一种趋势，即当偏移长度Lo变长时，晶体管的击穿电压变高。因而，如果需要高击穿电压的MOS晶体管，则就将偏移长度Lo设计得较长。相反，如果不需要那么高的击穿电压，则就将偏移长度Lo设计得较短。
如上所述，施加在块BL-D中包含的N沟道MOS晶体管TD的源极/漏极与背栅极之间的最大电压为VDD/2。N沟道MOS晶体管TD的偏移长度LoD设计成具有较长的尺寸，例如几个μm。该偏移长度LoD的值与栅极长度LD等同。此外，如图7中所示，不仅在栅极电极103与源极/漏极之间设置偏移区域，而且还在源极/漏极与元件隔离结构109之间设置偏移区域。由于该原因，偏移区域占据了N沟道MOS晶体管TD面积的2/3或更多。
对于包含在块BL-E中的N沟道MOS晶体管TE来说最大电压为VDD/4。因而，从图7和图8的对比可以理解，N沟道MOS晶体管TE的偏移长度LoE可以被设计为比偏移长度LoD短。结果，除去了N沟道MOS晶体管TE的无用部分，由此减小了块BL-E的面积。应当注意，偏移区域占据了N沟道MOS晶体管TE面积的大约1/2。
对于包含在块BL-F中的N沟道MOS晶体管TF来说最大电压为VDD/8。因而，从图8和图9的对比可以理解，N沟道MOS晶体管TF的偏移长度LoF被设计为比偏移长度LoE短。例如，可获得其中偏移长度LoF近似为零的结构。结果，除去了N沟道MOS晶体管TF的无用部分，这大大减小了块BL-F的面积。
如上所述，依照该实施例，根据施加在扩散层与背栅极之间的最大电压而将MOS晶体管的偏移长度Lo设计成具有优化值。在前面的例子中，N沟道MOS晶体管TD、TE和TF被设计成获得[LoD＞LoE＞LoF]的关系。因而，尽可能减小了每个块BL的尺寸。
图11示出了MOS晶体管的栅极长度L与阈值电压Vt之间的关系。如果栅极长度(沟道长度)足够长，则阈值电压Vt是与栅极长度L无关的常数。然而，公知的是，如果栅极长度非常短，则由此栅极长度L的降低将会使阈值电压Vt降低。该现象称作[短沟道效应]。阈值电压Vt的降低导致了穿通现象，在该现象时电流总是在源极与漏极之间流动。因而，栅极长度L一般不能做得太短。
另一方面，如上所述，对于N沟道MOS晶体管TD到TF来说的最大电压，即衬底偏压Vsub彼此不同，由于衬底偏压效应导致的阈值电压Vt的“自下而上(bottom-up)”也彼此不同。如图11中所示，衬底偏压效应在N沟道MOS晶体管TD中最大，在N沟道MOS晶体管TF中最小。N沟道MOS晶体管TD的阈值电压Vt相对较高。因而，即使其栅极长度LD较短时，也很难发生穿通现象。就是说，通过由短沟道效应导致的阈值电压Vt的降低，可以消除由衬底偏压效应引起的阈值电压Vt的增加。
依照该实施例，N沟道MOS晶体管TD的栅极长度LD被设计为最短，N沟道MOS晶体管TF的栅极长度LF被设计为最长。N沟道MOS晶体管TE的栅极长度LE被设计为比栅极长度LD长且比栅极长度LF短(参照图7到9)。因而，除去了无用的栅极长度L，由此使每个MOS晶体管的尺寸适当。
图12示出了MOS晶体管的栅极宽度W与阈值电压Vt之间的关系。如图12中所示，如果栅极宽度(沟道宽度)W较小，则由此栅极宽度W的降低会使阈值电压Vt升高。该现象称作[窄沟道效应]。在通常的MOS晶体管中，栅极宽度W被设计为不会出现窄沟道效应(W＝Wmin)。
在该实施例中，施加给各个N沟道MOS晶体管栅极的数字图像数据D0到D5具有全幅值的电压VDD。因而，阈值电压Vt的稍微增加在电路工作时是允许的。尤其是，由于衬底偏压效应所导致的阈值电压Vt的增加相对较小，因此阈值电压Vt的稍微增加是允许的。因而，N沟道MOS晶体管TE、TF的栅极宽度WE、WF被设计为小于Wmin。在该情形下，在N沟道MOS晶体管TE、TF中出现了窄沟道效应。N沟道MOS晶体管TD的栅极宽度WD被设计为大致等于Wmin。这样，除去了无用的栅极宽度W，由此使每个MOS晶体管的尺寸适当。
接下来，将描述低浓度的N-型扩散层104与背栅极接触扩散层108之间的间隔(最短长度)Lpn。图13示出了该间隔Lpn与晶体管击穿电压(PN结击穿电压)之间的关系。从图13可以理解，存在一种趋势，即当间隔Lpn变长时，晶体管击穿电压变高。相反地说，如果不需要高击穿电压，就将间隔Lpn设计得较短。在低击穿电压条件下，从N-型扩散层104延伸进P阱101中的耗尽层的扩展较短，由此使穿透(reach-through)现象(耗尽层达到高浓度层并被击穿的现象)变得困难。由此，间隔Lpn可以被设计得较短。
依照该实施例，块BL-F的N沟道MOS晶体管TF中的间隔LpnF被设计为比块BL-E的N沟道MOS晶体管TE中的间隔LpnE短。此外，块BL-E的N沟道MOS晶体管TE中的间隔LpnE被设计为比块BL-D的N沟道MOS晶体管TD中的间隔LpnD短。因而，使每个MOS晶体管的尺寸适当。
如上所述，根据最大电压、衬底偏压效应、阈值电压等，对依照该实施例的MOS晶体管的结构(偏移长度Lo、栅极长度L、栅极宽度W和间隔Lp)进行了优化。通过该优化，各个MOS晶体管的尺寸和它们之间的间隔距离具有最小的尺寸。结果，大大减小了灰度电压选择电路12的面积。此外，大大减小了半导体芯片的尺寸。因而，以较低的成本提供了液晶显示器驱动器。
此外，依照该实施例，为了减小MOS晶体管的击穿电压，对于每个块BL来说不需要控制施加到背栅极的电压。向正侧的P沟道MOS晶体管TA到TC的背栅极均匀地施加相同的电压VDD，向负侧的N沟道MOS晶体管TD到TF的背栅极均匀地施加相同的电压VSS。不需要控制背栅极电压。因而，当制造灰度电压选择电路12时，不需要增加特殊的扩散工艺。通过恰当地安排现有的布图设计，从而很容易获得本发明。
[第二个实施例]
图14示出了在液晶显示装置中电源开启顺序的一个例子。在该例子中，在电源电压VDD开启之后产生参考电压Vγ(Vref0到Vref9)。简而言之，在紧随电源电压VDD开启之后，参考电压Vγ仍为零。如图5已经示出的，向正侧的P沟道MOS晶体管TA到TC的背栅极施加电源电压VDD。因而，在紧随电源电压VDD开启之后，接近满值(full state)的电源电压VDD被施加给第一级处的P沟道MOS晶体管，该第一级直接与灰度电压产生电路11连接。然而，P沟道MOS晶体管TA到TC的击穿电压为VDD/2或更小。因此，这些P沟道MOS晶体管被击穿，灰度电压选择电路12被击穿。
第二个实施例提供了一种即使使用图14中所示的开启顺序也可避免前面问题的技术。
图15示出了电路图，其示出了依照第二实施例的灰度电压确定电路的结构。灰度电压确定电路具有灰度电压产生电路21和灰度电压选择电路22。灰度电压产生电路21的结构类似于第一实施例中的灰度电压产生电路11的结构。在灰度电压选择电路22中的MOS晶体管的连接结构也类似于第一实施例中的灰度电压选择电路12的MOS晶体管的连接结构。此外，与第一个实施例类似，灰度电压选择电路22分为多个选择电路块BL。块BL-A到BL-C组成了正侧块组23。块BL-D到BL-F组成了负侧块组24。
块BL-A到BL-F中包含的MOS晶体管TA到TF的结构基本上分别与第一个实施例中的结构相同。向正侧的P沟道MOS晶体管TA到TC的背栅极施加电源电压VDD，且向负侧的N沟道MOS晶体管TD到TF的背栅极施加地电压VSS。然而，依照该实施例，在正侧的P沟道MOS晶体管TA到TC中，与灰度电压产生电路21连接的第一级处的P沟道MOS晶体管(以下称作[第一级MOS晶体管])的结构与其他的不同。
块BL-A包括P沟道MOS晶体管TA和具有与晶体管TA不同结构的第一级MOS晶体管组TG-A。块BL-B包括P沟道MOS晶体管TB和具有与晶体管TB不同结构的第一级MOS晶体管组TG-B。块BL-C包括P沟道MOS晶体管TC和具有与晶体管TC不同结构的第一级MOS晶体管组TG-C。这些第一级MOS晶体管组TG-A到TG-C被认为组成了与其他的块不同的块。
第一级MOS晶体管组TG中每个晶体管的源极或漏极与提供相应灰度电压的输入端相连。在紧随电源电压VDD开启之后，参考电压Vγ，即灰度电压V0到V63为零。因而，在紧随电源电压VDD开启之后，向第一级MOS晶体管TG的背栅极施加电源电压VDD，其源极或漏极变为大约施加0V的状态。
图16示出了依照该实施例的第一级MOS晶体管TG的截面结构。在P型半导体衬底200的主表面侧上形成有高电压N阱201。在高电压N阱201的表面上通过高电压栅极氧化膜202形成栅极电极203。此外，在高电压N阱201内形成低浓度的P-型漏极扩散层204和P-型扩散层205。此外，在P-型漏极扩散层204内部形成作为漏极的P+型漏极扩散层206。此外，在P-型扩散层205内部形成作为源极的P+型源极扩散层207。此外，在高电压N阱201内形成背栅极接触扩散层208，以向高电压N阱201施加背栅极电压。在P-型扩散层204，205和背栅极接触扩散层208的外围区域中形成元件隔离结构209，用以隔离各个P沟道MOS晶体管和背栅极接触扩散层208。
在图16中，向其提供灰度电压的灰度电压选择电路22的输入端IN与P+型漏极扩散层206相连。P+型漏极扩散层206侧上的偏移长度称作LoG(D)。另一方面，P+型源极扩散层207侧上的偏移长度称作LoG(S)。如上所述，当电源开启时，向输入端IN侧上的P+型漏极扩散层206施加高电压。出于该原因，依照该实施例，偏移长度LoG(D)被设计为比偏移长度LoG(S)长。结果，只有与灰度电压产生电路21连接的部分才具有“高击穿电压结构”。因此，保护了当电源开启时的击穿。
对于与输入端IN相对侧上的偏移长度LoG(S)，其可以设计成等于包含在相同块BL中的其他P沟道MOS晶体管的偏移长度Lo。简而言之，第一级MOS晶体管TG-A的偏移长度LoG(S)可以等于P沟道MOS晶体管TA的偏移长度。第一级MOS晶体管TG-B的偏移长度LoG(S)可以等于P沟道MOS晶体管TB的偏移长度。第一级MOS晶体管TG-C的偏移长度LoG(S)可以等于P沟道MOS晶体管TC的偏移长度。因而减小了晶体管的尺寸。
依照该实施例的MOS晶体管的结构基本上与第一个实施例中类似并根据最大电压、衬底偏压效应、阈值电压等而进行了优化。因而，获得了与第一个实施例类似的效果。然而，只有与正侧的P沟道晶体管组中的灰度电压产生电路21连接的部分重新采用通常的“高击穿电压结构”。因而，即使使用图14中所示的开启顺序，也可获得防止灰度电压选择电路22被破坏的额外效果。
依照本发明，大大降低了电压选择电路的面积，还大大降低了半导体芯片的尺寸。因而降低了成本。此外，不需要专门的制造工艺。因此，通过适当地安排现有的布图设计，很容易获得本发明。

Claims (18)

1.一种液晶显示器驱动器，包括：
第一选择电路，其配置成基于数字信号从第一电压范围选择电压；和
第二选择电路，其配置成基于所述数字信号从第二电压范围选择电压，
其中施加在所述第一选择电路中包含的第一MOS晶体管的扩散层与背栅极之间的电压小于施加在所述第二选择电路中包含的第二MOS晶体管的扩散层与背栅极之间的电压，且
所述第一MOS晶体管的偏移长度比所述第二MOS晶体管的偏移长度短。
2.根据权利要求1所述的液晶显示器驱动器，进一步包括：
电压产生电路，其配置成向所述第一和第二选择电路提供所述第一电压范围和所述第二电压范围的灰度电压，
其中所述第一和第二选择电路中的一个基于所述数字信号输出其中一个灰度电压。
3.根据权利要求1或2所述的液晶显示器驱动器，其中向所述第一MOS晶体管的所述背栅极和所述第二MOS晶体管的背栅极施加相同的电压，且
所述第一电压范围与所述相同电压之间的差小于所述第二电压范围与所述相同电压之间的差。
4.根据权利要求1或2所述的液晶显示器驱动器，其中所述第二MOS晶体管的栅极长度比所述第一MOS晶体管的栅极长度短。
5.根据权利要求1或2所述的液晶显示器驱动器，其中所述第一MOS晶体管的栅极宽度小于所述第二MOS晶体管的栅极宽度。
6.根据权利要求1或2所述的液晶显示器驱动器，其中所述第一MOS晶体管和所述第二MOS晶体管中的每个都包括：
用于漂移区域的低浓度扩散层；和
用于向所述背栅极施加固定电压的接触扩散层，且
在所述第一MOS晶体管中的所述低浓度扩散层与所述接触扩散层之间的最短距离比在所述第二MOS晶体管中的所述低浓度扩散层与所述接触扩散层之间的最短距离短。
7.根据权利要求1或2所述的液晶显示器驱动器，其中向所述第一MOS晶体管的所述背栅极和所述第二MOS晶体管的背栅极施加电源电压，
所述第一电压范围的所述电压小于所述电源电压，且
所述第二电压范围的所述电压小于所述第一电压范围的所述电压。
8.根据权利要求7所述的液晶显示器驱动器，其中每个所述第一选择电路和每个所述第二选择电路包括：
端子，向该端子提供所述第一电压范围和所述第二电压范围中相应的一个；和
源极/漏极之一与所述端子相连的第一级MOS晶体管，
向所述第一级MOS晶体管的背栅极施加所述电源电压，且
与所述端子连接的源极和漏极中的一个的偏移长度比所述第一级MOS晶体管中另一个的偏移长度长。
9.根据权利要求8所述的液晶显示器驱动器，其中在所述第一选择电路和所述第二选择电路中另一侧上的偏移长度分别等于所述第一MOS晶体管的所述偏移长度和所述第二MOS晶体管的所述偏移长度。
10.一种液晶显示器驱动器，包括：
第一选择电路，其配置成基于数字信号从第一电压范围选择电压；和
第二选择电路，其配置成基于所述数字信号从第二电压范围选择电压，
其中施加在所述第一选择电路中的第一MOS晶体管的扩散层与背栅极之间的电压小于施加在所述第二选择电路中的第二MOS晶体管的扩散层与背栅极之间的电压，且
所述第一MOS晶体管的栅极宽度小于所述第二MOS晶体管的栅极宽度。
11.根据权利要求10所述的液晶显示器驱动器，进一步包括：
电压产生电路，其配置成向所述第一和第二选择电路提供所述第一电压范围和所述第二电压范围的灰度电压，
其中所述第一和第二选择电路中的一个基于所述数字信号输出其中一个灰度电压。
12.根据权利要求10或11所述的液晶显示器驱动器，其中在所述第一MOS晶体管中出现了窄沟道效应。
13.一种液晶显示器驱动器，包括：
第一选择电路，其配置成基于数字信号从第一电压范围选择电压；和
第二选择电路，其配置成基于所述数字信号从第二电压范围选择电压，
其中施加在所述第一选择电路中的第一MOS晶体管的扩散层与背栅极之间的电压小于施加在所述第二选择电路中的第二MOS晶体管的扩散层与背栅极之间的电压，
所述第一MOS晶体管和所述第二MOS晶体管中的每个都包括：
用于漂移区域的低浓度扩散层；和
配置成向所述背栅极施加固定电压的接触扩散层，且
在所述第一MOS晶体管中的所述低浓度扩散层与所述接触扩散层之间的最短距离比在所述第二MOS晶体管中的所述低浓度扩散层与所述接触扩散层之间的最短距离短。
14.根据权利要求13所述的液晶显示器驱动器，进一步包括：
电压产生电路，其配置成向所述第一和第二选择电路提供所述第一电压范围和所述第二电压范围的灰度电压，
其中所述第一和第二选择电路中的一个基于所述数字信号输出其中一个灰度电压。
15.根据权利要求13或14所述的液晶显示器驱动器，进一步包括：
第三选择电路，其配置成基于所述数字信号从第三电压范围选择电压；和
第四选择电路，其配置成基于所述数字信号从第四电压范围选择电压，
其中施加在所述第三选择电路中的第三MOS晶体管的扩散层与背栅极之间的电压小于施加在所述第四选择电路中的第四MOS晶体管的扩散层与背栅极之间的电压，且
所述第三MOS晶体管的偏移长度比所述第四MOS晶体管的偏移长度短。
16.根据权利要求13或14所述的液晶显示器驱动器，其中所述第一MOS晶体管和所述第二MOS晶体管都是P沟道MOS晶体管，且
所述第三MOS晶体管和所述第四MOS晶体管都是N沟道MOS晶体管。
17.根据权利要求16所述的液晶显示器驱动器，其中所述第一电压范围的所述电压和所述第二电压范围的所述电压都大于预定的公共电压，且
所述第三电压范围的所述电压和所述第四电压范围的所述电压都小于所述预定的公共电压。
18.一种液晶显示装置，包括：
液晶显示器驱动器；和
具有多个像素的液晶显示面板，
其中所述液晶显示器驱动器包括：
第一选择电路，其配置成基于数字信号从第一电压范围选择电压；
第二选择电路，其配置成基于所述数字信号从第二电压范围选择电压；以及
电压产生电路，其配置成向所述第一和第二选择电路提供所述第一电压范围和所述第二电压范围的灰度电压，
所述第一和第二选择电路中的一个基于所述数字信号输出其中一个灰度电压，
所述液晶显示器驱动器向所述多个像素的每一个施加所述灰度电压，
施加在所述第一选择电路中包含的第一MOS晶体管的扩散层与背栅极之间的电压小于施加在所述第二选择电路中包含的第二MOS晶体管的扩散层与背栅极之间的电压，且
所述第一MOS晶体管的偏移长度比所述第二MOS晶体管的偏移长度短。
CNB2006101429240A 2005-10-31 2006-10-31 液晶显示器驱动器及使用该驱动器的液晶显示装置 Expired - Fee Related CN100520508C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005315616A JP2007124428A (ja) 2005-10-31 2005-10-31 電圧選択回路、液晶ディスプレイドライバ、液晶表示装置
JP2005315616 2005-10-31

Publications (2)

Publication Number Publication Date
CN1959479A true CN1959479A (zh) 2007-05-09
CN100520508C CN100520508C (zh) 2009-07-29

Family

ID=37995635

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101429240A Expired - Fee Related CN100520508C (zh) 2005-10-31 2006-10-31 液晶显示器驱动器及使用该驱动器的液晶显示装置

Country Status (4)

Country Link
US (1) US7940256B2 (zh)
JP (1) JP2007124428A (zh)
KR (1) KR100828469B1 (zh)
CN (1) CN100520508C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4199141B2 (ja) * 2004-02-23 2008-12-17 東芝松下ディスプレイテクノロジー株式会社 表示信号処理装置および表示装置
US7834679B2 (en) * 2007-02-06 2010-11-16 Panasonic Corporation Semiconductor switch
JP2009014971A (ja) * 2007-07-04 2009-01-22 Nec Electronics Corp 表示ドライバ回路
KR20100020610A (ko) * 2008-08-13 2010-02-23 주식회사 실리콘웍스 디지털-아날로그 변환기 및 상기 변환기를 구비하는 디스플레이 구동시스템
JP2011059221A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp データドライバ
KR102234713B1 (ko) * 2014-10-22 2021-03-31 엘지디스플레이 주식회사 감마전압 발생회로 및 이를 포함하는 액정표시장치
JP6769029B2 (ja) 2015-12-14 2020-10-14 セイコーエプソン株式会社 Ｄ／ａ変換器、回路装置、発振器、電子機器及び移動体
JP6876398B2 (ja) * 2016-09-28 2021-05-26 ラピスセミコンダクタ株式会社 検知回路
US11847942B2 (en) 2020-02-21 2023-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2022006867A (ja) * 2020-06-25 2022-01-13 セイコーエプソン株式会社 回路装置、電気光学装置及び電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528480A (en) * 1981-12-28 1985-07-09 Nippon Telegraph & Telephone AC Drive type electroluminescent display device
JPH03198089A (ja) * 1989-12-27 1991-08-29 Sharp Corp 液晶表示装置の駆動回路
JP3427558B2 (ja) 1995-04-06 2003-07-22 富士電機株式会社 電圧セレクタ回路を備えた半導体集積回路装置
JPH10268254A (ja) * 1997-03-26 1998-10-09 Seiko Epson Corp 液晶表示装置
JP3794802B2 (ja) * 1997-10-28 2006-07-12 株式会社半導体エネルギー研究所 表示パネル駆動回路および表示パネル
JP3530410B2 (ja) * 1999-02-09 2004-05-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2001036407A (ja) * 1999-07-19 2001-02-09 Matsushita Electric Ind Co Ltd 基準電圧切替回路
JP2001100711A (ja) * 1999-07-26 2001-04-13 Sharp Corp ソースドライバ、ソースライン駆動回路およびそれを用いた液晶表示装置
JP3993725B2 (ja) * 1999-12-16 2007-10-17 松下電器産業株式会社 液晶駆動回路，半導体集積回路及び液晶パネル
JP4089227B2 (ja) * 2000-02-10 2008-05-28 株式会社日立製作所 画像表示装置
JP2003031701A (ja) * 2001-07-13 2003-01-31 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
KR100625175B1 (ko) * 2004-05-25 2006-09-20 삼성전자주식회사 채널층을 갖는 반도체 장치 및 이를 제조하는 방법

Also Published As

Publication number Publication date
KR20070046747A (ko) 2007-05-03
US7940256B2 (en) 2011-05-10
CN100520508C (zh) 2009-07-29
KR100828469B1 (ko) 2008-05-13
US20070097060A1 (en) 2007-05-03
JP2007124428A (ja) 2007-05-17

Similar Documents

Publication Publication Date Title
CN1959479A (zh) 液晶显示器驱动器及使用该驱动器的液晶显示装置
CN1223979C (zh) 有机电发光显示器及其驱动方法和像素电路
CN1197041C (zh) 显示板的有源驱动电路
CN1174352C (zh) 有源矩阵型显示设备和有机电致发光显示设备及其驱动方法
CN1290071C (zh) 电子电路及其驱动方法、光电装置及其驱动方法、电子设备
CN1735293A (zh) 有机发光显示屏
CN1648971A (zh) 显示设备及其驱动电路
CN1512477A (zh) 显示装置用驱动器
CN1637549A (zh) 有源矩阵显示器件
CN1811882A (zh) 有机电致发光显示装置及其驱动方法
CN1389839A (zh) 有源矩阵型显示设备及驱动方法
CN1725287A (zh) 移位寄存器、具有其的显示设备和驱动其的方法
CN1591104A (zh) 电子电路、电光学装置、电子装置以及这些的驱动方法
CN1975849A (zh) 移位寄存器
CN101075407A (zh) 有机发光显示器的像素电路
CN1885378A (zh) 选通驱动器
CN1833269A (zh) 用于信号放大的电路及其在有源矩阵装置中的应用
CN1744180A (zh) 有源矩阵型有机发光二极管器件的驱动电路及其方法
CN1758319A (zh) 伽马校正电路、显示驱动器、光电装置及电子设备
CN1428759A (zh) 具有内置电平转移器的移位寄存器
CN1776801A (zh) 显示装置的驱动器芯片以及具有该驱动器芯片的显示装置
CN1217806A (zh) 电流驱动型发光显示装置及其制造方法
CN1873829A (zh) 移位寄存器、具有该移位寄存器的显示设备及其方法
CN1777031A (zh) 自举电路及其驱动方法
CN1913356A (zh) 电平位移器和具有电平位移器的显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20131031