CN1975849A - 移位寄存器 - Google Patents

移位寄存器 Download PDF

Info

Publication number
CN1975849A
CN1975849A CNA2006100942681A CN200610094268A CN1975849A CN 1975849 A CN1975849 A CN 1975849A CN A2006100942681 A CNA2006100942681 A CN A2006100942681A CN 200610094268 A CN200610094268 A CN 200610094268A CN 1975849 A CN1975849 A CN 1975849A
Authority
CN
China
Prior art keywords
voltage
transistor
node
enable signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100942681A
Other languages
English (en)
Other versions
CN100541592C (zh
Inventor
文秀焕
金度宪
蔡志恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1975849A publication Critical patent/CN1975849A/zh
Application granted granted Critical
Publication of CN100541592C publication Critical patent/CN100541592C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
    • H03K23/44—Out-of-phase gating or clocking signals applied to counter stages using field-effect transistors

Abstract

公开了一种使施加到晶体管的偏压应力最小化的移位寄存器。一种包括有用于输出扫描脉冲的n个级的移位寄存器，所述扫描脉冲在移位寄存器的正向或反向上被顺序地延迟，其中，n是正整数，并且其中，每个级包括：扫描方向控制器，用于根据第一或第二使能信号将第一或第二电压提供到扫描方向控制节点，并控制正向或反向输出；第一节点控制器；第二节点控制器；输出单元，根据所述第一节点和第二节点上的电压输出时钟信号作为扫描脉冲；第三节点控制器；第一放电电路单元，用于根据所述第二节点和第三节点的电压释放所述第一节点上的电压；和第二放电电路单元，用于根据第三和第四使能信号之一释放所述第三节点上的电压。

Description

移位寄存器
技术领域
本发明涉及一种移位寄存器，更具体地，涉及一种使施加到开关元件的偏压应力(bias stress)最小化的移位寄存器。
背景技术
近来，市面上已经出现了各种平板显示装置，用来克服阴极射线管(CRT)的缺点，如重量、体积等。这种平板显示装置包括液晶显示器(LCD)、场发射显示器(FED)、等离子体显示板(PDP)、发光显示器(LED)等。
传统的LCD由于利用电场来控制液晶层的透光率而在其上显示图像。为此，LCD包括LCD板和驱动电路，其中，在LCD板中液晶(LC)单元以矩阵形式排列，驱动电路用于驱动LCD板。
LCD板以使选通线和数据线交叉的方式构造。液晶(LC)单元位于所述的交叉处。更具体地，LCD板包括像素电极和公共电极，用于向各个LC单元施加电场。像素电极通过用作开关元件的薄膜晶体管(TFT)的源极和漏极连接到数据线。TFT的栅极连接到选通线。
LCD板以使多条选通线和多条数据线交叉的方式构造。选通线和数据线交叉处形成的区域限定了像素区。另外，LCD板具有像素电极和公共电极，用于向各个像素区施加电场。
另一方面，驱动电路包括用于驱动选通线的选通驱动器和用于驱动数据线的数据驱动器。选通驱动器将扫描脉冲顺序地提供给选通线，使得LCD板的LCD单元每分钟可被顺序地操作特定的次数。
每次当扫描脉冲被提供给选通线中的一条时，数据驱动器将像素电压信号提供给各条数据线。
因此，根据像素电压信号，LCD装置随着由电场调节各LC单元的透光率而在其上显示图像，所述电场被施加到LC单元中的像素电极和公共电极。
选通驱动器包括移位寄存器，用于如上所述地顺序输出扫描脉冲。数据驱动器包括用于输出取样信号的移位寄存器，以对数字数据取样。移位寄存器可单向地或双向地输出扫描脉冲或取样信号。
图1示出了包括多个级(stage)的传统的移位寄存器。
参照图1，传统的双向移位寄存器包括n个级ST1-STn，ST1-STn连接到第一和第二时钟脉冲CLK提供线、第一和第二电压Vd1和Vd2提供线、驱动电压Vdd提供线和地电压Vss提供线。这里，第一电压Vd1和第二电压Vd2分别被提供到第一电压提供线和第二电压提供线，并且根据扫描方向具有彼此相反的相位。第一和第二时钟信号CLK分别被提供到第一和第二时钟脉冲提供线，而它们的相位彼此相反。第一时钟脉冲被提供到奇数级，而第二时钟脉冲被提供到偶数级。
当传统的双向移位寄存器正向操作时，级ST1-STn根据被提供到第一级的第一起始脉冲Vst1、至少两个时钟脉冲CLK、高电平的第一电压Vd1和低电平的第二电压Vd2，顺序地操作以正向输出扫描脉冲。这里，通过来自前一级和下一级的输出信号分别激活级ST2至级STn。
另一方面，当传统的双向移位寄存器反向操作时，级STn至ST1根据提供到级STn的第二起始脉冲Vst2、至少两个时钟脉冲CLK、低电平的第一电压Vd1和高电平的第二电压Vd2，顺序地操作以反向输出扫描脉冲。这里，通过来自前一级和下一级的输出信号分别激活级STn-1至级ST1。
图2示出了传统的移位寄存器中的多个级中的级STi的详细电路。
参照图2和图1，级STi包括：扫描方向控制器10，用于根据第一使能信号VOi-1和第二使能信号VOi+1将第一电压Vd1或第二电压Vd2提供到扫描方向控制节点QS，以控制扫描脉冲的正向输出或反向输出；第一节点控制器20，用于根据扫描方向控制节点QS的电压来控制第一节点Q1；第二节点控制器30，用于根据扫描方向控制节点QS的电压和第一节点Q1的电压来控制第二节点Q2；输出单元50，用于根据第一节点Q1和第二节点Q2的电压来输出输入时钟信号CLK作为扫描脉冲；第三节点控制器40，用于根据第一使能信号VOi-1和第二使能信号VOi+1将第一电压Vd1或第二电压Vd2提供到第三节点Q3；放电电路单元60，用于根据第二节点Q2和第三节点Q3的电压来释放第一节点Q1的电压。
扫描方向控制器10包括：第一晶体管T1，其电连接在第一驱动电压输入线和扫描方向控制节点QS之间，第一电压Vd1被输入到第一驱动电压输入线；和第二晶体管T2，其电连接在第二驱动电压输入线和扫描方向控制节点QS之间，第二电压Vd2被输入到第二驱动电压输入线。这里，由作为从级STi-1输出的输出信号的第一使能信号VOi-1来控制第一晶体管T1，由作为从级STi+1输出的输出信号的第二使能信号VOi+1来控制第二晶体管T2。
第一节点控制器20包括第三晶体管T3其电连接在驱动电压输入线和第一节点Q1之间，驱动电压Vdd被输入到所述驱动电压输入线。第三晶体管T3由扫描方向控制节点QS的电压控制。
第二节点控制器30包括：第四晶体管T4，其形成了连接到驱动电压输入线的二极管电路，其中，第四晶体管T4由驱动电压Vdd控制；第五晶体管T5，其连接在驱动电压输入线和第二节点Q2之间，其中，第五晶体管T5通过第四晶体管T4由驱动电压Vdd控制；第六晶体管T6，其经第四晶体管T4连接在驱动电压输入线和地电压输入线之间，地电压Vss被提供到地电压输入线，其中，第六晶体管T6由第一节点Q1的电压控制；第七晶体管T7，其连接在第二节点Q2和地电压输入线之间，其中，第七晶体管T7由第一节点Q1的电压控制；和第八晶体管T8，其连接在地电压输入线和第二节点Q2之间，其中，第八晶体管T8由扫描方向控制节点QS的电压控制。
放电电路单元60包括：第九晶体管T9，其连接在地电压输入线和第一节点Q1之间，其中，第九晶体管T9由第三节点Q3的电压控制；和第十晶体管T10，其连接在地电压输入线和第一节点Q1之间，其中，第十晶体管T10由第二节点Q2的电压控制。
第三节点控制器40包括：第十二晶体管T12，其连接在第一电压输入线和第三节点Q3之间，第一电压Vd1被提供到第一电压输入线；和第十三晶体管T13，其连接在第二电压输入线和第三节点之间，第二电压Vd2被提供到第二电压输入线。这里，第十二晶体管T12由第二使能信号VOi+1控制，第十三晶体管T13由第一使能信号VOi-1控制。
输出单元50包括：第十四晶体管T14，其连接在时钟信号CLK1输入线和输出导线之间，输出信号VOi被输出到所述输出导线；和第十五晶体管T15，其连接在地电压输入线和输出导线之间。这里，第十四晶体管T14和第十五晶体管T15分别由第一节点Q1和第二节点Q2的电压控制。
另一方面，扫描方向控制器10可被构造为还包括连接在扫描方向控制节点QS和地电压输入线之间的第十一晶体管T11，其中，第十一晶体管T11由从输出单元50输出的扫描脉冲控制。
图3示出了当正向操作图2中的电路时的波形。
参照图3和图2，以下将详细描述传统的双向移位寄存器的正向操作。
首先，关于正向扫描，分别地，高电平的第一电压Vd1被提供到第一电压输入线，低电平的第二电压Vd2被提供到第二电压输入线。
在时间间隔t1期间，级STi从级STi-1接收到高电平的第一使能信号VOi-1，并从级STi+1接收到低电平的第二使能信号VOi+1。另外，在时间间隔t1期间，低电平的第一时钟信号CLK1被提供到时钟信号输入线。
在时间间隔t1期间，扫描方向控制器10的第一晶体管T1被高电平的第一使能信号VOi-1导通，第二晶体管T2被低电平的第二使能信号VOi+1截止。因此，扫描方向控制器10通过第一晶体管T1将高电平的第一电压Vd1提供到扫描方向控制节点QS。
这里，施加到扫描方向控制节点QS的高电平的第一电压Vd1同时导通第一节点控制器20的第三晶体管T3和第二节点控制器30的第八晶体管T8。
驱动电压Vdd通过导通的第三晶体管T3被提供到第一节点Q1。第二节点控制器30中的第六晶体管T6和第七晶体管T7被第一节点Q1的驱动电压Vdd导通。另外，由于驱动电压输入线的驱动电压Vdd通过第四晶体管T4被提供到第五晶体管T5的栅极，所以第五晶体管T5导通，从而驱动电压Vdd被提供到第二节点Q2。因此，地电压Vss通过第七晶体管T7和第八晶体管T8被提供到第二节点Q2，同时，驱动电压Vdd经第五晶体管T5也被提供到第二节点Q2。然而，由于将地电压Vss提供到第二节点Q2的晶体管的数量大于提供驱动电压Vdd的晶体管的数量，所以第二节点Q2被提供有地电压Vss。
另外，在时间间隔t1期间，操作第三节点控制器40，使得第十三晶体管T13被高电平的第一使能信号VOi-1导通，以将低电平的第二电压Vd2提供到第三节点Q3，从而使放电电路60的第九晶体管T9截止。另一方面，放电电路60的第十晶体管T10被第二节点Q2的地电压Vss截止。
此外，在第一节点Q1的驱动电压Vdd的作用下，输出单元50的第十四晶体管T14保持其导通状态，在第二节点Q2的地电压Vss的作用下，输出单元50的第十五晶体管T15也保持其截止状态。因此，输出单元50将被提供到时钟信号输入线的低电平的第一时钟信号CLK1经第十四晶体管T14输出到输出导线。另一方面，从输出单元50输出的低电平的第一时钟信号CLK1被提供到下一级作为第一使能信号VOi-1。
在时间间隔t2期间，由于第一使能信号VOi-1处于低电平状态，并且第一时钟信号CLK1处于高电平状态，所以第一晶体管T1和第三晶体管T3截止。另外，输出单元50的第十四晶体管T14导通。即，由于当第一晶体管T1和第三晶体管T3截止时第一节点Q1浮动(float)，所以根据高电平的时钟信号，输出单元50的第十四晶体管T14的栅极和源极之间的寄生电容器Cgs(未示出)引导(bootstrap)第一节点Q1。因此，第一节点Q1的电压高于驱动电压Vdd，因此输出单元50的第十四晶体管T14稳定地导通。当第十四晶体管T14导通时，高电平的时钟信号CLK1通过第十四晶体管T14被快速地提供到输出导线。因此，级STi可输出高电平的输出信号VOi。
另一方面，在时间间隔t2期间，像在级STi的时间间隔t1期间一样地操作级STi+1。即，响应于要被输入到级STi+1的第一使能信号VOi-1，级STi+1的第一节点Q1被提供有驱动电压Vdd，第一使能信号VOi-1对应于从级STi输出的高电平的输出信号VOi。
之后，在时间间隔t3期间，第一使能信号VOi-1保持其低电平，时钟信号处于低电平状态。因此，第一晶体管T1和第三晶体管T3截止。
另一方面，在时间间隔t3期间，当来自级STi+1的高电平的第二使能信号VOi+1被提供到第三节点控制器40的第十二晶体管T12时，第三节点Q3充有第一电压Vd1，从而第三节点Q3的电平为高电平。因此，放电电路单元60的第九晶体管T9被第三节点Q3的第一电压Vd1导通，从而地电压Vss可被提供到第一节点Q1。
因为地电压Vss通过放电电路单元60的第九晶体管T9被提供到第一节点Q1，所以第一节点Q1处于低电平状态。输出单元50的第十四晶体管T14被提供到第一节点Q1的地电压Vss截止。驱动电压Vdd通过第五晶体管T5被提供到第二节点Q2。这里，当第六晶体管T6和第七晶体管T7被第一节点Q1的地电压Vss截止时，第五晶体管T5被通过第四晶体管T4提供的驱动电压Vdd导通。因此，输出单元50通过第十五晶体管T15将地电压Vss或者低电平的输出信号VOi输出到输出导线。
之后，在时间间隔t4期间，由于第二使能信号VOi+1处于低电平状态，并且第十二晶体管T12截止，所以第三节点Q3浮动并保持其高电平。
图4示出了当反向操作图2中的电路时的波形。
参照图4和图2，下面将详细描述传统的双向移位寄存器的反向操作。
关于反向扫描，分别地，低电平的第一电压Vd1被提供到第一电压输入线，高电平的第二电压Vd2被提供到第二电压输入线。
在时间间隔t1期间，级STi从级STi-1接收到低电平的第一使能信号VOi-1，从级STi+1接收到高电平的第二使能信号VOi+1。另外，在时间间隔t1期间，低电平的第一时钟信号CLK1被提供到时钟信号输入线。
在时间间隔t1期间，扫描方向控制器10的第二晶体管T2被高电平的第二使能信号VOi+1或者级STi+1的输出信号导通，扫描方向控制器10的第一晶体管T1被从级STi-1输出的低电平的第一使能信号VOi-1截止。因此，扫描方向控制器10将提供到第二电压输入线的高电平的第二电压Vd2通过第二晶体管T2提供到扫描方向控制节点QS。
这里，施加到扫描方向控制节点QS的高电平的第二电压Vd2同时导通第一节点控制器20的第三晶体管T3和第二节点控制器30的第八晶体管T8。
驱动电压Vdd经导通的第三晶体管T3被提供到第一节点Q1。第二节点控制器30中的第六晶体管T6和第七晶体管T7被第一节点Q1的驱动电压Vdd导通。
另外，当驱动电压输入线的驱动电压Vdd经第四晶体管T4被提供到第五晶体管T5的栅极时，第五晶体管T5导通，从而驱动电压Vdd被提供到第二节点Q2。因此，地电压Vss通过第七晶体管T7和第八晶体管T8被提供到第二节点Q2，同时，驱动电压Vdd通过第五晶体管T5也被提供到第二节点Q2。然而，由于将地电压Vss提供到第二节点Q2的晶体管的数量大于提供驱动电压Vdd的晶体管的数量，所以第二节点Q2提供有地电压Vss。
另外，在时间间隔t1期间，操作第三节点控制器40，使得第十二晶体管T12被高电平的第二使能信号VOi+1导通，以将低电平的第一电压Vd1提供到第三节点Q3，从而使第一放电电路60的第九晶体管T9截止。另一方面，第一放电电路60的第十晶体管T10被第二节点Q2的地电压Vss截止。
此外，由于第一节点Q1的驱动电压Vdd而使得输出单元50的第十四晶体管T14保持其导通状态，而由于第二节点Q2的地电压Vss而使得输出单元50的第十五晶体管T15保持其截止状态。因此，输出单元50将被提供到时钟信号输入线的低电平的第一时钟信号CLK1通过第十四晶体管T14输出到输出导线。另一方面，从输出单元50输出的低电平的第一时钟信号CLK1被提供到前一级作为第一使能信号VOi-1。
在时间间隔t2期间，由于第二使能信号VOi+1具有低电平状态并且第一时钟信号CLK1具有高电平状态，所以第二晶体管T2和第三晶体管T3截止。另外，输出单元50的第十四晶体管T14导通。即，因为当第二晶体管T2和第三晶体管T3截止时第一节点Q1浮动，所以根据高电平的时钟信号，输出单元50的第十四晶体管T14的栅极和源极之间的寄生电容器Cgs引导第一节点Q1。因此，第一节点Q1的电压大于驱动电压Vdd，因此输出单元50的第十四晶体管T14导通。当第十四晶体管T14导通时，通过第十四晶体管T14高电平的时钟信号CLK被快速地提供到输出导线。因此，级STi输出高电平的输出信号VOi。
另一方面，在时间间隔t2期间，响应于输入到级STi-1的第二使能信号VOi+1，级STi-1的第一节点Q1提供有驱动电压Vdd，第二使能信号VOi+1对应于从级STi输出的高电平的输出信号VOi。
之后，在时间间隔t3期间，第二使能信号VOi+1保持其低电平，第一时钟信号CLK1保持在低电平状态。因此，第二晶体管T2和第三晶体管T3截止。
另一方面，在时间间隔t3期间，第一使能信号VOi-1具有高电平。当来自级STi-1的高电平的第一使能信号VOi-1被提供到第三节点控制器40的第十三晶体管T13时，第三节点Q3充有第二电压Vd2，使得第三节点Q3的电平为高电平。因此，放电电路单元60的第九晶体管T9被第三节点Q3的第二电压Vd2导通，从而地电压Vss被提供到第一节点Q1。
因为地电压Vss通过放电电路单元60的第九晶体管T9被提供到第一节点Q1，所以第一节点Q1处于低电平状态。因为第一节点Q1保持其放电状态，所以输出单元50的第十四晶体管T14被提供到第一节点Q1的地电压Vss截止。另一方面，因为第六晶体管T6和第七晶体管T7被第一节点Q1的地电压Vss截止，所以第五晶体管T5被提供到第四晶体管T4的驱动电压Vdd导通，从而驱动电压Vdd通过第五晶体管T5被提供到第二节点Q2。因此，输出单元50将地电压Vss或者低电平的输出信号VOi通过第十五晶体管T15输出到输出导线。
之后，在时间间隔t4期间，当第一使能信号VOi-1处于低电平状态时，第十三晶体管T13截止。但是，第三节点Q3浮动并保持其高电平。
尽管以如下的方式操作传统的双向移位寄存器，即，当第三节点Q3的电压在时间间隔t1和t2期间保持低电平并在其他时间间隔期间保持高电平状态时，第九晶体管T9可将连续的高电平电压输入到其栅极，但是这种操作方式的缺点在于：由于施加到所述栅极的高电平电压所引起的偏压应力而导致第九晶体管T9老化，其中，所述高电平电压被提供到第三节点Q3。
发明内容
因此，本发明提出了一种移位寄存器，该移位寄存器基本上避免了由于现有技术的局限和缺点而引起的一个或多个问题。
本发明的目的是提供一种使施加到晶体管的偏压应力最小化的移位寄存器。
将在接下来的描述中部分阐述本发明另外的优点、目的和特征，当本领域的普通技术人员阅读下文时将会部分地显而易见或者可以经过本发明的实践而得知。通过在书面的说明书和权利要求书以及附图中指出的具体结构可实现并获得本发明的目的和其他优点。
为了实现这些目的和其他优点以及根据本发明的目的，如在此实施和广义描述的，公开了一种使施加到晶体管的偏压应力最小化的移位寄存器。一种包括有用于输出扫描脉冲的n个级的移位寄存器，所述扫描脉冲在移位寄存器的正向或反向上被顺序地延迟，其中，n是正整数，并且其中，每个级包括：扫描方向控制器，用于根据第一或第二使能信号将第一或第二电压提供到扫描方向控制节点，并控制正向或反向输出；第一节点控制器，用于根据所述扫描方向控制节点上的电压来控制第一节点；第二节点控制器，用于根据所述扫描方向控制节点上的电压和所述第一节点上的电压来控制第二节点；输出单元，根据所述第一节点和第二节点上的电压输出时钟信号作为扫描脉冲；第三节点控制器，用于根据所述第一和第二使能信号将所述第一电压和第二电压之一提供到第三节点；第一放电电路单元，用于根据所述第二节点和第三节点的电压释放所述第一节点上的电压；和第二放电电路单元，用于根据第三和第四使能信号之一释放所述第三节点上的电压。
应该理解，本发明的前述的一般性描述和下面的详细描述是示例性和说明性的，并且旨在提供对要求权利的本发明的进一步的解释。
附图说明
包括的附图提供对本发明的进一步理解，附图被并入并构成本申请的一部分，附图示出了本发明的实施例并且与说明书一起用来解释本发明的原理。
在附图中：
图1示出了包括多个级的传统的移位寄存器；
图2示出了传统的移位寄存器中多个级中的级STi的详细电路；
图3示出了正向操作图2中的电路时的波形；
图4示出了反向操作图2中的电路时的波形；
图5示出了根据本发明实施例的移位寄存器的示意性框图；
图6示出了在根据本发明实施例的移位寄存器中的多个级中的级i的详细电路；
图7示出了正向操作图6中的电路时的波形；以及
图8示出了反向操作图6中的电路时的波形。
具体实施方式
现在，将详细地描述本发明的优选实施例，其示例在附图中示出。如有可能，在所有附图中相同的标号表示相同或相似的部分。
图5示出了根据本发明实施例的移位寄存器的示意性框图。
参照图5，根据本发明的移位寄存器包括n个级(互相依赖地连接到第一和第二时钟脉冲CLK提供线的ST1-STn)、第一和第二电压Vd1和Vd2提供线、驱动电压Vdd线和地电压Vss线。这里，根据扫描方向，分别被提供给第一和第二电压提供线的第一电压Vd1和第二电压Vd2具有彼此相反的相位。第一和第二时钟信号CLK被分别提供给第一和第二时钟脉冲提供线，而它们的相位彼此相反。第一时钟脉冲被提供给奇数级，第二时钟脉冲被提供给偶数级。
当正向操作根据本发明的双向移位寄存器时，根据提供到第一级的第一起始脉冲Vst1、至少两个时钟脉冲CLK、高电平的第一电压Vd1、低电压的第二电压Vd2，级ST1至STn被顺序地操作以正向输出扫描脉冲。这里，如果由参考符号i表示各级，则级STi由从级STi-2、STi-1、STi+1和STi+2输出的信号激活。
另一方面，如果反向操作根据本发明的双向移位寄存器，则根据提供到级STn的第二起始脉冲Vst2、至少两个时钟脉冲CLK、低电平的第一电压Vd1和高电平的第二电压Vd2，级STn至ST1被顺序地操作以反向输出扫描脉冲。这里，如果由参考符号i表示各级，则级STi由从级STi-2、STi-1、STi+1和STi+2输出的信号激活。
图6示出了在根据本发明实施例的移位寄存器中的多个级中的级i的详细电路。
参照图6和图5，级STi包括：扫描方向控制器110，用于根据第一使能信号VOi-1和第二使能信号VOi+1将第一电压Vd1或第二电压Vd2提供到扫描方向控制节点QS以控制正向或反向扫描；第一节点控制器120，用于根据扫描方向控制节点QS的电压来控制第一节点Q1；第二节点控制器130，用于根据扫描方向控制节点QS的电压和第一节点Q1的电压来控制第二节点Q2；第三节点控制器140，用于根据第一使能信号VOi-1和第二使能信号VOi+1将第一电压Vd1或第二电压Vd2提供到第三节点Q3；输出单元150，用于根据第一节点Q1和第二节点Q2的电压来输出输入时钟信号CLK作为扫描脉冲；第一放电电路单元160，用于根据第二节点Q2和第三节点Q3的电压使第一节点Q1放电；和第二放电电路单元170，用于根据第三使能信号VOi+2或第四使能信号VOi-2使第三节点Q3放电。
这里，第一使能信号VOi-1是从外侧提供的起始信号或者是从级STi-1(i-1是正整数)输出的信号。第二使能信号VOi+1是从级STi+1输出的信号。第三使能信号VOi+2是从级STi+2输出的信号，而第四使能信号VOi-2是从级STi-2输出的信号。
第一电压Vd1和第二电压Vd2具有对应于扫描方向的彼此相反的相位。
扫描方向控制器110包括：第一晶体管T1，用于根据第一使能信号VOi-1将第一电压Vd1提供到扫描方向控制节点QS；和第二晶体管T2，用于根据第二使能信号VOi+1将第二电压Vd2提供到扫描方向控制节点QS。
第一晶体管T1以这样的方式构造，即，其栅极接收第一使能信号VOi-1，其源极电连接到第一电压Vd1输入线，其漏极电连接到扫描方向控制节点QS。这样的第一晶体管T1被高电平的第一使能信号VOi-1导通，以将第一电压输入线的第一电压Vd1提供到扫描方向控制节点QS。
第二晶体管T2以这样的方式构造，即，其栅极接收第二使能信号VOi+1，其源极电连接到第二电压Vd2被提供至其的第二电压Vd2输入线，其漏极电连接到扫描方向控制节点QS。这样的第二晶体管T2被高电平的第二使能信号VOi+1导通，以将第二电压输入线的第二电压Vd2提供到扫描方向控制节点QS。
第一节点控制器120由第三晶体管T3实现，第三晶体管T3根据扫描方向控制节点QS的电压将驱动电压Vdd提供到第一节点Q1。
第三晶体管T3以这样的方式构造，即，其栅极连接到扫描方向控制节点QS，其源极电连接到驱动电压Vdd被提供至其的驱动电压输入线，其漏极电连接到第一节点Q1。第三晶体管T3被扫描方向控制节点QS的电压导通，以将来自驱动电压输入线的驱动电压Vdd提供到第一节点Q1。
第二节点控制器130包括：第四晶体管T4，其形成连接到驱动电压输入线的二极管电路；第五晶体管T5，其根据通过第四晶体管T4的驱动电压Vdd，将驱动电压Vdd提供到第二节点Q2；第六晶体管T6，用于根据第一节点Q1的电压来控制第五晶体管T5；第七晶体管T7，用于根据第一节点Q1的电压将地电压提供到第二节点Q2；和第八晶体管T8，用于根据扫描方向控制节点QS的电压将地电压提供到第二节点Q2。
第四晶体管T4以这样的方式构造，即，第四晶体管T4的栅极和源极共同连接到驱动电压输入线并且其漏极电连接到第五晶体管T5的栅极。形成二极管电路的第四晶体管T4连接到驱动电压输入线以将驱动电压Vdd提供到第五晶体管T5的栅极。
第五晶体管T5以这样的方式构造，即，其栅极通过第四晶体管T4接收驱动电压Vdd，其源极电连接到驱动电压输入线，其漏极电连接到第二节点Q2。第五晶体管T5被驱动电压Vdd导通以将驱动电压Vdd提供到第二节点Q2。
第六晶体管T6以这样的方式构造，即，其栅极连接到第一节点Q1，其源极电连接到地电压Vss被提供至其的地电压输入线，其漏极电连接到第五晶体管T5的栅极。这样的第六晶体管T6被第一节点Q1的高电平的电压导通以将地电压输入线的地电压Vss提供到第五晶体管T5的栅极。
第七晶体管T7以这样的方式构造，即，其栅极连接到第一节点Q1，其源极电连接到地电压输入线，其漏极电连接到第二节点Q2。第七晶体管T7被第一节点Q1的电压导通以将地电压输入线的地电压Vss提供到第二节点Q2。
第八晶体管T8以这样的方式构造，即，其栅极电连接到扫描方向控制节点QS，其源极电连接到地电压输入线，其漏极电连接到第二节点Q2。第八晶体管T8被扫描方向控制节点QS的高电平的电压导通以将地电压输入线的地电压Vss提供到第二节点Q2。
第一放电电路单元160包括：第九晶体管T9，用于根据第三节点Q3的电压使第一节点Q1的电压放电；和第十晶体管T10，用于根据第二节点Q2的电压使第一节点Q1的电压放电。
第九晶体管T9以这样的方式构造，即，其栅极接收第三节点Q3的电压，其源极电连接到地电压Vss被提供至其的地电压输入线，其漏极电连接到第一节点Q1。第九晶体管T9被第三节点Q3的高电平的电压导通以将地电压输入线的地电压Vss提供到第一节点Q1。
第十晶体管T10以这样的方式构造，即，其栅极接收第二节点Q2的电压，其源极电连接到地电压Vss被提供至其的地电压输入线，其漏极电连接到第一节点Q1。第十晶体管T10被第二节点Q2的高电平的电压导通以将地电压输入线的地电压Vss提供到第一节点Q1。
另一方面，扫描方向控制器110还可包括第十一晶体管T11，第十一晶体管T11根据从输出单元150输出的扫描脉冲使扫描方向控制节点QS的电压放电。
第十一晶体管T11以这样的方式构造，即，其栅极接收从级STi输出的电压VOi，其源极电连接到地电压Vss被提供至其的地电压输入线，其漏极电连接到扫描方向控制节点QS。第十一晶体管T11被高电平的扫描脉冲导通以将地电压输入线的地电压Vss提供到扫描方向控制节点QS。
第三节点控制器140包括：第十二晶体管T12，用于根据第二使能信号VOi+1将第一电压Vd1提供到第三节点Q3；和第十三晶体管T13，用于根据第一使能信号VOi-1将第二电压Vd2提供到第三节点Q3。
第十二晶体管T12以这样的方式构造，即，其栅极接收第二使能信号VOi+1，其源极电连接到第一电压输入线，其漏极电连接到第三节点Q3。这样的第十二晶体管T12被高电平的第二使能信号VOi+1导通以将第一电压输入线的第一电压Vd1提供到第三节点Q3。
第十三晶体管T13以这样的方式构造，即，其栅极接收第一使能信号VOi-1，其源极电连接到第二电压输入线，其漏极电连接到第三节点Q3。第十三晶体管T13被高电平的第一使能信号VOi-1导通以将第二电压输入线的第二电压Vd2提供到第三节点Q3。
输出单元150包括：第十四晶体管T14，用于根据第一节点Q1的电压将第一时钟信号输入线的第一时钟信号CLK1输出到输出导线；和第十五晶体管T15，用于根据第二节点Q2的电压将地电压Vss输出到输出导线。
第十四晶体管T14以这样的方式构造，即，其栅极电连接到第一节点Q1，其源极电连接到第一时钟信号输入线，其漏极电连接到输出导线。第十四晶体管T14被第一节点Q1的高电平的电压导通以将第一时钟信号CLK1输出到输出导线。
第十五晶体管T15以这样的方式构造，即，其栅极电连接到第二节点Q2，其源极电连接到地电压输入线，其漏极电连接到输出导线。第十五晶体管T15被第二节点Q2的高电平的电压导通以将地电压Vss输出到输出导线。
第二放电电路单元170包括：第十六晶体管T16，用于根据第三使能信号VOi+2将地电压Vss提供到第三节点Q3；和第十七晶体管T17，用于根据第四使能信号VOi-2将地电压Vss提供到第三节点Q3。
第十六晶体管T16以这样的方式构造，即，其栅极接收第三使能信号VOi+2，其源极电连接到地电压输入线，其漏极电连接到第三节点Q3。第十六晶体管T16被高电平的第三使能信号VOi+2导通以将地电压Vss提供到第三节点Q3。
第十七晶体管T17以这样的方式构造，即，其栅极接收第四使能信号VOi-2，其源极电连接到地电压输入线，其漏极电连接到第三节点Q3。这样的第十七晶体管T17被高电平的第四使能信号VOi-2导通以将地电压Vss提供到第三节点Q3。
图7示出了正向操作图6中的电路的波形。
参照图7和图6，以下将详细描述根据本发明的一个实施例的移位寄存器中的级STi的正向操作。
首先，关于正向扫描，分别地，高电平的第一电压Vd1被提供到第一电压输入线，低电平的第二电压Vd2被提供到第二电压输入线。
在时间间隔t1期间，级STi从级STi-1接收到高电平的第一使能信号VOi-1，从级STi+1接收到低电平的第二使能信号VOi+1。另外，在时间间隔t1期间，低电平的第一时钟信号CLK1被提供到第一时钟信号输入线。
在时间间隔t1期间，扫描方向控制器110的第一晶体管T1被高电平的第一使能信号VOi-1导通，第二晶体管T2被低电平的第二使能信号VOi+1截止。因此，扫描方向控制器110通过第一晶体管T1将高电平的第一电压Vd1提供到扫描方向控制节点QS。
这里，施加到扫描方向控制节点QS的高电平的第一电压Vd1使第一节点控制器120的第三晶体管T3和第二节点控制器130的第八晶体管T8同时导通。
驱动电压Vdd经导通的第三晶体管T3被提供到第一节点Q1。第一节点Q1的驱动电压Vdd使第二节点控制器130中的第六晶体管T6和第七晶体管T7导通。另外，当驱动电压输入线的驱动电压Vdd经第四晶体管T4被提供到第五晶体管T5的栅极时，第五晶体管T5导通，从而驱动电压Vdd被提供到第二节点Q2。因此，地电压Vss通过第七晶体管T7和第八晶体管T8被提供到第二节点Q2，同时，驱动电压Vdd经第五晶体管T5也被提供到第二节点Q2。然而，由于将地电压Vss提供到第二节点Q2的晶体管的数量大于将驱动电压Vdd提供到第二节点Q2的晶体管的数量，所以第二节点Q2提供有地电压Vss。
另外，在时间间隔t1期间，以如下的方式操作第三节点控制器140，即，第十三晶体管T13被高电平的第一使能信号VOi-1导通以将低电平的第二电压Vd2提供到第三节点Q3，从而使第一放电电路单元160的第九晶体管T9截止。另一方面，第一放电电路单元160的第十晶体管T10被第二节点Q2的地电压Vss截止。
另外，输出单元150的第十四晶体管T14被第一节点Q1上的驱动电压Vdd导通，输出单元150的第十五晶体管T15通过第二节点Q2上的地电压Vss也保持其截止状态。因此，输出单元150将提供到时钟信号输入线的低电平的时钟信号CLK1通过第十四晶体管T14输出到输出导线。另一方面，从输出单元150输出的低电平的第一时钟信号CLK1被提供到下一级STi+1作为第一使能信号VOi-1。
在时间间隔t2期间，由于第一使能信号VOi-1具有低电平状态并且第一时钟信号CLK1具有高电平状态，所以第一晶体管T1和第三晶体管T3截止。但是，输出单元150的第十四晶体管T14导通。因为当第一晶体管T1和第三晶体管T3截止的时候第一节点Q1浮动，所以根据高电平的时钟信号CLK，输出单元150的第十四晶体管T14的栅极和源极之间的寄生电容器Cgs引导第一节点Q1。因此，引导的电压大于驱动电压Vdd，因此输出单元150的第十四晶体管T14导通。当第十四晶体管T14导通时，高电平的第一时钟信号CLK1通过第十四晶体管T14被快速地提供给输出导线。因此，级STi可输出高电平的输出信号VOi。
另一方面，级STi+1在时间间隔t2期间的操作与级STi在时间间隔t1期间的操作相似。即，响应于输入到级STi+1的第一使能信号VOi-1，级STi+1的第一节点Q1提供有驱动电压Vdd，第一使能信号VOi-1对应于高电平的输出信号VOi。这里，信号VOi是从级STi输出的。
之后，在时间间隔t3期间，第一使能信号VOi-1保持其低电平，并且第一时钟信号CLK1具有低电平状态。因此，第一晶体管T1和第三晶体管T3截止。
另一方面，在时间间隔t3期间，当高电平的第二使能信号VOi+1从级STi+1提供到第三节点控制器140的第十二晶体管T12的时候，第三节点Q3充有高电平的第一电压Vd1。因此，第一放电电路单元160的第九晶体管T9被第三节点Q3的第一电压Vd1导通，从而地电压Vss被提供到第一节点Q1。
因为地电压Vss通过第一放电电路单元160的第九晶体管T9被提供到第一节点Q1，所以第一节点Q1处于低电平状态。输出单元150的第十四晶体管T14被提供到第一节点Q1的地电压Vss截止。驱动电压Vdd通过第五晶体管T5被提供到第二节点Q2。这里，当第六晶体管T6和第七晶体管T7被第一节点Q1的地电压Vss截止时，第五晶体管T5被经第四晶体管T4的驱动电压Vdd导通。因此，输出单元150通过第十五晶体管T15将地电压Vss或低电平的输出信号VOi输出到输出导线。
其后，在时间间隔t4期间，来自级STi+2的具有高电平状态的第三使能信号VOi+2级被施加到第十六晶体管T16，从而第十六晶体管T16导通。因此，第三节点Q3释放其电压，以保持在地电压Vss状态。
这样，根据本发明的移位寄存器可以使由于第三节点Q3在时间间隔t4期间保持在地电压状态而导致的施加到第九晶体管T9的偏压应力最小化。
图8示出了当反向操作图6中的电路时的波形。
参照图8和图6，以下将详细描述根据本发明一个实施例的移位寄存器中的级STi的反向操作。
首先，关于反向扫描，低电平的第一电压Vd1被提供到第一电压输入线，高电平的第二电压Vd2被提供到第二电压输入线。
在时间间隔t1期间，级STi从级STi-1接收到低电平的第一使能信号VOi-1，从级STi+1接收到高电平的第二使能信号VOi+1。另外，在时间间隔t1期间，低电平的第一时钟信号CLK1被提供到第一时钟信号输入线。
在时间间隔t1期间，扫描方向控制器110的第二晶体管T2被高电平的第二使能信号VOi+1(即，级STi+1的输出信号)导通，并且扫描方向控制器110的第一晶体管T1被从级STi-1输出的低电平的第一使能信号VOi-1截止。因此，扫描方向控制器110通过第二晶体管T2将提供到第二电压输入线的高电平的第二电压Vd2提供到扫描方向控制节点QS。
另外，施加到扫描方向控制节点QS的高电平的第二电压Vd2使第一节点控制器120的第三晶体管T3和第二节点控制器130的第八晶体管T8同时导通。这时，经导通的第八晶体管T8，第二节点Q2提供有地电压Vss。
驱动电压Vdd经导通的第三晶体管T3被提供到第一节点Q1。第二节点控制器130中的第六晶体管T6和第七晶体管T7被第一节点Q1的驱动电压Vdd导通。
另外，当驱动电压输入线的驱动电压Vdd经第四晶体管T4被提供到第五晶体管T5的栅极时，第五晶体管T5导通，从而驱动电压Vdd被提供到第二节点Q2。因此，地电压Vss通过第七晶体管T7和第八晶体管T8被提供到第二节点Q2，同时，驱动电压Vdd经第五晶体管T5也被提供到第二节点Q2。然而，因为将地电压Vss提供到第二节点Q2的晶体管的数量大于将驱动电压Vdd提供到第二节点Q2的晶体管的数量，所以第二节点Q2提供有地电压Vss。
另外，在时间间隔t1期间，以这样的方式操作第三节点控制器140，即，第十二晶体管T12被高电平的第二使能信号VOi+1导通以将低电平的第一电压Vd1提供到第三节点Q3，从而使第一放电电路单元160的第九晶体管T9截止。另一方面，第一放电电路单元160的第十晶体管T10被第二节点Q2的地电压Vss截止。
另外，输出单元150的第十四晶体管T14被第一节点Q1上的驱动电压Vdd导通，输出单元150的第十五晶体管T15在第二节点Q2上的地电压Vss的作用下还保持其截止状态。因此，输出单元150将被提供到第一时钟信号输入线的低电平的第一时钟信号CLK1通过第十四晶体管T14输出到输出导线。另一方面，从输出单元150输出的低电平的第一时钟信号CLK1被提供到前一级作为第二使能信号VOi+1。
在时间间隔t2期间，当第二使能信号VOi+1处于低电平状态并且第一时钟信号CLK1处于高电平状态时，第二晶体管T2和第三晶体管T3截止。然而输出单元150的第十四晶体管T14导通，因为当第二晶体管T2和第三晶体管T3截止时第一节点Q1浮动，所以根据高电平的第一时钟信号CLK1，输出单元150的第十四晶体管T14的栅极和源极之间的寄生电容器Cgs引导第一节点Q1。因此，引导的电压大于驱动电压Vdd，因此输出单元150的第十四晶体管T14被导通。当第十四晶体管T14导通时，高电平的第一时钟信号CLK1通过第十四晶体管T14被快速地提供到输出导线。因此，级STi可输出高电平的输出信号VOi。在这种情况下，第二节点Q2处于低电平状态。
另一方面，在时间间隔t2期间，响应于与高电平的输出信号VOi相对应的级STi-1的第一使能信号VOi-1，级STi-1的第一节点Q1提供有驱动电压Vdd。这里，信号VOi是从级STi输出的。在时间间隔t2期间内级STi-1的操作与在时间间隔t1期间内级STi的操作相似。之后，在时间间隔t3期间，第二使能信号VOi+1保持其低电平，第一时钟信号CLK1处于低电平状态。因此，第二晶体管T2和第三晶体管T3截止。
另一方面，在时间间隔t3期间，当第一使能信号VOi-1从级STi-1被提供到第三节点控制器140的第十三晶体管T13时，经第十三晶体管T13，第三节点Q3充有高电平的第二电压Vd2。因此，第一放电电路单元160的第九晶体管T9被第三节点Q3的第二电压Vd2导通，使得地电压Vss可被提供到第一节点Q1。
因此，由于第一节点Q1保持其通过第一放电电路单元160实现的放电状态，所以输出单元150的第十四晶体管T14保持其截止状态，并且第六晶体管T6和第七晶体管T7被第一节点Q1的地电压Vss截止。另一方面，输出单元150的第十五晶体管T15被第二节点Q2的驱动电压Vdd导通，在第二节点Q2中，驱动电压是从第五晶体管T5输出的。因此，级STi通过第十五晶体管T15将地电压Vss或低电平的输出信号VOi输出到输出导线。
其后，在时间间隔t4期间，当第一使能信号VOi-1保持其低电平状态并且第一时钟信号CLK1具有高电平状态时，第十三晶体管T13截止。另外，因为第一节点Q1保持其放电状态，所以输出单元150的第十四晶体管T14截止，使得可输出低电平的输出信号VOi。
另一方面，在时间间隔t4期间，当来自级STi-2的高电平的第四使能信号VOi-2被施加到第二放电电路单元170的第十七晶体管T17时，第十七晶体管T17导通，从而将地电压Vss施加到第三节点Q3。因此，在时间间隔t3期间充有的电压被释放。
这样，根据本发明的移位寄存器可使施加到第九晶体管T9的偏压应力最小化。更具体地，在时间间隔t3期间，来自级STi-1的输出信号VOi-1被施加到第十三晶体管T13，从而第二电压Vd2被充到第三节点Q3，同时，第一节点Q1通过导通的第九晶体管T9可释放其电压。并且，在时间间隔t4期间，来自级STi-2的高电平的输出信号VOi-2被提供到第十七晶体管T17，使得第三节点Q3可释放其电压。
尽管高电平的第一电压Vd1和第二电压Vd2被施加到第三节点Q3，使得第九晶体管T9由于现有技术的在时间间隔t4期间的偏压应力而老化，但在本发明中由于第三节点Q3可释放其电压，所以可使施加到第九晶体管T9的偏压应力最小化。如上所述，根据本发明的移位寄存器可使当正向操作和反向操作该移位寄存器时施加到用于释放第一节点的电压的晶体管的偏压应力最小化。因此，由于由偏压应力导致的晶体管的老化被最小化，所以根据本发明的移位寄存器可提高其操作可靠性。
在上述实施例中，提供到第十六晶体管T16和第十七晶体管T17的控制信号是来自级STi+2和级STi-2的输出信号。另选地，可通过另外的电路来提供该控制信号而不是从级STi+2和STi-2提供该控制信号，所述另外的电路在时间间隔t4期间将高电压的控制信号输出到第十六晶体管T16和第十七晶体管T17。
对于本领域的技术人员显而易见的是，在没有脱离本发明的精神或范围的情况下，可以对本发明作出各种修改和变型。因此，本发明旨在覆盖落入所附权利要求及其等同物范围内的本发明的修改和变型。
本申请要求于2005年12月2日提交的第10-2005-116838号韩国专利申请的优先权，该申请通过引用包含于此，就像在此完全阐述一样。

Claims (12)

1、一种包括有用于输出扫描脉冲的n个级的移位寄存器，所述扫描脉冲在移位寄存器的正向或反向上被顺序地延迟，其中，n是正整数，并且其中每个级包括：
扫描方向控制器，用于根据第一或第二使能信号将第一或第二电压提供到扫描方向控制节点，并控制正向或反向输出；
第一节点控制器，用于根据所述扫描方向控制节点上的电压来控制第一节点；
第二节点控制器，用于根据所述扫描方向控制节点上的电压和所述第一节点上的电压来控制第二节点；
输出单元，根据所述第一节点和第二节点上的电压来输出时钟信号作为扫描脉冲；
第三节点控制器，用于根据所述第一和第二使能信号将所述第一电压和第二电压之一提供到第三节点；
第一放电电路单元，用于根据所述第二节点和第三节点的电压释放所述第一节点上的电压；和
第二放电电路单元，用于根据第三和第四使能信号之一释放所述第三节点上的电压。
2、根据权利要求1所述的移位寄存器，其中：
所述第一使能信号是从所述移位寄存器的外部提供的起始信号或来自级i-1的输出信号；
所述第二使能信号是来自级i+1的输出信号；
所述第三使能信号是来自级i+2的输出信号；以及
所述第四使能信号是来自级i-2的输出信号，其中，i-2是正整数。
3、根据权利要求1所述的移位寄存器，其中：
所述第一使能信号是从所述移位寄存器的外部提供的起始信号或来自级i-1的输出信号；
所述第二使能信号是来自级i+1的输出信号；
所述第三使能信号或第四使能信号是从一电路输出的信号，所述电路输出的信号在级i-2或级i+2输出高电平信号的时间间隔期间处于高电平。
4、根据权利要求1所述的移位寄存器，其中，根据扫描方向，所述第一电压和第二电压具有相反的值。
5、根据权利要求2所述的移位寄存器，其中，所述扫描方向控制器包括：
第一晶体管，用于根据所述第一使能信号将所述第一电压提供到所述扫描方向控制节点；和
第二晶体管，用于根据所述第二使能信号将所述第二电压提供到所述扫描方向控制节点。
6、根据权利要求5所述的移位寄存器，其中，所述扫描方向控制器还包括：第十一晶体管，用于根据来自所述输出单元的扫描脉冲释放所述扫描方向控制节点上的电压。
7、根据权利要求1所述的移位寄存器，其中，所述第一节点控制器包括：第三晶体管，用于根据所述扫描方向控制节点上的电压将驱动电压提供到所述第一节点。
8、根据权利要求1所述的移位寄存器，其中，所述第二节点控制器包括：
第五晶体管，用于将驱动电压提供到所述第二节点；
第六晶体管，用于根据所述第一节点上的电压将地电压提供到所述第五晶体管；
第七晶体管，用于根据所述第一节点上的电压将所述地电压提供到所述第二节点；和
第八晶体管，用于根据所述扫描方向控制节点上的电压将所述地电压提供到所述第二节点。
9、根据权利要求1所述的移位寄存器，其中，所述第一放电电路单元包括：
第九晶体管，用于根据所述第三节点上的电压释放所述第一节点上的电压；和
第十晶体管，用于根据所述第二节点上的电压释放所述第一节点上的电压。
10、根据权利要求1所述的移位寄存器，其中，所述第三节点控制器包括：
第十二晶体管，用于根据所述第二使能信号将所述第一电压提供到所述第三节点；和
第十三晶体管，用于根据所述第一使能信号将所述第二电压提供到所述第三节点。
11、根据权利要求1所述的移位寄存器，其中，所述输出单元包括：
第十四晶体管，用于根据所述第一节点上的电压输出所述时钟信号；和
第十五晶体管，用于根据所述第二节点上的电压输出所述地电压。
12、根据权利要求1所述的移位寄存器，其中，所述第二放电电路单元包括：
第十六晶体管，用于根据所述第三使能信号释放所述第三节点上的电压；和
第十七晶体管，用于根据所述第四使能信号释放所述第三节点上的电压。
CNB2006100942681A 2005-12-02 2006-06-28 移位寄存器 Expired - Fee Related CN100541592C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050116838A KR101192777B1 (ko) 2005-12-02 2005-12-02 쉬프트 레지스터
KR1020050116838 2005-12-02

Publications (2)

Publication Number Publication Date
CN1975849A true CN1975849A (zh) 2007-06-06
CN100541592C CN100541592C (zh) 2009-09-16

Family

ID=38118735

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100942681A Expired - Fee Related CN100541592C (zh) 2005-12-02 2006-06-28 移位寄存器

Country Status (3)

Country Link
US (1) US7397885B2 (zh)
KR (1) KR101192777B1 (zh)
CN (1) CN100541592C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693692A (zh) * 2011-03-25 2012-09-26 京东方科技集团股份有限公司 移位寄存器单元及液晶显示器栅极驱动装置
CN102750987A (zh) * 2011-04-21 2012-10-24 乐金显示有限公司 移位寄存器
CN102945651A (zh) * 2012-10-31 2013-02-27 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路和显示装置
CN106531047A (zh) * 2016-11-28 2017-03-22 京东方科技集团股份有限公司 信号反转模块、移位寄存单元、移位寄存器和显示装置
CN107980160A (zh) * 2016-12-15 2018-05-01 深圳市柔宇科技有限公司 Goa电路、阵列基板及显示装置
WO2024020998A1 (zh) * 2022-07-29 2024-02-01 京东方科技集团股份有限公司 驱动信号生成电路、方法、模组和显示装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0417132D0 (en) * 2004-07-31 2004-09-01 Koninkl Philips Electronics Nv A shift register circuit
TW200703224A (en) * 2005-03-22 2007-01-16 Koninkl Philips Electronics Nv A shift register circuit
JP4912121B2 (ja) * 2006-02-23 2012-04-11 三菱電機株式会社 シフトレジスタ回路
TWI338275B (en) * 2006-08-24 2011-03-01 Au Optronics Corp Shift register with lower coupling effect and the related lcd
KR101296645B1 (ko) * 2007-03-12 2013-08-14 엘지디스플레이 주식회사 쉬프트 레지스터
KR101448910B1 (ko) * 2008-01-25 2014-10-14 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
KR101286539B1 (ko) * 2008-04-15 2013-07-17 엘지디스플레이 주식회사 쉬프트 레지스터
US20100067646A1 (en) * 2008-09-17 2010-03-18 Au Optronics Corporation Shift register with embedded bidirectional scanning function
US8023611B2 (en) * 2008-09-17 2011-09-20 Au Optronics Corporation Shift register with embedded bidirectional scanning function
TWI390499B (zh) * 2008-12-01 2013-03-21 Au Optronics Corp 移位暫存裝置
TWI394134B (zh) * 2008-12-12 2013-04-21 Au Optronics Corp 預下拉前級突波之移位暫存器
US7817771B2 (en) * 2008-12-15 2010-10-19 Au Optronics Corporation Shift register
TWI416530B (zh) * 2009-03-25 2013-11-21 Wintek Corp 移位暫存器
KR101641171B1 (ko) 2010-02-17 2016-07-21 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
WO2011108345A1 (en) * 2010-03-02 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
KR101706292B1 (ko) 2010-03-02 2017-02-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
CN105245218B (zh) 2010-03-02 2019-01-22 株式会社半导体能源研究所 脉冲信号输出电路和移位寄存器
KR20230173747A (ko) 2010-05-21 2023-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
TWI433459B (zh) 2010-07-08 2014-04-01 Au Optronics Corp 雙向移位暫存器
CN101937718B (zh) * 2010-08-04 2013-02-13 友达光电股份有限公司 双向移位寄存器
KR101778701B1 (ko) * 2010-08-11 2017-09-15 삼성디스플레이 주식회사 구동 장치 및 이를 포함하는 표시 장치
TWI423217B (zh) 2011-01-20 2014-01-11 Innolux Corp 顯示驅動電路與應用其之顯示面板
KR101848472B1 (ko) * 2011-07-25 2018-04-13 삼성디스플레이 주식회사 표시 패널 및 표시 패널에 집적된 구동 장치
US8718224B2 (en) 2011-08-05 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
CN202677790U (zh) * 2012-04-13 2013-01-16 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
TWI695383B (zh) * 2014-12-25 2020-06-01 日商半導體能源研究所股份有限公司 移位暫存器、半導體裝置及電子裝置
US9824658B2 (en) * 2015-09-22 2017-11-21 Shenzhen China Star Optoelectronics Technology Co., Ltd GOA circuit and liquid crystal display device
KR102593325B1 (ko) * 2018-12-07 2023-10-25 엘지디스플레이 주식회사 발광신호 발생회로부 및 이를 포함하는 발광표시장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859630A (en) * 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
KR100917009B1 (ko) * 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
KR101012972B1 (ko) * 2003-12-30 2011-02-10 엘지디스플레이 주식회사 액티브 매트릭스 표시장치
JP4912023B2 (ja) * 2006-04-25 2012-04-04 三菱電機株式会社 シフトレジスタ回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693692A (zh) * 2011-03-25 2012-09-26 京东方科技集团股份有限公司 移位寄存器单元及液晶显示器栅极驱动装置
CN102750987A (zh) * 2011-04-21 2012-10-24 乐金显示有限公司 移位寄存器
CN102750987B (zh) * 2011-04-21 2015-02-18 乐金显示有限公司 移位寄存器
CN102945651A (zh) * 2012-10-31 2013-02-27 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路和显示装置
CN102945651B (zh) * 2012-10-31 2015-02-25 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路和显示装置
CN106531047A (zh) * 2016-11-28 2017-03-22 京东方科技集团股份有限公司 信号反转模块、移位寄存单元、移位寄存器和显示装置
CN107980160A (zh) * 2016-12-15 2018-05-01 深圳市柔宇科技有限公司 Goa电路、阵列基板及显示装置
WO2024020998A1 (zh) * 2022-07-29 2024-02-01 京东方科技集团股份有限公司 驱动信号生成电路、方法、模组和显示装置

Also Published As

Publication number Publication date
CN100541592C (zh) 2009-09-16
KR20070057410A (ko) 2007-06-07
KR101192777B1 (ko) 2012-10-18
US7397885B2 (en) 2008-07-08
US20070127620A1 (en) 2007-06-07

Similar Documents

Publication Publication Date Title
CN1975849A (zh) 移位寄存器
CN1197041C (zh) 显示板的有源驱动电路
CN1220967C (zh) 电致发光板的驱动设备和方法
CN1267880C (zh) 显示驱动电路，显示面板，显示装置和显示驱动方法
CN1725287A (zh) 移位寄存器、具有其的显示设备和驱动其的方法
CN1885378A (zh) 选通驱动器
CN1223979C (zh) 有机电发光显示器及其驱动方法和像素电路
CN1892771A (zh) 有机发光二极管显示器
CN1684132A (zh) 光发射显示器、其驱动方法以及光发射显示板
CN1885396A (zh) 有机发光二极管显示器
CN1870117A (zh) 移位寄存器和使用其的显示装置,以及其驱动方法
CN1797609A (zh) 移位寄存器及其驱动方法
CN1941207A (zh) 移位寄存器电路以及使用它的显示装置
CN1735293A (zh) 有机发光显示屏
CN1700287A (zh) 发光装置的驱动装置和方法，带驱动装置的显示板和装置
CN1223980C (zh) 驱动信号发生装置和图像显示装置
CN1822088A (zh) 移位寄存器和液晶驱动电路
CN101051440A (zh) 扫描驱动电路以及采用其的有机发光显示器
CN1904995A (zh) 扫描驱动器、具有其的显示装置及显示装置驱动方法
CN1601596A (zh) 扫描驱动器、具有该扫描驱动器的显示设备及其驱动方法
CN1428759A (zh) 具有内置电平转移器的移位寄存器
CN1901017A (zh) 有机发光显示装置和产生驱动该装置的扫描信号的方法
CN1655036A (zh) 驱动晶体管的方法、驱动元件以及显示板和显示设备
CN1716369A (zh) 发光显示器
CN1565013A (zh) 发光元件显示装置及其驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090916

CF01 Termination of patent right due to non-payment of annual fee