JP3346193B2 - 電力増幅器 - Google Patents
電力増幅器Info
- Publication number
- JP3346193B2 JP3346193B2 JP30610096A JP30610096A JP3346193B2 JP 3346193 B2 JP3346193 B2 JP 3346193B2 JP 30610096 A JP30610096 A JP 30610096A JP 30610096 A JP30610096 A JP 30610096A JP 3346193 B2 JP3346193 B2 JP 3346193B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- drain
- power amplifier
- region
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 claims description 36
- 238000010586 diagram Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 9
- 108091006146 Channels Proteins 0.000 description 8
- 230000009977 dual effect Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果トランジ
スタ（ＦＥＴ）とバイポーラトランジスタおよびそれら
を用いた電力増幅器に関するものである。
スタ（ＦＥＴ）とバイポーラトランジスタおよびそれら
を用いた電力増幅器に関するものである。
【０００２】
【従来の技術】従来、電力増幅器、特に高周波電力増幅
器における低出力動作時の消費電流低減のためには、デ
ュアルゲートＦＥＴを能動素子として用いたものがよく
知られている。図１０は、従来の高周波電力増幅器の構
成図である。図１０において、１は交流電力入力端子、
２は交流電力出力端子、３は入力整合回路、４は出力整
合回路、５は第１ゲート電圧供給回路、６は第２ゲート
電圧供給回路、７はドレイン電圧供給回路、８はデュア
ルゲートＦＥＴ、９および１０は可変負電源、１１は正
電源である。
器における低出力動作時の消費電流低減のためには、デ
ュアルゲートＦＥＴを能動素子として用いたものがよく
知られている。図１０は、従来の高周波電力増幅器の構
成図である。図１０において、１は交流電力入力端子、
２は交流電力出力端子、３は入力整合回路、４は出力整
合回路、５は第１ゲート電圧供給回路、６は第２ゲート
電圧供給回路、７はドレイン電圧供給回路、８はデュア
ルゲートＦＥＴ、９および１０は可変負電源、１１は正
電源である。
【０００３】
【発明が解決しようとする課題】上記従来の構成を有す
る高周波電力増幅器は、デュアルゲートＦＥＴ８の第２
ゲート電圧を制御することにより、低出力動作時の消費
電流を低減できるという利点があった。
る高周波電力増幅器は、デュアルゲートＦＥＴ８の第２
ゲート電圧を制御することにより、低出力動作時の消費
電流を低減できるという利点があった。
【０００４】しかしながら、上記従来の構成を有する高
周波電力増幅器においては、第２ゲート電圧により、デ
ュアルゲートＦＥＴ８の入出力インピーダンスが大きく
変化するため、入力整合回路３と出力整合回路４の電気
的不整合が発生するという問題があった。
周波電力増幅器においては、第２ゲート電圧により、デ
ュアルゲートＦＥＴ８の入出力インピーダンスが大きく
変化するため、入力整合回路３と出力整合回路４の電気
的不整合が発生するという問題があった。
【０００５】本発明の目的は、入出力の整合を保持しな
がら、低出力動作時の消費電流を低減できるトランジス
タとそれを用いた高周波電力増幅器を提供することにあ
る。
がら、低出力動作時の消費電流を低減できるトランジス
タとそれを用いた高周波電力増幅器を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のトランジスタは、信号が入力される制御
部と信号が出力される電気的に絶縁された２つの駆動部
を有する構造にし、本発明の電力増幅器は本発明のトラ
ンジスタを用い、入力端子とトランジスタの制御部との
間に第１の整合回路を、トランジスタの第１と第２の駆
動部と出力端子の間に第２の整合回路を備え、トランジ
スタの制御部、第１の駆動部および第２の駆動部のそれ
ぞれに第１、第２および第３の直流電圧源回路を備え、
第１の駆動部に接続された第２の直流電圧源回路のオン
・オフを決定する制御回路を備えたものである。
めに、本発明のトランジスタは、信号が入力される制御
部と信号が出力される電気的に絶縁された２つの駆動部
を有する構造にし、本発明の電力増幅器は本発明のトラ
ンジスタを用い、入力端子とトランジスタの制御部との
間に第１の整合回路を、トランジスタの第１と第２の駆
動部と出力端子の間に第２の整合回路を備え、トランジ
スタの制御部、第１の駆動部および第２の駆動部のそれ
ぞれに第１、第２および第３の直流電圧源回路を備え、
第１の駆動部に接続された第２の直流電圧源回路のオン
・オフを決定する制御回路を備えたものである。
【０００７】この構成によって、電力増幅器の低出力電
力動作時において、電気的に絶縁された２つの駆動部の
内、１つの駆動部のみを動作させ、もう１つの駆動部を
負帰還回路として使用できるため、高出力電力動作時に
おいても、低出力電力動作時においても入出力の整合を
保持できる。
力動作時において、電気的に絶縁された２つの駆動部の
内、１つの駆動部のみを動作させ、もう１つの駆動部を
負帰還回路として使用できるため、高出力電力動作時に
おいても、低出力電力動作時においても入出力の整合を
保持できる。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【０００９】（実施の形態１）図１に、本発明における
第１の実施の形態の電界効果トランジスタの構造を示
す。
第１の実施の形態の電界効果トランジスタの構造を示
す。
【００１０】この構造は、ソース領域１２とそれに接続
されたソース電極１３と、ソース領域１２に隣接したゲ
ート領域１４とそのゲート電極１５と、ゲート領域１４
に対してソース領域１２とは反対側にゲート領域１４に
隣接して形成され、間に分離絶縁膜５６を設けた第１の
ドレイン領域１６と第２のドレイン領域１７と、第１の
ドレイン領域１６に接続された第１のドレイン電極１８
と、第２のドレイン領域１７に接続された第２のドレイ
ン電極１９とで形成されたものである。
されたソース電極１３と、ソース領域１２に隣接したゲ
ート領域１４とそのゲート電極１５と、ゲート領域１４
に対してソース領域１２とは反対側にゲート領域１４に
隣接して形成され、間に分離絶縁膜５６を設けた第１の
ドレイン領域１６と第２のドレイン領域１７と、第１の
ドレイン領域１６に接続された第１のドレイン電極１８
と、第２のドレイン領域１７に接続された第２のドレイ
ン電極１９とで形成されたものである。
【００１１】この構造により、１つのソース領域と１つ
のゲート領域ながら電気的に分離された２つのドレイン
領域を形成することができる。これにより１つのトラン
ジスタ構造ながら２つの駆動部を作ることができる。
のゲート領域ながら電気的に分離された２つのドレイン
領域を形成することができる。これにより１つのトラン
ジスタ構造ながら２つの駆動部を作ることができる。
【００１２】なお、図１では、ドレイン領域を２つ形成
した場合について示したが、間に絶縁分離膜を形成する
ことにより２つ以上のドレイン領域を形成することもで
きる。
した場合について示したが、間に絶縁分離膜を形成する
ことにより２つ以上のドレイン領域を形成することもで
きる。
【００１３】また、より高周波用の電界効果トランジス
タにするためにゲートをくし形の構造にすることもでき
る。
タにするためにゲートをくし形の構造にすることもでき
る。
【００１４】（実施の形態２）図２に、本発明における
第２の実施の形態のバイポーラトランジスタの構造を示
す。
第２の実施の形態のバイポーラトランジスタの構造を示
す。
【００１５】この構造は、ｐ形基板２０とｐ+形分離領
域２１により形成された分離された島領域の中にイオン
注入等による選択酸化の分離絶縁膜２２で分離された第
１のコレクタ領域２３と第２のコレクタ領域２４が形成
され、第１と第２のコレクタ領域に跨ってベース領域２
５が形成され、ベース領域２５中にエミッタ領域２６が
形成され、エミッタ領域２６上にエミッタ電極２７が、
ベース領域２５上にベース電極２８が、第１のコレクタ
領域２３上に第１のコレクタ電極２９が、第２のコレク
タ領域２４上に第２のコレクタ電極３０が形成されたも
のである。
域２１により形成された分離された島領域の中にイオン
注入等による選択酸化の分離絶縁膜２２で分離された第
１のコレクタ領域２３と第２のコレクタ領域２４が形成
され、第１と第２のコレクタ領域に跨ってベース領域２
５が形成され、ベース領域２５中にエミッタ領域２６が
形成され、エミッタ領域２６上にエミッタ電極２７が、
ベース領域２５上にベース電極２８が、第１のコレクタ
領域２３上に第１のコレクタ電極２９が、第２のコレク
タ領域２４上に第２のコレクタ電極３０が形成されたも
のである。
【００１６】なお、分離絶縁膜２２はコレクタ領域を分
離させるとともに、ベース領域２５とＰ形基板２０とを
分離させるためのものである。
離させるとともに、ベース領域２５とＰ形基板２０とを
分離させるためのものである。
【００１７】この構造により、１つのエミッタ領域と１
つのベース領域ながら電気的に分離された２つのコレク
タ領域を形成することができる。これにより１つのトラ
ンジスタ構造ながら２つの駆動部を作ることができる。
つのベース領域ながら電気的に分離された２つのコレク
タ領域を形成することができる。これにより１つのトラ
ンジスタ構造ながら２つの駆動部を作ることができる。
【００１８】なお、図２では、コレクタ領域を２つ形成
した場合について示したが、間に分離絶縁膜を形成する
ことにより２つ以上のコレクタ領域を形成することもで
きる。
した場合について示したが、間に分離絶縁膜を形成する
ことにより２つ以上のコレクタ領域を形成することもで
きる。
【００１９】また、より高周波用のバイポーラトランジ
スタにするためにエミッタをくし形の構造にすることも
できる。
スタにするためにエミッタをくし形の構造にすることも
できる。
【００２０】（実施の形態３）図３に、本発明における
第３の実施の形態の電界効果トランジスタの構造を示
す。
第３の実施の形態の電界効果トランジスタの構造を示
す。
【００２１】この構造は、ソース領域１２とそれに接続
されたソース電極１３と、ソース領域１２に隣接した第
１のゲート領域１４１およびその第１のゲート電極１５
１と、第１のゲート領域１４１に平行して形成され、か
つゲート幅の短い第２のゲート領域１４２およびその第
２のゲート電極１５２と、ソース領域１２とは反対側に
第２のゲート領域１４２に隣接して形成された第１のド
レイン領域１６と、ソース領域１２とは反対側に第１の
ゲート領域１４１に隣接して形成された第２のドレイン
領域１７と、第１のドレイン領域１６に接続された第１
のドレイン電極１８と第２のドレイン領域１７に接続さ
れた第２のドレイン電極１９とで形成されたものであ
る。なお、第１のドレイン領域１６と第２のドレイン領
域１７の間には選択酸化による分離絶縁膜５６が形成さ
れている。
されたソース電極１３と、ソース領域１２に隣接した第
１のゲート領域１４１およびその第１のゲート電極１５
１と、第１のゲート領域１４１に平行して形成され、か
つゲート幅の短い第２のゲート領域１４２およびその第
２のゲート電極１５２と、ソース領域１２とは反対側に
第２のゲート領域１４２に隣接して形成された第１のド
レイン領域１６と、ソース領域１２とは反対側に第１の
ゲート領域１４１に隣接して形成された第２のドレイン
領域１７と、第１のドレイン領域１６に接続された第１
のドレイン電極１８と第２のドレイン領域１７に接続さ
れた第２のドレイン電極１９とで形成されたものであ
る。なお、第１のドレイン領域１６と第２のドレイン領
域１７の間には選択酸化による分離絶縁膜５６が形成さ
れている。
【００２２】この構造により、１つのソース領域ながら
電気的に分離された２つのドレイン領域を形成すること
ができるとともに、第１のドレイン領域１６に対応して
デュアルゲート構造を、第２のドレイン領域１７に対応
してシングルゲート構造を形成することができる。これ
により１つの電界効果トランジスタ構造からシングルゲ
ート構造とデュアルゲート構造の２つの駆動部を作るこ
とができる。
電気的に分離された２つのドレイン領域を形成すること
ができるとともに、第１のドレイン領域１６に対応して
デュアルゲート構造を、第２のドレイン領域１７に対応
してシングルゲート構造を形成することができる。これ
により１つの電界効果トランジスタ構造からシングルゲ
ート構造とデュアルゲート構造の２つの駆動部を作るこ
とができる。
【００２３】なお、図３では、ドレイン領域を２つ形成
した場合について示したが、間に分離絶縁膜を形成する
ことにより２つ以上のドレイン領域を形成することもで
きる。
した場合について示したが、間に分離絶縁膜を形成する
ことにより２つ以上のドレイン領域を形成することもで
きる。
【００２４】また、より高周波用の電界効果トランジス
タにするためにゲートをくし形の構造にすることもでき
る。
タにするためにゲートをくし形の構造にすることもでき
る。
【００２５】（実施の形態４）図４に、本発明の第１の
実施の形態で示した電界効果トランジスタを用いた本発
明の第４の実施の形態における高周波電力増幅器の構成
図を示す。
実施の形態で示した電界効果トランジスタを用いた本発
明の第４の実施の形態における高周波電力増幅器の構成
図を示す。
【００２６】この回路は、交流電力入力端子３１と本発
明の電界効果トランジスタ３２のゲート端子３４との間
に入力整合回路３３が接続され、第１のドレイン端子３
５および第２のドレイン端子３６と交流電力出力端子３
７との間に出力整合回路３８が接続され、ゲート端子３
４と接地点との間にゲート電圧供給回路３９と負電源４
０（電圧供給回路と電源を会わせて直流電圧源回路とす
る）が直列に接続され、第１のドレイン端子３５と接地
点との間に第１のドレイン電圧供給回路４１とスイッチ
４２および正電源４３が直列に接続され、第２のドレイ
ン端子３６と接地点との間に第２のドレイン電圧供給回
路４４と正電源４５が直列に接続され、ソース端子４６
が接地され、スイッチ４２を制御するマイクロプロセッ
サ４７を備えたものである。
明の電界効果トランジスタ３２のゲート端子３４との間
に入力整合回路３３が接続され、第１のドレイン端子３
５および第２のドレイン端子３６と交流電力出力端子３
７との間に出力整合回路３８が接続され、ゲート端子３
４と接地点との間にゲート電圧供給回路３９と負電源４
０（電圧供給回路と電源を会わせて直流電圧源回路とす
る）が直列に接続され、第１のドレイン端子３５と接地
点との間に第１のドレイン電圧供給回路４１とスイッチ
４２および正電源４３が直列に接続され、第２のドレイ
ン端子３６と接地点との間に第２のドレイン電圧供給回
路４４と正電源４５が直列に接続され、ソース端子４６
が接地され、スイッチ４２を制御するマイクロプロセッ
サ４７を備えたものである。
【００２７】なお、マイクロプロセッサ４７は、高周波
電力増幅器が出力すべき電力の大小に応じてスイッチ４
２を制御し、大電力のときスイッチ４２をオンし、小電
力のときスイッチ４２をオフするものである。
電力増幅器が出力すべき電力の大小に応じてスイッチ４
２を制御し、大電力のときスイッチ４２をオンし、小電
力のときスイッチ４２をオフするものである。
【００２８】まず、このように構成された高周波電力増
幅器を大出力動作させる場合について説明する。ゲート
端子３４にはVggなる電圧、第１のドレイン端子３５お
よび第２のドレイン端子３６にはスイッチ４２がオンさ
れて等しくVddなる電圧が印加される。なお、電圧Vgg、
電圧Vdd、入力整合回路３３および出力整合回路３８
は、高周波電力増幅器に求められる特性により決定され
る。
幅器を大出力動作させる場合について説明する。ゲート
端子３４にはVggなる電圧、第１のドレイン端子３５お
よび第２のドレイン端子３６にはスイッチ４２がオンさ
れて等しくVddなる電圧が印加される。なお、電圧Vgg、
電圧Vdd、入力整合回路３３および出力整合回路３８
は、高周波電力増幅器に求められる特性により決定され
る。
【００２９】図５は、第４の実施の形態における大出力
動作時の電界効果トランジスタの等価回路である。すな
わち、大出力動作時の高周波電力増幅器は、一般的な構
造を有する電界効果トランジスタを能動素子として用い
たものに等しい。
動作時の電界効果トランジスタの等価回路である。すな
わち、大出力動作時の高周波電力増幅器は、一般的な構
造を有する電界効果トランジスタを能動素子として用い
たものに等しい。
【００３０】次に、図４で示された高周波電力増幅器を
小出力動作させる場合について説明する。ゲート端子３
４にはVggなる電圧、第２のドレイン端子３６にはVddな
る電圧を印加し、スイッチ４２をオフして第１のドレイ
ン端子３５には電圧を印加しない。なお、電圧Vgg、電
圧Vdd、入力整合回路３３および出力整合回路３８は、
大出力動作時と同一である。
小出力動作させる場合について説明する。ゲート端子３
４にはVggなる電圧、第２のドレイン端子３６にはVddな
る電圧を印加し、スイッチ４２をオフして第１のドレイ
ン端子３５には電圧を印加しない。なお、電圧Vgg、電
圧Vdd、入力整合回路３３および出力整合回路３８は、
大出力動作時と同一である。
【００３１】図６に、本実施の形態における小出力動作
時の電界効果トランジスタの等価回路を示す。２つのド
レイン領域により電気的に絶縁された２つのチャンネル
の内、第１のドレイン端子３５に電圧を印加せず、第２
のドレイン端子３６に電圧を印加することにより、第２
のドレイン領域１７に対応するチャンネルのみを動作さ
せ、第１のドレイン領域１６に対応するもう１つのチャ
ンネルを動作させていないため、動作電流が大幅に減少
するとともに、動作していないチャンネルが動作してい
るチャンネルに対して負帰還回路として作用する。すな
わち、小出力動作時の高周波電力増幅器は、図６に示し
たように一般的な負帰還回路を有する電界効果トランジ
スタを能動素子として用いたものに等しい。
時の電界効果トランジスタの等価回路を示す。２つのド
レイン領域により電気的に絶縁された２つのチャンネル
の内、第１のドレイン端子３５に電圧を印加せず、第２
のドレイン端子３６に電圧を印加することにより、第２
のドレイン領域１７に対応するチャンネルのみを動作さ
せ、第１のドレイン領域１６に対応するもう１つのチャ
ンネルを動作させていないため、動作電流が大幅に減少
するとともに、動作していないチャンネルが動作してい
るチャンネルに対して負帰還回路として作用する。すな
わち、小出力動作時の高周波電力増幅器は、図６に示し
たように一般的な負帰還回路を有する電界効果トランジ
スタを能動素子として用いたものに等しい。
【００３２】一般に電界効果トランジスタは動作してい
るチャンネルの総ゲート幅が小さいほど、入出力インピ
ーダンスは大きくなる。しかしながら、電界効果トラン
ジスタに負帰還を掛けることによりインピーダンスを低
減できる。したがって、本願発明の電界効果トランジス
タでは低出力動作時の場合、１つのチャンネルしか動作
しないためゲート幅が小さくなるものの、負帰還を掛け
ることができるため、この電界効果トランジスタの低出
力動作時のインピーダンスは、大出力動作時に比べて、
あまり変化しない。
るチャンネルの総ゲート幅が小さいほど、入出力インピ
ーダンスは大きくなる。しかしながら、電界効果トラン
ジスタに負帰還を掛けることによりインピーダンスを低
減できる。したがって、本願発明の電界効果トランジス
タでは低出力動作時の場合、１つのチャンネルしか動作
しないためゲート幅が小さくなるものの、負帰還を掛け
ることができるため、この電界効果トランジスタの低出
力動作時のインピーダンスは、大出力動作時に比べて、
あまり変化しない。
【００３３】例えば、最大出力電力の十分の一以下の出
力で動作する場合を小出力動作と定義し、第１のドレイ
ン領域１６および第２のドレイン領域１７が担う総ゲー
ト幅の比を９対１とする。このとき、上記に述べた使用
方法により、小出力動作時の消費電流は、全てのチャン
ネルを動作させた場合の十分の一となる。
力で動作する場合を小出力動作と定義し、第１のドレイ
ン領域１６および第２のドレイン領域１７が担う総ゲー
ト幅の比を９対１とする。このとき、上記に述べた使用
方法により、小出力動作時の消費電流は、全てのチャン
ネルを動作させた場合の十分の一となる。
【００３４】以上のとおり、本実施の形態の高周波電力
増幅器においては、小出力動作時に負帰還が掛かるた
め、小出力動作時にも大出力動作時にも入出力整合条件
をあまり変えずに、小出力動作時の消費電流を大幅に低
減することができ、その効果は非常に大きい。
増幅器においては、小出力動作時に負帰還が掛かるた
め、小出力動作時にも大出力動作時にも入出力整合条件
をあまり変えずに、小出力動作時の消費電流を大幅に低
減することができ、その効果は非常に大きい。
【００３５】なお、電気的に分離された２つのドレイン
領域を有する電界効果トランジスタ３２に代えて、第２
の実施の形態で示した電気的に分離された２つのコレク
タ領域を有するバイポーラトランジスタを用いて同じよ
うに高周波電力増幅器を作ることもできる。このときゲ
ート端子をベース端子に、ソース端子をエミッタ端子
に、第１のドレイン端子を第１のコレクタ端子に、第２
のドレイン端子を第２のコレクタ端子に置き換えるもの
とする。
領域を有する電界効果トランジスタ３２に代えて、第２
の実施の形態で示した電気的に分離された２つのコレク
タ領域を有するバイポーラトランジスタを用いて同じよ
うに高周波電力増幅器を作ることもできる。このときゲ
ート端子をベース端子に、ソース端子をエミッタ端子
に、第１のドレイン端子を第１のコレクタ端子に、第２
のドレイン端子を第２のコレクタ端子に置き換えるもの
とする。
【００３６】また、本実施の形態の高周波電力増幅器で
は１段の高周波電力増幅器しか形成していないが、この
高周波電力増幅器を２個以上直列に接続して、多段の高
周波電力増幅器を構成すれば、より大きな電力利得を有
する高周波電力増幅器が実現できる。
は１段の高周波電力増幅器しか形成していないが、この
高周波電力増幅器を２個以上直列に接続して、多段の高
周波電力増幅器を構成すれば、より大きな電力利得を有
する高周波電力増幅器が実現できる。
【００３７】（実施の形態５）図７に、本発明の第３の
実施の形態で示した電界効果トランジスタを用いた本発
明の第５の実施形態における高周波電力増幅器の構成図
を示す。
実施の形態で示した電界効果トランジスタを用いた本発
明の第５の実施形態における高周波電力増幅器の構成図
を示す。
【００３８】この回路構成は、交流電力入力端子３１と
本発明の電界効果トランジスタ４８の第１のゲート端子
４９との間に入力整合回路３３が接続され、第１のドレ
イン端子３５および第２のドレイン端子３６と交流電力
出力端子３７との間に出力整合回路３８が接続され、第
１のゲート端子４９と接地点との間に第１のゲート電圧
供給回路５０と可変負電源５１が直列に接続され、第２
のゲート端子５２と接地点との間に第２のゲート電圧供
給回路５３と可変負電源５４が直列に接続され、第１の
ドレイン端子３５と接地点との間に第１のドレイン電圧
供給回路４１とスイッチ４２および正電源４３が直列に
接続され、第２のドレイン端子３６と接地点との間に第
２のドレイン電圧供給回路４４と正電源４５が直列に接
続され、スイッチ４２を制御するマイクロプロセッサ５
５を備えたものである。
本発明の電界効果トランジスタ４８の第１のゲート端子
４９との間に入力整合回路３３が接続され、第１のドレ
イン端子３５および第２のドレイン端子３６と交流電力
出力端子３７との間に出力整合回路３８が接続され、第
１のゲート端子４９と接地点との間に第１のゲート電圧
供給回路５０と可変負電源５１が直列に接続され、第２
のゲート端子５２と接地点との間に第２のゲート電圧供
給回路５３と可変負電源５４が直列に接続され、第１の
ドレイン端子３５と接地点との間に第１のドレイン電圧
供給回路４１とスイッチ４２および正電源４３が直列に
接続され、第２のドレイン端子３６と接地点との間に第
２のドレイン電圧供給回路４４と正電源４５が直列に接
続され、スイッチ４２を制御するマイクロプロセッサ５
５を備えたものである。
【００３９】なお、マイクロプロセッサ５５は、高周波
電力増幅器が出力すべき電力の大小に応じてスイッチ４
２を制御し、大電力のときスイッチ４２をオンし、小電
力のときスイッチ４２をオフするとともに、第１のゲー
ト端子４９および第２のゲート端子５２に印加する電圧
を制御するものである。
電力増幅器が出力すべき電力の大小に応じてスイッチ４
２を制御し、大電力のときスイッチ４２をオンし、小電
力のときスイッチ４２をオフするとともに、第１のゲー
ト端子４９および第２のゲート端子５２に印加する電圧
を制御するものである。
【００４０】まず、このように構成された高周波電力増
幅器を大出力動作させる場合について説明する。第１の
ゲート端子４９にはVgg1なる電圧、第２のゲート端子５
２にはVgg2なる電圧、スイッチ４２をオンさせて第１の
ドレイン端子３５および第２のドレイン端子３６には等
しくVddなる電圧を印加する。なお、電圧Vgg1、電圧Vgg
2、電圧Vdd、入力整合回路３３および出力整合回路３８
は、高周波電力増幅器に求められる特性により決定され
る。
幅器を大出力動作させる場合について説明する。第１の
ゲート端子４９にはVgg1なる電圧、第２のゲート端子５
２にはVgg2なる電圧、スイッチ４２をオンさせて第１の
ドレイン端子３５および第２のドレイン端子３６には等
しくVddなる電圧を印加する。なお、電圧Vgg1、電圧Vgg
2、電圧Vdd、入力整合回路３３および出力整合回路３８
は、高周波電力増幅器に求められる特性により決定され
る。
【００４１】図８に、第５の実施の形態における大出力
動作時の電界効果トランジスタの等価回路を示す。すな
わち、大出力動作時の高周波電力増幅器は、一般的なデ
ュアルゲート構造を有する電界効果トランジスタを能動
素子として用いたものに等しい。
動作時の電界効果トランジスタの等価回路を示す。すな
わち、大出力動作時の高周波電力増幅器は、一般的なデ
ュアルゲート構造を有する電界効果トランジスタを能動
素子として用いたものに等しい。
【００４２】次に、この高周波電力増幅器を小出力動作
させる場合について説明する。第１のゲート端子４９に
はVgg1なる電圧、第２のゲート端子５２には後で述べる
条件を満たすVgg3なる電圧、第２のドレイン端子３６に
はVddなる電圧を印加し、第１のドレイン端子３５には
電圧を印加しない。なお、電圧Vgg1、電圧Vdd、入力整
合回路および出力整合回路は、大出力動作時と同一であ
る。
させる場合について説明する。第１のゲート端子４９に
はVgg1なる電圧、第２のゲート端子５２には後で述べる
条件を満たすVgg3なる電圧、第２のドレイン端子３６に
はVddなる電圧を印加し、第１のドレイン端子３５には
電圧を印加しない。なお、電圧Vgg1、電圧Vdd、入力整
合回路および出力整合回路は、大出力動作時と同一であ
る。
【００４３】図９に、第５の実施の形態における小出力
動作時の電界効果トランジスタの等価回路を示す。図４
で示した第４の実施の形態と異なる点は、負帰還回路が
可変となっている点である。この負帰還回路は第２のゲ
ート電圧Vgg3の値により調整できる。
動作時の電界効果トランジスタの等価回路を示す。図４
で示した第４の実施の形態と異なる点は、負帰還回路が
可変となっている点である。この負帰還回路は第２のゲ
ート電圧Vgg3の値により調整できる。
【００４４】一般にデュアルゲート構造の電界効果トラ
ンジスタの入出力インピーダンスはシングルゲート構造
の電界効果トランジスタの入出力インピーダンスに比べ
て非常に大きい。すなわち、第５の実施の形態の高周波
電力増幅器は大出力動作時は総ゲート幅の大きいデュア
ルゲート構造の電界効果トランジスタが動作し、小出力
動作時は総ゲート幅の小さくインピーダンスの高いシン
グルゲート構造の電界効果トランジスタが動作するた
め、両動作時の入出力インピーダンスの差は小さい。さ
らに、第２のゲート電圧Vgg3を最適化することにより、
小出力動作時の電界効果トランジスタの入出力インピー
ダンスを大出力動作時とほとんど等しくすることができ
る。
ンジスタの入出力インピーダンスはシングルゲート構造
の電界効果トランジスタの入出力インピーダンスに比べ
て非常に大きい。すなわち、第５の実施の形態の高周波
電力増幅器は大出力動作時は総ゲート幅の大きいデュア
ルゲート構造の電界効果トランジスタが動作し、小出力
動作時は総ゲート幅の小さくインピーダンスの高いシン
グルゲート構造の電界効果トランジスタが動作するた
め、両動作時の入出力インピーダンスの差は小さい。さ
らに、第２のゲート電圧Vgg3を最適化することにより、
小出力動作時の電界効果トランジスタの入出力インピー
ダンスを大出力動作時とほとんど等しくすることができ
る。
【００４５】また、マイクロプロセッサ５５を用いるこ
とにより、小出力動作時に第１のゲート端子４９に印加
する電圧を調整し、消費電流をさらに低減し、それによ
る整合のずれを第２のゲート端子５２に印加する電圧Vg
g3によって補正する事ができるため、第５の実施の形態
の場合は第４の実施の形態以上に小出力動作時の消費電
流を低減できる。
とにより、小出力動作時に第１のゲート端子４９に印加
する電圧を調整し、消費電流をさらに低減し、それによ
る整合のずれを第２のゲート端子５２に印加する電圧Vg
g3によって補正する事ができるため、第５の実施の形態
の場合は第４の実施の形態以上に小出力動作時の消費電
流を低減できる。
【００４６】以上のとおり、第５の実施の形態の高周波
電力増幅器においては、入出力整合条件をほとんど変え
ずに小出力動作時の消費電流を大幅に低減することがで
き、その効果は非常に大きい。
電力増幅器においては、入出力整合条件をほとんど変え
ずに小出力動作時の消費電流を大幅に低減することがで
き、その効果は非常に大きい。
【００４７】なお、第５の実施の形態の高周波電力増幅
器では１段の高周波電力増幅器しか形成していないが、
この高周波電力増幅器を２個以上直列に接続して多段の
高周波電力増幅器を構成すれば、より大きな電力利得を
有する高周波電力増幅器を実現できる。
器では１段の高周波電力増幅器しか形成していないが、
この高周波電力増幅器を２個以上直列に接続して多段の
高周波電力増幅器を構成すれば、より大きな電力利得を
有する高周波電力増幅器を実現できる。
【００４８】
【発明の効果】以上のように、本発明のトランジスタを
用いて本発明の高周波電力増幅器を形成すれば、大出力
動作の場合にも、小出力動作の場合にも、入出力の整合
を保持しながら、小出力動作時の消費電流を大幅に低減
できる。
用いて本発明の高周波電力増幅器を形成すれば、大出力
動作の場合にも、小出力動作の場合にも、入出力の整合
を保持しながら、小出力動作時の消費電流を大幅に低減
できる。
【図１】本発明のシングルゲート構造の電界効果トラン
ジスタの平面図
ジスタの平面図
【図２】本発明のバイポーラトランジスタの断面図
【図３】本発明のデュアルゲート構造の電界効果トラン
ジスタの平面図
ジスタの平面図
【図４】本発明のシングルゲート構造の電界効果トラン
ジスタを用いた本発明の高周波電力増幅器の構成図
ジスタを用いた本発明の高周波電力増幅器の構成図
【図５】図４の高周波電力増幅器に用いた大出力動作時
の電界効果トランジスタの等価回路図
の電界効果トランジスタの等価回路図
【図６】図４の高周波電力増幅器に用いた小出力動作時
の電界効果トランジスタの等価回路図
の電界効果トランジスタの等価回路図
【図７】本発明のデュアルゲート構造の電界効果トラン
ジスタを用いた本発明の高周波電力増幅器の構成図
ジスタを用いた本発明の高周波電力増幅器の構成図
【図８】図７の高周波電力増幅器に用いた大出力動作時
の電界効果トランジスタの等価回路図
の電界効果トランジスタの等価回路図
【図９】図７の高周波電力増幅器に用いた小出力動作時
の電界効果トランジスタの等価回路図
の電界効果トランジスタの等価回路図
【図１０】従来の高周波電力増幅器の構成図
１，３１ 交流電力入力端子 ２，３７ 交流電力出力端子 ３，３３ 入力整合回路 ４，３８ 出力整合回路 ５，５０ 第１のゲート電圧供給回路 ６，５３ 第２のゲート電圧供給回路 ７ ドレイン電圧供給回路 ８ デュアルゲートＦＥＴ ９，１０，５１，５４ 可変負電源 １１，４３，４５ 正電源 １２ ソース領域 １３ ソース電極 １４ ゲート領域 １５ ゲート電極 １６ 第１のドレイン領域 １７ 第２のドレイン領域 １８ 第１のドレイン電極 １９ 第２のドレイン電極 ２０ ｐ形基板 ２１ ｐ+形分離領域 ２２，５６ 分離絶縁膜 ２３ 第１のコレクタ領域 ２４ 第２のコレクタ領域 ２５ ベース領域 ２６ エミッタ領域 ２７ エミッタ電極 ２８ ベース電極 ２９ 第１のコレクタ電極 ３０ 第２のコレクタ電極 ３２，４８ 本発明の電界効果トランジスタ ３４ ゲート端子 ３５ 第１のドレイン端子 ３６ 第２のドレイン端子 ３９ ゲート電圧供給回路 ４０ 負電源 ４１ 第１のドレイン電圧供給回路 ４２ スイッチ ４４ 第２のドレイン電圧供給回路 ４６ ソース端子 ４７，５５ マイクロプロセッサ ４９ 第１のゲート端子 ５２ 第２のゲート端子 １４１ 第１のゲート領域 １４２ 第２のゲート領域 １５１ 第１のゲート電極 １５２ 第２のゲート電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−224448（ＪＰ，Ａ) 特開 昭57−157548（ＪＰ，Ａ) 特開 昭60−124860（ＪＰ，Ａ) 特開 昭59−145569（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/336 H01L 27/088 H01L 21/8234 H03F 3/16
Claims (4)
- 【請求項１】１つのチップ上に、ソース領域とソース電
極およびゲート領域とゲート電極がそれぞれ存在し、互
いに電気的に分離されたドレイン領域が２つ存在し、前
記ドレイン領域にそれぞれ対応して第１と第２のドレイ
ン電極が存在している電界効果トランジスタと、入力端
子と前記ゲート電極の間に接続された第１の整合回路
と、前記第１のドレイン電極および前記第２のドレイン
電極と出力端子との間に接続された第２の整合回路と、
前記ゲート電極に接続された第１の直流電圧源回路と、
前記第１のドレイン電極に接続された第２の直流電圧源
回路と、前記第２のドレイン電極に接続された第３の直
流電圧源回路および前記第２の直流電圧源回路のオン・
オフを決定するための制御回路とを備えたことを特徴と
する電力増幅器。 - 【請求項２】１つのチップ上に、ソース領域とソース電
極およびゲート領域とゲート電極がそれぞれ存在し、互
いに電気的に分離されたドレイン領域が２つ存在し、前
記ドレイン領域にそれぞれ対応して第１と第２のドレイ
ン電極が存在し、２つのドレイン領域により電気的に分
離された２つの第１と第２のチャンネルの内、前記第１
のチャンネル上に第１と第２のゲート電極が存在し、前
記第２のチャンネル上に前記第１のゲート電極が延在し
ている電界効果トランジスタと、入力端子と前記第１の
ゲート電極との間に接続された第１の整合回路と、前記
第１および第２のドレイン電極と出力端子との間に接続
された第２の整合回路と、前記第１のゲート電極に接続
された第１の直流電圧源回路と、前記第２のゲート電極
に接続された第２の直流電圧源回路と、前記第１のドレ
イン電極に接続された第３の直流電圧源回路と、前記第
２のドレイン電極に接続された第４の直流電圧源回路お
よび前記第３の直流電圧源回路のオン・オフを決定する
とともに、前記第１と第２の直流電圧源回路の電圧を制
御する制御回路とを備えたことを特徴とする電力増幅
器。 - 【請求項３】請求項１記載の電力増幅器を少なくとも２
つ以上直列に接続したことを特徴とする電力増幅器。 - 【請求項４】請求項２記載の電力増幅器を少なくとも２
つ以上直列に接続したことを特徴とする電力増幅器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30610096A JP3346193B2 (ja) | 1996-11-18 | 1996-11-18 | 電力増幅器 |
| US08/970,645 US6002301A (en) | 1996-11-18 | 1997-11-14 | Transistor and power amplifier |
| KR1019970060776A KR100298017B1 (ko) | 1996-11-18 | 1997-11-18 | 트랜지스터및전력증폭기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30610096A JP3346193B2 (ja) | 1996-11-18 | 1996-11-18 | 電力増幅器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002205229A Division JP3632681B2 (ja) | 2002-07-15 | 2002-07-15 | 電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150189A JPH10150189A (ja) | 1998-06-02 |
| JP3346193B2 true JP3346193B2 (ja) | 2002-11-18 |
Family
ID=17953047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30610096A Expired - Fee Related JP3346193B2 (ja) | 1996-11-18 | 1996-11-18 | 電力増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6002301A (ja) |
| JP (1) | JP3346193B2 (ja) |
| KR (1) | KR100298017B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0959503A1 (en) * | 1998-05-11 | 1999-11-24 | Alcatel Alsthom Compagnie Générale d'Electricité | Field effect transistor, control method for controlling such a field affect transistor and a frequency mixer means including such a field effect transistor |
| DE60124451T2 (de) * | 2000-05-30 | 2007-03-15 | Matsushita Electric Industrial Co., Ltd., Kadoma | Quadraturmodulator |
| DE60037248T2 (de) * | 2000-09-21 | 2008-10-09 | Stmicroelectronics S.R.L., Agrate Brianza | Laterale DMOS-Transistoranordnung |
| US20040188703A1 (en) * | 2003-03-07 | 2004-09-30 | Tongwei Cheng | Switch |
| GB2466313A (en) * | 2008-12-22 | 2010-06-23 | Cambridge Silicon Radio Ltd | Radio Frequency CMOS Transistor |
| CN104485361B (zh) * | 2014-12-25 | 2018-03-30 | 上海华虹宏力半导体制造有限公司 | 绝缘体上硅射频开关器件结构 |
| CN110797338A (zh) * | 2019-12-09 | 2020-02-14 | 苏州华太电子技术有限公司 | 带匹配的射频功率芯片管芯结构及射频功率放大器 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3489963A (en) * | 1967-06-16 | 1970-01-13 | Ibm | Integrated differential transistor |
| JPS5341078B2 (ja) * | 1974-09-20 | 1978-10-31 | ||
| US4084173A (en) * | 1976-07-23 | 1978-04-11 | Texas Instruments Incorporated | Interdigitated transistor pair |
| FR2411512A1 (fr) * | 1977-12-06 | 1979-07-06 | Lardy Jean Louis | Porte logique a transistor mos multidrain |
| US4219838A (en) * | 1979-03-07 | 1980-08-26 | Cbs Inc. | Horizontal blanking corrector for television signals |
| US4313126A (en) * | 1979-05-21 | 1982-01-26 | Raytheon Company | Field effect transistor |
| JPS56110257A (en) * | 1980-02-05 | 1981-09-01 | Toshiba Corp | Differential-type transistor circuit device |
| JPS57109361A (en) * | 1980-11-28 | 1982-07-07 | Toshiba Corp | Semiconductor ic circuit device |
| FR2545295B1 (fr) * | 1983-04-29 | 1985-07-12 | Thomson Csf | Amplificateur hyperfrequence de puissance |
| JPH0770932B2 (ja) * | 1986-06-24 | 1995-07-31 | 三菱電機株式会社 | カレントミラ−回路 |
| JPH088264B2 (ja) * | 1988-06-30 | 1996-01-29 | 株式会社東芝 | 半導体集積回路 |
| US5331192A (en) * | 1989-06-15 | 1994-07-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| FR2653277A1 (fr) * | 1989-10-17 | 1991-04-19 | Thomson Composants Microondes | Circuit integre logique, a temps de basculement reglable. |
| US5016079A (en) * | 1989-11-30 | 1991-05-14 | Honeywell Inc. | Integrated injection logic gate with heavily doped diffusion |
-
1996
- 1996-11-18 JP JP30610096A patent/JP3346193B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-14 US US08/970,645 patent/US6002301A/en not_active Expired - Fee Related
- 1997-11-18 KR KR1019970060776A patent/KR100298017B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10150189A (ja) | 1998-06-02 |
| US6002301A (en) | 1999-12-14 |
| KR19980042531A (ko) | 1998-08-17 |
| KR100298017B1 (ko) | 2001-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3379376B2 (ja) | 電界効果トランジスタおよびそれを用いた電力増幅器 | |
| US5313083A (en) | R.F. switching circuits | |
| KR20050084630A (ko) | 3차 트랜스컨덕턴스 억제를 이용한 ｒｆ 트랜지스터증폭기의 선형성 개선 | |
| JP3131931B2 (ja) | 高周波高出力増幅装置 | |
| JPH11195939A (ja) | Ｈｅｍｔ−ｈｂｔカスコ−ド分布増幅器 | |
| JP3346193B2 (ja) | 電力増幅器 | |
| US7667499B2 (en) | MuGFET circuit for increasing output resistance | |
| JPH11136582A (ja) | 固体撮像素子 | |
| JP2000323936A (ja) | 増幅器 | |
| JPH03104408A (ja) | 電力増幅器 | |
| USRE37739E1 (en) | Controllable integrator | |
| JP3632681B2 (ja) | 電力増幅器 | |
| EP0601713A1 (en) | Amplifier devices | |
| JP2003086767A (ja) | 半導体装置 | |
| JPH088273A (ja) | 高周波電力用スイッチ装置およびその製造方法 | |
| JPH11251584A (ja) | トランジスタおよびそれを用いた高周波増幅器 | |
| JPH0738404A (ja) | 出力切替増幅装置 | |
| WO2024100830A1 (ja) | 電力増幅器 | |
| KR100215863B1 (ko) | 반도체 소자 | |
| JPS6016118Y2 (ja) | 切換スイツチ回路 | |
| JP2822498B2 (ja) | デュアルゲートｆｅｔ | |
| JP2853483B2 (ja) | 化合物半導体マイクロ波用モノリシックｉｃ増幅回路 | |
| JPH0555491A (ja) | 半導体装置 | |
| JPH067643B2 (ja) | 低周波増幅器 | |
| JPS60158722A (ja) | バツフア回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |