JP4047098B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4047098B2 JP4047098B2 JP2002235155A JP2002235155A JP4047098B2 JP 4047098 B2 JP4047098 B2 JP 4047098B2 JP 2002235155 A JP2002235155 A JP 2002235155A JP 2002235155 A JP2002235155 A JP 2002235155A JP 4047098 B2 JP4047098 B2 JP 4047098B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- film
- soi
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 164
- 238000004519 manufacturing process Methods 0.000 title claims description 59
- 238000000034 method Methods 0.000 claims description 192
- 239000000758 substrate Substances 0.000 claims description 155
- 238000005468 ion implantation Methods 0.000 claims description 117
- 229910052751 metal Inorganic materials 0.000 claims description 109
- 239000002184 metal Substances 0.000 claims description 109
- 239000012535 impurity Substances 0.000 claims description 61
- 230000001133 acceleration Effects 0.000 claims description 52
- 229910052718 tin Inorganic materials 0.000 claims description 49
- 229910052732 germanium Inorganic materials 0.000 claims description 42
- 229910021332 silicide Inorganic materials 0.000 claims description 39
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 38
- 150000002500 ions Chemical class 0.000 claims description 31
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 20
- 239000010408 film Substances 0.000 description 719
- 239000010410 layer Substances 0.000 description 228
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 159
- 108091006146 Channels Proteins 0.000 description 156
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 114
- 229920005591 polysilicon Polymers 0.000 description 113
- 239000013078 crystal Substances 0.000 description 110
- 230000007547 defect Effects 0.000 description 106
- 229910052710 silicon Inorganic materials 0.000 description 94
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 86
- 239000010703 silicon Substances 0.000 description 86
- 230000015556 catabolic process Effects 0.000 description 79
- 150000004767 nitrides Chemical class 0.000 description 64
- 239000011229 interlayer Substances 0.000 description 59
- 230000000694 effects Effects 0.000 description 51
- 238000001020 plasma etching Methods 0.000 description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 44
- 230000008569 process Effects 0.000 description 43
- 238000000137 annealing Methods 0.000 description 38
- 239000003990 capacitor Substances 0.000 description 37
- 238000002955 isolation Methods 0.000 description 37
- 238000003860 storage Methods 0.000 description 35
- 238000005530 etching Methods 0.000 description 33
- 238000005229 chemical vapour deposition Methods 0.000 description 30
- 238000000206 photolithography Methods 0.000 description 27
- 229910052785 arsenic Inorganic materials 0.000 description 26
- 238000010586 diagram Methods 0.000 description 25
- 230000004888 barrier function Effects 0.000 description 21
- 238000010438 heat treatment Methods 0.000 description 21
- 230000006872 improvement Effects 0.000 description 21
- 239000010936 titanium Substances 0.000 description 21
- 229910052681 coesite Inorganic materials 0.000 description 20
- 229910052906 cristobalite Inorganic materials 0.000 description 20
- 230000003647 oxidation Effects 0.000 description 20
- 238000007254 oxidation reaction Methods 0.000 description 20
- 239000000377 silicon dioxide Substances 0.000 description 20
- 229910052682 stishovite Inorganic materials 0.000 description 20
- 229910052905 tridymite Inorganic materials 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 19
- 239000000203 mixture Substances 0.000 description 19
- 238000012986 modification Methods 0.000 description 19
- 230000004048 modification Effects 0.000 description 19
- 230000002829 reductive effect Effects 0.000 description 19
- 229910018125 Al-Si Inorganic materials 0.000 description 18
- 229910018520 Al—Si Inorganic materials 0.000 description 18
- 238000007667 floating Methods 0.000 description 18
- 229910002665 PbTe Inorganic materials 0.000 description 17
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 17
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 16
- 229910052698 phosphorus Inorganic materials 0.000 description 16
- 125000005842 heteroatom Chemical group 0.000 description 15
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 13
- 230000014759 maintenance of location Effects 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000000059 patterning Methods 0.000 description 11
- 239000003870 refractory metal Substances 0.000 description 11
- 229910000673 Indium arsenide Inorganic materials 0.000 description 10
- 229910018594 Si-Cu Inorganic materials 0.000 description 10
- 229910008465 Si—Cu Inorganic materials 0.000 description 10
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 10
- 238000001465 metallisation Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 239000000243 solution Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 239000010409 thin film Substances 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 10
- 229910020328 SiSn Inorganic materials 0.000 description 9
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- 229910052949 galena Inorganic materials 0.000 description 9
- 230000010354 integration Effects 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- YBNMDCCMCLUHBL-UHFFFAOYSA-N (2,5-dioxopyrrolidin-1-yl) 4-pyren-1-ylbutanoate Chemical compound C=1C=C(C2=C34)C=CC3=CC=CC4=CC=C2C=1CCCC(=O)ON1C(=O)CCC1=O YBNMDCCMCLUHBL-UHFFFAOYSA-N 0.000 description 8
- 229910020968 MoSi2 Inorganic materials 0.000 description 8
- 229910005642 SnTe Inorganic materials 0.000 description 8
- 229910008479 TiSi2 Inorganic materials 0.000 description 8
- 229910007657 ZnSb Inorganic materials 0.000 description 8
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 8
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 229910017758 Cu-Si Inorganic materials 0.000 description 7
- 229910017931 Cu—Si Inorganic materials 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 7
- 239000002131 composite material Substances 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 238000005036 potential barrier Methods 0.000 description 7
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical compound C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 6
- 229910008814 WSi2 Inorganic materials 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 229910005542 GaSb Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- -1 oxygen ions Chemical class 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 229910008484 TiSi Inorganic materials 0.000 description 4
- XMIJDTGORVPYLW-UHFFFAOYSA-N [SiH2] Chemical compound [SiH2] XMIJDTGORVPYLW-UHFFFAOYSA-N 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 239000002585 base Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 125000001590 germanediyl group Chemical group [H][Ge]([H])(*)* 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910018999 CoSi2 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000000872 buffer Substances 0.000 description 3
- OEYIOHPDSNJKLS-UHFFFAOYSA-N choline Chemical compound C[N+](C)(C)CCO OEYIOHPDSNJKLS-UHFFFAOYSA-N 0.000 description 3
- 229960001231 choline Drugs 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000002052 molecular layer Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000001552 radio frequency sputter deposition Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- KQVYBYSUVFRMGE-UHFFFAOYSA-M 1-hexadecylpyridin-1-ium;iodide Chemical compound [I-].CCCCCCCCCCCCCCCC[N+]1=CC=CC=C1 KQVYBYSUVFRMGE-UHFFFAOYSA-M 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910001854 alkali hydroxide Inorganic materials 0.000 description 2
- 150000008044 alkali metal hydroxides Chemical class 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000003877 atomic layer epitaxy Methods 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000010574 gas phase reaction Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- HMMGMWAXVFQUOA-UHFFFAOYSA-N octamethylcyclotetrasiloxane Chemical compound C[Si]1(C)O[Si](C)(C)O[Si](C)(C)O[Si](C)(C)O1 HMMGMWAXVFQUOA-UHFFFAOYSA-N 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000003887 surface segregation Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- KCXVZYZYPLLWCC-UHFFFAOYSA-N EDTA Chemical compound OC(=O)CN(CC(O)=O)CCN(CC(O)=O)CC(O)=O KCXVZYZYPLLWCC-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005108 dry cleaning Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明はMOS集積回路等、微細パターン及び高集積密度が要求される集積回路の好適な半導体装置に係り、特にSOI構造を有したMOSFET及びMISFET等の特性改善に適した新規な構造及びその製造方法に関する。
【0002】
【従来の技術】
近年の半導体集積回路、特にダイナミックランダムアクセスメモリ(DRAM)技術における高集積化には著しいものがある。しかし、集積度の進展にともない、DRAMのメモリセル面積は益々減少する傾向にあり、自然界に存在するアルファ線により引き起こされる記憶内容の消失、即ち、いわゆるソフトエラーを防ぐためのセル容量の確保が難しくなっている。そこで、絶縁膜上の単結晶シリコン膜上に半導体素子を作ることが行われている。いわゆるSOI(Silicon-On-Insulator)素子は、微細かつ高速であり、高性能素子として有望である。
SOI素子はその構造ゆえに、酸化膜等の絶縁膜の上に形成されたSi層を活性領域として作成されているため、この活性領域中のトランジスタ等の素子が完全に分離され、更には集積回路等を作成した場合に、基板との結合容量が少ない等の利点が期待されている。又同時にSOI素子はアルファ線により発生する電子・正孔対を、絶縁膜上の単結晶シリコン膜(以下、SOI膜とする)内に制限することができるためDRAMセル等におけるソフトエラー耐性は飛躍的に向上する。
【0003】
図47はシリコン基板201の上に絶縁層202を介して形成された単結晶シリコン膜(SOI膜)203からなるいわゆるSOI基板の上にDRAMが形成された場合の断面構造を示す。SOI膜203中に形成されたn+ ソース領域206の上部にはコンタクト電極408を介してデータ線(ビット線)409が形成されている。又、n+ ドレイン領域206の上部にはコンタクト電極410を介して蓄積電極405、容量絶縁膜406、対向電極407が形成されている。又、n+ ソース領域206とn+ ドレイン領域206との間のチャンネル領域となるSOI膜203の上部にはゲート酸化膜204を介してポリシリコン等のゲート電極205が形成され、このゲート電極205は同時にDRAMのワード線として機能する。
【0004】
しかしSOI素子には図48に示すように、基板浮遊効果に起因してバルク素子に比してドレイン破壊電圧が低下するという問題がある。図48ではSOI素子の代表としてSOI・MOSFETを取り上げ、このSOI・MOSFETとバルクMOSFETのドレイン耐圧を各MOSFETのゲート長lに対してプロットしたものである。更に、SOI素子(SOI・MOSFET)には、図49に示すようにスイッチング動作時における電流オーバーシュートなどの不安定性の問題があり、実用上の大きな問題になっている。図49は入力ゲート電圧の波形に対する出力ドレイン電流の波形を示すものであるが、出力ドレイン電流にオーバーシュートが示されている。
【0005】
なお、広義にはSOI構造は絶縁膜の上の層のSiが単結晶、多結晶、更にはアモルファスであったり、絶縁物が厚かったり、薄かったり、又、それらが単結晶であったり、アモルファスであったりと、いろいろな構造があるわけであるが、以後の説明においては、基本的には絶縁膜の上の層のSiが単結晶である場合を主に説明し、上述したように、この絶縁膜の上の層の単結晶Si膜をSOI膜と呼ぶこととする。ただし、以後の説明で理解できることであるが、このSOI膜には、部分的にアモルファス領域や結晶欠陥発生領域等が含まれる場合もある。
【0006】
この様な、SOI素子における基板浮遊効果対策として、例えばMOSFETのチャンネル領域に対してバンドギャップ(禁制帯幅)の狭い材料をソース領域に用いた構造が提案されている(特開平01−255252号公報)。この装置では、MOSFETのソース領域を構成する半導体のバンドギャップをチャンネル領域を構成する半導体のバンドギャップよりも狭めることにより、基板浮遊効果の主原因となる、正孔のチャンネル内の蓄積が効果的に防止可能である。
【0007】
チャンネル領域を形成している半導体であるSiよりもバンドギャップの狭い半導体材料として、最も代表的なものはSix Ge1-x (0<x<1)で、これを用いたものの一つに、図50(a)に示すような断面を有するSOI・MOSFETがある。図50(a)のSOI・MOSFETはSi基板201の上に酸化膜等の絶縁層202が形成されその上に活性層となるSOI膜203が形成され、このSOI膜の一部にn+ ソース/ドレイン領域206が形成されている。図50(a)の特徴は、このn+ ソース/ドレイン領域206の内部にSix Ge1-x 層207が形成されている点である。n+ ソース領域206とn+ ドレイン領域206との間のチャンネル領域203の上部にはゲート酸化膜204が形成され、その上に例えばポリシリコン等のゲート電極205が形成されている点は通常のMOSFETと同様である。
【0008】
図50(a)のSOI・MOSFETのポテンシャルプロファイルを図50(b)に示す。この様なMOSFETでは、図50(b)に示すように、ソース領域のバンドギャップを破線の位置まで狭くすることができ、チャンネルとn+ ソース領域間のエネルギー障壁の減少に伴い、n+ ソース領域内部へ流れる正孔電流は、指数関数的に増大することが実験的に、あるいはシミュレーションにより明らかである。
【0009】
例えばチャンネル長0.5μmのSOI・MOSFETの電流電圧特性を図51(a)に示す。図51(a)に示す電流電圧特性の内実線はGeイオンを加速電圧Vac=50kVでドーズ量Φ=3×1016cm-2でイオン注入したSOI・MOSFETについて測定したものである。図中、破線で示すSiのみをソース/ドレイン領域とするMOSFETに対し、SiGe層をソース/ドレイン領域内部に有する実線で示すMOSFETはドレイン破壊電圧が1V以上改善していることがわかる。
【0010】
図50(a)に断面構造を示したようなSOI・MOSFETは以下のような製造工程で製造される。まず、SIMOX(Separation by IMplanted OXygen)法を用いてSOI基板を作成する。即ち、シリコン基板201に酸素イオンをイオン注入し、熱処理することにより、上層のシリコン膜(SOI膜)203とシリコン基板201を分離するように、埋め込み酸化膜202を形成する。そして、隣接する素子間を電気的に分離するための、素子間分離領域となるフィールド酸化膜領域をLOCOS(Local Oxidation of Silicon)法等により形成する(図50(a)においては、素子間分離領域の図示を省略している)。続いて、フィールド酸化膜領域に囲まれた素子形成領域(活性領域)のSOI膜203の表面を露出させ熱酸化法等によりSOI膜203の表面にゲート酸化膜204を形成した後、この上にLPCVD(Low Pressure Chemical Vapour Deposition)法等によるポリシリコン層205の形成を行う。そして、リソグラフィー工程により、レジストパターンをポリシリコン層上のゲート電極予定領域に形成し、このレジストパターンをマスクとしてRIE(Reactive Ion Etching)法等により、ポリシリコンゲート電極205、及び、ゲート酸化膜204を形成する。そして、n+ ソース/ドレイン領域206形成のためのAs等のn型不純物イオンをポリシリコンゲート電極205を用いて自己整合的にイオン注入し、熱処理する。続いて、このソース/ドレイン領域206にGeをイオン注入し、熱処理を施し、ソース/ドレイン領域206の内部にSiGe層207を形成すれば、図50(a)に示すような、SOI・MOSFETが完成する。実際にはこの後、更に酸化膜等の層間絶縁膜を表面に堆積し、この層間絶縁膜中に金属電極コンタクト用の開口(コンタクトホール)を形成し、ソース/ドレイン金属電極のメタライゼーションを行うのであるが、ここでは図示を省略する。
【0011】
【発明が解決しようとする課題】
しかしながら、本発明者らが、このMOSFETを種々の条件で試した結果、以下に示すような課題が明らかになった。即ち、
第1の課題として、図51(b)の実線に示すように、ヘテロ接合SOI・MOSFETにおいては、微少なリーク電流が発生することが判明した。このリーク電流は上記MOSFETをDRAM、特にそのメモリセル領域における選択トランジスタとして用いる場合は、致命的な特性の低下と、製造上の歩留まりの低減化をもたらす。
【0012】
次に、第2の課題として、Geのイオン注入に伴う記憶素子等のゲート酸化膜204の耐圧等の信頼性劣化がある。図52に示すようにSiGe層を有したSOI・MOSFETのドレイン耐圧はGeイオンのイオン注入時のドーズ量Φを大きくすれば、大きくするほど大きくなり、改善される。しかし、イオン注入時の加速電圧にも依存することではあるが、Geのドーズ量Φが、1〜3×1016cm-2を越える場合等においてゲート酸化膜204の信頼性劣化が顕著に生じることが我々の検討により明らかになった。このゲート酸化膜の信頼性劣化は、ゲートに高い電圧が印加されるメモリセルにおいて特に深刻となり、製品の良品率を著しく低下させることが明らかになった。
【0013】
更に、従来のSix Ge1-x 領域を有するMOSFETは以下のような第3の課題を有していた。つまり、チャンネル長0.5μmの典型的な条件で試作した、n+ ソース領域にSix Ge1-x (x=0.2)を有するMOSFETのドレイン破壊電圧は、図51(a)に示したように4Vで、Geをイオン注入しない通常の素子に対し、1V以上改善している。しかしながら、本発明者らが、この方法を種々の条件で試した結果、LSIの種類によってはこの程度の耐圧改善では不足であることが判明した。例えばEEPROMなどのLSIに対しては更に高いドレイン破壊電圧を実現することが必須であることが判明したのである。この場合、Geの含有量を上げることは上述したようにゲート酸化膜の耐圧等の信頼性の劣化等が発生し実用的でないし、かつ効果も少ない。特に高速性が要求されるシステムLSI等の分野では、高い動作電圧においてより高い電流駆動力が要求される。この様な種類においては従来の素子の駆動力より高い電流値が必須となる。したがって従来のSiGe層を有したSOI・MOSFETのドレイン耐圧、電流駆動能力がLSIの種類によれば不十分であるという第3の課題が明らかになった。
【0014】
ところで、Geの格子間距離(共有結合半径)はSiに比べて4%ほど大きいため、Geのイオン注入量を大きくする等によりSix Ge1-x 混晶のGeの組成(1−x)を大きくするとGeが入ることによってSi−Six Ge1-x ヘテロ接合界面における結晶格子のミスフィットが発生し結晶に歪が生じてしまう。この歪に起因してその後の熱工程によってソース/ドレイン領域の内部やソース/ドレイン領域からチャンネル領域にあるpn接合界面を横切る方向に結晶欠陥が生じることがわかった。更に、前述の第3の課題とも関連するが、ヘテロ接合のミスフィットに起因する結晶欠陥以外にもイオン注入のダメージによる二次欠陥も発生し、現実にはこの二次欠陥とミスフィットに起因する結晶欠陥とは複合する可能性もある。図53にその例を示すが、ドレイン領域206とチャンネル領域203にまたがって、pn接合界面215を横切るように結晶欠陥領域Dが発生している。この結晶欠陥は(100)面基板(ウェハ)を用いたMOSFETの場合には、図53に示すように、主に{111}面に沿って発生する傾向がある。又、その発生場所は広範囲に散らばってしまい、その制御は非常に困難であった。この様な場合には接合リーク電流の著しい増大をもたらし、素子の利用範囲を狭めてしまう結果となってしまった。したがってSix Ge1-x 混晶のGeの組成(1−x)を増大することに伴うジェネレーション・リコンビネーション(G/R)電流、即ち、接合リーク電流の増大はDRAMなどのメモリデバイスにおいてセルのデータ保持特性の劣化や、致命的な製造歩留まりの低減をもたらすという第4の課題が明らかとなった。
【0015】
この第4の課題に係るMOSFET中における結晶欠陥は、SiGe層がソース領域中に完全に取り込まれていれば良いように考えられるが、SiGe層をソース領域の内部に完全に包み込んでしまえば、本発明の当初の目的である、SOI・MOSFETにおける基板浮遊効果をより効率良く抑制することが困難となる。つまり、図50(b)のポテンシャルプロファイル(バンドダイアグラム)により理解できることでもあるがSiGe層は、ソース/チャンネル間に形成されるpn接合界面に十分に近づけた方が良く、SiGe層をpn接合界面に近づければ、結晶欠陥がチャンネル側に侵入し、リークが発生しやすくなることとなる。
【0016】
前述した課題を鑑み、本発明の主目的は、SOI・MOSFETやSOI・MOS・DRAM等の絶縁ゲート型半導体装置のチャンネル領域がフローティングになる効果、即ち基板浮遊効果を抑制することである。より具体的には、チャンネル領域を構成する半導体よりも禁制帯幅の狭い半導体からなる領域(狭バンドギャップ領域)を主電極領域の内部又は主電極領域に近接したMOSFETやMOS・DRAM等の絶縁ゲート型半導体装置の新規な構造とその製造方法を提供することにより、ドレイン耐圧の向上とリーク電流の低減を同時に実現することである。
【0017】
本発明の第2の目的はGeのイオン注入のドーズ量を大きくするとMOSFET(より一般的にはMISFET)のドレイン耐圧は向上するが、ドーズ量の増大と共にリーク電流の発生やゲート酸化膜の耐圧の低下が生じるというトレードオフ関係(二律背反関係)を有効に解決できるMISFET等の構造及びその製造方法を提供することである。
【0018】
本発明の第3の目的は高い変換コンダクタンスgm を有し、電流駆動能力の高いMISFET及びそれを用いた集積回路の構造と、その製造方法を提供することである。
【0019】
本発明の第4の目的は、Siと、Siよりも禁制帯幅の小さいSiGeやSiSn等の狭バンドギャップ半導体とのヘテロ接合における格子不整合に起因する結晶欠陥を発生させない構造、あるいは結晶欠陥の発生位置とその方向を制御できる新規なMOSデバイス、MISデバイスの構造及び製造方法を提供することである。
【0020】
本発明の第5の目的は製造方法に係り、上述した目的を同時に達成しながら、この製造に要する時間の短縮、いわゆるスループットを向上し、生産性を向上することである。
【0021】
【課題を解決するための手段】
以上の目的を達成するために本発明は狭バンドギャップ領域を第1又は第2の主電極領域の少なくとも一方に(以下「一方の主電極領域」という。この「一方の主電極領域」とはソース領域、ドレイン領域の少なくとも一方という意味になることはもちろんである。)具備したMOSFET等の絶縁ゲート型トランジスタ、及びこの絶縁ゲート型トランジスタを用いた集積回路等の半導体装置の構造及びその製造方法を提供することを特徴とする。
【0022】
より具体的には、図1以下に示すようなSOI・MOSFETやSOI・MOSSIT及び図32以下に示すようなMOS・DRAMが代表的な対象である。例えば、支持基体となる半導体基板201の上の第1の絶縁層202上に形成された第1導電型の第1の半導体膜203に形成された第2導電型の第1の半導体膜からなるソース領域216及びドレイン領域226と、ソース及びドレインに挟まれた第1の半導体膜203からなるチャンネル領域と、チャンネル領域の上部に形成された第2の絶縁層、即ちゲート絶縁層204を介してチャンネル領域を流れる電流を制御するゲート電極205、とを少なくとも有するSOI基板を用いた絶縁ゲート型トランジスタにおいて、以下に示す7つの手段により、上記目的を達成せんとするものである。つまり、
(1)上記目的を達成する第1の手段は、図1,図3に示すようにMOSFETの主電極領域にドープする不純物の共有結合半径や、MOSFETの母体となるSi中への不純物が導入されるサイト、即ち格子間位置(interstitial)か、置換位置(vacancy trapping)かといった点を考慮して、格子歪が補償されるべくドーピング条件を選ぶことである。即ち共有結合半径等を考慮した不純物の種類、その不純物のドーピングの際の主電極領域中の深さ(拡散深さ)を選定することである。
【0023】
(2)第2の手段は図5,6,7,8,10,17(a)等に示すように狭バンドギャップ領域の位置をMOSFETの主動作状態における空乏層の位置よりも深く形成することである。主動作状態における空乏層の位置とは、例えば、ゲートを3Vで駆動するMOSFET又はMOS−LSIにおいてはゲート電極に3V印加時のゲート酸化膜直下に拡がる空乏層の位置をいう。この様に空乏層の位置よりも低く狭バンドギャップ領域を形成することにより、たとえ結晶欠陥が発生してもそれがMOSFET等のリーク電流となることはない。更に狭バンドギャップ領域が深い位置にあることによりチャンネル中に蓄積された正孔の吸い出し効果が増大する。
【0024】
(3)第3の手段は、図11,12,14,15,17に示すようにMOSFETのチャンネル領域と主電極領域との界面に形成されるpn接合面を超えてSiGe領域等の狭バンドギャップ半導体と、Si等のチャンネル領域を形成する半導体とのヘテロ接合界面が存在すること、又は狭バンドギャップ半導体領域そのものが、存在することである。
【0025】
前述の如く、典型的な従来のヘテロ接合を有するMOSFETでは、SiGe層とSi層の間に形成されるヘテロ接合は、ソース/チャンネル間のpn接合の内側(ソース領域側)に形成される。これは確かに、正孔の吸収効果はあるものの、チャンネルの正孔から見ると、pn接合のエネルギーバリアは残存し、排出されない正孔がチャンネル内に蓄積する。ドレイン破壊現象がこのチャンネル内に蓄積する正孔によって引き起こされるのは周知の事実であり、したがって、従来のように前記ヘテロ接合をpn接合の内側に置くことはドレイン破壊電圧を上げるという目的のためには必ずしも最善ではない。図13には、従来のヘテロ接合を有しないMOSFET(ホモ接合MOSFET)と本発明のヘテロ接合MOSFETのエネルギーバリアを比較して示す。正孔から見たエネルギーバリアの高さを最も低くできるのは同図の太線で示した場合であることは明らかである。即ち、本発明者らは、チャンネル領域内で、正孔に対するポテンシャルの最も低い所と狭バンドギャップ領域の価電子帯のバンド端Ev (SiGe)が、バリアを生じないように単調に接続するようなエネルギーバンドを形成することが最もドレイン破壊電圧が高くなることを見いだした。そのためには、図11,12,14,15,17等に示すように狭バンドギャップ領域をpn接合界面215を越えて、正孔のポテンシャルが最小値(極値)となる位置までチャンネル側に延在させることが望ましいのである。即ち図11等において、pn接合面のチャンネル側にはp型のSiGe領域237が存在することとなる。
【0026】
(4)第4の手段は図18(a)に示すように狭バンドギャップ領域をゲート酸化膜直下のチャンネル領域にまで延長して形成することである。狭バンドギャップ領域として代表的なSiGe領域は電子の移動度がSiよりも高く、したがって高い変換コンダクタンスgm が得られ、電流駆動能力が高くなる。図18(b)に示す構造は、例えば、GeやSnのイオン注入の加速電圧を高くしてゲート電極を透過してイオンが打ち込まれるようにすれば良い。
【0027】
(5)第5の手段はヘテロ接合に起因する結晶欠陥の発生位置と発生方向を制御することである。図19(d),20に示すように結晶欠陥Dを主電極領域216,226の内部に形成することにより、たとえ欠陥が発生してもMOSFET等のリーク電流となることはない。
【0028】
(6)第6の手段は狭バンドギャップ領域と母体の半導体とのヘテロ接合における格子定数不整合を最適化することである。即ちSiGeの場合で説明すれば、図23に示すように欠陥の数はGeのイオン注入の加速電圧とドーズ量に依存し、例えばイオン注入の加速電圧Vac=25kVではGeが30%以上で増大する。一方、ドレイン耐圧の改善効果は図22に示すようにGeが1%以上で徐々に増大し、5〜15%では急峻であるが25〜30%以上ではなだらかな増大となり、飽和の傾向にある。そこでSix Ge1-x のSiの組成xを99%〜70%(Geの組成を1〜30%)の範囲に選定することにより、ドレイン耐圧の向上をはかりながら、結晶欠陥も発生させないようにできる。
【0029】
以上の6つの手段に加え、図5,図9に示すように、第1の一方の主電極領域47と第2の一方の主電極領域216,226を有するMOSFETにおいて第2の一方の主電極領域216,226は、第1の一方の主電極領域47の上部に形成され、第2の一方の主電極領域216,226を貫通する溝を介して、第1の一方の主電極領域47上に金属電極218,228が形成されていることが好ましい。ここで第2の一方の主電極領域とはn+ ソース領域216、n+ ドレイン領域226であり第1の一方の主電極領域はSiGe等の狭バンドギャップ半導体領域47である。
【0030】
又、上記7つの手段に加え、図6に示すように第1の一方の主電極領域47の上部に、第1の一方の主電極領域47に接して、第1の半導体よりも禁制帯幅の小さい第3の半導体からなる第3の一方の主電極領域51が更に形成され、第3の一方の主電極領域51を介して、第1の一方の主電極領域47が、金属電極218,228と接続されていることが好ましい。ここで第3の半導体の禁制帯幅は第2の半導体の禁制帯幅と同じか、それよりも若干小さいことが望ましい。
【0031】
又、上記7つの手段に加え、図7,図14(b),図15,及び図17(b)等に示すようにMOSFET,MISFET等の絶縁ゲート型トランジスタの第1の一方の主電極領域47,48,237の上部に、第1の一方の主電極領域47,48,237に接して、金属シリサイド膜74が更に形成され、第1の一方の主電極領域47,48,237が、金属シリサイド膜74を介して金属電極218,228と接続されていることが望ましい。
【0032】
以上のMOSFETの構造は個別素子(ディスクリートデバイス)に限られるわけではなく、DRAM等の集積回路の適用することにより、より効果的となる。即ちリーク電流の小さなMOSFETをDRAMの選択トランジスタに用いることにより、DRAMの保持特性が向上することとなる等種々の集積回路の特性が更に改善されるからである。
【0033】
即ち、図32〜図38に示すように、支持基板201,401と、支持基板上に形成された埋め込み絶縁膜202と、埋め込み絶縁膜の上部に形成された第1の半導体からなる第1導電型のチャンネル領域203と、該チャンネル領域を挟んで、対向して形成された第1及び第2の主電極領域と、チャンネル領域の上部に形成されたゲート絶縁膜204と、ゲート絶縁膜の上部に形成されたワード線205と、第1の主電極領域に接続されたビット線409と、第2の主電極領域に形成された蓄積容量部とを少なくとも具備するDRAMであって、上記第1及び第2の主電極領域の少なくとも一方が、第1の半導体より禁制帯幅の小さい第2の半導体からなる部分411,412を有するか、もしくはその全部が第2の半導体からなり、第2の半導体からなる領域はチャンネル領域203と直接、接するか、もしくは第2導電型の第1の半導体からなる領域216,226を介して、チャンネル領域と接していることである。ここで第1の半導体を例えばSiとすれば、第2の半導体はSix Ge1-x ,Six Sn1-x ,PbS,Six (PbS)1-x 等ということになる。又、蓄積容量部の構造から、より具体的には、図32,33,34,35に示すようなトレンチ型、図36,37,38に示すようなスタック型のDRAMに適用可能である。
【0034】
前述の説明ではSOI・MOSFETについて主に説明したが、本発明の技術思想はチャンネル領域が他の領域に対してフローティングになるようなFETや静電誘導トランジスタ(Static Induction Transistor;SIT)に適用できるものであり、例えば図39〜図42に示すようなSGT(Surrounding Gate Transistor)や図44(b)に示すような縦型の薄膜トランジスタ及びこれらを用いたDRAMにも適用できるものである。
【0035】
図39に示すSGT・DRAMは第1導電型の第1の半導体からなる領域301を少なくともその最上層に有する支持基板と、支持基板の上部に形成された、第2導電型の第1の半導体からなる柱状形状の蓄積電極領域302と、蓄積電極領域と接して、その上部に形成された第2導電型の第1の半導体からなる柱状形状の第1主電極領域302と、第1の主電極領域の上部に、第1の主電極領域302と接して形成された、第1導電型の第1の半導体からなる柱状形状のチャンネル領域303と、チャンネル領域の上部に形成された、第1の半導体よりも禁制帯幅の小さい第2の半導体からなる第2主電極領域311と、第2主電極領域に接続されたビット線409と、蓄積電極領域302の側壁部を囲んだ容量絶縁膜と、チャンネル領域303の側壁部を囲んだゲート絶縁膜と、容量絶縁膜を囲んだプレート電極306と、ゲート絶縁膜を囲んだワード線308とを少なくとも具備するDRAMで、第2主電極領域311はチャンネル領域303と直接、接しているか、もしくは第2導電型の第1の半導体からなる領域304を介して、チャンネル領域303と接続されていることを特徴とする。ここで第1の半導体をシリコン(Si)とすれば、第2の半導体はSix Ge1-x ,Six Sn1-x ,Six (PbSe)1-x ,Six (InAs)1-x 等となることは前述と同様であり、第1及び第2の主電極領域とはSGTのソース領域又はドレイン領域のいずれかをいう。又、SGTの蓄積容量部は図41,図42に示すように第2主電極領域313の上部に形成しても良く、この場合は第1主電極領域322をビット線322に接続するようにすれば良い。図41,図42では第2の半導体はビット線322の一部にも形成されているが、この場合、第2の半導体からなる第2主電極領域313を省略して、第1の半導体からなる第2主電極領域のみとすることも可能である。
【0036】
本発明の第2の半導体(狭バンドギャップ領域)はイオン注入、MBE、CVD法等により形成可能で、SiGe,SiSnの他にPbS,PbSe,PbTe,SnTe,ZnSb,InSb,InAs等の狭バンドギャップ半導体やSix (PbS)1-x ,Six (PbSe)1-x 等の狭バンドギャップ半導体とSiとの混晶を用いることができる。PbS,PbSe等はMBE,CVD法により形成することが望ましい。又、イオン注入に際しては図4(a)及び(b)に示すようにイオンの種類に応じて加速電圧を変え、異なる射影飛程(Rp)を用いて異なった位置にイオン打ち込みをすること、図11(b)等に示すようにゲート電極の両側に側壁絶縁膜を形成して平面パターン上で異なる場所に打ち込むことも有効である。例えば図4に示すように半導体基体201と、半導体基体の上部に形成された埋め込み絶縁膜202と、埋め込み絶縁膜の上部に形成された第1導電型の単結晶シリコン膜とからなるSOI基板をSIMOX法やSDB法で形成する第1ステップと、SOI基板上の単結晶シリコン膜203の表面にゲート絶縁膜204及びゲート電極領域205を形成する第2ステップと、ゲート電極領域205をマスクとしてGe又はSnの少なくとも一方のイオンをイオン注入する第3ステップと、ゲート電極領域の両側に側壁絶縁膜71を形成する第4ステップと、ゲート電極205及び側壁絶縁膜71をマスクとしてP+ 等の第2導電型不純物のイオンをイオン注入する第5ステップと、第5ステップ後のSOI基板を所定の温度で熱処理し、第2導電型不純物を、Ge又はSnの少なくとも一方の存在する領域を超えて拡散させる第6のステップを用いれば、Ge又はSnのシリコン中の拡散定数はPやAsの拡散定数に比してはるかに小さいので図19,又は図20に示すSiGe領域257をn+ ソース領域216の内部に包み込み、かつSiGe領域257の端部をゲート電極端に近づける構造が高精度かつ容易に実現できる。即ち、結晶欠陥の発生によるリーク電流への寄与を抑制すると同時に、正孔を有効に吸い出す図13に示すようなポテンシャルプロファイル(バンドダイアグラム)が実現できるのである。又、図19(b)に示すように斜めイオン注入によりAs等を打ち込み、SiGe領域を含むようにしても良い。イオン注入後のアニールは結晶欠陥の位置を制御するためには700℃以上の基板温度、より好ましくは700℃〜1000℃の基板温度が良い。アニール温度を700℃以上に選定し、結晶欠陥Dを図20に示すように主電極領域216,226内に収めてしまえばGe,SnをSiに対して30%以上となるようにイオン注入してもMOSFETのリーク電流は増大しない。
【0037】
SiGe,SiSn,PbS等はイオン注入以外にMBE法やCVD法でも成長できる。例えばSiH4 (あるいはSi2 H6 )とGeH4 を用いればSiGeがCVDでき、この際、AsH3 ,PH3 をドーピングすればn+ 型SiGeが成長できる。PbSは例えば[Pb(OBut )2 ]2 やPbO4 (OBut )6 とH2 Sとを用いてCVDすれば良い。SOI基板の表面の上層の単結晶シリコン膜(SOI膜)203の深い位置、例えば、SOI膜と埋め込み酸化膜との界面近傍に第2の半導体(狭バンドギャップ領域)をCVDで形成することは、イオン注入のダメージを避ける点で有効である。この場合は最初に第1の半導体からなるSOI膜203の表面に第2の半導体を埋め込んで形成し、その上に埋め込み絶縁膜202を形成し、別に用意した半導体基体201を、埋め込み絶縁膜202を介して貼り合わせる、いわゆるSDB法を用いれば良い。第1の半導体からなるSOI膜203の表面に第2の半導体を埋め込むのは、第2の半導体形成予定部分をエッチング除去し、その部分に第2の半導体を選択成長させるか、あるいは溝の深さより厚くCVDを行い、その後CMP法等により平坦化すれば良い。
【0038】
又、Six Ge1-x 領域278のような第2の半導体は図30に示すようにエピタキシャル成長と、このエピタキシャル成長時の下地からのGe等の第2の半導体の成長元素の一部の外方拡散及び表面偏析を用いても形成できる。即ち、図30(a)に示すようなSOI基板を形成する第1ステップと、SOI基板の表層の第1の単結晶シリコン293膜の一部を選択的にエッチング除去し、第1の単結晶膜シリコン293膜の上部のみにSiGe等のシリコンよりも禁制帯幅の小さい半導体277を図30(b)に示すように形成する第2ステップと、狭バンドギャップ層の上部及びSOI基板の埋め込み絶縁膜202の上部に第2の単結晶シリコン膜203をエピタキシャル成長し、図30(c)に示すようにその表面を平坦化する第3ステップとにより、狭バンドギャップ層の成長元素の一部、例えばSiGeの場合は、Geが外方拡散し、又、一部は表面偏析により、狭バンドギャップ層293の上部に、図30(d)に示すように第2の半導体のSiGe領域278が形成される。この後は、イオン注入等を用いて第2の単結晶シリコン膜203を第1導電型の所定の不純物密度にドープする第4ステップと、図30(d)に示すように第2の単結晶シリコン膜の上にゲート絶縁膜204及びゲート電極領域205を形成する第5ステップと、図30(e)に示すように、ゲート電極領域205の両側に側壁絶縁膜73を形成する第6ステップと、ゲート電極領域205及び側壁絶縁膜73をマスクに第2導電型不純物イオンを第2の単結晶シリコン膜にイオン注入し、その後アニールする第7ステップによりソース領域216、ドレイン領域226が、SiGe領域278の内部に形成できる。
【0039】
【発明の実施の形態】
図1は本発明の第1の実施の形態に係るSOI・MOSFETの断面構造を示す。図1においてp型(100)シリコン基板201の上部に埋め込み酸化膜202を介してp型SOI膜203が形成されている。そしてSOI膜203はSOI膜203の表面から埋め込み酸化膜202に達するまで深く形成された熱酸化膜4により素子分離がなされている。そしてこの素子分離されたSOI膜203の領域を活性領域として、この活性領域の内部にn+ ソース領域216及びn+ ドレイン領域226が、その底部を埋め込み酸化膜202に接するように形成されている。n+ ソース領域216及びn+ ドレイン領域226の内部には、Pを含むSiGe領域217,227が形成され、このSiGe領域217,227に対し、層間絶縁膜8中に形成されたコンタクトホールを介してソース金属電極218及びドレイン金属電極228が形成されている。又、n+ ソース領域216及びn+ ドレイン領域226の間のチャンネル領域203の上部にはゲート酸化膜204を介して、ポリシリコン等のゲート電極205が形成されている。ポリシリコンゲート電極205の表面には後酸化膜と称せられる薄い酸化膜7が形成されている。n+ ソース領域216、n+ ドレイン領域226は、例えばAs等のn型不純物を6×1018〜1×1021cm-3程度の高不純物密度にドープした領域である。
【0040】
本発明の第1の実施の形態では、ソース/ドレイン領域216,226の表面側にSiより共有結合半径の小さいPを含むSiGe領域、即ちGe、及びPを含む領域217,227を有する。この様にすることで、Siより共有結合半径の大きいAsを含むn+ ソース/ドレイン領域206にGeのみを含む領域207が形成される従来の図50(a)に示すような、SOI・MOSFETで見られた、図51(b)に示すようなリーク電流の確率的な発生は見られなかった。
【0041】
又、図53に示すような結晶欠陥Dは全く発生しなかった。更に、ドレイン破壊電圧に関しては、従来のAsをn+ 不純物とし、この不純物拡散層にGeのみを注入したSOI・MOSFETに比べて、特に劣化することはなかった。
即ち、ソース拡散層用の不純物のみを含むSOI・MOSFETに対して、オフ領域のドレイン破壊電圧は1V向上した。
【0042】
この様な効果が得られた理由は、以下のように考えられる。つまり、(100)面における結晶欠陥は図53に示すように、典型的には{111}面に沿って発生する傾向を有している。そして、Siより共有結合半径の大きいGeのイオン注入後SiGe領域の形成にともない、ストレス発生に伴う結晶歪がゲート電極端に集中するという、従来見られたSOI構造特有の現象が、Siより共有結合半径の小さいPをn+ ソース領域216の不純物とした本発明の第1の実施の形態の構造により、改善され、結晶歪が有効に緩和されたためと考えられる。
【0043】
ところで、本実施の形態において、ゲート長0.5μmで形成した素子の実効チャンネル長は、0.30μmになっており、短チャンネル効果によるしきい値の低下が見られた。これは、Ge、及びPのイオン注入の後の熱処理により、Pが横方向に拡散した結果であることがわかった。
【0044】
本発明の第1の実施の形態に係るSOI・MOSFETは以下のようにして製造することができる。図2(a)〜2(d)は本発明の第1の実施の形態のSOI・MOSFETの製造工程別の断面図である。
【0045】
(a)まず、p型(100)面のシリコン基板201に図2(a)に示すように、酸素を加速電圧Vac=180kV、ドーズ量Φ=2×1018cm-2で注入する。
【0046】
(b)その後1300℃で5時間熱処理することにより、図2(b)に示すようにシリコン表面から深さ200nmの所に厚さ400nmの埋め込み酸化膜202を形成する。このとき、表面には単結晶シリコン膜(SOI膜)203が形成される。即ち、いわゆるSIMOX法によりSOI構造を形成するのである。更にSOI膜203の表面を熱酸化し、この熱酸化膜をNH4 F溶液等を用いたウェットエッチングすることにより、SOI膜203を所定の厚さ、例えば100nmまで薄くする。
【0047】
(c)次に、LOCOS法等の選択酸化技術により、図2(c)に示すように素子分離用の酸化膜4を埋め込み酸化膜202に達するまで深く形成し、隣接する素子間を電気的に分離する。集積密度の高い場合はBOX法(Buried OXide法)等他の素子分離技術を用いても良い。その後、ゲート酸化膜204を10nmの厚さで形成し、リンドープのポリシリコン205を300nmの厚さでCVD法により堆積して、フォトリソグラフィー及びRIEを用いた工程により図2(c)に示すような、ゲート長0.5μmのゲート電極205を形成する。
【0048】
(d)次に、後酸化膜7を厚さ10nmで形成した後、Asを加速電圧Vac=150kV、ドーズ量Φ=3×1015cm-2でイオン注入し、900℃で1時間熱処理し、n+ ソース領域216、n+ ドレイン領域226を形成し、更に図2(d)に示すように、Geを加速電圧Vac=50kV、ドーズ量Φ=1×1016cm-2で注入し、更に、Pを加速電圧Vac=15kV、ドーズ量Φ=3×1015cm-2でイオン注入する。次に、850℃、30分のアニールを施し、図示を省略するが、300〜500nmのSiO2 膜又はSiO2 膜とPSG膜等の複合膜からなる層間絶縁膜8をCVD法により堆積し、この層間絶縁膜中にソース/ドレイン金属電極218,228用のコンタクトホールの開口を行い、その後Al−Si、又はAl−Si−Cu等のメタライゼーション工程によりソース金属電極218、ドレイン金属電極228を形成すれば本発明の第1の実施の形態のSOI・MOSFETが完成する。
【0049】
なお、本発明の第1の実施の形態においてGeの代わりにSnをイオン注入しても良く、又、GeとSnとを同時にイオン注入しても良い。Pをn型不純物としてSnをイオン注入する場合にはP:Sn=8:3程度で格子歪が補償される。Ge及びSnはSi中に5×1019cm-3〜1×1020cm-3以上、好ましくは5×1020cm-3の不純物密度で含まれていれば良い。本発明の効果がより発揮できるのはSi中にGeが1〜30%、より好ましくは5〜15%含まれている場合である。又、MOSFETで説明したが、ゲート絶縁膜を窒化膜(Si3 N4 )等を用いたMIS・FETでも同様であることはもちろんである。
【0050】
なお、上記の本発明の第1の実施の形態において、最終的にはn+ ドレイン領域226、n+ ソース領域216にはAsとPとの2種類の不純物が導入されたことになるが、Asの代わりにPを用いて1種類のn型不純物となってもかまわない。又、Asの代わりにSbを用いても良く、Pの代わりに同様にSiより共有結合半径の小さなBやCを用いても良く、更にこれらの複数の組み合わせでも良い。
【0051】
図3(a)は本発明の第2の実施の形態に係るSOI・MOSFETの断面構造を示す。図3(a)においてp型(100)シリコン基板201の上部に埋め込み酸化膜202を介してp型SOI膜203が形成されている。そしてSOI膜203はSOI膜203の表面から埋め込み酸化膜202に達するまで厚く形成された熱酸化膜4により素子分離がなされている。そしてこの素子分離されたSOI膜203の領域を活性領域として、この活性領域の内部にAsの高不純物密度領域であるn+ ソース領域216及びn+ ドレイン領域226が、その底部を埋め込み酸化膜202に接するように形成されている。又、n+ ソース領域、n+ ドレイン領域216,226の内部にはSiGe領域211,221が形成され、このSiGe領域211,221の表面にPの高不純物密度領域219,229が形成されている。又、n+ ソース領域216及びn+ ドレイン領域226の間のチャンネル領域203の上部にはゲート酸化膜204を介して、ポリシリコン等のゲート電極205が形成されている。ゲートポリシリコン電極205の周辺には薄い酸化膜7と、スペーサとなる幅80nmの側壁酸化膜71が形成されている。Pの高不純物密度領域219,229はこの側壁酸化膜71の厚み分ゲートポリシリコン205から離れて形成されている。そして本発明の第1の実施の形態と同様に、層間絶縁膜8に形成されたコンタクトホールを介して、ソース金属電極218がn+ ソース領域216に、ドレイン金属電極228がn+ ドレイン領域226に接続されている。
【0052】
本発明の第2の実施の形態のSOI・MOSFETでは、n+ ソース領域及びn+ ドレイン領域にGeとAsといういずれもSiよりも共有結合半径の大きな不純物のイオンのみをイオン注入した図50(a)に示すようなSOI・MOSFETに比べて、ドレイン破壊電圧の改善効果は同程度であるが、リーク電流は本発明の第1の実施の形態と同様に顕著な改善が得られた。更にゲート長0.5μmにおける実効チャンネル長は0.38μmであり、本発明の第1の実施の形態に比べて短チャンネル効果の抑制に改善が見られた。
【0053】
なお、本発明の第2の実施の形態では、上記のように幅80nmのスペーサ71を形成しているが、これは後述するようにPをイオン注入してPの高不純物密度領域219,229をSiGe領域211,221中に、所定のオフセットを有して形成するためのものである。この場合、n+ ソース領域、n+ ドレイン領域216,226に対するAs等のイオン注入の条件等他の条件を変えずに、Pの代わりにPよりも更に共有結合半径の小さいBを加速電圧Vac=20kV、ドーズ量Φ=3×1015cm-2で注入してBの高不純物密度領域を形成しても良い。このとき、先に打ち込んだn+ ソース、ドレイン領域216,226のAsイオンは、Bによって一部補償されることとなるが、n型MOSFETとしての動作に本質的な問題は生じない。BはPよりも更に共有結合半径が小さく、したがってPよりも低ドーズで格子歪が補償できる。Bの高不純物密度領域を用いてもリーク電流の抑制効果は、前記本発明の第2の実施の形態の場合と同様であった。なお、Bの高不純物密度領域の存在によるn+ ソース領域、n+ ドレイン領域216,226に対するコンタクト抵抗が問題となるときは、図3(b)に示すように複数のBの高不純物密度領域219a,219b,219cに分割し、ソース金属電極218でn+ SiGe領域211とBの高不純物密度領域219a,219b,219cを短絡するようにすれば良い。図3(b)はソース側のみを示しているが、ドレイン側についても同様である。又、MOSFET以外でも、窒化膜(Si3 N4 膜)、あるいはアルミナ膜(Al2 O3 )等もゲート酸化膜として用いたMISFETでも同様である。
【0054】
次に、図4(a)及び4(b)を用いて本発明の第2の実施の形態のSOI・MOSFETの製造方法を説明する。
【0055】
(a)まず図2(a),2(b)と同様にSIMOX法を用いて、p(100)基板201上に埋め込み酸化膜202とSOI膜203を形成する。SOI膜は本発明の第1の実施の形態と同様に、その表面の熱酸化及びこの酸化膜のウェットエッチングにより100nmに、厚さを調整する。
【0056】
(b)その後、活性層以外の部分に図4(a)に示すように素子分離用酸化膜4を形成する。この酸化膜4はLOCOS法によれば良い。その後、LOCOSのときに選択酸化のマスクとして用いた窒化膜を除去し、更に10nmの厚さのゲート酸化膜を形成し、更にその上にCVD法により厚さ300nmのポリシリコン膜を形成する。次にフォトリソグラフィー及びRIEによりゲート長0.5μmのゲート電極パターン205を形成し、更に図4(a)に示すように厚さ10nmの後酸化膜7を形成する。
【0057】
(c)次に図4(a)のSOI膜203中に示した位置231をピークとして、Geを加速電圧Vac=50kV、ドーズ量Φ=1×1016cm-2で打ち込み、次に、Asを加速電圧Vac=20kV、ドーズ量Φ=5×1015cm-2で打ち込む。
【0058】
(d)その後、CVD法を用いて酸化膜を100nm堆積し、RIE法等により、ゲート電極205の側壁に、幅80nmのCVD酸化膜のスペーサ71を形成し、このスペーサ71をマスクとして用い図4(b)に示すようにSOI膜203中の位置232をピークとしてPを加速電圧Vac=15kV、ドーズ量Φ=3×1015cm-2で注入し、次に850℃、30分のアニールを行う。
【0059】
(e)この後、基板表面にCVD法により層間絶縁膜8を堆積し、この層間絶縁膜8中にコンタクトホールを形成する。このコンタクトホールに、ソース金属電極218及びドレイン金属電極228を形成して、本発明の第2の実施の形態のSOI・MOSFETが完成する。
【0060】
前述の本発明の第1の実施の形態についても同様であるが、本発明の第2の実施の形態においてイオン注入したGeの代わりに、スズ(Sn)を加速電圧Vac=110kV、ドーズ量Φ=2×1016cm-2で打ち込み、熱処理を850℃、30分行うことによりバンドギャップの狭い領域211,221等を形成しても良い。Snによりバンドギャップの狭い領域をn+ ソース/ドレイン領域中に形成した場合でもドレイン破壊電圧の改善効果は明らかで、図50(a)に示すような、n+ ソース領域206にGeとAsを注入したSOI・MOSFETに比べてドレイン耐圧は1.5V改善した。更に、図51(b)に示す確率的なリーク電流の発生は見られなかった。
【0061】
この様な効果が得られた理由は、以下のように考えられる。即ち、Ge又はSnを含む、5×1020cm-3程度の高不純物密度でバンドギャップの狭い領域をソースの表面部に設定せずに、チャンネル空乏層よりも深い位置に設定し、しかもSiより共有結合半径の小さいPをn型不純物として含ませることで、チャンネル領域底部に蓄積した正孔を効率的に吸い出すことができ、リーク電流が減少し、同時にドレイン破壊電圧の改善効果も保持されるものと考えられる。
【0062】
なお以上の本発明の第1及び第2の実施の形態において、所望の効果を得られるのは、GeとP、GeとAsとP、GeとAsとSb、更には、GeとB、GeとB及びPの組み合わせがある。更にGeのイオン注入領域はB,P,As等のイオン注入領域中に形成され、Bのイオン注入濃度は、Asのイオン注入濃度よりも低いことが望ましい。又、Geの代わりにSnをイオン注入しても良く、例えばSnとP、あるいはSnとPとAs等を同時にイオン注入すれば良い。又、GeとSnとを同時にイオン注入しても良い。Ge又はSnはシリコン中に5×1019cm-3、望ましくは1×1020cm-3以上含まれていれば良い。より好ましくはGe,SnはSi中に5〜15%含まれていることが良い。例えばSnを5×1019cm-3含ませた場合、Pを1.6×1020cm-3含ませれば、格子歪は緩和し、結晶欠陥は発生しない。なお、Ge又はSnとAs+Sbとの組み合わせは、いずれもSiより共有結合半径が大きいが、いずれかがSiの格子間位置に入り、いずれかがSi置換位置に入るという複雑な関係により格子歪補償が可能となる。なお、図3(a)ではPの高不純物密度領域219がSiGe領域211に含まれるような場合を示しているが、Pの高不純物密度領域219はSiGe領域を超えて、よりゲート直下に近い側の位置に形成されるようにしても良い。この構造はスペーサ71を用いないでPをイオン注入すれば良い。
【0063】
図5(d)は本発明の第3の実施の形態に係るSOI・MOSFETの断面構造を示す。図5(d)においてp型(100)シリコン基板201の上部に埋め込み酸化膜202を介してp型SOI膜203が形成されている。そしてSOI膜203は、図示を省略しているがBOX法、LOCOS法等により形成された素子分離領域に周辺を囲まれた活性領域を形成し、この活性領域の内部にn+ ソース領域216及びn+ ドレイン領域226が、その底部をほぼ埋め込み酸化膜202に接するように深く形成されている。そして、n+ ソース領域216と埋め込み酸化膜との界面、及びn+ ドレイン領域226と埋め込み酸化膜との界面にはSiGe層47が形成されている。活性層の表面に形成された層間絶縁膜8の一部に形成されたコンタクトホールを介してソース金属電極218及びドレイン金属電極228が形成されている。又、n+ ソース領域216及びn+ ドレイン領域226の間のチャンネル領域203の上部にはゲート酸化膜204を介して、ポリシリコン等のゲート電極205が形成されている。
【0064】
本発明の第3の実施の形態では、図5(d)に示すように、ソース/ドレイン領域216,226よりも深くGeの注入領域(SiGe層)47を設けているので、リーク電流の発生の原因となる図53に示すようなpn接合近傍の結晶欠陥Dは生じず、ソース/ドレイン領域216,226にGeを注入した従来技術のSOI・MOSFETに発生するようなリーク電流も見られなかった。主動作状態におけるチャンネル領域に形成される空乏層214の位置よりも下の位置にSiGe層47が形成されていることが好ましい。又、ドレイン破壊電圧に関しては、この様にSiGe層47を深く形成した場合においても従来のヘテロ接合SOI・MOSFETに比して特に変化はなく、ドレイン破壊電圧の改善効果を維持できた。即ち、Geを注入せずにソース拡散層を形成したSOI・MOSFETと比べると、オフ領域のドレイン破壊電圧は1V向上している。なお、MOSFET以外でも窒化膜等をゲート絶縁膜として用いたMISFETでも同様である。
【0065】
次に、図5(a)〜図5(d)を用いて本発明の第3の実施の形態のSOI・MOSFETの製造方法を説明する。
【0066】
(a)まず図2(a),2(b)と同様にSIMOX法を用いて、図5(a)に示すようにp(100)基板201上に埋め込み酸化膜202とSOI膜203を形成する。SOI膜は本発明の第1の実施の形態と同様、熱酸化及びこの熱酸化膜のウェットエッチングにより100nmに厚みを調整する。その後例えばBF2 + を加速電圧Vac=30kV,ドーズ量Φ=1013cm-2でイオン注入する等により、所望の不純物密度のSOI膜203を得る。
【0067】
(b)次に、LOCOS法やBOX法等により、素子分離用の酸化膜を形成し、隣接する素子間を電気的に分離する。その後、ゲート酸化膜204を10nmの厚さで形成し、その表面に、リンドープのポリシリコン205を0.3μmの厚さでLPCVD法等により形成する。そして、リソグラフィー及びRIE工程によるパターニング技術により図5(b)に示したようなゲート酸化膜204の上にゲートポリシリコン電極205が形成された構造を形成する。続いて、図5(b)に示すように、Six Ge1-x 層47用に、Geを加速電圧Vac=100kV,ドーズ量Φ=1×1016cm-2でイオン注入し、更にAsを加速電圧Vac=30kV,ドーズ量Φ=3×1015cm-2でイオン注入し、850℃、30分のアニールを施してソース/ドレイン領域216,226及びSix Ge1-x 層47を形成する。
【0068】
(c)この後、CVD法等により、例えば0.5μmの厚さで層間絶縁膜用の酸化膜8を全面に形成する。次に、レジスト膜を堆積し、フォトリソグラフィー法によりパターニングした後、RIE技術により酸化膜8をエッチングしコンタクトホールの開口を行う。更に酸化膜8のエッチングに引き続きSix Ge1-x 層47が露出するまでn+ ソース領域216、n+ ドレイン領域226のSiをSF6 等を用いたRIEによりエッチングし、図5(c)に示すようなU溝を形成する。
【0069】
なお、Geの代わりにSnをイオン注入してSix Ge1-x 層47の代わりにSix Sn1-x 層をチャンネルの空乏層よりも深い位置に形成しても良く、GeとSnとを同時にイオン注入しても良い。Ge又はSnはSi中に5×1019cm-3以上、望ましくは1×1020cm-3以上含まれていれば良いが、より好ましくは5〜15%程度Si中に含まれていれば良い。又、Six Ge1-x ,Six Sn1-x の代わりにPbS,PbSe,ZnSb,InSb等のSiよりバンドギャップの狭い半導体層又はこれらとSiとの混晶を用いても良い。
【0070】
(d)そして、図5(d)に示すように、Al,Al−Si,Al−Si−Cu等の金属を用いたメタライゼーション工程によりソース金属電極218、ドレイン金属電極228を形成し、本発明の第3の実施の形態のSOIMOSFETが完成する。
【0071】
図6(b)は本発明の第4の実施の形態に係るSOI・MOSFETの断面構造を示す。SiGe層47が主動作状態における、ゲート酸化膜204の直下の空乏層214より深く形成されている構造の他の例である。図6(b)においてp型(100)シリコン基板201の上部に埋め込み酸化膜202を介してp型SOI膜203が形成されている。そしてSOI膜203は、図6(b)では図示を省略しているが、素子分離用の酸化膜等により周辺を囲まれ、その内部を活性領域(デバイス領域)としている。図6(b)はその活性領域部分のみを示す図である。この活性領域の内部にn+ ソース領域216及びn+ ドレイン領域226が、その底部がほぼ埋め込み酸化膜202に達するように形成されている。そして、n+ ソース領域216、n+ ドレイン領域226と埋め込み酸化膜202との界面にはSiGe層(以下本発明の第4の実施の形態においては第1のSiGe層という)47が形成されている点は本発明の第3の実施の形態と同様であるが、第4の実施の形態は更に第2のSiGe層51がソース金属電極218のコンタクトホール開口部直下、及びドレイン金属電極228のコンタクトホール開口部直下からそれぞれ第1のSiGe層47に達するまで形成されている。第2のSiGe層51のGeの組成は、第1のSiGe層47のGeの組成と等しいか、第2のSiGe層51のGeの組成が高い方が望ましい。第2のSiGe層のGeの組成を高くすることにより、より禁制帯幅が狭くなり、チャンネル中に蓄積された正孔の吸い出し効率が高くなるからである。そして活性領域の上部には層間絶縁膜8が形成され、2つの第2のSiGe層51に対し、それぞれ層間絶縁膜8に形成されたコンタクトホールを介してソース金属電極218及びドレイン金属電極228が形成されている。又、n+ ソース領域216及びn+ ドレイン領域226の間のチャンネル領域203の上部にはゲート酸化膜204を介して、ポリシリコン等のゲート電極205が形成されている。
【0072】
図6(b)に示す本発明の第4の実施の形態に係るSOI・MOSFETは、本発明の第3の実施の形態と同様にドレイン破壊電圧が改善されると共に、リーク電流は顕著な改善が得られた。
【0073】
次に本発明の第4の実施の形態の製造方法を前述した本発明の第3の実施の形態の製造方法で用いた図5(a),5(b)を参照しつつ図6(a)及び6(b)を用いて説明する。
【0074】
(a)まず、図5(a),5(b)に示すようなSIMOX法を用いた埋め込み酸化膜202の形成工程やその後のSOI膜203からなる活性領域表面へのゲート酸化膜204、ポリシリコンゲート電極205、Six Ge1-x 層47、n+ ソース領域216、及びn+ ドレイン領域226等の形成工程は、本発明の第3の実施の形態とほぼ同様であるので、これらの工程の詳細な説明は省略する。
【0075】
(b)この様に、ポリシリコンゲート電極205、Six Ge1-x 層47、n+ ソース領域216、及びn+ ドレイン226を形成した後、CVD法等により層間絶縁膜用の酸化膜8を堆積する。この後、フォトリソグラフィー法及びRIE技術によりコンタクトホールの開口を行い、n+ ソース/ドレイン領域216,226の表面のSiが露出するまで酸化膜8をエッチングする。そして、このコンタクトホール開口部にGeを加速電圧Vac=30kV、ドーズ量Φ=1016cm-2で図6(a)に示すようにイオン注入する。
【0076】
(c)次に、このSOI基板を熱処理することにより、Six Ge1-x 層47に接するように図6(b)に示すような、第2のSix Ge1-x 層51を形成する。この後、図6(b)に示すように、Al等からなる金属を用いてソース金属電極218、ドレイン金属電極228を形成し、本実施の形態のSOI・MOSFETが完成する。
【0077】
上述の製造方法では、コンタクトホールの開口のためのエッチングは単結晶シリコン膜であるSOI膜203に形成されるn+ ソース/ドレイン領域216,226の表面まで行えば良く、本発明の第3の実施の形態のSOI・MOSFETを形成する方法に比べてプロセスが簡単でプロセスの制御性に優れている。なお、本発明の第3の実施の形態と同様Six Ge1-x 層47の代わりにSix Sn1-x 又はSiとGeとSnとの混晶を用いても良い。又、GeやSnはSi中に5×1019cm-3以上、好ましくは5×1020cm-3以上含まれていることが必要で、最も好ましくはSi中に5〜15%含まれていることが良い。なお、PbS,SnTe,InSb等のSiよりバンドギャップの狭い物質(狭バンドギャップ物質)をSix Ge1-x 層47,51の代わりに用いても良い。この場合第2のSix Ge1-x 層51の代わりに用いる狭バンドギャップ物質の禁制帯幅を第1のSix Ge1-x 層47の代わりに用いる狭バンドギャップ物質の禁制帯幅より、更に狭くするか、ほぼ等しくすることが好ましい。ソース金属電極218に近づくにしたがってい、禁制帯幅が次第に狭くなることにより、正孔の吸い出し効果はより効率的となる。
【0078】
図7は本発明の第5の実施の形態に係るSOI・MOSFETの断面構造を示す。図7においてp型(100)シリコン基板201の上部に埋め込み酸化膜202を介してp型SOI膜203が形成されている。そしてSOI膜203は、図7では図示を省略しているが、素子分離用の酸化膜等により周辺を囲まれ、その内部を活性領域(デバイス領域)としている。図7はその活性領域部分のみを示す図である。この活性領域の内部にn+ ソース領域216及びn+ ドレイン領域226が、その底部が、ほぼ埋め込み酸化膜202に達する程度に深く形成されている。第3及び第4の実施の形態と同様にn+ ソース領域216、n+ ドレイン領域226の底部にはSiGe層48が形成され、n+ ソース領域216、n+ ドレイン領域226の内部のSiGe層48の上部にはTiSi2 ,WSi2 ,MoSi2 ,CoSi2 ,PtSi2 等のシリサイド層74が形成されている。又、このシリサイド層74に対し活性領域の上部に堆積された層間絶縁膜8の所定の一部に形成されたコンタクトホールを介してソース金属電極218及びドレイン金属電極228が形成されている。又、n+ ソース領域216及びn+ ドレイン領域226の間のチャンネル領域203の上部にはゲート酸化膜204を介して、ポリシリコン等のゲート電極205が形成されている。ポリシリコンゲート電極205の両側には側壁窒化膜73が形成されている。
【0079】
なお、図7においてシリサイド層74はSOI膜203の表面の凹部に形成されているが、シリサイド層74の表面は、SOI膜203とほぼ同一平面でフラットな形状に形成されていても良い。いずれにしても、Ti,W,Mo,Co等の高融点金属とSiとの反応でシリサイド層74がSOI膜203の表面からSOI膜203の深部に喰い込んで形成され、SiGe層48と接していれば良い。
【0080】
本発明の第5の実施の形態のSOI・MOSFETは、本発明の第3及び第4の実施の形態と同様にドレイン破壊電圧改善効果に優れ、しかも、リーク電流には顕著な改善が得られた。更に、シリサイド膜74を有することから、オーミックコンタクト抵抗が低減されソース/ドレインの寄生抵抗が小さく、トランス・コンダクタンスgmが大きく、電流駆動能力の良好な素子特性が得られた。
【0081】
以下に、本発明の第5の実施の形態のSOI・MOSFETの製造方法を図8(a)〜8(d)及び図7を用いて説明する。以後の説明においてはシリサイド層74としてCoSi2 を用いる場合で説明する。
【0082】
(a)まず、p型(100)のシリコン基板201に対して、本発明の第1〜第4の実施の形態と同様にSIMOX法を用いてSOI基板を作成する。即ち酸素をイオン注入し、その後熱処理することにより、埋め込みシリコン酸化膜202を形成する。このとき、表面にはSOI膜203が形成される。次に、SOI膜203を熱酸化し、そのSOI膜203の表面の熱酸化膜をNH4 F溶液を用いたウェットエッチングを行う等により、SOI膜203を例えば100nmまで薄くする。更に前述した各実施の形態と同様に、ボロン等をイオン注入し所望のチャンネル領域203の不純物密度を得る。
【0083】
(b)その後、ゲート酸化膜204を10nmの厚さでチャンネル領域203の上に形成し、その表面に、リンドープのポリシリコン205を0.3μmの厚さでLPCVD法等により形成し、更にこのポリシリコンの表面に熱酸化膜7等を形成する。この熱酸化膜7の表面にフォトレジストを塗布し、リソグラフィー及びRIE工程により、図8(a)に示すようなポリシリコンゲート電極205、その表面の酸化膜7、ポリシリコンゲート電極205の下のゲート酸化膜204のパターンを形成する。
【0084】
(c)次に、Six Ge1-x 層47用に、Geを加速電圧Vac=100kV、ドーズ量Φ=1×1016cm-2でイオン注入し、更にAsを加速電圧Vac=30kV、ドーズ量Φ=3×1015cm-2でイオン注入して、850℃、30分のアニールを施して、図8(a)に示すように、ソース/ドレイン領域216,226及びSix Ge1-x 層47を形成する。つまり、このアニールによりGeを7%含有するSiGe層(Si0.93Ge0.07層)47が形成され、n+ ソース/ドレイン領域216,226の不純物密度は1×1020cm-2程度となる。n+ ソース/ドレイン領域216,226とp型SOI膜203との接合界面は、SiGe層47よりも20nm程度SOI膜203の形成するチャンネル領域側へ位置することとなる。
【0085】
(d)次に、窒化膜を表面に例えば20nm〜0.4μm堆積し、RIE法等により、前記ゲート電極205等の側壁に側壁窒化膜73を残置させ、更にこの側壁窒化膜73と酸化膜7をマスクにしてSiをエッチングし図8(c)に示すように、ソース/ドレイン領域216,226を例えば30nmエッチングする。なお、このソース/ドレイン領域216,226のエッチングの工程は省略して、ソース/ドレイン領域216,226の表面はSOI膜203とほぼ同一平面となるようにフラットな平面のままにしておいても良い。次に図8(c)に示すように、全面にTi膜112をCVD法、真空蒸着法、スパッタリング法等を用いて厚さ30nmに堆積する。更にTi膜112の上に、(図示を省略しているが)熱処理時の酸化防止用として厚さ70nmのTiN膜をCVD法、真空蒸着法、スパッタリング法等を用いて堆積する。なお、このTiN膜の堆積は省略しても良い。
【0086】
(e)次に、このTi膜112を750℃、N2 中30秒の熱処理を行う。この際TiSi2 膜が形成される。又、この熱処理ではゲートポリシリコン電極205の上の酸化膜7上及び側壁SiN膜73上にはTiSi2 は形成されずに未反応のTiとして残った。次に過酸化水素水を含む溶液中で処理することにより、この未反応のTi及びTiNを除去する。この後、更に850℃、30秒の熱処理を行うことにより、厚さ60nmのTiSi2 膜が図8(d)に示すように形成される。この熱処理によりSix Ge1-x 層47は若干Geの組成が変化しSix Ge1-x 層48に変化する。
【0087】
(f)次に全面にCVD法で酸化膜8を堆積し、この酸化膜8にコンタクト孔を開口し、図7に示すようにAl,Al−Si,Al−Si−Cu等を用いたメタライゼーション工程により、ソース金属電極218、ドレイン金属電極228を形成する。なお、このコンタクトにW等を選択CVD法により充填し次に配線材であるAl−Si(1%)−Cu(0.5%)を堆積し、フォトリソグラフィーにより加工しソース金属電極、ドレイン金属電極等の金属配線を形成しても良い。
【0088】
以上の本発明の第5の実施の形態においては金属材としてTiを用いた場合について説明したが、この材料に限定されることはなくNi,Pt,W,Mo等を用いても良い。又、これらNi等の高融点金属の場合にもシリサイド化の熱処理時の酸化防止用として、これらの高融点金属の上にTiNなどの膜を上記と同様に堆積し、それから熱処理を行っても良い。この膜はその後の過酸化水素水処理により未反応のNi,Pt,W等の高融点金属とともに除去される。又、Si0.9 Ge0.1 層/高融点金属層間に自然酸化膜が存在し、高融点金属のシリサイド化が阻害されるような場合、その界面に更にTiのような還元能力のある層を設置することも有効である。そして上記の750℃、30秒の熱処理及び過酸化水素水処理後に850℃、30秒で再熱処理する2ステップの熱処理方法を用いても良く、1回の熱処理でシリサイド化を行っても良い。又、本発明の第5の実施の形態ではこの珪化物(シリサイド)をそのまま残置してあるがHF液を使って除去してしまっても良い。又、Si0.9 Ge0.1 層47の形成方法であるがこれは上記の例に限定されることはなく、レジスト等をマスクとしてn+ ソース領域216の側にのみ形成しても良い。又、上記の例ではn+ ソース/ドレイン領域216,226とp型SOI層との間のpn接合界面がGeの存在する領域よりもMOSFETのチャンネル側に位置していたが、この接合部分がGeの存在する領域内にあっても良い。又、上記の例ではゲート電極上にSiGe層、珪化物層を形成しなかったが、形成しても本発明の効果上影響はない。又、Six Ge1-x 層の代わりにSix Sn1-x 層を用いても良い。
【0089】
図9(c)は本発明の第6の実施の形態に係るLDD(Lightly Doped Drain)SOI・MOSFETの断面構造を示す。図9(c)においてp型(100)シリコン基板201の上部に埋め込み酸化膜202を介してp型SOI膜203が形成されている。そしてSOI膜203は、図9(c)では図示を省略しているが、素子分離用の酸化膜等により周辺を囲まれ、その内部を活性領域(デバイス領域)としている。図9(c)はその活性領域部分のみを示す図である。この活性領域に、浅く、比較的低不純物密度のn- ソース領域85、n- ドレイン領域95がMOSFETのチャンネル領域となるSOI膜203に面して形成され、更に不純物密度2×1018〜1×1021cm-3のn+ ソース領域216及びn+ ドレイン領域226が、その底部を埋め込み酸化膜202に接するように深く形成されている。ただしここでn- ソース領域85、n- ドレイン領域95と呼んでいるのは、n+ ソース/ドレイン領域216,226に比して低不純物密度という意味で、具体的には5×1016〜5×1018cm-3程度の領域である。n+ ソース領域216及びn+ ドレイン領域226の底部にはSiGe層47が形成されている。又、n- ソース領域85及びn- ドレイン領域95の間のチャンネル領域203の上部にはゲート酸化膜204を介して、ポリシリコン等のゲート電極205が形成されている。ポリシリコン等のゲート電極205の両側には側壁窒化膜73が形成され、これらゲート電極205を含んでSOI膜203の上部には層間絶縁膜8が形成されている。層間絶縁膜中に形成されたコンタクトホール及びn+ ソース/ドレイン領域216,226中に形成されたU溝を介してSiGe層47に達するソース金属電極218、ドレイン金属電極228が形成されている。
【0090】
図9(c)に示したような本発明の第6の実施の形態のSOI・MOSFETはLDD構造とすることで、n+ ソース/ドレイン領域216,226の深さ方向全面にGeがイオン注入された従来技術と比較すると、リーク電流の確率的な発生は全く見られなかった。更に、ドレイン破壊電圧に関しては、Geをイオン注入せずにn+ ソース領域216を形成した素子に比べて、オフ領域のドレイン破壊電圧は1.5V向上している。
【0091】
次に、本発明の第6の実施の形態のSOI・MOSFETの製造方法を図9(a)〜9(c)を用いて説明する。
【0092】
(a)まず、p型(100)のシリコン基板201に前述の各実施の形態と同様の条件により酸素イオンをイオン注入し、その後熱処理する、いわゆるSIMOX法により、埋め込みシリコン酸化膜202及びその上のSOI膜203を形成する。次にSOI膜203の表面を熱酸化し、この熱酸化膜をNH4 F溶液を用いたウェットエッチングにより、エッチング除去することによりSOI膜203の厚さを100nmまで薄くし、前述の各実施の形態と同様の条件の下、ボロンをイオン注入し、チャンネル領域として必要な不純物密度を得る。その後、ゲート酸化膜用の熱酸化膜204を10nmの厚さで形成し、その表面に、リンドープのポリシリコン膜205を0.3μmの厚さでLPCVD法等により形成する。このポリシリコンの表面にレジストパターンを形成し、RIE法等の異方性エッチングにより、図9(a)に示すようなゲート電極205、ゲート酸化膜204を形成する。この後、Pを加速電圧Vac=10kV、ドーズ量Φ=5×1012〜1014cm-2でイオン注入し、図9(a)に示すような、n- LDD領域85,95を形成する。
【0093】
(b)次に、基板表面に窒化膜73を堆積し、RIE法等によるエッチングを行い、側壁窒化膜73を形成する。そして、この側壁窒化膜73、及び、ゲート電極205をマスクとして、Six Ge1-x 層47用に、Geを加速電圧Vac=30kV、ドーズ量Φ=1×1016cm-2でイオン注入し、更にAsを加速電圧Vac=30kV、ドーズ量Φ=3×1015cm-2でイオン注入し、850℃、30分のアニールを施して、図9(b)に示すように、深いn+ ソース/ドレイン領域216,226を形成する。
【0094】
(c)次に、前述の各実施の形態と同じ方法で酸化膜8を全面に堆積した後、Six Ge1-x 層47の表面が露出するまでRIE法等により酸化膜8及びn+ ソース/ドレイン領域216,226をエッチングし、コンタクト用の開口及びU溝を形成する。この開口及びU溝にAl等のソース金属電極218、ドレイン金属電極228等の金属配線を形成して、図9(c)に示すような本発明の第6の実施の形態のSOI・MOSFETが完成する。
【0095】
本発明の第6の実施の形態では、Six Ge1-x 層47とオーミックコンタクトをするソース金属電極218、ドレイン金属電極228を接続したが、第4の実施の形態で説明したように、n+ ソース/ドレイン領域216,226に接するまで酸化膜8をエッチングしてコンタクトの開口部を形成した後、Geをイオン注入して第1のSix Ge1-x 層47に接するように第2のSix Ge1-x 層51を形成しても良い。又、第5の実施の形態で説明したシリサイド層を介してSiGe層48とソース/ドレイン金属電極218,228等の金属配線を接続して界面のGeの組成を高くするようにしても良い。又、Six Sn1-x 層やPbS,PbTe,InSb等のSiよりバンドギャップの狭い半導体等をSix Ge1-x 層47の代わりに用いても良い。
【0096】
冒頭で述べたように、ヘテロ接合のミスフィットに起因する結晶欠陥と、イオン注入のダメージによる結晶欠陥とがSiGe領域を有するSOI・MOSFETでは発生する。我々のこれまでの実験から、これらの結晶欠陥はGeイオンを注入した際に注入された領域と注入されない領域との境界に発生することがわかっている。したがって、例えば、ゲート電極等のパターン205形成直後にn- 領域285,295形成のための砒素のイオン注入を行い、この後、ゲート側壁73を形成し、ゲート側壁73形成後に図10(a)に示すように、n+ ソース,ドレイン領域216,226形成のための砒素あるいはリンのイオン注入と同時にGeを注入することにより、欠陥Dの先端を図10(b)に示すように、n- 領域285,295の内に取り込むことが可能である。このことによって、ドレイン破壊耐圧を高める必要があり、かつ微小リーク電流を抑制しなければならないような場合においても、所望の特性を有するSOI・MOSFETを実現することが可能である。図10(b)に示す構造はLDD構造の一種とも考えることができるが、LDD構造に限らず、Geのイオン注入した領域、あるいはSnのイオン注入した領域をn- 領域で囲うことにより微小リークの発生を抑えることができる。
【0097】
図11(a)は本発明の第7の実施の形態に係るSOI・MOSFETの断面構造を示す。図11(a)においてp型(100)シリコン基板201の上部に埋め込み酸化膜202を介してp型SOI膜203が形成されている。そしてSOI膜203は、LOCOS法等により形成された、素子分離用の酸化膜4等により周辺を囲まれ、その内部を活性領域(デバイス領域)としている。図11(a)はその活性領域付近の構造を示す。この活性領域に対してn+ ソース領域216及びn+ ドレイン領域226がその底部を埋め込み酸化膜202に接するように深く形成されている。図11(b)はn+ ソース領域216の付近を詳細に示す拡大図であり、n+ ソース領域とチャンネル領域となるSOI層203との接合界面(金属学的接合面)を超えて、チャンネル領域側にSiGe領域237が形成されている。n+ ドレイン領域側も同様に、n+ ドレイン領域とチャンネル領域203との接合界面を超えて、チャンネル領域側にSiGe領域247が形成されている。ただし、ドレイン側のSiGe領域247は省略しても良い。又、n+ ソース領域216及びn+ ドレイン領域226の間のチャンネル領域203の上部にはゲート酸化膜204を介して、ポリシリコン等のゲート電極205が形成されている。ゲート電極205の両側には側壁窒化膜73が形成され、ゲート電極を含んでSOI層203の上部には層間絶縁膜8となるSiO2 膜、又はSiO2 膜とPSG膜との複合膜等が形成されている。この層間絶縁膜8にコンタクトホールが開口され、ソース金属電極218、ドレイン金属電極228が形成されている。
【0098】
ここで図11(a)及び11(b)に示された本発明の第7の実施の形態においては、n+ ソース領域216のpn接合界面215よりもSiGeのヘテロ接合界面225がチャンネル側に存在し、かつそれはpn接合の空乏層214内に存在しているが、図12に示すように、SiGeのヘテロ接合界面225の一部のみがpn接合界面よりもチャンネル側に存在する構造でも図11(a),11(b)と同様な効果が得られる。図12は、例えばSiGe領域237を形成する場合のGeのイオン注入の加速電圧Vacを図11(a),11(b)の場合より若干低く、例えば80kVに設定すれば良い。
【0099】
以上の場合、SiとSiGe領域237のヘテロ接合界面225はpn接合の金属学的(メタラジカル)な接合界面215を越えてチャンネル領域側の空乏層214内に存在することになり、この様な場合に図13(破線はSiGeの価電子帯端を示し、太線は本発明によって得られる価電子帯端を示す)に示されたポテンシャル障壁が実現され、正孔は能率良くソース電極側に吸い出されることになり、高いドレイン破壊耐圧を実現できることとなる。図11,図12のいずれの場合も、チャンネル長0.5μmの場合に、ドレイン破壊電圧は5Vを示し、前述した従来のヘテロ接合SOI・MOSFETに比べて1Vの改善を示した。
【0100】
SOI・MOSFETにおけるドレイン破壊現象がチャンネル内に蓄積する正孔によって引き起こされるのは周知の事実である。しかし、図50(a)に示した従来のヘテロ接合MOSFETのようにヘテロ接合界面225をpn接合界面215の内側に置くことはドレイン破壊電圧を上げるという目的のためには必ずしも最善ではない。図13には、従来のヘテロ接合MOSFETと本発明のヘテロ接合MOSFETのエネルギーバリアを比較して示すポテンシャルプロファイルである。正孔から見たエネルギーバリアが最も低くできるのは図13の太線で示した場合であることは明らかである。即ち、本発明の第7の実施の形態のような構造にすることにより、チャンネル領域内で、正孔に対するポテンシャルの最も低い所とSiGe領域の価電子帯が、バリアを生じないように単調に接続するようなエネルギーバンドを形成することができ、その結果最もドレイン破壊電圧が高くなるのである。そのためには、図11(a),11(b),及び図12に示すようにSiGe領域をpn接合を越えて、正孔のポテンシャルの最小値(極値)までチャンネル側に延在させれば良いのである。SiGe領域の代わりにSiSnやPbS、あるいはSiとGeとSnの混晶、SiとPbS,PbTe等の混晶を用いても良い。
【0101】
本発明の第7の実施の形態のSOI・MOSFETは第1の実施の形態とほぼ同様な製造工程で製造することが可能である。即ち
(a)p型(100)のSi基板201を用いていわゆるSIMOX法を用いてSOI構造を構成する。即ち、酸素を加速電圧Vac=180kV、ドーズ量Φ=2×1018cm-2でイオン注入した後、1300℃、6時間の熱アニールすること等により、埋め込み酸化膜202を厚さ400nmで形成し、表面にSOI膜203を形成したSIMOX基板を用いる。
【0102】
(b)次にSOI膜203の表面の熱酸化とこの酸化膜のウェットエッチングによりSOI膜の膜厚を厚さ100nmに薄くする。更に、所望のチャンネル不純物密度になるようにB等のイオン注入を行った後、通常の多結晶シリコンゲート電極205を用いた標準的MOS工程により、素子を作製する。
【0103】
(c)厚さ200〜300nmのポリシリコンゲート電極の加工後、窒化膜をCVDし、更にRIE技術を用いて幅0.3μmの側壁窒化膜73を形成した後、ポリシリコンゲート電極205及び側壁窒化膜73をマスクとしてGeを加速電圧Vac=130kV、ドーズ量Φ=3×1016cm-2でイオン注入し、その後砒素(As)を加速電圧Vac=20kVでドーズ量Φ=3×1015cm-2で注入する。この後、850℃、60分のアニールを施す。このとき形成されたSiGe領域237,247は、図11(a)に示されているように、Geが側壁窒化膜の一部を突き抜けて射影飛程を少しずつ変えながらイオン注入されその後若干拡散するため、一部は砒素(As)のイオン注入により形成されるpn接合面215を超えてチャンネル領域側にまで形成され、かつn+ ソース領域216内では、SOIの厚さ方向に埋め込み酸化膜202に達するまで深く形成される。
【0104】
なお、前述したようにGeの加速電圧Vac=80〜100kVとしてイオン注入すれば、図12に示すように、ヘテロ接合界面225の一部のみがpn接合界面215を超えるような構造が実現できる。加速電圧を80kV,90kV,100kVと変えながらイオン注入しても良い。
【0105】
(d)次にポリシリコンゲート電極205を内包するようにSOI膜203の表面にSiO2 ,SiO2 /PSGあるいはSiO2 /BPSG等の層間絶縁膜8をCVD法等により形成し、フォトリソグラフィーを用いてコンタクトホールを開口する。最後にAl,Al−Si、あるいはAl−Cu−Si等をEB蒸着法やスパッタリング法により堆積し、フォトリソグラフィーを用いて、図11(a)に示すようなソース金属電極218、ドレイン金属電極228を形成すれば、本発明の第7の実施の形態のヘテロSOI・MOSFETが完成する。
【0106】
図14(a)は本発明の第8の実施の形態に係るSOI・MOSFETの断面構造を示す。図14(a)においてp型(100)シリコン基板201の上部に埋め込み酸化膜202を介してp型SOI膜203が形成されている。そしてSOI膜203は、LOCOS法等により形成された、素子分離用の酸化膜4等により周辺を囲まれ、その内部を活性領域(デバイス領域)としている。図14(a)はその活性領域付近の構造を示す。この活性領域に対してn+ ソース領域216及びn+ ドレイン領域226がその底部を埋め込み酸化膜202に接するように深く形成されている。図14(b)はn+ ソース領域216の付近を詳細に説明する拡大図であり、n+ ソース領域とチャンネル領域となるSOI層203との接合界面(金属学的接合面)215を超えて、チャンネル領域側にSiGe領域237が形成されている。n+ ドレイン領域側も同様に、n+ ドレイン領域とチャンネル領域203との接合界面を超えて、チャンネル領域側にSiGe領域247が形成されている。ただし、ドレイン側のSiGe領域247は省略しても良い。SiGe領域237,247の上部にはTiSi2 ,WSi2 ,MoSi2 ,CoSi2 等のシリサイド層74が形成されている。又、n+ ソース領域216及びn+ ドレイン領域226の間のチャンネル領域203の上部にはゲート酸化膜204を介して、ポリシリコン等のゲート電極205が形成されている。ゲート電極205の両側には側壁窒化膜73が形成され、ゲート電極を含んでSOI層203の上部には層間絶縁膜8となるSiO2 膜、又はSiO2 膜とPSG膜との複合膜等が形成されている。この層間絶縁膜8にコンタクトホールが開口され、ソース金属電極218、及びドレイン金属電極228がシリサイド層74の上部に形成されている。図14(a)及び図14(b)においてシリサイド層74とSiGe領域237,247とは互いに接していることが望ましく、SiGe領域237,247とシリサイド層74が離れて、この間にn+ シリコン領域216,226が存在する場合に比べて、両者が接している場合は、ドレイン破壊電圧に関しては約0.3Vの差がある。
【0107】
ここで図14(a)及び14(b)に示された本発明の第8の実施の形態においては、n+ ソース領域216のpn接合界面215よりもSiGeのヘテロ接合界面225がチャンネル側に存在し、かつそれはpn接合の空乏層214内に存在しているが、図15に示すように、SiGeのヘテロ接合界面225の一部のみがpn接合界面よりもチャンネル側に存在する構造でも図14(a),14(b)と同様な効果が得られる。図15は、例えばSiGe領域237を形成する場合のGeのイオン注入の加速電圧Vacを図14(a),14(b)の場合より若干低く、例えば80kVに設定すれば良い。
【0108】
以上の場合、SiとSiGe領域216のヘテロ接合界面225はpn接合のメタラジカルな接合界面215を越えてチャンネル領域側の空乏層214内に存在することになり、この様な場合に本発明の第7の実施の形態で説明した図13に示されたポテンシャル障壁が実現され、正孔は能率良くソース電極側に吸い出されることになり、高いドレイン破壊耐圧を実現できる。一方、SiGe層で吸収された正孔は、ソースコンタクトに向かって流れるが、本発明者らが種々の構造で調べた結果、コンタクト電極付近で正孔に対するエネルギーバリアが存在すると、やはりドレイン破壊電圧の改善効果が著しく減少することを見いだした。即ち、図16の破線で示すように、コンタクト電極付近にSi領域が残っていると、正孔に対してエネルギーバリアを形成し、正孔を速やかに排出することができない。この様な事態は、SiGe領域237をSOI膜203の厚さ方向に対して深く形成し、ソースコンタクト電極を浅く形成するような場合に、コンタクト電極がSiGe領域237まで届かず、発生する。本発明者らはシミュレーション解析及び実験を重ねることにより、図16の実線に示すポテンシャルプロファイルとなるように、SiGe領域237をコンタクト部のシリサイド層と接触させて本発明の第8の実施の形態の構造とすれば正孔は速やかにシリサイド層に吸収されることを見いだしたのである。図14,図15におけるSiGe領域237,247のGeのSiに対する含有量は1%以上、即ち濃度で5×1020cm-2以上あることが望ましい。SiGe領域の代わりにSiSn領域又はSiとGeとSnの混晶を用いても良い。
【0109】
本発明の第8の実施の形態の構造は以下のような工程で製造できる。
【0110】
(a)p型(100)のSi基板201を用いていわゆるSIMOX法を用いてSOI構造を構成する。即ち、酸素を加速電圧Vac=180kV、ドーズ量Φ=2×1018cm-2でイオン注入した後、1300℃、6時間の熱アニールで、埋め込み酸化膜202を厚さ400nmで形成し、表面にSOI膜203を形成したSIMOX基板を用いる。
【0111】
(b)次にSOI膜203の表面の熱酸化とこの酸化膜のウェットエッチングによりSOI膜の膜厚を厚さ100nmに薄くし、所望のチャンネル不純物になるようにBやBF2 等のイオン注入を行った後、通常のポリシリコンゲート電極205を用いた標準的MOS工程により、素子を作製する。
【0112】
(c)厚さ200〜300nmのポリシリコンゲート電極205の加工後、その上に窒化膜をCVDしRIE等を用いて幅0.3μmの側壁窒化膜73を形成した後、ポリシリコンゲート電極205及び側壁窒化膜73をマスクとしてGeを加速電圧Vac=130kV、ドーズ量Φ=3×1016cm-2でイオン注入し、その後砒素を加速電圧Vac=20kVでドーズ量Φ=3×1015cm-2で注入する。この後、900℃、60分のアニールを施す。このとき形成されたSiGe領域237,247は、図14(a)及び(b)に示されているように、Geが側壁窒化膜の一部突き抜けて射影飛程を少しずつ変えながらイオン注入され、その後若干拡散するため、一部は砒素のイオン注入により形成されるpn接合面215を超えてチャンネル領域側にまで形成され、かつn+ ソース領域216内では、SOIの厚さ方向に埋め込み酸化膜202に達するまで深く形成される。なお、前述したようにGeの加速電圧をVac=80〜100kVとしてイオン注入すれば、図15に示すように、ヘテロ接合界面225の一部のみがpn接合界面215を超えるような構造が実現できる。
【0113】
(d)次にSOI膜203の表面全面に、TiとTiN膜を各々30nm,40nmの厚さでスパッタ法により堆積し、800℃アニールによりSOI膜203のシリコン表面をシリサイド化し、未反応のTi,TiN膜を周知の選択エッチングにより除去し、Tiシリサイド(TiSi2 )層74をn+ ソース/ドレイン領域216,226の表面に残存させる。Ti,TiN膜はEB蒸着やCVD法により堆積しても良い。
【0114】
(e)次にポリシリコンゲート電極205を内包するようにSOI膜203の表面にSiO2 ,SiO2 /PSGあるいはSiO2 /BPSG等の層間絶縁膜8をCVD法等により形成し、フォトリソグラフィーを用いてコンタクトホールを開口する。最後にAl,Al−Si、あるいはAl−Cu−Si等をEB蒸着法やスパッタリング法により堆積し、フォトリソグラフィーを用いて、図14(a)に示すようなソース金属電極218、ドレイン金属電極228を形成すれば、本発明の第8の実施の形態のヘテロSOI・MOSFETが完成する。
【0115】
図17(a)及び(b)は本発明の第9の実施の形態に係るSOI・MOSFETのソース領域近傍の断面構造を示す。図17(a)においてp型(100)シリコン基板201の上部に埋め込み酸化膜282を介してp型SOI膜283が形成されている。そしてSOI膜283は、図17(a)では図示を省略しているが、素子分離用の酸化膜4等により周辺を囲まれ、その内部を活性領域(デバイス領域)としている。図17(a)はその活性領域の内のソース領域近傍を示す図である。本発明の第9の実施の形態の構造は、ほぼ本発明の第3〜第5の実施の形態の構造と類似の構造であり、活性領域に対してn+ ソース領域216がその底部を埋め込み酸化膜282に接するように深く形成されている。図17(a)においてはn+ ソース領域216の底部には埋め込み酸化膜282に接するようにSiGe領域47が形成されている。
【0116】
n+ ソース領域216とチャンネル領域となるSOI層283との接合界面(金属学的接合面)215を超えて、チャンネル領域側にSiGe領域47が形成されている。図示を省略しているn+ ドレイン領域側も同様に、n+ ドレイン領域とチャンネル領域283との接合界面を超えて、チャンネル領域側にSiGe領域47が形成されている。ただし、ドレイン側のSiGe領域47は省略することも可能である。なお、図17(b)においては、SiGe領域47の上部にはWSi2 ,MoSi2 ,TiSi2 ,CoSi2 ,PtSi2 等の高融点金属のシリサイド領域74が形成されている。又、n+ ソース領域216及び図示を省略したn+ ドレイン領域226との間のチャンネル領域283の上部にはゲート酸化膜204を介して、ポリシリコン等のゲート電極205が形成されている。ゲート電極205の両側には側壁窒化膜73が形成され、ゲート電極を含んでSOI層283の上部には図示を省略しているが層間絶縁膜となるSiO2 膜、又はSiO2 膜とPSG膜等との複合膜が形成されている。この層間絶縁膜中のコンタクトホールを介してソース/ドレイン金属電極が形成される。図17(b)にはソース金属電極218のみを示しているが、ドレイン側も同様である。
図17(a)は金属電極の図示を省略しているが、前述の各実施の形態と同様な金属電極が形成されていることはもちろんである。
【0117】
以上の場合、SiとSiGe領域のヘテロ接合界面はpn接合のメタラジカルな接合界面215を越えてチャンネル領域側の空乏層214内に存在することにより、この様な場合に図13に示されたポテンシャル障壁が実現され、正孔は能率良くソース電極側に吸い出されることになり、4.9Vという高いドレイン破壊耐圧を実現できる。
【0118】
前述の各実施の形態においてSIMOX法によりSOI構造を形成する場合について説明したが、SOI基板はSIMOX法以外にもシリコン直接接合法(Silicon direct bonding;以下SDB法という)や、エピタキシャル成長法によっても形成できる。本発明の第9の実施の形態はSDB法による場合で説明するが、SIMOX法によって形成しても良いことはもちろんである。以下に本発明の第9の実施例に係るヘテロSOI・MOSFETの製造工程を説明する。
【0119】
(a)まず、(100)面等所定の面方位のp型シリコン基板201の表面に熱酸化法あるいはCVD法により厚さ1μmのSiO2 膜282を形成する。CVDはSiH4 とN2 Oとの反応を用いたCVDでも良く、あるいはTEOS(Tetraethylorthosilicate;Si(OC2 H5 )4 ),HMDS(Hexamethydisiloxane;Si2 O(CH3 )6 ),OMCTS(Octamethylcyclotetrasiloxane;C(OSi(CH3 )2 )4 )等の有機シリコンソースを用いても良い。
【0120】
(b)次にこのSiO2 CVDをした基板を1200℃、N2 雰囲気中で2時間保持し熱処理する。その後、裏面を吸引固定させながら機械的及び化学的研磨(Chemical Mechanical Polishing;CMP)法等で酸化膜を0.3μmの厚さに鏡面になるよう平坦化して、最終的には埋め込み酸化膜となるSDB用酸化膜282を形成する。
【0121】
(c)次に、表面を鏡面に研磨したp型シリコン基板283を用意し、SDB酸化膜282を介して図17(a)に示すようにp型シリコン基板201と、p型シリコン基板283の鏡面同士を互いに貼り合わせ、熱処理することにより、SDB基板を形成する。この際電圧を印加して、熱処理しても良い。次にp型シリコン基板283を研磨してシリコン基板283の厚みが200nmとなるように、厚み調整を行う。
【0122】
(d)次にSDB法により形成したp型シリコン基板283の表面を更に熱酸化し、この熱酸化膜をウェットエッチングすることにより厚さ100nmのSOI層283を得る。
【0123】
(e)次に、LOCOS法やBOX法等により、素子分離用の酸化膜を形成し、隣接する素子間を電気的に分離する。又、必要があればB又はBF2 等のイオン注入により、SOI層283の表面を所望のチャンネル不純物密度にドーピングする。その後、ゲート酸化膜204を10nmの厚さで形成し、その表面に、リンドープのポリシリコン205を0.3μmの厚さでLPCVD法等により形成し、リソグラフィー及びRIE工程により図17(a)に示したようなゲート酸化膜204の上にゲートポリシリコン電極205が形成されたパターンの構造を形成する。続いて図17(a)に示すように、Six Ge1-x 層47用に、Geを加速電圧Vac=130kV、ドーズ量Φ=3×1016cm-2でイオン注入する。
【0124】
(f)次に全面に厚さ20nmの窒化膜をCVDし、RIEにより指向性エッチングし、側壁窒化膜73を図17(a)に示すように形成する。その後、更にAsを加速電圧Vac=30kV、ドーズ量Φ=3×1015cm-2でイオン注入し、850℃、30分のアニールを施してソース領域216を形成すれば図17(a)に示す構造が完成する。なお、図17(b)の構造は、図17(a)の構造完成後更にCo,Ti,Mo,W,Ta等の高融点金属をCVD、スパッタリング、あるいは真空蒸着して熱処理すればシリサイド領域74が完成する。
【0125】
(g)この後の工程は図示を省略しているが、標準的なMOSプロセスにおけるメタライゼーション工程と同様である。即ちCVD法等により、例えば0.5μmの厚さで層間絶縁膜用の酸化膜を全面に形成する。次に、レジスト膜を堆積し、フォトリソグラフィー法によりパターニングした後、RIE技術により酸化膜をエッチングしコンタクトホールの開口を行う。次に、Al,Al−Si,Al−Si−Cu等の金属を用いたメラタイゼーション工程によりソース金属電極、ドレイン金属電極を形成し、本発明の第9の実施の形態のヘテロSOI・MOSFETが完成する。
【0126】
なお、SDB法を用いる別の方法としては、以下のようにすれば良い。即ち、まずp型シリコン基板203の表面の一部(狭バンド・ソース領域形成予定部分)をシリコンエッチし、溝部を形成し、この溝部の内部にCVD法でSiGe層を形成し、平坦化し、SiGe層47を表面に埋め込む。更にこの面を酸化し、この表面を鏡面になるまで研磨する。次に、別のp型シリコン基板201を用意し、この表面に酸化膜282を形成し同様に表面を鏡面になるまで研磨する。そして先のp型シリコン基板203とp型シリコン基板201とを互いの鏡面同士を対向させ貼り合わせても良い。この手法によれば、SiGe層47の代わりにCVD法等によりPbS,PbSe,SnTe,ZnSb,InSb等の狭バンドギャップ半導体層を形成することも容易にでき、イオン注入によるダメージの問題もなくなり、リーク電流の発生を抑制できる。
【0127】
図18(a)及び(b)は本発明の第10の実施の形態に係るSOI・MOSFETの断面構造を示す。図18(a)及び18(b)においてp型(100)シリコン基板201の上部に埋め込み酸化膜202を介してp型SOI膜203が形成されている。そしてSOI膜203は、図18(a)及び(b)では図示を省略しているが、素子分離用の酸化膜等により周辺を囲まれ、その内部を活性領域(デバイス領域)としている。図18(a),(b)はその活性領域の近傍の断面を示す図である。この活性領域に、n+ ソース領域216及びn+ ドレイン領域226が、その底部を埋め込み酸化膜202に接するように深く形成されている。n+ ソース領域216及びn+ ドレイン領域226の底部にはSiGe領域212が形成され、このSiGe領域としては、n+ ソース領域216とチャンネル領域となるSOI層203との接合界面(金属学的接合面)215を超えて、チャンネル領域側に延長してSiGe領域212が形成されている。n+ ドレイン領域226側も同様に、n+ ドレイン領域226とチャンネル領域203との接合界面を超えて、チャンネル領域側にSiGe領域212が延長形成され、n+ ソース領域216側及びn+ ドレイン領域226側から延びるSiGe領域212はチャンネル領域となるSOI膜203の表面で接続し、一体となっている。この薄いSiGe領域212が形成されたn+ ソース領域216及びn+ ドレイン領域226の間のチャンネル領域203の上部にはゲート酸化膜204を介して、ポリシリコン等のゲート電極205が形成されている。ゲート電極205の両側には側壁窒化膜73が形成されている。更に実際にはゲート電極を含んでSOI層203の上部には図示を省略しているが層間絶縁膜となるSiO2 膜、又はSiO2 膜とPSG膜あるいはBPSG膜等の複合膜が形成されている。この層間絶縁膜中のコンタクトホールを介してソース/ドレイン金属電極が形成されていることは、前述の各実施の形態と同様である。なお、図18(a)及び図18(b)に示される通り、図18(a)はSiGe領域212の内部にpn結合界面215が含まれる場合であり、図18(b)はpn接合界面215の一部をSiGe領域212が横断する場合であるが、両者はほぼ同様の特性である。
【0128】
更に図18(a),18(b)においては、ソース金属電極コンタクト部にはシリサイド層は示されていないが、SiGe層がシリサイド層に接して形成され、シリサイド層を介してオーミックコンタクトを取ることが重要であることはいうまでもない。したがって、本発明の第10の実施の形態においても、シリサイド層形成と組み合わせて、SiGe層を形成することが可能である。本発明の第10の実施の形態においては、pn接合境界を横断するようにSiGe層212を形成しつつ、かつチャンネル領域にもSiGe層212を連続して形成している。この結果、SiGe層212を走行するキャリアは高い移動度を享受することができ、電流駆動力は増大する。この改善効果は、ドレイン破壊電圧が高く、かつ電流駆動力の高いという、高性能MOSFETを提供するものである。この改善効果は、本発明のドレイン破壊電圧改善対策があって、初めて得られたものであるのはいうまでもない。したがって本発明の第10の実施の形態によって、従来技術では達せられなかった高いドレイン破壊耐圧と共に高い変換コンダクタンスgmを容易に得ることが可能となり、SOI素子が持っていた高性能を引き出すことが可能となった。
【0129】
本発明の第10の実施の形態のヘテロSOI・MOSFETは以下のような製造工程で製造できる。
【0130】
(a)SIMOX法又はSDB法を用いて前述の各実施の形態と同様にp型(100)基板201に埋め込み酸化膜202を介して厚さ130nmのSOI膜203を形成する。
【0131】
(b)次に、LOCOS法やBOX法により、素子分離用の酸化膜を形成し、隣接する素子間を電気的に分離する。その後、ゲート酸化膜204を10nmの厚さで形成し、その表面に、リンドープのポリシリコン205を130nmの厚さでLPCVD法等により形成し、リソグラフィー及びRIE工程により図18に示したようなゲート酸化膜204の上にゲートポリシリコン電極205が形成された構造を形成する。更に続けて、150〜200nmの窒化膜を全面にCVD後、RIE法等による指向性エッチングにより、側壁窒化膜73を図18(a),(b)に示すように形成する。
【0132】
(c)次に、ポリシリコンゲート電極205及び側壁窒化膜73をマスクにしてSiGe領域形成のためのGeイオン及びn+ ソース/ドレイン領域216,226形成のための砒素をイオン注入する。この際、ポリシリコンゲート電極205の膜厚、Geイオンの加速電圧Vac、及びSOI膜203の膜厚を適切に選択しておくことにより、n+ ソース/ドレイン領域216,226近傍ではSiGe領域212が基板中の埋め込み酸化膜202側に深く形成され、同時にチャンネル領域ではSOI膜203の表面側のゲート酸化膜204との界面側にSiGe領域が形成されるようにすることが可能である。本発明の第10の実施の形態では、上述のようにSOI膜厚130nm、ポリシリコンゲート電極205の厚さを130nmに設定しているので、Geの加速電圧Vac=130kV、ドーズ量Φ=5×1016cm-2に設定する。又、砒素をVac=20kVでドーズ量Φ=2×1015cm-2注入する。その後850℃で30分のアニールを行うことによりn+ ソース/ドレイン領域216,226が形成できる。なお、図18(b)に示すようにpn接合界面の一部をSiGe領域212が横断するようにするためには、Geのイオン注入の際の加速電圧Vac=110kV、ドーズ量Φ=3×1016cm-2とすれば良い。
【0133】
(d)この後、CVD法等により、例えば0.5μmの厚さで層間絶縁膜用の酸化膜を全面に形成する。次に、レジスト膜を堆積し、フォトリソグラフィー法によりパターニングした後、RIE技術により酸化膜をエッチングしコンタクトホールの開口を行う。更に酸化膜のエッチングに引き続きAl,Al−Si,Al−Si−Cu等の金属を用いたメタライゼーション工程によりソース金属電極218、ドレイン金属電極228を形成し、本発明の第10の実施の形態のSOI・MOSFETが完成する。
【0134】
なお、SiGe領域212の形成はイオン注入法以外にも、MBE法やCVD法を用いることもできる。更にGeの代わりにSn(錫)をシリコン中にイオン注入することによっても、本発明の目的を達成することができることは前述の各実施についても、又、本発明の第10の実施の形態においても同様である。
この場合、GeとSnの両方をイオン注入によりn+ ソース領域216中及びその近傍に導入することも効果的である。
【0135】
なお、前記本発明の第10の実施の形態では、SiGe領域212はn+ ソース領域近傍で比較的深い位置に形成しているが、浅く形成しても本発明の効果は同様である。更にソースコンタクト部にシリサイド層を用いても良いことは前述したが、このシリサイドを形成する物質としてはTi,Mo,W,Ni,Co,Ta,Ptなどの高融点金属を用いれば良い。又、ゲート電極205上に同時にセルフアラインでシリサイドを形成するサリサイド(Self-aligned silicide ;SALICIDE)技術を用いても良い。
【0136】
又、図18(a),図18(b)においては、SiGe領域212は、ソース側pn接合界面215を越えてチャンネル全面にわたって存在しており、更にドレイン側pn接合界面を越えて、n+ ドレイン領域226まで連続して存在しているが、このことは製造工程上の問題であり、所期の特性改善にはなんら影響することはなく、又、n+ ドレイン領域226側のSiGe領域の形成を、イオン注入時にフォトレジストでマスクすることにより防いでも良い。
【0137】
図19(d)は本発明の第11の実施の形態に係るSOI・MOSFETの断面構造を示す。図19(d)においてp型(100)シリコン基板201の上部に埋め込み酸化膜202を介してp型SOI膜203が形成されている。そしてSOI膜203は、LOCOS法等により形成された、素子分離用の酸化膜4等により周辺を囲まれ、その内部を活性領域(デバイス領域)としている。図19(d)はその活性領域の近傍の断面を示す図である。この活性領域に、n+ ソース領域216及びn+ ドレイン領域226が、その底部を埋め込み酸化膜202に接するように深く形成されている。n+ ソース領域216及びn+ ドレイン領域226の内部には、比較的浅いSiGe領域257が形成され、このSiGe領域257に対し、層間絶縁膜8に形成されたコンタクトホールを介してソース金属電極218及びドレイン金属電極228が形成されている。又、n+ ソース領域216及びn+ ドレイン領域226の間のチャンネル領域203の上部にはゲート酸化膜204を介して、ポリシリコン等のゲート電極205が形成されている。図19(d)に示した本発明の第11の実施の形態のMOSFETの構造は図1に示した本発明の第1の実施の形態の構造と似ているが、図1ではn+ ソース/ドレイン領域216,226の不純物としてSiよりも共有結合半径の小さなP等を用い、Siよりも共有結合半径の大きなGeやSnによるSiGe層217,227あるいはSiSn層の歪を補償しているのに対し、図19(d)においてはSiGe層257中に含まれるn型不純物は特に共有結合半径の大きさには考慮を払う必要がない点が異なる。即ち本発明の第1の実施の形態においては共有結合半径の大きさや不純物の結晶格子中に入るサイトを考慮して、Siよりも格子定数の大きなSiGe層217,227がSi中に形成されることによる結晶格子の歪を緩和しているのに対し、本発明の第11の実施の形態では格子不整合による歪により結晶欠陥Dが発生しても、その結晶欠陥Dを図19(d)に示すようにn+ ソース/ドレイン領域216,226の内部に閉じ込め、チャンネルの空乏層中には影響しないようにしているものである。
【0138】
既に図53を用いて従来技術の説明で述べたように、ヘテロSOI・MOSFETの結晶欠陥Dは、n+ ソース/ドレイン領域のpnの接合界面215を横切るように発生し、この結晶欠陥は、(100)基板の場合には{111}面にそって発生する傾向を有していた。本発明者らは詳細にこの結晶欠陥を調査し、これら{111}面に沿って発生する結晶欠陥は面欠陥である積層欠陥、又は双晶欠陥であることが明らかにした。又、この様な欠陥が発生する条件はGeのイオン注入のドーズ量と、その後のアニール温度に依存することが発明者らの研究で明らかになった。又、アニール温度が700℃よりも低い場合には欠陥の方向の制御が難しいことも明らかになった。即ち、本発明者の実験によれば、アニール温度を700℃以上にすると、ある種の欠陥については、結晶欠陥の走る方向が、{111}面に沿った方向のみになり、しかもその発生場所がゲート電極の側壁近傍に限られるのである。したがって、本発明の第11の実施の形態の製造方法を後述するが、その製造工程においてGeのイオン注入後の最適なアニール条件は、作成環境と設計により多少異なるが、一般的にはアニール温度700℃から1000℃で、アニール時間は10分から100分の範囲に設定することが好ましい。
【0139】
更に解析を進めた結果、この結晶欠陥領域はGe注入後SiGeの形成にともない、ストレス発生に伴う結晶歪がゲート電極端に集中するストレスに起因した結晶欠陥と、イオン注入のダメージに伴う二次欠陥と、イオン注入により形成されたアモルファス層が再結晶化する際に発生する双晶欠陥の三種類があることがわかった。この様な欠陥は深い準位をバンドギャップ内に形成することが知られており、これがキャリアの再結合中心となって接合リーク電流増大に寄与させたものと解釈される。これら三種の欠陥の内ストレスに起因した結晶欠陥と、イオン注入による二次欠陥については図19(d)に示したようにpn接合の空乏層に結晶欠陥領域Dが重ならないようにn+ ソース/ドレイン領域216,226の内部にのみ結晶欠陥Dが発生する構造にすることにより、接合リーク電流を低減させることができる。双晶欠陥についてはn+ ソース/ドレイン領域216,226のほぼ全面に発生するので注意が必要である。
【0140】
更に本発明の第11の実施の形態においては、この結晶欠陥Dの発生領域はpn接合界面を突き抜けることのないように作ることが重要である。というのはpn接合界面を突き抜けたときには、図19(d)に示す様にn+ ソース/ドレイン領域216,226で結晶欠陥Dを包み込むことが難しくなるからである。図19(d)に示したような結晶欠陥Dをゲート端部側に集め、かつn+ ソース/ドレイン領域216,226の内部に包み込まれる構造を用いることにより本発明の第11の実施の形態に係るヘテロSOI・MOSFETのリーク電流は大幅に減少し、図51(b)に示した測定限界以下になった。
【0141】
本発明の第11の実施の形態のヘテロSOI・MOSFETは以下のような製造工程で製造できる。
【0142】
(a)SIMOX法又はSDB法を用いて前述の各実施の形態と同様にp型(100)基板201に埋め込み酸化膜202を介してSOI膜203を形成する。SOI膜は所定の厚み、例えば100nmに厚み調整を行うことも前述の各実施の形態と同様である。
【0143】
(b)次に、図19(a)に示すようにLOCOS法やBOX法等により、素子分離用の酸化膜4を形成し、隣接する素子間を電気的に分離する。図19(a)はLOCOS法の場合である。その後、ゲート酸化膜204を10nmの厚さで形成し、その表面に、リンドープのポリシリコン205を0.3μmの厚さでLPCVD法等により形成し、リソグラフィー及びRIE工程により図19(a)に示したようなゲート長0.5μmのポリシリコンゲート電極205をゲート酸化膜204の上に形成する。
【0144】
(c)次に後酸化膜7を厚さ10nmで形成した後、図19(a)に示すようにGe+ を加速電圧Vac=50kV、ドーズ量Φ=3×1016cm-2で打ち込んでSiGe領域257を形成した。
【0145】
(d)次に、As+ を加速電圧Vac=20kV、ドーズ量Φ=3×1015cm-2で図19(b)に示すように打ち込み角45°で回転斜めイオン注入する。
【0146】
イオン注入後950℃、30分のアニールを施し、イオン注入したAs等を活性化し、図19(c)に示すようにSiGe領域257を包含するようにn+ ソース領域216、n+ ドレイン領域226を形成する。回転斜めイオン注入の採用により、結晶欠陥領域Dをn+ ソース/ドレイン領域216,226の内部に閉じ込めることができる。即ち、チャンネルとなるp型SOI膜203とn+ ドレイン領域226間の空乏層に欠陥が存在しないので、接合リーク電流は流れにくくなる。前述したようにイオン注入後のアニールは700℃〜1000℃の範囲内で行うことが重要である。
【0147】
(e)この後、CVD法等により、例えば0.5μmの厚さで層間絶縁膜用の酸化膜8を図19(d)に示すように全面に形成する。次に、レジスト膜を堆積し、フォトリソグラフィー法によりパターニングした後、RIE技術により酸化膜8をエッチングしコンタクトホールの開口を行う。更に酸化膜8のエッチングに引き続きAl,Al−Si,Al−Si−Cu等の金属を用いたメタライゼーション工程により図19(d)に示すようにソース金属電極218、ドレイン金属電極228を形成し、本発明の第11の実施の形態のSOI・MOSFETが完成する。
【0148】
上記の本発明の第11の実施の形態の製造方法において、n+ ソース/ドレイン領域216,226の埋め込み酸化膜202界面付近に、イオン注入によりアモルファス化されないSOI膜203の単結晶領域が残っていることが重要である。その結果、熱工程によって双晶欠陥を発生することなく、再結晶化が垂直方向に進み、n+ ソース領域216、n+ ドレイン領域226以外には欠陥が存在せず、ゲート直下にのみ微小な欠陥を集めることができる。
【0149】
本発明の第11の実施の形態において示すのは、完全空乏化MOSFETとなり得る薄膜SOI・MOSFETの場合で、Si膜厚が100nmの場合は、Geを加速電圧Vac=50kV、ドーズ量Φ=1×1016cm-2で注入すれば良い。このときイオン注入によるアモルファス化領域はSOI膜の表面から83nm程度の所まで形成される。したがって、埋め込み酸化膜202界面付近に約17nm程度アモルファス化しない領域が残存する。更に700℃以上のアニール、好ましくは850℃、120分あるいは900℃、30分程度のアニール工程を経ることによって、SOI膜203中に残っているSi単結晶領域からアモルファス領域に向けて、シリコンの固相成長が起き、n+ ソース領域216はゲート電極端部を残し、他は完全に単結晶化し、結晶欠陥は、ゲート電極端部にのみ限定して発生する。この欠陥は極めて再現性が良い。
【0150】
この様にして形成された本発明の第11の実施の形態のヘテロSOI・MOSFETのドレイン破壊電圧に関しては、Asのみでソース拡散層を形成した素子に対して、オフ領域のドレイン破壊電圧は1V増加し十分な改善を示した。又、結晶欠陥によって起こり得るn+ ソース領域内の抵抗の増大、あるいはゲート酸化膜のリークなども全く見られなかった。
【0151】
なお上述のSOI膜基板作成の際に、SOI膜203の膜厚を200nmとした場合は、Geのイオン注入の加速電圧Vac=50kV、ドーズ量Φ=1×1016cm-2に設定し、Asのイオン注入の加速電圧Vac=25kV、ドーズ量Φ=3×1015cm-2に設定すれば良い。そのようにすることで発生位置の制御が困難な双晶欠陥を発生させることなく、歪に起因した結晶欠陥領域の位置を制御しながら、素子を作製できる。SOI膜203の厚みが200nmの場合は上記のイオン注入の条件により20〜30nm程度アモルファス化しない領域が残るのでその後の熱工程、850℃、120分のアニール工程によってアモルファス化された領域が固相成長し、良好な結晶性を実現できる。この場合には、ゲート電極端部に欠陥が集中して発生することになるが、場所が制御されているため、電気的な特性にはなんら影響を与えない。
【0152】
なお、上述の(a)及び(b)と同じプロセスでゲート電極まで作り、後酸化膜7を形成した後、Pを加速電圧Vac=20kV、ドーズ量Φ=3×1013cm-2で打ち込み、n- ソース・ドレイン領域を形成し、次に、厚さ15〜40nmの窒化膜73等を全面にCVDし、その後RIE法等により指向性エッチングを行い、側壁窒化膜73を図20に示すように形成し、この側壁窒化膜73とポリシリコンゲート電極205とをマスクとしてGeを加速電圧Vac=50kV、ドーズ量Φ=1×1016cm-2で打ち込み、更にP又はAsを加速電圧Vac=20kV、ドーズ量Φ=3×1015cm-2でイオン注入し、その後、850℃、120分のアニールを行っても良い。この様に図9(c)や図10(b)に示したようなLDD構造と類似な構造を採用し、Geのイオン注入によって生じる欠陥の位置を、ゲート電極に作った側壁部73の寸法により制御することが可能となる。即ち、結晶欠陥Dの発生する位置は、ポリシリコンゲート電極205の直下の位置から、チャンネル領域から遠い方向へ所定の寸法分シフトすることとなる。
【0153】
図20に示すような側壁窒化膜73を利用してイオン注入した素子においては、n+ ソース領域216にGeとAsのみをイオン注入する図50(a)に示す従来構造に比べて、ドレイン破壊電圧は同程度であるが、リーク電流は前述の各実施の形態と同様に顕著な改善が得られた。
【0154】
なお、本発明の第11の実施の形態においてはSOI膜203の厚みを更に厚くしても良く、例えばSOI膜厚を400nmとしても良い。この様にSOI膜が厚い場合は、Geのドーズ量Φを1×1017cm-2と多くしても良い。
SOI膜203を厚くすればSOI膜203の埋め込み酸化膜202側には十分な厚さの非アモルファス化領域(単結晶領域)が存在しているので、アニール工程による再結晶化に十分有効であり、双晶欠陥も発生することがない。
【0155】
なお、前述の各実施の形態(第1〜第10の実施の形態)においても同様であるが、本発明の第11の実施の形態においてもGeの代わりに、Snを加速電圧Vac=110kV、ドーズ量Φ=2×1016cm-2等の条件でイオン注入し、アニールを850℃、30分で行っても良い。この場合、ドレイン破壊電圧の改善効果は、ソース拡散層にGeとAsを打ち込む従来法に比べて1.5V改善する。更に、図51(b)に示す確率的なリーク電流の発生は見られなかった。SOI膜203の膜厚が200〜400nmと厚いSOI基板の場合には、Snのイオン注入のドーズ量Φを1×1016cm-2〜1×1017cm-2程度にすることによって大幅なドレイン耐圧の向上が得られる。ただし、Snの場合は、Geの場合に比べて結晶欠陥の量が若干多い。この理由は、Snの場合、シリコンとの格子間隔の不整合がGeより大きいことが原因と考えられる。この点からすれば、本発明の第11の実施の形態は、より格子不整合の大きなPbS,PbSe,PbTe,SnTe,ZnSb,InSb,InAs等のシリコンよりバンドギャップの狭い半導体、又はこれらの狭いバンドギャップ半導体とSiとの混晶を用いることも可能とする。これら格子不整合の大きな場合においても結晶欠陥の発生位置及び方向が制御できるからである。
【0156】
以上説明した本発明の第11の実施の形態において特に熱工程については、少なくとも再結晶化が進行する温度、即ち600℃以上であることが必要であるが、その熱処理の時間に関しては温度との再結晶化の兼ね合いで決めれば良く、例えばアニール工程を1000℃、60分としても良い。
【0157】
図21(a),(b)は本発明の第12の実施の形態に係るSOI・MOSFETの断面構造を示す。図21(a),(b)においてp型(100)シリコン基板201の上部に埋め込み酸化膜202を介してp型SOI膜203が形成されている。そしてSOI膜203は、LOCOS法等により形成された、素子分離用の酸化膜4等により周辺を囲まれ、その内部を活性領域(デバイス領域)としている。図21(a),(b)はその活性領域の近傍の断面を示す図である。この活性領域に、n+ ソース領域216及びn+ ドレイン領域226が、その底部を埋め込み酸化膜202に接するように深く形成されている。n+ ソース領域216及びn+ ドレイン領域226の内部には、Six Ge1-x 領域267が形成されているが、このSix Ge1-x 領域267のGeのピーク濃度はSiに対して1%〜30%の値に調整されている。即ちSix Ge1-x 領域267はSi0.99Ge0.01〜Si0.70Ge0.30である。このSix Ge1-x 領域267に対し、層間絶縁層8に形成されたコンタクトホールを介してソース金属電極218及びドレイン金属電極228が形成されている。又、n+ ソース領域216及びn+ ドレイン領域226の間のチャンネル領域203の上部にはゲート酸化膜204を介して、ポリシリコン等のゲート電極205が形成されている。図21(b)はゲート電極205の両側に側壁窒化膜73を形成した場合であり、他は図21(a)と同様である。側壁窒化膜73を用いることによりSix Ge1-x 領域267が、n+ ソース/ドレイン領域216,226の内部により確実に閉じ込められることとなる。前述の本発明の第11の実施の形態においては、結晶欠陥Dの発生位置及び発生方向を制御するものであり、ある意味では積極的に結晶欠陥を発生させているとも解すことができるが、結晶欠陥が発生しない方が望ましいことはもちろんである。本発明の第12の実施の形態においては、ほぼ第11の実施の形態のSOI・MOSFETと同様な構造であるが、Six Ge1-x 領域267のGeの組成を制御することにより結晶欠陥を発生させないようにするものである。なお、Six Ge1-x 領域267はSiよりバンドギャップの狭い半導体領域の一例であって、Six Ge1-x 267の代わりにSix Sn1-x 領域を用いても良く、更にはPbS,PbTe,GaSb,InAs等のSiよりバンドギャップの狭い半導体領域(狭バンドギャップ領域)を用いても良く、又、これらの半導体とSiとの混晶を用いても良い。
【0158】
本発明の第12の実施の形態におけるSix Ge1-x 領域267のGeの組成等の狭バンドギャップ領域の条件については本発明者らは、種々のシミュレーション、実験を重ねることにより調べた。特に、Geのイオン注入の条件を変えながら、MOSFETのドレイン破壊電圧の変化、結晶欠陥の発生を詳細に調べた。その結果、ドレイン破壊電圧の改善と、Geのピーク濃度との関係については図22に示すような関係があることを見い出した。即ち、ドレイン破壊電圧の改善度は、Geのピーク濃度が1%当たり徐々に、5%当たりから急速に立ち上がり、25%から30%当たりで飽和する傾向を有する。この理由は図50(b)のポテンシャルプロファイルに示すようにSix Ge1-x 領域の形成は、価電子帯端Ev のバンドプロファイルを破線で示すように変化させチャンネルに蓄積する正孔をソース電極方向に流出させる作用を有するが、ソース内に形成するSix Ge1-x 領域のGeの組成を上げ、バンドギャップを狭めても、チャンネルとソースによって形成されるpn接合部に正孔のポテンシャルバリアが残存するためある程度以上のGeの組成では、バンドギャップの狭まる効果が効かなくなるためであることがわかった。一方、1トランジスタ当たりの結晶欠陥の発生数を、Geのピーク濃度に対してプロットしたのが図23である。Geのピーク濃度に対して結晶欠陥は、Geのイオン注入の加速電圧Vac=25kVでは、Geのピーク濃度が30%を越える所から発生することがわかる。図23に示すように、結晶欠陥の数の急激に増大するGeのピーク濃度は、Geのイオン注入の加速電圧Vacに依存し、Vac=100kVでは15%を超える濃度から急激に立ち上がる。即ち、図24に示すような、結晶欠陥が発生する濃度とイオン注入の加速電圧Vacとの関係がある。この様な実験結果をふまえ、本発明の第12の実施の形態においては、Geのピーク濃度を1%から30%の間に設定してドレイン破壊電圧(耐圧)を改善する効果を維持しつつ、結晶欠陥を発生させないようにしている。Geのピーク濃度を1〜30%にすることにより図50(b)に示すソース領域のバンドギャップは1.07〜0.80eVとなる。Snの場合は図50(b)に示すソース領域のバンドギャップは1.07〜0.70eVの範囲となるようにSnのピーク濃度を選定することが好ましい。
【0159】
以下に、本発明の第12の実施の形態のヘテロSOI・MOSFETの製造工程を説明する。一般に半導体装置の製造工程においてはスループットを高めることが要求されるが、本発明の第12の実施の形態においては、加速電圧を下げ、鋭いGeのピーク濃度を実現し、イオン注入時間を短縮するようにしている。ところで、本発明の第12の実施の形態のヘテロSOI・MOSFETの製造工程はイオン注入の条件等を除けば本発明の第11の実施の形態と基本的に同様であり、前述の図19(a)〜図19(c)を転用し、参照しながら説明する。
【0160】
(a)SIMOX法又はSDB法を用いて、本発明の第1〜第11の実施の形態と同様にp型(100)基板201上に埋め込み酸化膜202を介し、その上部にSOI膜203を形成する。SOI膜203は例えば100nmの値になるように厚さを調整する。
【0161】
(b)次に、LOCOS法やBOX法等により、素子分離用の酸化膜4を形成し、隣接する素子間を電気的に分離する。更にBF2 等のp型不純物元素のイオン注入で所望のチャンネル不純物密度にすることも前述の各実施の形態と同様である。その後、ゲート酸化膜204を10nmの厚さで形成し、その表面に、LPCVD法等を用い、リンドープのポリシリコン205を0.3μmの厚さで形成し、リソグラフィー及びRIE技術を用いてこのポリシリコンを所定の形状にパターニングして、ポリシリコンゲート電極205をゲート酸化膜204の上に形成する。
【0162】
(c)次にポリシリコンゲート電極205の上部に後酸化膜7を厚さ10nmで形成した後、図19(a)に示すようにGe+ を加速電圧Vac=50kV、ドーズ量Φ=1×1016cm-2で打ち込んでSix Ge1-x 領域267を形成する。このGeのイオン注入のドーズ量Φは本発明の第11の実施の形態は3×1016cm-2であったので、これよりも低いドーズ量である。
【0163】
(d)次に、As+ を加速電圧Vac=20kV、ドーズ量Φ=3×1014cm-2でイオン注入する。図19(b)では打ち込み角45°で回転斜めイオン注入しているが打ち込み角90°の垂直イオン注入で良い。イオン注入後850℃、120分のアニールを施し、イオン注入したAs等を活性化し、図19(c)に示すように、Six Ge1-x 領域267を包含するようにn+ ソース領域216、n+ ドレイン領域226を形成する。
【0164】
なお、Geのイオン注入のアニール後に砒素を加速電圧Vac=40kVでドーズ量Φ=1×1015cm-2でイオン注入し、その後、窒化膜を全面にCVDし、更に、RIEを用いて指向性エッチングを行いゲート電極205の両側に厚さ50nmの側壁窒化膜73を図21(b)に示すように形成し、その後、更に砒素を加速電圧Vac=40kV、ドーズ量Φ=3×1015cm-2でイオン注入しても良い。この後、850℃、90分のアニールを施し、更に所定のメタライゼーション工程を行えば図21(a)又は図21(b)に示す素子を完成する。
このとき、Geの最大濃度はSiの10%である。ドレイン破壊耐圧の改善度は、チャンネル長、0.2ミクロンにおいて、約1Vであった。又、格子不整合に起因する結晶欠陥は見出だせなかった。更に、イオン注入に要する時間は、ウェハ1枚当たり、約2分であり、実用的レベルにあるといえる。
【0165】
さて、本発明の第12の実施の形態においてはSix Ge1-x 領域267やSix Sn1-x 領域等の狭バンドギャップ領域を構成するGeやSn等のピーク濃度が5〜15%になるように選定されれば良く、上述の例に限定されずに、SOI膜203の厚み等に応じて、適宜イオン注入の条件は変更してかまわない。又、狭バンドギャップ領域267として、PbS,PbTe,GaSb、あるいはInAs等を用いる場合にはMBE法や選択CVD法によれば良い。例えば図19(a),(b)に示したGeのイオン注入を省略して、Asのみをイオン注入し、n+ ソース/ドレイン領域216,226を形成し、このn+ ソース/ドレイン領域216,226の表面の狭バンドギャップ領域267形成予定部分をシリコンエッチし、U溝を形成し、このU溝の内部にPbS,PbTe等を選択CVDすれば良い。なお、イオン注入による場合には、SOI膜の厚み等の設計条件の変化に対応して以下のような変形例がある。
【0166】
(i) 例えば、SOI膜の厚さが50nmの場合において、ポリシリコンゲート電極205の加工後、ポリシリコンゲート電極205をマスクとしてGeを加速電圧Vac=25kV、ドーズ量Φ=2×1016cm-2でイオン注入し、850℃でアニールした後、砒素を加速電圧Vac=20kV、ドーズ量Φ=3×1015cm-2のドーズ量Φで注入し、その後、800℃、60分のアニールを施し、素子を完成させても良い。このとき、Geの最大濃度はSiの20%となる。ドレイン破壊耐圧の改善度は、チャンネル長、0.5ミクロンにおいて、約1.5Vとなる。又、この場合においても結晶欠陥は発生しなかった。
【0167】
(ii)SOI膜203の厚さ40nmの場合においてSnをイオン注入しても良い。例えばポリシリコンゲート電極205の加工後、ポリシリコンゲート電極205をマスクとしてSnを加速電圧Vac=50kV、ドーズ量Φ=2×1016cm-2でイオン注入し、900℃でアニールした後、砒素をVac=15kV、ドーズ量Φ=3×1015cm-2のドーズ量Φで注入し、その後、800℃、60分のアニールを施し、素子を完成させる。このとき、Snの最大濃度はSiの20%となる。ドレイン破壊耐圧の改善度は、チャンネル長、0.5ミクロンにおいて、約2.0Vであった。又、この例においても結晶欠陥は見出だせなかった。
【0168】
(iii) あるいはSOI膜203の厚さ90nmの場合において、ポリシリコンゲート電極205の加工後、ポリシリコンゲート電極205をマスクとしてGeを加速電圧Vac=50kV、ドーズ量Φ=1×1016cm-2でイオン注入し、更にAsをVac=40kV、ドーズ量Φ=1×1015cm-2でイオン注入し、その後900℃で1時間でアニールする。そして、窒化膜をCVDで形成し、その後、RIEを用いて、ポリシリコンゲート電極205の両側に図21(b)に示すような厚さ50nmの側壁窒化膜73を形成し、その後、砒素を加速電圧Vac=40kV、ドーズ量Φ=3×1015cm-2でイオン注入する。側壁窒化膜73形成前のAsのイオン注入は、より低不純物拡散層を作るためこの注入条件より小さな加速電圧及びドーズ量でイオン注入しても良い。この後、850℃、30分のアニールを施し、素子を完成させた。このとき、Geの最大濃度はSiの10%であった。この熱アニールにより注入されたAsはGe含有層を越えて拡散する。したがって、n+ ソース/ドレイン領域216,226によってGe含有領域267は覆われ、これにより万が一結晶欠陥が生じてしまった場合でも本発明の第11の実施の形態と同様に空乏層が欠陥に触れることを防止し得る。ドレイン破壊電圧の改善度は、チャンネル長、0.2ミクロンにおいて、約1.5Vであった。又、結晶欠陥、及び結晶欠陥に起因するリーク電流は見出だせなかった。更に、イオン注入に要する時間は、ウェハ1枚当たり、約5分であり、実用的レベルであった。
【0169】
図25は本発明の第13の実施の形態に係るSOI・MOSFETの断面構造を示す。図25においてp型(100)シリコン基板201の上部に埋め込み酸化膜202を介してp型SOI膜203が形成されている。そしてSOI膜203は、LOCOS法等により形成された、素子分離用の酸化膜4等により周辺を囲まれ、その内部を活性領域(デバイス領域)としている。図25はその活性領域の近傍の断面を示す図である。この活性領域に、n+ ソース領域216及びn+ ドレイン領域226が、Six Ge1-x 領域278と一部をオーバーラップするように形成されている。図25に示すようにn+ ソース領域,n+ ドレイン領域216,226はSix Ge1-x 領域よりも幅が広いが、その底部よりSix Ge1-x 領域278が飛び出している。したがって本発明の第13の実施の形態は、本発明の第7の実施の形態の変形と考えることもできる。そしてこのSix Ge1-x 領域278の上部にはSiO2 /PSG膜等からなる層間絶縁膜8が形成され、この層間絶縁膜8に形成されたコンタクトホールを介してソース金属電極218及びドレイン金属電極228が形成されている。又、n+ ソース領域216及びn+ ドレイン領域226の間のチャンネル領域203の上部にはゲート酸化膜204を介して、ポリシリコン等のゲート電極205が形成されている。
【0170】
以上の場合、SiとSiGe領域278のヘテロ接合界面はpn接合の底部から金属学的(メタラジカル)な接合界面を越えてチャンネル領域側の空乏層内に存在することになり、この様な場合に本発明の第7の実施の形態で説明した図13に示されたポテンシャル障壁が実現され、正孔は能率良くソース電極側に吸い出されることになり、高いドレイン破壊耐圧を実現できることとなる。即ち、本発明の第13の実施の形態のような構造にすることにより、チャンネル領域内で、正孔に対するポテンシャルの最も低い所とSiGe領域の価電子帯が、バリアを生じないように単調に接続するようなエネルギーバンドを形成することができ、その結果最もドレイン破壊電圧が高くなるのである。SiGe領域の代わりにSiSnやPbS、あるいはSiとGeとSnの混晶、SiとPbS,PbTe等の混晶を用いても良い。
【0171】
本発明の第13の実施の形態のヘテロSOI・MOSFETは図26(a)〜図26(c)に示すような製造工程で製造できる。
【0172】
(a)まず、SIMOX法又はSDB法等を用いて前述の各実施の形態と同様にp型(100)基板201に埋め込み酸化膜202を介して厚さ150nmのSOI膜203を形成する。
【0173】
(b)次に、図26(a)に示すように、LOCOS法やBOX法等により、素子分離用の酸化膜4を形成し、隣接する素子間を電気的に分離する。図26(a)はLOCOS法を用いた場合である。その後、ゲート酸化膜204を10nmの厚さで形成し、その表面に、リンドープのポリシリコン205を0.3μmの厚さで常圧CVDやLPCVD法等により形成し、リソグラフィー及びRIE技術により図26(a)に示すようにゲート長0.5μmのポリシリコンゲート電極205をゲート酸化膜204の上に形成する。そして厚さ8〜10nmの後酸化膜7をポリシリコンゲート電極205の上部に形成する。
【0174】
(c)次にSiN膜を厚さ20nmで全面堆積し、RIE等により全面エッチバックを行うことにより側壁窒化膜73を形成する。次に素子分離酸化膜8、側壁窒化膜73、ポリシリコンゲート電極205の上の後酸化膜7をマスクとして、図26(a)に示すようにSOI膜203にU溝を形成する。このU溝のエッチングはSF6 ,CCl4 あるいはSiCl4 等を用いたRIEや光励起エッチング等により行えば良く、例えば120nm程度堀り込む。
【0175】
(d)次に図26(b)に示すように500〜550℃でSiH4 とGeH4 の混合雰囲気からのCVD堆積を行うことにより、U溝の内部のみにSi0.9 Ge0.1 膜278を150nm選択的に堆積する。SiH4 の代わりにSi2 H6 ,SiH2 Cl2 を用いても良く、GeH4 の代わりにGeH2 Cl2 等を用いても良い。具体的には、100%Si2 H6 を5×10-2Pa、GeH4 を2.5×10-2Paの圧力で反応管(成長室)中に導入し、1時間成長すれば150nmのノンドープのSiGe278が図26(b)に示すように選択的に成長する。
【0176】
(e)次に、図26(b)に示すようにポリシリコンゲート電極205,側壁窒化膜73をマスクにしてAsを加速電圧Vac=30kV,ドーズ量Φ=3×1015cm-2でイオン注入し、N2 雰囲気中で、850℃、30分間アニールすれば、図26(c)に示すようにn+ ソース領域216,n+ ドレイン領域226が、Six Ge1-x 領域278を越えて横方向に拡散して形成される。
【0177】
(f)この後、CVD法等により、例えば0.3〜0.5μmの厚さで層間絶縁膜用の酸化膜8を全面に形成する。次に、レジスト膜を堆積し、フォトリソグラフィー法によりパターニングした後、RIE法等により酸化膜8をエッチングしコンタクトホールの開口を行う。更に酸化膜8のエッチングに引き続き図25に示すように、Al,Al−Si,Al−Si−Cu等の金属を用いたメタライゼーション工程によりソース金属電極218、ドレイン金属電極228を形成し、本発明の第13の実施の形態のSOI・MOSFETが完成する。
【0178】
以上の本発明の第13の実施の形態においてSix Ge1-x 層278を選択CVDする場合について説明したが、Six Ge1-x 層278の代わりにSix Sn1-x 層やPbS,PbTe,GaSb,InAs,InSb等の狭バンドギャップ半導体層等を選択CVDしても良い。
【0179】
図27(a)は本発明の第14の実施の形態に係るSOI・MOSFETの断面構造を示す。図27(a)においてp型(100)シリコン基板201の上部に埋め込み酸化膜202を介してp型SOI膜203が形成されている。そしてSOI膜203は、LOCOS法等により形成された、素子分離用の酸化膜4等により周辺を囲まれ、その内部を活性領域(デバイス領域)としている。図27(a)はその活性領域の近傍の断面を示す図である。この活性領域に、n+ ソース領域216及びn+ ドレイン領域226が、Six Ge1-x 領域278と一部をオーバーラップするように形成されている。図27(a)に示すようにn+ ソース領域、n+ ドレイン領域216,226はSix Ge1-x 領域278の底部より飛び出し、Six Ge1-x 領域278はn+ ソース領域、n+ ドレイン領域よりも、チャンネル領域側に位置している。したがって本発明の第14の実施の形態は、本発明の第7の実施の形態の変形と考えることもできる。そしてこのSix Ge1-x 領域278の上部にはSiO2 /PSG膜等からなる層間絶縁膜8が形成され、この層間絶縁膜8に形成されたコンタクトホールを介してソース金属電極218及びドレイン金属電極228が形成されている。又、n+ ソース領域216及びn+ ドレイン領域226の間のチャンネル領域203の上部にはゲート酸化膜204を介して、ポリシリコン等のゲート電極205が形成されている。
【0180】
以上の場合、SiとSiGe領域278のヘテロ接合界面はpn接合の底部から金属学的(メタラジカル)な接合界面を越えてチャンネル領域側の空乏層内に存在することになり、この様な場合に本発明の第7の実施の形態で説明した図13に示されたポテンシャル障壁が実現され、正孔は能率良くソース電極側に吸い出されることになり、高いドレイン破壊耐圧を実現できることとなる。即ち、本発明の第14の実施の形態のような構造にすることにより、チャンネル領域内で、正孔に対するポテンシャルの最も低い所とSiGe領域の価電子帯が、バリアを生じないように単調に接続するようなエネルギーバンドを形成することができ、その結果最もドレイン破壊電圧が高くなるのである。SiGe領域の代わりにSiSnやPbS、あるいはSiとGeとSnの混晶、SiとPbS,PbTe等の混晶を用いても良い。
【0181】
なお、図27(b)は完全にn+ ソース,ドレイン領域216,226のpn接合界面からヘテロ接合界面が飛び出した構造であり、正孔の吸い出し効果は極めて大きくなる。
【0182】
本発明の第14の実施の形態のヘテロSOI・MOSFETは図28(a)〜図28(c)に示すような製造工程で製造できる。
【0183】
(a)まず、SIMOX法又はSDB法等を用いて前述の各実施の形態と同様にp型(100)基板201に埋め込み酸化膜202を介して厚さ100nmのSOI膜203を形成する。
【0184】
(b)次に、図28(a)に示すように、LOCOS法やBOX法等により、素子分離用の酸化膜4を形成し、隣接する素子間を電気的に分離する。図28(a)はLOCOS法を用いた場合である。その後、ゲート酸化膜204を10nmの厚さで形成し、その表面に、リンドープのポリシリコン205を0.3μmの厚さで常圧CVDやLPCVD法等により形成し、リソグラフィー及びRIE技術により図26(a)に示すようにゲート長0.5μmのポリシリコンゲート電極205をゲート酸化膜204の上に形成する。そして厚さ8〜10nmの後酸化膜7をポリシリコンゲート電極205の上部に形成する。
【0185】
(c)次にSiN膜を厚さ20nmで全面堆積し、RIE等により全面エッチバックを行うことにより側壁窒化膜73を形成する。次に素子分離酸化膜8、側壁窒化膜73、ポリシリコンゲート電極205の上の後酸化膜7をマスクとして、図28(a)に示すようにU溝を形成する。このU溝のエッチングはウェットエッチング、又はSF6 ,CCl4 あるいはSiCl4 等を用いたCDEや光励起エッチング等により行えば良く、例えば67nm程度堀り込む。
【0186】
(d)次に図28(b)に示すように基板温度470℃で、100%Si2 H6 を1.8×10-2Pa、GeH4 を1.5×10-2Paの圧力で成長し、77nmのSi0.7 Ge0.3 278が図28(b)に示すように選択的に成長する。
【0187】
(e)次に、図28(b)に示すようにポリシリコンゲート電極205、側壁窒化膜73をマスクにしてAsを加速電圧Vac=30kV、ドーズ量Φ=3×1015cm-2でイオン注入し、N2 雰囲気中で、850℃、30分間アニールすれば、図28(c)に示すようにn+ ソース領域216、n+ ドレイン領域226が、Six Ge1-x 領域278の底部を突き抜けて、拡散する。なお、このとき850℃、10分間のアニールを行えば、図27(b)に示すようにn+ ソース領域、n+ ドレイン領域216,226はSix Ge1-x 領域に囲まれて形成されることとなる。
【0188】
(f)この後、CVD法等により、例えば0.3〜0.5μmの厚さで層間絶縁膜用の酸化膜8を全面に形成する。次に、レジスト膜を堆積し、フォトリソグラフィー法によりパターニングした後、RIE法等により酸化膜8をエッチングしコンタクトホールの開口を行う。更に酸化膜8のエッチングに引き続き図27(a)又は図27(b)に示すように、Al,Al−Si,Al−Si−Cu等の金属を用いたメタライゼーション工程によりソース金属電極218、ドレイン金属電極228を形成し、本発明の第14の実施の形態のSOI・MOSFETが完成する。
【0189】
以上の本発明の第14の実施の形態においてSix Ge1-x 層278を選択CVDする場合について説明したが、Six Ge1-x 層278の代わりにSix Sn1-x 層やPbS,PbTe,GaSb,InAs,InSb等の狭バンドギャップ半導体層等を選択CVDしても良い。
【0190】
図29は本発明の第15の実施の形態に係るSOI・MOSFETの断面構造を示す。図29においてp型(100)シリコン基板201の上部に埋め込み酸化膜202を介してp型SOI膜203が形成されている。そしてSOI膜203は、LOCOS法等により形成された、素子分離用の酸化膜4等により周辺を囲まれ、その内部を活性領域(デバイス領域)としている。図29はその活性領域の近傍の断面を示す図である。この活性領域に、Six Ge1-x 領域278が、その底部を埋め込み酸化膜202に接するように深く形成されている。そしてn+ ソース領域216及びn+ ドレイン領域が、Six Ge1-x 領域278の内部に形成されている。つまり図29に示すように、Six Ge1-x 領域278はn+ ソース領域、n+ ドレイン領域216,226よりも、チャンネル領域側に位置している。そしてこのSix Ge1-x 領域278の上部にはSiO2 /PSG膜等からなる層間絶縁膜8が形成され、この層間絶縁膜8に形成されたコンタクトホールを介してソース金属電極218及びドレイン金属電極228が形成されている。又、n+ ソース領域216及びn+ ドレイン領域226の間のチャンネル領域203の上部にはゲート酸化膜204を介して、ポリシリコン等のゲート電極205が形成されている。
【0191】
以上の場合、SiとSiGe領域278のヘテロ接合界面はpn接合の金属学的(メタラジカル)な接合界面を越えてチャンネル領域側の空乏層内に存在することになり、この様な場合に本発明の第7の実施の形態で説明した図13に示されたポテンシャル障壁が実現され、正孔は能率良くソース電極側に吸い出されることになり、高いドレイン破壊耐圧を実現できることとなる。即ち、本発明の第15の実施の形態のような構造にすることにより、チャンネル領域内で、正孔に対するポテンシャルの最も低い所とSiGe領域の価電子帯が、バリアを生じないように単調に接続するようなエネルギーバンドを形成することができ、その結果最もドレイン破壊電圧が高くなるのである。SiGe領域の代わりにSiSnやPbS、あるいはSiとGeとSnの混晶、SiとPbS,PbTe等の混晶を用いても良い。
【0192】
本発明の第15の実施の形態のヘテロSOI・MOSFETは図30(a)〜図30(e)に示すような製造工程で製造できる。
【0193】
(a)まず、SIMOX法又はSDB法等を用いて前述の各実施の形態と同様にp型(100)基板201に埋め込み酸化膜202を介して厚さ10nmのSOI膜293を形成する。
【0194】
(b)次にフォトリソグラフィー及びRIEを用いて、チャンネル領域形成予定部分のSOI膜293を図30(a)に示すように除去する。
【0195】
(c)次に、図30(b)に示すようにSOI膜293の上にSiGe層277を選択的に厚さ30nm程度以上CVDする。例えば、基板温度470℃で、GeH4 1.5×10-2Pa、Si2 H6 1.8×10-2Paで、Geの組成40%のSiGe層を30nm成長する。この場合の成長速度は1nm/mmである。
【0196】
(d)次に、図30(c)に示すように、SiGe層277の上に厚さ200nmのSi層203のエピタキシャル成長を行う。本発明の第15の実施の形態においてはチャンネル長0.1μmとしているため、SiGe層277の両側より、埋め込み酸化膜202の上部にブリッジを形成するように横方向の成長が生じ、チャンネル領域203の部分も単結晶が成長する。このエピタキシャル成長は、基板温度650℃、Si2 H6 分圧2.5×10-3Paで約1時間行う。
【0197】
(e)次に、CMP等により図30(c)のエピタキシャル成長層203の表面を平坦化する。続いて、図30(d)に示すように、LOCOS法やBOX法等により、素子分離用の酸化膜4を形成し、隣接する素子間を電気的に分離する。図30(d)はLOCOS法を用いた場合である。その後、ゲート酸化膜204を10nmの厚さで形成し、その表面に、リンドープのポリシリコン205を150nmの厚さで常圧CVDやLPCVD法等により形成し、リソグラフィー及びRIE技術により図30(d)に示すようにゲート長0.2μmのポリシリコンゲート電極205のパターンをゲート酸化膜204の上に形成する。そして厚さ8〜10nmの後酸化膜7をポリシリコンゲート電極205の上部に形成する。以上のLOCOS,ゲート酸化等の工程は800℃以上の熱工程であるため、これらの熱工程により、図30(c)に示したSiGe層277中のGeが拡散し、図30(d)に示すように、SiGe層278が形成される。
【0198】
(f)次にSiN膜を厚さ20nmで全面堆積し、RIE等により全面エッチバックを行うことにより側壁窒化膜73を形成する。次に素子分離酸化膜4、側壁窒化膜73、ポリシリコンゲート電極205の上の後酸化膜7をマスクとして、図30(e)に示すようにAsを加速電圧Vac=30kV、ドーズ量Ф=3×1015cm-2でイオン注入し、更にその後850℃、30分間のアニールを行い活性化すれば、図30(e)に示すように、SiGe領域278の内部にn+ ソース領域216、n+ ドレイン領域226が形成される。
【0199】
(g)この後、CVD法等により、例えば0.3〜0.5μmの厚さで層間絶縁膜用の酸化膜8を全面に形成する。次に、レジスト膜を塗布し、フォトリソグラフィー法及びRIE法等により酸化膜8をエッチングしコンタクトホールの開口を行う。更に酸化膜8のエッチングに引き続き図29に示すように、Al,Al−Si,Al−Si−Cu等の金属電極のメタライゼーション工程を行いソース金属電極218、ドレイン金属電極228を形成し、本発明の第15の実施の形態のSOI・MOSFETが完成する。
【0200】
なお、本発明の第15の実施の形態のヘテロSOI・MOSFETは上記の方法以外に、図31(a)〜図31(d)に示すような製造工程でも製造できる。
【0201】
(a)まず、SIMOX法又はSDB法等を用いて前述の各実施の形態と同様にp型(100)基板201に埋め込み酸化膜202を介して厚さ110nmSOI膜203を形成する。
【0202】
(b)次に、図31(a)に示すように、LOCOS法やBOX法等により、素子分離用の酸化膜4を形成し、隣接する素子間を電気的に分離する。図31(a)はLOCOS法による場合である。そして、レジストをマスクにして、RIE法を用いてSOI膜203を約90nmエッチングしてU溝を形成する。
【0203】
(c)次に、図31(b)に示すように、CVD法を用いてSiGe層277を厚さ200nmCVDし、上記U溝を埋め込む。このSiGe層277のCVDは例えば基板温度470℃で、GeH4 を1.5×10-2Pa、Si2 H6 を1.8×10-2Paで反応管中に導入すれば成長速度約1nm/mmでSi0.6 Ge0.4 が成長する。
【0204】
なお、Six Ge1-x 層277のCVDの代わりに、Six Sn1-x 層や、PbS,PbTe,GaSb,InSb,InAs等の狭バンドギャップ半導体層や、これらのSiとの混晶をMBE,ALE(Atomic Layer Epitaxy)、又はMLE(Molecular Layer Epitaxy)の手法等により選択的に成長しても良い。
【0205】
(d)次に図31(c)に示すようにCMPなどを用いてエッチバックし、表面を平坦化する。この平坦化によりSOI膜203の厚みが100nmとなるようにする。
【0206】
(e)その後、ゲート酸化膜204を10nmの厚さで形成し、その表面に、リンドープのポリシリコン205を0.3μmの厚さで常圧CVDやLPCVD法等により形成し、リソグラフィー及びRIE技術により図31(d)に示すようにゲート長0.5μmのポリシリコンゲート電極205をゲート酸化膜204の上に形成する。そして厚さ8〜10nmの後酸化膜7をポリシリコンゲート電極205の上部に形成する。次にSiN膜を厚さ20nmで全面堆積し、RIE等により全面エッチバックを行うことにより側壁窒化膜73を形成する。次に素子分離酸化膜4、側壁窒化膜73、ポリシリコンゲート電極205の上の後酸化膜7をマスクとして、Asを加速電圧Vac=30kV、ドーズ量Ф=3×1015cm-2でイオン注入し、その後850℃、30分間のアニールを行い図31(d)に示すようにn+ ソース領域216、n+ ドレイン領域226をSiGe領域278の内部に形成する。
【0207】
(f)この後、CVD法等により、例えば0.3〜0.5μmの厚さで層間絶縁膜用の酸化膜8を全面に形成する。次に、フォトリソグラフィー法及び、RIE法等により酸化膜8をエッチングしコンタクトホールの開口を行う。更に酸化膜8のエッチングに引き続き図29に示すように、Al,Al−Si,Al−Si−Cu等の金属のパターニングを行い、ソース金属電極218、ドレイン金属電極228を形成すれば、本発明の第15の実施の形態のSOI・MOSFETが完成する。
【0208】
図32(a),32(b)は本発明の第16の実施の形態に係るSOI・MOS・DRAMの平面及び断面構造を示す。図32(a)は平面図で、図32(b)は図32(a)の断面図である。図32(b)においてn+ (100)シリコン基板401の上部に埋め込み酸化膜202を介してp型SOI膜203が形成されている。そしてSOI膜203は、LOCOS法等により形成された、素子分離用の酸化膜4等により周辺を囲まれ、その内部を活性領域(デバイス領域)1としている。図32(b)はその活性領域1の近傍の断面を示す図である。
この活性領域1に、DRAMのユニットセルの選択トランジスタを構成するn+ ソース領域216及びn+ ドレイン領域226が、その底部を埋め込み酸化膜202に接するように深く形成されている。n+ ソース領域216及びn+ ドレイン領域226の内部にはSiGe領域411,412が形成されている。又、選択トランジスタのn+ ソース領域216及びn+ ドレイン領域226の間のチャンネル領域203の上部にはゲート酸化膜204を介して、ポリシリコン等のゲート電極205が形成されている。図32(a)に示すように、ポリシリコンゲート電極205はワード線を兼ねている。n+ ドレイン領域226の上部のSiGe領域には、W等のコンタクト電極408が接続され、更にコンタクト電極408はデータ線(ビット線)409に接続されている。なお、コンタクト電極408をW等の金属ではなくSiGeで形成しても良い。SOI膜203のn+ ソース領域216の近傍には埋め込み酸化膜202を貫通して、n+ (100)基板中を更に堀り込んだトレンチが形成され、トレンチ内壁には容量絶縁膜416が形成され、この容量絶縁膜416の表面には、トレンチを埋め込むように蓄積電極415となるドープドポリシリコン(DOPOS)が形成されている。ドープドポリシリコンの代わりにW,Ti,Mo等の高融点金属やこれらのシリサイド(WSi2 ,TiSi2 ,MoSi2 )等を用いても良い。蓄積電極415とプレート電極(対向電極)となるn+ (100)基板401とによって、これらの電極間の容量絶縁膜416を介してDRAMの電荷蓄積容量部(キャパシタ部)が構成されている。このキャパシタ部の蓄積電極415と、選択トランジスタのn+ ソース領域216の上部のSiGe領域412とが、コンタクト金属418により接続されている。図32(b)に示した本発明の第16の実施の形態に係るSOI・MOS・DRAMはn+ ソース/ドレイン領域216,226の内部にSix Ge1-x 領域411,412が形成されているので、チャンネル領域203に蓄積された正孔がn+ ソース領域216に速やかに、かつ高効率で引き抜かれるために、基板浮遊効果に起因する破壊電圧(ドレイン耐圧)が向上する。しかも図32(b)に示すようにSix Ge1-x は、pn接合からゲートのサイドウオールの分(10〜50nm程度)離れており、又、イオン注入に起因する結晶欠陥の発生も防ぐことが可能となり、良好なデータ保持特性を発揮する。
【0209】
本発明の第16の実施の形態に係るSOI・MOS・DRAMは以下のような製造工程で製造できる。
【0210】
(a)まず支持基板401としてリン(P)を1019cm-3ドープしたCZ・n+ (100)基板(ρ=0.006Ωcm)を用いSDB法によりSOI基板を作製する。この際、活性層側のSOI膜203はボロンをドープしたCZ・p(100)基板203(ρ=4Ωcm)を用いる。活性層側のSOI膜203に500nmの熱酸化膜202を形成し、鏡面研磨した後、支持基板401と接着(いわゆる貼り合わせ)後1100℃で熱処理し、その後、活性層(SOI膜)203の厚さを250nmに加工しSDB−SOI基板とする。あるいはSIMOX法によりSOI基板を形成しても良い。この場合はn+ (100)基板の表面から2×1018cm-2のドーズ量で0+ イオンを400kVでイオン打ち込みし、1325℃で、5時間程度熱処理し、その後埋め込み酸化膜202の上にSOI膜にイオン注入等を行い、所望の不純物密度のSOI膜203とすれば良い。SOI膜203の厚み調整は、SOI膜203の表面の熱酸化、及びこの熱酸化膜のウェットエッチングを行えば良い。この後更にSOI膜203の表面に厚さ300nmの厚みの熱酸化膜を形成すれば、SOI膜203のSi層の厚みは100nmとなる。なお、この300nmの熱酸化膜形成の前に、LOCOS法やBOX法等により埋め込み酸化膜202に達するように素子分離酸化膜4を形成する。
【0211】
(b)次に、フォトリソグラフィーを用い、トレンチ(U溝)形成予定部分以外にフォトレジストを形成し、例えばCF4 ,CF4 /H2 あるいはC3 F8 等を用いたECRあるいはRIEエッチングでSOI膜203の表面の酸化膜をエッチングし、更に、この酸化膜をマスクとして、CF4 ,SF6 ,CBrF3 ,SiCl4 、あるいはCCl4 等によるRIE又はECRイオンエッチングによりキャパシタ部形成用のトレンチを形成する。トレンチエッチング時に基板を−110℃〜−130℃に冷却することも有効である。
【0212】
(c)次にトレンチ内壁に、熱酸化を行うことにより厚さ10〜20nmの容量絶縁膜(キャパシタ酸化膜)416を形成し、更にトレンチを埋め込むように蓄積電極415となるDOPOS膜を減圧CVDで行う。キャパシタ酸化膜416も減圧CVDを用い、トレンチの内壁にプレート電極用のDOPOSのCVDをまず行い、続けてキャパシタ酸化膜416、DOPOS膜415を連続CVDで形成しても良い。次に、DOPOSのエッチバック、あるいは必要ならばCMP法等を用いてSOI膜203の表面を平坦化する。
【0213】
(d)この後の工程は通常のMOSプロセスで選択トランジスタを形成する工程であり、チャンネルドープイオン注入等の詳細は省略するが、例えば、厚さ10nmのゲート酸化膜204を熱酸化により形成し、次にポリシリコンゲート電極205を形成し、As又はPのイオン注入によるセルフアライメント工程によりn+ ソース領域216、n+ ドレイン領域226を形成する。具体的には、PをVac=30kV、ドーズ量Φ=3×1015cm-2でイオン注入し、850℃、30分熱処理し、n+ ソース/ドレイン領域216,226を形成する。次に窒化膜を10〜50nmCVD法により堆積し、更にRIE法等の指向性の良いエッチングにより、ポリシリコンゲート電極205の両側のみに側壁窒化膜を形成する。そしてポリシリコンゲート電極205と側壁窒化膜をマスクとしてGeをVac=50kV、ドーズ量Φ=1〜2×1016cm-2でイオン注入し、800℃、30分のアニールを行い、Six Ge1-x 領域411,412をn+ ソース/ドレイン領域216,226の内部に形成する。
【0214】
(e)この後、CVD法等により、例えば0.5μmの厚さで層間絶縁膜用の酸化膜を全面に形成する。次に、レジスト膜を堆積し、フォトリソグラフィー法によりn+ ソース領域216の上部にコンタクトホールを開口し、又、図32(a)に示すように蓄積電極415とn+ ドレイン領域216との境界部付近にもコンタクト電極形成用の窓を開口する。そしてこのコンタクトホール及び、コンタクト電極形成用の窓の内部にWの選択CVD、又はWのスパッタリング/逆スパッタリングにより、コンタクト電極408,418となるWを埋め込む。コンタクト電極408,418をWではなく、SiGeとする場合は、コンタクト電極形成用の窓の内部にポリシリコンをCVD法にて埋め、Geをイオン注入するか、SiGeの選択CVDをすれば良い。その後、Al,Al−Si,Al−Cu−Si等の金属をEB蒸着やスパッタリングで堆積し、フォトリソグラフィー及びRIEを用いて図32(a),図32(b)に示すようなビット線409を形成すれば、本発明の第16の実施の形態に係るDRAMが完成する。
【0215】
なお、上記製造工程において、Geをポリシリコン等の蓄積電極415の上にもイオン注入し、蓄積電極415の上部にもSix Ge1-x 領域412を形成しても良い(図32(b)においては、蓄積電極415上のSix Ge1-x 領域の図示は省略している)。又、層間絶縁膜に形成されたコンタクトホール、及びコンタクト電極形成用の窓(以後コンタクトホール等という)を介してGeをイオン注入しても良い。コンタクトホール等を介してイオン注入すれば、Six Ge1-x 領域411,412は選択トランジスタのチャンネルに形成されるpn接合界面より遠くなり、結晶欠陥に起因するリーク電流を抑制できる。又、この方法は、マスクを用いることなく、周辺回路部とメモリセル部のイオン注入の注入量を換えることが可能となり、それぞれに最適な注入量を選択できるようになる。又、これらのコンタクトホール等にSiH4 とGeH4 との気相反応を用いたCVDでSix Ge1-x 層をコンタクト電極408,418の代わりにCVDしても良い。あるいは、側壁窒化膜等をマスクとしてイオン注入する代わりに、Six Ge1-x 層を選択CVDしても良い。
【0216】
又、本発明の第16の実施の形態において、図33に示すようにデータ線409と接続されるn+ ドレイン領域226側のコンタクトホールのみに、Geをイオン注入しても良い。蓄積電極415側は、プレート電極(対向電極)となるn+ 基板401と容量結合しているのみで、積極的に正孔を引き抜くコンタクトは存在しない。そのためn+ ドープドポリシリコン(DOPOS)を蓄積電極415として用いた場合、Six Ge1-x 領域により低下された障壁により、チャンネル側の正孔濃度が低下する程度で、大きな効果は期待できない。そのため、n+ ドレイン領域226のコンタクトホール側のみに、Geを注入しても効果としては同様と考えられ、更にn+ ソース領域216側のpn接合近傍に欠陥の発生する懸念が全くなくなるので、欠陥起因のリーク電流も低減できる。なお、本実施の形態ではデータ線(ビット線)409に接続されるn+ 領域をn+ ドレイン領域226と便宜上呼んでいるが、これは単なる呼び方の問題であってデータ線(ビット線)409に接続する側をn+ ソース領域と呼んでもかまわない。要は、選択トランジスタとなるMOSFETの主電極領域のどちらかであれば良いのである。
【0217】
なお、本発明の第16の実施の形態において、図32(a),(b)に示した蓄積電極415及びコンタクト電極418をSix Ge1-x 層にて形成しても良い。即ち図32、及び図33に示した構造では、トレンチ内にDOPOS415を埋め込むようにしているが、DOPOS415の替わりに、n+ 型のSix Ge1-x 層をSiH4 とGeH4 にN型不純物(例えばAsH3 )を混入した雰囲気中で堆積し、エッチバックすることにより図34(a)及び図34(b)に示すような構造に形成しても良い。
【0218】
図34(a)及び図34(b)の構造は図33にて説明したn+ ソース領域216側の正孔の引き抜き効果を改善したものである。蓄積電極415がn+ DOPOSであると、正孔はSix Ge1-x 層412とn+ DOPOS界面にできた障壁のためにn+ DOPOS側には容易に引き抜かれず、チャンネル内の正孔濃度を有効に低下させるに至らない。そこで、図34(b)に示すように蓄積電極425自体をn+ 型のSix Ge1-x 層にすることで障壁を無くし、蓄積電極425内により多くの正孔を引き抜くことができる。更に、蓄積電極425の一部をWなどの金属材料にすれば、この効果をより大きくできる。
【0219】
なお、本発明の第16の実施の形態の変形として、図35に示すように、トレンチの内壁に鞘型のトレンチ内壁酸化膜413をまず形成し、その上に鞘型プレート電極414を形成し、この鞘型プレート電極414とn+ 基板401とのコンタクトをトレンチの底部で取るようにしても良い。DRAMのキャパシタ部は鞘型プレート電極414と、容量絶縁膜416と蓄積電極415とで構成されることになる。図35のキャパシタ部の構造は、より大きな容量をリーク電流が少なく安定なものとして得ることができる。
【0220】
本発明の第16の実施の形態の選択トランジスタとしては、前述の第1〜第15の実施の形態のSOI・MOSFETのいずれも用いることができる。
【0221】
なお、以上の説明ではn+ 型支持基板401を用い、選択トランジスタをnチャンネルMOSFETとした場合で説明したが、導電型を全部逆にして、p+ 型支持基板を用いて、選択トランジスタをpチャンネルMOSFETとしても良い。
【0222】
更に、n+ 支持基板401を用い、p型SOI膜203の内部にnウェルを形成してCMOS構成のDRAMとしても良い。
【0223】
図36(a)及び36(b)は本発明の第17の実施の形態に係るSOI・MOS・DRAMの平面及び断面構造を示す。図36(a)は平面図で、図36(b)は図36(a)の断面図である。図36(b)においてp型(100)シリコン基板201の上部に埋め込み酸化膜202を介してp型SOI膜203が形成されている。そしてSOI膜203は、LOCOS法等により形成された、素子分離用の酸化膜4等により周辺を囲まれ、その内部を活性領域(デバイス領域)1としている。図36(b)はその活性領域1の近傍の断面を示す図である。この活性領域1に、DRAMのユニットセルの選択トランジスタを構成するn+ ソース領域216及びn+ ドレイン領域226が、その底部を埋め込み酸化膜202に接するように深く形成されている。又、各ユニットセルの選択トランジスタのn+ ソース領域216及びn+ ドレイン領域226の間のチャンネル領域203の上部にはゲート酸化膜204を介して、ポリシリコン等のゲート電極205が形成されている。図36(a)に示すようにこのポリシリコン等のゲート電極205はワード線を兼ねている。n+ ソース領域216、及びn+ ドレイン領域226の内部には、Six Ge1-x 領域412,411がそれぞれ形成されている。ワード線の上部には酸化膜等の層間絶縁膜8が形成され、この層間絶縁膜8に形成されたコンタクトホール中に、n+ ドレイン領域226の上部のSix Ge1-x 領域411に接続するようにWやWSi2 ,TiSi2 ,MoSi2 等のコンタクト電極408が形成されている。コンタクト電極は上記金属又は金属シリサイドの代わりにSiGeで形成しても良い。このコンタクト電極はW,Al,Al−Si,Al−Cu−Si等の金属により形成されたデータ線(ビット線)409に接続されている。
【0224】
本発明の第17の実施の形態はn+ ソース領域216及び選択トランジスタのゲート電極205の上部にキャパシタ部を形成したスタック型のDRAMであり、n+ ソース領域216の上部にSix Ge1-x 領域412の上部にはW,Ti,あるいはWSi2 ,MoSi2 等によるコンタクト電極418が形成されている。コンタクト電極418をSix Ge1-x で形成しても良い。そしてコンタクト電極418の上部にRu,W,Ti,Ptなどの金属、これらの金属のシリサイドあるいは導電性金属酸化物からなる蓄積電極425が形成されている。導電性金属酸化物としてはRuO2 ,SrLaTiO3 ,CaYTiO3 ,CaNdTiO3 ,LaNiO3 ,NdNiO3 等を用いれば良い。蓄積電極425はドープドポリシリコン(DOPOS)膜とその上に形成したTi/TiN膜等の多層膜でも良い。そしてこの上に容量絶縁膜426を介して対向電極(プレート電極)427が形成されDRAMのキャパシタ部をなしている。容量絶縁膜426はシリコン酸化膜(SiO2 )、タンタル酸化膜(Ta2 O5 )、チタン酸ストロンチウム(SrTiO3 )、チタン酸バリウム(BaTiO3 )、酸化アルミニウム(Al2 O3 )、窒化シリコン膜(Si3 N4 膜)等を用いれば良い。
あるいは容量絶縁膜はSrTiO3 (STO)とBaTiO3 (BTO)との固溶体であるBSTO膜でも良く、あるいは、窒化シリコン(Si3 N4 )膜、シリコン酸化(SiO2 )膜との複合膜でも良い。対向電極(プレート電極)427としてはチタン窒化膜(TiN膜)、W膜、Ru膜、RuO2 膜あるいはWSi2 ,MoSi2 ,TiSi2 等のシリサイド膜を用いれば良い。更にRuO2 /RuやRuO2 /Ru/TiN/W等の複合膜を対向電極427に用いても良い。
【0225】
図36(b)に示した本発明の第17の実施の形態に係るSOI・MOS・DRAMはn+ ソース/ドレイン領域216,226の内部にSix Ge1-x 領域412,411が形成されているので、チャンネル領域203に蓄積された正孔がn+ ソース領域216に速やかに、かつ高効率で引き抜かれるために基板浮遊効果に起因するドレイン破壊電圧(ドレイン耐圧)が向上する。しかも図36(b)に示すようにSix Ge1-x 層は、pn接合からゲートのサイドウオールの分(10〜50nm程度)離れており、又、イオン注入に起因する結晶欠陥の発生も防ぐことが可能となり、良好なデータ保持特性を発揮する。
【0226】
本発明の第17の実施の形態のSOI・MOS・DRAMは以下のような製造工程で製造できる。以下においてはキャパシタ部の容量絶縁膜をBSTO膜とした場合について説明するが、他の材料(絶縁物)でも良いことはもちろんである。
【0227】
(a)SIMOX法又はSDB法を用いて前述の各実施の形態と同様にp型(100)基板201に埋め込み酸化膜202を介してSOI膜203を形成する。
【0228】
(b)次に、LOCOS法やBOX法等により、素子分離用の酸化膜4を形成し、隣接する素子間を電気的に分離する。その後、ゲート酸化膜204を10nmの厚さで形成し、その表面に、リンドープのポリシリコン205を0.3μmの厚さでLPCVD法等により形成し、リソグラフィー及びRIE工程によるパターニング技術により、ゲート長0.5μmのポリシリコンゲート電極205をゲート酸化膜204の上に形成する。
【0229】
(c)次に、PをVac=30kV、ドーズ量Φ=3×1015cm-2でイオン注入し、850℃、30分熱処理し、n+ ソース/ドレイン領域216,226を形成する。次に窒化膜を10〜50nmCVD法により堆積し、更にRIE法等の指向性の良いエッチングにより、ポリシリコンゲート電極205の両側のみに側壁窒化膜を形成する。そしてポリシリコンゲート電極205と側壁窒化膜をマスクとしてGeをVac=50kV、ドーズ量Φ=1〜2×1016cm-2でイオン注入し、800℃、30分のアニールを行い、Six Ge1-x 領域412,411をn+ ソース/ドレイン領域216,226の内部に形成する。
【0230】
(d)この後SIO2 /PSG膜をCVD法により、例えば、厚さ200〜300nm堆積し、層間絶縁膜8を形成する。なお、必要に応じてp+ チャンネルストップ領域形成、チャンネルドープイオン注入等を行うことは、標準的MOS・DRAMのプロセスと同様であり、ここでは説明を省略する。
【0231】
(e)次にSiO2 /PSG膜8にコンタクトホールを開口し、そのコンタクトホールの内部に厚さ200nm〜400nmのAsをドープしたn+ ドープドポリシリコン層又はW膜をCVD法により堆積し、コンタクト電極408,418を形成する。その後更にその上に導電性金属酸化膜n+ ドープドポリシリコン膜又はW膜のいずれかをCVDし、更にその上にTi/TiNバリアメタル層をRFスパッタリングにより堆積する。そしてフォトリソグラフィーを用いて、キャパシタ部の蓄積電極部形成予定部に対応するTi/TiNバリアメタルの上にフォトレジストのパターンを形成する。
【0232】
(f)このフォトレジストをマスクとしてBCl3 ,CF4 ,SF6 、あるいはCCl4 等を用いたRIEによりバリアメタル層をエッチングし、更にその下の導電性金属酸化膜,ドープドポリシリコン膜又はW膜のいずれかの膜もエッチングし、図36(b)に示すような蓄積電極425の形状にパターニングする。次いでこのフォトレジストを除去、洗浄後、厚さ50nmのPt膜、厚さ30nmのBSTO膜426、厚さ150nmのW膜427を連続的に蓄積電極425の上部及び側壁部を覆うようにRFスパッタリング法により形成する。RFスパッタリングの代わりにCVD法等を用いても良い。
【0233】
(g)次に全面にフォトレジストを塗布し、フォトリソグラフィー法を用いこのフォトレジスト膜をマスクとしてCF4 を用いたRIE法によりW膜427を図36(b)に示すような形状にエッチングする。
【0234】
(h)次いで、対向電極(プレート電極)427となるW膜をマスク層として、過酸化水素、アンモニア水及びEDTAの混合水溶液等の所定のエッチング液により、BSTO層426をエッチングし、パターニングを行う。
【0235】
(i)次に、この工程で形成されたBSTO層426をマスクとして、CF4 を用いたRIE法、又はヨウ素/ヨウ化セチルピリジニウム(CPI)/ベンゼンを用いたエッチング液を60℃に加熱して、BSTO膜426の下地に形成した白金層のパターニングを行う。この様に処理した後、p型Si基板201をアルコール中に浸しエッチング液を洗浄する。次いで水酸化アルカリとしてコリンを用い、エッチング液を完全に洗浄する。コリンとしては商品名シカクリーン(関東化学)として知られているような洗浄液を用いれば良い。この様に処理することにより、低コストで簡便にn+ ソース領域216上にW/Ti/TiN/Pt蓄積電極425、高誘電体膜426及びW対向電極427を使用した図36(b)に示すような、キャパシタセルを形状することができる。なお、エッチング液の洗浄にはコリン以外の水酸化アルカリ、MABTあるいは種々のアルコールを用いても良い。このとき、蒸気状で行うか、超音波及び圧力をかけて行うことが好ましい。洗浄液を蒸気状即ち気体として用い、減圧下で加熱すればドライ洗浄が可能となる。
【0236】
(j)次に、SiO2 ,PSGあるいはBPSG膜等の層間絶縁膜をCVD法により堆積し、n+ ドレイン領域226の上のコンタクト電極408の上部にコンタクトホールを開口し、DOPOS膜あるいはWSi2 膜等を選択CVD法で形成し、層間絶縁膜中のコンタクトホールを埋め込む。選択CVDでなくても、前面にCVDして、その後エッチバックして平坦化してコンタクトホール内に埋め込んでも良い。その後更にその上部にAl,Al−Si、あるいはAl−Cu−Si等を用いてビット線409を形成すれば、図36(a)及び36(b)に示すようなSOI・DRAMが完成する。
【0237】
図36(a)及び図36(b)に示したのはスタック型DRAMの一例であり、キャパシタ部の構造は図37(a)及び図37(b)に示すような構造でも良い。図37(b)はいわゆるフィン型と称されるキャパシタでより大きな容量が得られるものである。又、図36,図37はデータ線(ビット線)409の下にキャパシタ部が形成されているが、図38に示すようにビット線409の上部に蓄積電極435、容量絶縁膜436、対向電極(プレート電極)437からなるキャパシタ部を構成しても良い。蓄積電極435は層間絶縁物中に形成されたビアホール中のコンタクト電極452を介して、n+ ソース領域216の上部に形成されたSix Ge1-x 領域412の上部のコンタクト電極438に接続されている。
【0238】
なお、本発明の第17の実施の形態において、Geの代わりにSnをイオン注入してSix Sn1-x 領域を形成しても良い。
【0239】
又、層間絶縁膜に形成されたコンタクトホール等を介してGeやSnをイオン注入しても良い。コンタクトホール等を介してイオン注入すれば、Six Ge1-x 領域411,412やSix Sn1-x は選択トランジスタのチャンネルに形成されるpn接合界面より遠くなり、結晶欠陥に起因するリーク電流を抑制できる。又、この方法は、マスクを用いることなく、周辺回路部とメモリセル部のイオン注入の注入量を換えることが可能となり、それぞれに最適な注入量を選択できるようになる。又、これらのコンタクトホール等にSiH4 とGeH4 との気相反応を用いたCVDでSix Ge1-x 層をコンタクト電極411,412の代わりにCVDしても良い。あるいは、側壁窒化膜等をマスクとしてイオン注入する代わりに、Six Ge1-x 層を選択CVDしても良い。更に厚くSix Ge1-x 層をCVDしてコンタクトホールを埋め込むようにすれば、コンタクト電極408,418もSix Ge1-x で形成することとなる。同様にSix Sn1-x 層、あるいはPbS,PbTe,SnTe,ZnSb等の狭バンドギャップ物質をSix Ge1-x 層の代わりにCVDしても良い。
【0240】
本発明の第17の実施の形態の選択トランジスタとしては、前述の第1〜第15の実施の形態のSOI・MOSFETのいずれも用いることができる。例えば図9(c)に示したようなLDD・MOSFETを用いても良い。更に、以上の説明ではp型Si基板201を用い、選択トランジスタをnチャンネルMOSFETとした場合で説明したが、導電型を全部逆にして、n型シリコン基板を用いて、選択トランジスタをpチャンネルMOSFETとしても良い。
【0241】
更に、p型シリコン基板201を用い、p型SOI膜203の内部にnウェルを形成してCMOS構成のDRAMとしても良い。
【0242】
図39(a)及び図39(b)は本発明の第18の実施の形態に係るMOS・DRAMの平面図及び断面図である。本発明の第18の実施の形態はサラウンディング・ゲート・トランジスタ(SGT)と称せられる縦型トランジスタを選択トランジスタ(スイッチングトランジスタ)とし、SGTの形成されているシリコン柱の下部にキャパシタ部を形成している。図39(b)においてp型シリコン基板301の上部にn+ ソース領域302、SGTのチャンネル部となるp型領域303、n+ ドレイン領域304、Six Ge1-x 領域311が、下からこの順に形成され、この多層構造からなる四角形のシリコン柱の周辺にワード線となるSGTのゲート電極308及び対向電極(プレート電極)306が形成されている。n+ ソース領域302と対向電極306との間でキャパシタ部が形成されている。又、n+ ドレイン領域304の上部のSix Ge1-x 領域311にはビット線409が接続されている。
【0243】
今まで説明してきた各実施の形態の薄膜SOIトランジスタに限らず、図39(a)及び(b)に示すようなシリコン柱に縦型トランジスタを形成したSGTでは、シリコン柱の径が200nm程度のサイズになると、シリコン柱の底のn+ ソース領域302の横方向の伸びによりシリコン柱の内部のチャンネル領域303がフローティングとなり、SOI・MOSFETと同様な基板浮遊効果によるドレイン耐圧の低下が生じる。そのため、本発明の第18の実施の形態のように縦型トランジスタのソース又はドレイン領域にもSix Ge1-x 層を形成することが望ましいのである。
【0244】
図39(a)及び39(b)に示した本発明の第18の実施の形態に係る縦型・MOS・DRAMは、n+ ドレイン領域304の上部にSix Ge1-x 領域311が形成されているので、チャンネル領域303に蓄積された正孔がn+ ドレイン領域304に速やかに、かつ高効率で引き抜かれるために基板浮遊効果に起因するドレイン破壊電圧(ドレイン耐圧)が向上する。しかも図39(b)に示すようにSix Ge1-x 領域311は、pn接合から離れており、格子定数の異なるSix Ge1-x 領域がSi上に形成されたことに起因する結晶欠陥の発生も防ぐことが可能となり、良好なデータ保持特性を発揮する。
【0245】
なお、Six Ge1-x 領域311の代わりにSix Sn1-x ,PbS,PbTe,SnTe,InSb,ZnSb等の狭バンドギャップ物質を用いても良い。
本発明の第18の実施の形態に係る縦型・MOS・DRAMは図40(a)〜図40(e)に示すような方法で製造できる。
【0246】
(a)まずp基板301の上に図40(a)に示すようにSiH2 Cl2 とH2 とを用いた減圧エピタキシーにより厚さ2.5μmのn+ ソース領域302、厚さ0.3μmのp領域303、厚さ0.3μmのn+ ドレイン領域304を連続的に形成する。ドーパントガスとして例えばAsH3 ,B2 H6 を用いる。
なお、上記厚さは一例であり、メソスコピックスケール(≒10nm)の縦型トランジスタを作る場合は、超高真空(UHV)中での気相エピや、MBE、あるいはMLE(Molecular Layer Epitaxy)を用いれば良い。SiをMLEで堆積する場合は例えば基板温度を815℃に設定し、SiH2 Cl2 を導入圧力3×10-2Paで15秒導入し、真空排気し、次にH2 を4×10-3Paで10秒導入し、真空排気するというガス導入/排気の1サイクルでSiの一分子層が成長するので、所望の分子層数分だけ、このガス導入/排気のサイクルを繰り返せば分子層単位の厚み制御が可能となる。
【0247】
(b)次にCVD、又は熱酸化でn+ ドレイン領域304の上部に酸化膜315を形成し、この酸化膜をフォトリソグラフィーを用いて、パターニングし、その後酸化膜のエッチングに用いたフォトレジストを除去する。次にこの酸化膜をマスクとしてSF6 ,CCl4 ,SiCl4 等を用いたRIE、あるいはECRイオンエッチにより図40(b)に示すような深さ3.2μmのU溝を形成する。
【0248】
そして、このU溝の表面を全面酸化し、ゲート酸化膜305を厚さ10nmで形成する。次にU溝を埋め込むようにプレート電極306となるDOPOSをCVDし、U溝の表面より約0.7μmエッチバックすることにより図40(b)に示すようにU溝の底部近傍にプレート電極306を形成する。次にCVD法により窒化膜307を全面に形成する。
【0249】
(c)次にRIE等の指向性エッチングによりU溝側壁にのみ窒化膜を残すようにしてエッチングし、プレート電極306の上部の窒化膜を除去する。そしてこの側壁に残った窒化膜307を用いて選択酸化を行い、図40(c)に示すようにポリシリコンプレート電極306の上部のみに厚さ0.1μmの酸化膜317を形成する。
【0250】
(d)次に選択酸化に用いた側壁の窒化膜307を除去し、更にその下地の酸化膜も除去し、ゲート酸化膜305を再び形成しなおす。そしてこのゲート酸化膜305の表面にポリシリコン、W,WSi2 等をCVDし、図40(d)に示すようなワード線となるゲート電極308を形成する。このゲート電極308のU溝への埋め込みは選択CVDでも良いし、U溝よりも厚くCVDしてその後エッチバックして平坦化しても良い。そしてこの後Geを加速電圧Vac=100kV、ドーズ量Φ=2×1016cm-2でイオン注入する。
【0251】
(e)イオン注入後950℃、30分のアニールを行い、図40(e)に示すようにSix Ge1-x 領域311を形成する。次にSiO2 /PSG等の層間絶縁膜8をCVD後、コンタクトホールを開口し、Al,Al−Si,Al−Cu−Si等を蒸着し、フォトリソグラフィーを用いて図40(e)を示すようなビット線409をパターニングすれば、本発明の第18の実施の形態に係る縦型MOS・DRAMが完成する。
【0252】
なお、図40(a)に示す連続エピタキシーの際、n+ ドレイン領域304の上にSiH4 とGeH4 による気相成長、あるいはSiH2 Cl2 とGeH4 、又はGeH2 Cl2 による気相成長によりSix Ge1-x 領域をエピタキシャル成長しても良い。SiH2 Cl2 とGeH2 Cl2 との交互導入でMLE成長しても良い。あるいは[Pb(OBut )2 ]2 ,PbO(OBut )6 とH2 Sとを3×10-2Pa程度の圧力で交互導入することによりPbSをMLE成長させても良い。エピタキシャル成長により狭バンドギャップ領域を形成すれば、イオン注入のダメージの問題もなくなり、結晶欠陥の発生も少なくなるので、リーク電流が減少し、DRAMの保持特性も向上する。又、図40(c)において、LOCOS法と同様な選択酸化により酸化膜317をプレート電極306の上に形成したが、MBE法等により酸化膜等の絶縁物を指向性良、例えば0.1μmの厚さでプレート電極306の上部のみに堆積しても良い。ビームをコリメートした指向性蒸着によりシリコン柱の側壁には絶縁物は堆積しないようにできる。この場合はプレート電極306はDOPOS以外のW,WSi2 ,MoSi2 等を用いることも可能である。
【0253】
図41(a)及び図41(b)は本発明の第18の実施の形態の変形に係り、選択トランジスタとしてはSGTを用い、キャパシタ部に蓄積電極325、容量絶縁膜326、対向電極(プレート電極)327からなるスタック型キャパシタを有したDRAMの平面図及び断面図である。図41(a),(b)に示すDRAMはp型シリコン基板301上にストライプ上に形成されたn+ 埋め込み層322をビット線とし、SGTのゲート電極308をワード線としている。SGTはn+ 埋め込み層322をn+ ドレイン領域とし、このn+ ドレイン領域の上部の凸部322と、その上のp型チャンネル領域303と、更にその上のn+ ソース領域323とでシリコンの四角柱を形成している。そしてこのシリコンの四角柱の側壁に形成されたゲート絶縁膜を介しゲート電極308に印加する電圧によりチャンネル領域303を流れる電流を制御する。n+ ドレイン領域322にはSix Ge1-x 領域312が、n+ ソース領域323にはSix Ge1-x 領域313が形成され、Six Ge1-x 領域313に蓄積電極325が接続されている。Six Ge1-x 領域312はビット線322となるn+ 埋め込み層の上部で、SGTを構成するシリコン柱のない部分に図41(b)に示すように形成されている。蓄積電極325の上の容量絶縁膜は、本発明の第17の実施の形態と同様にTa2 O5 ,STO,BTO,BSTO等を用いれば良い。図41(a),(b)の構造は、図39(a),(b)の構造に比してトレンチが浅くてよく、しかもトレンチ側壁での対向電極(プレート電極)306とワード線308との分離工程のためのLOCOSや指向性蒸着等が不要で製造が容易である利点を有する。Six Ge1-x 領域312,313の代わりにSix Sn1-x やPbS等の狭バンドギャップ物質を用いても良いことはもちろんである。
【0254】
図41(b)の構造はSix Sn1-x 領域312は、ビット線322となるn+ 埋め込み層の上部のシリコン柱のない場所のみに形成されていたが、必ずしも図41(b)の構造に限らず、図42(a)及び図42(b)に示すようにシリコン柱の直下部分にSix Sn1-x 領域312を形成しても良い。図42(a),(b)の構造によれば、正孔の引き抜き効果はより大きくなり、ドレイン耐圧が向上する。したがってSGTの短チャンネル化が可能となる。
【0255】
図42(a),(b)の構造はn+ 埋め込み層322形成のための、p基板301中にストライプ形状にn+ 拡散層を形成した後Geをイオン注入して形成し、その後p領域303、n+ ソース領域323を連続エピタキシャル成長すれば良い。あるいはn+ 埋め込み層322のためのp基板301中へのn+ 拡散層形成後、p基板301の表面に酸化膜を形成し、この酸化膜をマスクとしてn+ 拡散層322の表面の一部をエッチングしU溝を形成し、U溝の内部にSix Ge1-x 領域312及びn+ 領域322を連続的に選択エピタキシャル成長し、U溝を埋め込み、その後表面を平坦化し、選択エピタキシャル成長のマスクに用いた酸化膜を除去し、その上にp領域303、n+ ソース領域323を連続エピタキシャル成長しても良い。
【0256】
更に図42(a),42(b)の構造は、図43(a)〜43(f)に示すようにSDB法を用いて製造できる。この製造方法は、図43(a)に示すようにp型シリコン基板303にU溝を形成し、このU溝に四方を囲まれたシリコン柱を形成する。そしてU溝の内部を酸化し、更にU溝を埋め込むようにゲート電極308の配線加工を施した後、表面に層間絶縁膜81を堆積し、シリコン柱の頂上にコンタクト穴を開口し、AsをVac=100kV、ドーズ量Φ=2×1016cm-2でイオン注入し、750℃、30分アニールし、次にGeをVac=50kV、ドーズ量Φ=1×1016cm-2でイオン注入し、図43(b)に示すようにn+ ドレイン領域322及びSix Ge1-x 領域312を形成する。更にn+ 型のSix Ge1-x 層をCVD法により形成し、シリサイド又は金属(例えばW)332を被着し、データ線(ビット線)332の配線加工を行う。
ビット線は紙面に平行方向に配線され、紙面の奥に向って複数本配線されるが、このビット線とビット線との間(図示を省略)に層間絶縁膜を堆積後その表面を研磨し、平坦化して、図43(c)に示すようにSDB法により、p型シリコン基板301を貼り付ける。その後、p型シリコン基板303をゲート配線308が露出するまで裏面から研磨してシリコン柱のみ残す。その後、p型シリコン基板の表・裏を図43(a)〜43(c)と逆にして図43(d)に示すようにその表面に層間絶縁膜82を堆積し、コンタクト穴を開口し、As又はPのイオン注入によりn+ ソース領域323を形成する。次に、図43(e)に示すようにSix Ge1-x 領域313を堆積し、層間絶縁膜82中に埋め込まれるように表面を平坦化する。
【0257】
次に別の層間絶縁膜83を層間絶縁膜82とSix Ge1-x 領域313の上に更に堆積し、コンタクトホールを開口し、蓄積電極325となるW/Ti/TiN/Pt等の金属を蒸着、スパッタ法により形成し、図43(f)に示すようにパターニングする。この後は第17の実施の形態と同様にTa2 O5 やBSTO膜を用いてキャパシタ部を形成すれば図42(a),42(b)の構造は完成する。
【0258】
図44(a)及び図44(b)は本発明の第19の実施の形態に係るMOS・DRAMの平面図及び断面図である。本発明の第19の実施の形態はn+ 領域337をプレート電極(対向電極)とし、このn+ 領域337中に形成されたU溝9の内部に容量絶縁膜336とn+ 単結晶シリコン(又はn+ DOPOS)からなる蓄積電極335からなるキャパシタ部が設けられている。そしてこのキャパシタ部(容量素子)の上部にp型薄膜シリコン層303をチャンネル領域とする縦型薄膜トランジスタをDRAMの選択トランジスタとして設けている。この選択トランジスタはn+ 領域337をソース領域、薄膜シリコンの上部のn+ 領域304をドレイン領域とし、前記U溝9の内部に薄膜シリコン部を介して更に形成された第2のU溝の内部に設けられたポリシリコン等をゲート電極308としている。ゲート電極308はDRAMのワード線となる。薄膜シリコンの最上層のn+ ドレイン領域304の上部にはSix Ge1-x 領域311が形成され、このSix Ge1-x 領域311にコンタクト電極338を介してビット線409が接続されている。
【0259】
図44(a)及び44(b)に示した本発明の第19の実施の形態に係る縦型・MOS・DRAMはn+ ドレイン領域304の上部にSix Ge1-x 領域311が形成されているので、チャンネル領域303に蓄積された正孔がn+ ドレイン領域304に速やかに、かつ高効率で引き抜かれるために基板浮遊効果に起因するドレイン破壊電圧(ドレイン耐圧)が向上する。しかも図44(b)に示すようにSix Ge1-x 領域311は、pn接合から離れており、格子定数の異なるSix Ge1-x 領域がSi上に形成されたことに起因する結晶欠陥の発生も防ぐことが可能となり、良好なデータ保持特性を発揮する。
【0260】
なお、Six Ge1-x 領域311の代わりにSix Sn1-x ,PbS,PbTe,SnTe,InSb,ZnSb等の狭バンドギャップ物質を用いても良い。
【0261】
本発明の第19の実施の形態に係る縦型MOS・DRAMは図45(a)〜図45(e)に示すような方法で製造できる。
【0262】
(a)まずp基板303の上に図45(a)に示すようにSiH2 Cl2 とH2 とを用いた減圧エピタキシーによりn+ 領域377を成長する。次にCVD、又は熱酸化でn+ 領域377の上部に酸化膜を形成し、この酸化膜をフォトリソグラフィーを用いてパターニングし、その後酸化膜のエッチングに用いたフォトレジストを除去する。次にこの酸化膜をマスクとしてSF6 ,CCl4 ,SiCl4 等を用いたRIE、あるいはECRイオンエッチにより、図45(a)に示すようなn+ エピタキシャル成長層377を貫通し、p基板303まで達し、このp基板303を更に堀り込む深いトレンチ(U溝)を形成する。図45(a)で、見かけ上2つのトレンチが示されているが、実際には、この2つのトレンチは平面パターンとしては連続しており、四角柱のまわりを囲んだ形状にエッチングされている。
【0263】
(b)次に、このトレンチに囲まれた四角柱(シリコン柱)の頭の部分のみを0.3μmフォトレジストをマスクとして選択的にエッチングし、フォトレジストを除去後全面酸化する。次にトレンチ内を酸化膜336で埋め込み、その後n+ 領域377が露出するまで表面を鏡面研磨を行い平坦化する。次に別のn+ 基板378を用意し、n+ 基板378の表面を鏡面に研磨し、n+ 基板377とn+ 基板378の鏡面同士を貼り合わせ1100℃で熱処理し、図45(b)に示すようなSDB基板を得る。
【0264】
(c)このSDB処理により支持基板となるn+ 基板378とn+ エピタキシャル成長層377は一体となりn+ プレート電極337となる。又、U溝の内部にn+ 領域335が埋め込まれることとなる。次に図45(b)に示したSDB基板の表と裏とを反転し、そのp基板303の表面を研磨し、酸化膜336が埋め込まれたトレンチを露出させる。この後、LOCOS法又はBOX法を用い、素子形成領域以外に素子分離用の厚い酸化膜4を形成する。この厚い酸化膜4をマスクにしてAs等のイオン注入によりp基板303の表面にn+ ドレイン領域304を形成し、更にその上に図45(c)に示すように酸化膜84を形成する。
【0265】
(d)次にn+ ドレイン領域304の上部の酸化膜84をフォトリソグラフィーを用いて除去し、SiH4 とGeH4 ,SiH2 Cl2 とGeH2 Cl2 等を用いたCVDによりSix Ge1-x 領域311を図45(d)に示すように形成する。この際AsH3 やPH3 を同時に気相中に流し、n+ にドープしたSix Ge1-x 領域311とする。
【0266】
(e)次にフォトリソグラフィー法を用いてシリコン柱の上のn+ ドレイン領域の上のSix Ge1-x 領域を除去し、更にn+ ドレイン領域304、p領域303を貫通してn+ 領域335に達する第2のU溝を第1のU溝内のシリコン柱に形成する。次にこの第2のU溝の表面にゲート酸化膜305を形成し、更にゲート電極となるポリシリコン膜308を図45(e)に示すようにCVDする。
【0267】
(f)次に、フォトリソグラフィー及びRIEを用いて図44(a),(b)に示すような形状にポリシリコン膜308をパターニングし、更にCVD法により層間絶縁膜を形成し、この層間絶縁膜中にコンタクトホールを開口し、W等のコンタクト電極338をこのコンタクトホールに埋め込み、更にAl,Al−Si,Al−Cu−Si等によりビット線409の配線パターンを形成すれば本発明の第19の実施の形態に係るMOS・DRAMが完成する。
【0268】
なお、上記説明ではSDB法によりU溝9の内部に薄膜トランジスタを形成する方法を示したが、n+ 基板にU溝9を形成し、このU溝の表面に酸化膜を形成後、U溝中にポリシリコンをCVDし、このU溝の上部のポリシリコンをレーザアニールや、電子線アニールにより単結晶化し、薄膜トランジスタのチャンネル領域303等を形成しても良い。なお、Six Ge1-x 領域311の代わりにSix Sn1-x やPbS等を用いても良いことは前述の各実施の形態と同様である。又、Six Ge1-x 領域311の表面にCoSi2 ,TiSi2 ,WSi2 等のシリサイド膜を形成しても良い。
【0269】
図46(a)は本発明の第20の実施の形態に係るSOI・MOS・DRAMを説明するための図である。前述の本発明の第16〜第19の実施の形態においては、メモリのセルアレイ部の選択トランジスタにSix Ge1-x 領域等の狭バンドギャップ半導体を用いる場合について説明したが、本発明の第20の実施の形態においては、n+ ソース/ドレイン領域へのGeのイオン注入は、図46(a)に示すメモリのセルアレイ部531及びセンスアンプ部532を除いた部分のみにしても良い。
【0270】
即ち、図46(a)においてビット線530、ワード線529からなるセルアレイ531に接続される行デコーダ526、列デコーダ524、アドレスバッファ522,527、入力バッファ528、出力バッファ521等の部分にGe又はSnのイオン注入をする。このことによって、メモリセルのトランスファーゲートトランジスタにおける微小リーク電流の発生が抑制され、セル保持特性の劣化が防止されて、ソフトエラーフリーというSOI基板を用いることの利点を最大限に生かしたダイナミックメモリが得られる。本発明の第20の実施の形態はDRAM以外のあるゆる半導体集積回路に対しても適用可能である。例えば、携帯機器に用いられる図46(b)に示す、論理集積回路素子においては、外部に接続した機器とのインターフェースをとる関係から入出力回路542や制御回路545等においてはある程度以上の耐圧が要求される一方、内部論理回路547は低消費電力を実現するという観点からチャンネルリーク電流をできる限り抑制することが望ましい。よって、この様な論理集積回路素子の入出力インターフェース回路部分にのみGeやSnをイオン注入し、内部論理回路547にはGeやSnをイオン注入せずにおくことで、微小リーク電流の発生が抑制され、かつ低消費電力であるというSOI基板を用いることの利点を最大限に生かした論理集積回路素子が作製される。
【0271】
本発明の第20の実施の形態においてはSix Ge1-x 領域やSix Sn1-x 領域はシリコン層の底面部にまで達することなくSOI集積回路が形成されれば良く、そのようにイオン注入のドーズ量Φ、あるいは加速エネルギーVacを制御すれば良い。
【0272】
又、Ge,Snをイオン注入した後の熱処理は、700℃以上の温度で行うことにより、Six Ge1-x 領域やSix Sn1-x 領域等を形成したことに伴う結晶欠陥は所望の位置及び方向に制御できる。
【0273】
又、前述の各実施の形態と同様であるが、PbS,PbTe,PbSe,SnTe,ZnSb,InSb,InAs等のSiよりもバンドギャップの狭い半導体又はSiとこれらの狭バンドギャップ半導体との混晶をSix Ge1-x 領域の代わりに用いても良い。特に、以上の実施の形態においてメモリの代表例としてDRAMについて説明したが、EEPROMやSRAM等他のLSIに用いることによりこれら他のLSIの特性が改善されることは以上の説明から明らかであろう。特にEEPROMは高いドレイン耐圧が要求されるので、本発明の構造の採用により高速かつ高保持特性が得られることになる。
【0274】
又、以上の実施の形態においてはSiのMOSFETについて主に説明したが、GaAs等の化合物半導体デバイスに適用できることはもちろんである。又、SOI構造に限られず、半絶縁性GaAs基板上に構成されたAlGaAs−GaAsヘテロ接合によるHEMTにおいてn+ ソース領域中にInSbやInAs等のGaAsによりバンドギャップの狭い半導体を形成しても良い。又、SiCを用いたMIS・FETのn+ ソース領域中にSiの領域を形成しても良い。
【0275】
【発明の効果】
以上のように本発明の第1の手段によればMOSFET等の絶縁ゲート型半導体装置の主電極領域(ソース又はドレイン領域)にドープする不純物の共有結合半径や、ドーピング後においてSi中での不純物が結晶格子中へ導入されるサイト、即ち格子間位置(interstitial)か、置換位置(vacancy trapping)かといった点が考慮されているので狭バンドギャップ半導体とチャンネル部を構成している半導体とにより形成されるヘテロ接合に起因した格子歪を補償することができる。即ち共有結合半径等を考慮した不純物の種類、その不純物の主電極領域中の深さ(拡散深さ)を選定することにより、半導体装置の主電極領域近傍又は主電極領域の内部に結晶欠陥が発生しないようにできる。したがって、従来のヘテロ接合を主電極領域に有したMOSFETが有していたリーク電流の発生を回避しつつ基板浮遊効果を抑制することができる。つまり、従来はリーク電流の低下とドレイン耐圧の改善ΔVBDはトレードオフ関係にあったが本発明によりヘテロ接合を有しないFET(ホモ接合FET)よりもドレイン耐圧を1〜1.5V以上向上させると共に、リーク電流の発生を抑制し、ホモ接合FETと同程度のレベルとすることができ、個別デバイスの特性改善以外にもDRAM等のメモリに応用すれば、メモリの保持特性が改善されることとなる。この結果SOI構造の絶縁ゲート型半導体装置の本来有している浮遊容量の小さな特徴、高速動作特性、あるいは良好な耐アルファ線特性が発揮でき、半導体装置の高密度化、高集積化が可能となる。
【0276】
本発明の第2の手段によれば狭バンドギャップ領域の位置を絶縁ゲート型トランジスタの主動作状態における空乏層のゲート酸化膜直下の最も薄い部分の位置よりも深く形成されているので、たとえ結晶欠陥が発生しても、その発生位置は空乏層から遠い位置にあるため、それがMOSFET等のリーク電流となることを抑制することができる。更に狭バンドギャップの領域が深い位置にあるため、正孔の吸い出し効率が高くなり、基板浮遊効果の抑制が高効率で可能となる。
つまり、従来の絶縁ゲート型トランジスタはリーク電流の低下とドレイン耐圧の改善ΔVBDはトレードオフ関係にあったが本発明によりヘテロ接合を有しないFET(ホモ接合FET)よりもドレイン耐圧を1〜1.5V以上向上させると共に、リーク電流の発生を抑制し、ホモ接合FETと同程度のレベルとすることができ、DRAMの保持特性が改善される。この結果SOI・MOSFET,SOI・MOS・DRAM等のSOI構造の絶縁ゲート型半導体装置の本来有している浮遊容量の小さな特徴、高速動作特性、あるいは良好な耐アルファ線特性が発揮でき、半導体装置の高密度化、高集積化が可能となる。
【0277】
本発明の第3の手段によればMOSFET等の絶縁ゲート型半導体装置のチャンネル領域と主電極領域の界面のpn接合面を超えてSiGe領域等の狭バンドギャップ半導体(第2の半導体)と、Si等のチャンネル領域を形成する半導体(第2の半導体)とのヘテロ接合界面が存在する又は狭バンドギャップ半導体領域そのものが、存在するように構成されているので、図20に示すようなエネルギーバンドダイアグラムが実現できる。即ち正孔から見たエネルギーバリアが最も低くできるのは図13の太線で示した場合であり、チャンネル領域内で、正孔に対するポテンシャルの最も低い所と狭バンドギャップ領域の価電子帯が、本発明により、バリアを生じないように単調に接続するようなエネルギーバンドが容易に実現できることとなる。その結果基板浮遊効果が抑制され、ドレイン破壊電圧が極めて高くなる。この結果SOI構造の絶縁ゲート型半導体装置の本来有している各種の優れた特性が生かされることとなる。即ち浮遊容量の小さな特徴、高速動作特性、あるいは良好な耐アルファ線特性が発揮でき、半導体装置の高密度化、高集積化が可能となる。又高いドレイン耐圧が実現できるので、EEPROM等の高耐圧、高電流駆動能力が要求される集積回路の特性がより向上できることとなり、又、各種応用回路への汎用性が高まる。
【0278】
本発明の第4の手段によれば狭バンドギャップ領域をゲート酸化膜直下のチャンネル領域にまで延長して形成されている。狭バンドギャップ領域として代表的なSiGe領域は電子の移動度がSiよりも高いので、本発明によれば、高い変換コンダクタンスgm が得られ、電流駆動能力が高くなる。半導体装置の遮断周波数は浮遊容量をCs とすればほぼgm /Cs に比例することとなるので、SOI半導体装置の低い浮遊容量特性とあいまって、極めて高速動作が可能となる。つまり論理集積回路等の高速スイッチングが要求される集積回路やテラヘルツ帯通信用の個別デバイス、もしくはMMIC(マイクロ波集積回路)への応用が可能となり、これらの集積回路の高速スイッチング化、個別デバイスの高周波化が可能となる。しかも、チャンネル直下のSiGe領域の存在により、正孔の吸い出し効果も高く、そのため高耐圧化も可能となる。
【0279】
本発明の第5の手段によればヘテロ接合に起因する結晶欠陥の発生位置と発生方向を制御することが可能である。即ち結晶欠陥Dを主電極領域の内部に形成することにより、たとえ欠陥が発生しても、その欠陥がチャンネル領域におけるジェネレーション・リコンビネーション電流(G/R電流)等に寄与しないようにできるので、絶縁ゲート型トランジスタ等のリーク電流となることはない。
つまり、従来はチャンネル領域におけるリーク電流の低下とドレイン耐圧の改善ΔVBDはトレードオフ関係にあり共に改善することは困難であったが、本発明によりヘテロ接合を有しないFET(ホモ接合FET)よりもドレイン耐圧を1〜1.5V以上向上させると共に、リーク電流の発生を抑制し、ホモ接合FETと同程度のレベルとすることができ、DRAM等のメモリに応用すれば、メモリの保持特性が改善されることとなる。この結果SOI構造の絶縁ゲート型半導体装置の本来有していた各種の優れた特性がより有効に発揮できる。即ち、浮遊容量の小さな特徴、高速動作性、あるいは良好な耐アルファ線特性が発揮でき、半導体装置の高密度化、高集積化が可能となる。
【0280】
本発明の第6の手段によれば、絶縁ゲート型半導体装置のチャンネル部を構成している第1の半導体と、主電極領域の一部又は全部となる第2の半導体の組成比率を最適化することが可能である。つまり、結晶欠陥の数が増大せず、リーク電流が発生しないような組成比率の条件と、基板浮遊効果を有効に抑制できる組成比率の条件との調和点を見い出し、その組成比率が最適化されている。したがって、上記条件はある範囲では二律背反の関係にあるが、その二律背反の関係が最も小さくなる条件に組成比率を選ぶことにより、ドレイン耐圧の向上と、リーク電流の抑制が同時に実現できる。このことは、必要以上にGeやSnのイオン注入をしなくても良いこととなり、製造工程上のウェハ・スループットが向上し、生産性が高まることともなる。更に、このリーク電流の発生の回避が可能な基板浮遊効果の抑制手段は、SOI・絶縁ゲート型半導体装置の本来有している優れた特性を引き出すこととなる。つまりSOIデバイスに特有な浮遊容量の小さな特徴、高速動作特性、あるいは良好な耐アルファ線特性が発揮でき、半導体装置の高密度化、高集積化が容易になる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るSOI・MOSFETの断面図である。
【図2】本発明の第1の実施の形態に係るSOI・MOSFETの製造工程を説明するための断面図である。
【図3】図3(a)は本発明の第2の実施の形態に係るSOI・MOSFETの断面図で、図3(b)はその変形例の断面図である。
【図4】本発明の第2の実施の形態に係るSOI・MOSFETの製造工程を説明するための断面図である。
【図5】本発明の第3の実施の形態に係るSOI・MOSFETの製造工程を説明するための断面図である。
【図6】本発明の第4の実施の形態に係るSOI・MOSFETの製造工程を説明するための断面図である。
【図7】本発明の第5の実施の形態に係るSOI・MOSFETの断面図である。
【図8】本発明の第5の実施の形態に係るSOI・MOSFETの製造工程を説明するための断面図である。
【図9】本発明の第6の実施の形態に係るLDD・SOI・MOSFETの製造工程を示す断面図である。
【図10】本発明の第6の実施の形態の変形例に係る製造工程を示す断面図である。
【図11】図11(a)は本発明の第7の実施の形態に係るSOI・MOSFETの断面図で、図11(b)はn+ ソース領域近傍の拡大断面図である。
【図12】本発明の第7の実施の形態の変形に係り、ヘテロ接合界面の一部がpn接合界面を横切る構造を示す断面図である。
【図13】本発明の第7の実施の形態のMOSFETのポテンシャルプロファイル(バンドダイアグラム)を示す図である。
【図14】図14(a)は本発明の第8の実施の形態に係るSOI・MOSFETの断面図で、図14(b)はそのn+ ソース領域近傍の拡大断面図である。
【図15】本発明の第8の実施の形態の変形に係るMOSFETの断面図である。
【図16】Six Ge1-x 領域がシリサイド領域と直接、接している場合と、Si領域を介して接している場合のポテンシャルプロファイル(バンドダイアグラム)を比較する図である。
【図17】図17(a)及び図17(b)は本発明の第9の実施の形態に係るSOI・MOSFETのn+ ソース領域近傍の断面図である。
【図18】本発明の第10の実施の形態に係るSOI・MOSFETのn+ ソース領域近傍の断面図である。
【図19】本発明の第11の実施の形態に係るSOI・MOSFETの製造工程を示す断面図である。
【図20】本発明の第11の実施の形態に係り、側壁窒化膜を用いてイオン注入した場合の構造を示す図である。
【図21】本発明の第12の実施の形態に係るSOI・MOSFETの断面図である。
【図22】Six Ge1-x 領域のGeのピーク濃度とドレイン耐圧の改善度との関係を示す図である。
【図23】Geのピーク濃度と発生する欠陥の数との関係を示す図である。
【図24】イオン注入の加速エネルギーと結晶欠陥の発生するGeのピーク濃度との関係を示す図である。
【図25】本発明の第13の実施の形態に係るSOI・MOSFETの断面図である。
【図26】本発明の第13の実施の形態に係るSOI・MOSFETの製造工程を示す断面図である。
【図27】図27(a)は本発明の第14の実施の形態に係るSOI・MOSFETの断面図で、図27(b)はその変形例の断面図である。
【図28】本発明の第14の実施の形態に係るSOI・MOSFETの製造工程を示す断面図である。
【図29】本発明の第15の実施の形態に係るSOI・MOSFETの断面図である。
【図30】本発明の第15の実施の形態に係るSOI・MOSFETの製造工程を示す断面図である。
【図31】本発明の第15の実施の形態に係るSOI・MOSFETの他の製造工程を示す断面図である。
【図32】図32(a)は本発明の第16の実施の形態に係るSOI・MOS・DRAMの平面図で、図32(b)はその断面図である。
【図33】本発明の第16の実施の形態の変形に係るDRAMの断面図である。
【図34】本発明の第16の実施の形態の更に他の変形例を示す図である。
【図35】本発明の第16の実施の形態の更に他の変形例を示す図である。
【図36】図36(a)は本発明の第17の実施の形態に係るSOI・MOS・DRAMの平面図で、図36(b)はその断面図である。
【図37】本発明の第17の実施の形態の変形例を示す図である。
【図38】図38(a)は本発明の第17の実施の形態の他の変形例の平面図で、図38(b)はその断面図である。
【図39】図39(a)は本発明の第18の実施の形態に係るサラウンディング・ゲート・トランジスタ(SGT)を選択トランジスタとして用いたMOS・DRAMの平面図で、図39(b)はその断面図である。
【図40】本発明の第18の実施の形態に係るサラウンディング・ゲート・トランジスタ(SGT)を選択トランジスタとして用いたMOS・DRAMの製造方法を説明する工程断面図である。
【図41】本発明の第18の実施の形態の変形に係るDRAMの構造を示す図である。
【図42】本発明の第18の実施の形態の他の変形に係るDRAMの構造を示す図である。
【図43】図42に示した本発明の第18の実施の形態の他の変形に係るDRAMの製造方法を説明する工程断面図である。
【図44】図44(a)は本発明の第19の実施の形態に係る縦型MOS・DRAMの平面図で、図44(b)はその断面図である。
【図45】本発明の第19の実施の形態に係る縦型MOS・DRAMの製造方法を説明するための工程断面図である。
【図46】図46(a)は本発明の第20の実施の形態に係るDRAMの回路構成を示す図で、図46(b)は本発明の第20の実施の形態の変形に係る論理集積回路の構成図である。
【図47】従来のSOI・MOS・DRAMの構造の一例である。
【図48】SOI・MOSFETとバルクMOSFETのドレイン耐圧を比較するための図である。
【図49】SOI・MOSFETのスイッチング時の出力電流のオーバーシュートを説明する図である。
【図50】図50(a)はSix Ge1-x 領域をn+ ソース/ドレイン領域に有するSOI・MOSFETの断面図で、図50(b)はそのポテンシャルプロファイル(バンドダイアグラム)である。
【図51】図51(a)はSix Ge1-x 領域を有するFETと、有しないFETとを比較する図であり、図51(b)は両者のリーク電流を比較する図である。
【図52】Geのイオン注入のドーズ量とドレイン耐圧の改善の効果との関係を示す図である。
【図53】従来のSix Ge1-x 領域を有するヘテロ接合MOSFETの結晶欠陥Dを示す図である。
【符号の説明】
1 素子形成領域(活性領域)
4 素子分離酸化膜
7 後酸化膜
8 層間絶縁膜
9 U溝
47,48 SiGe層(第1のSiGe層)
51 第2のSiGe層
71 側壁酸化膜
73 側壁窒化膜
74 シリサイド膜
82,83,84 酸化膜
85 n- ソース領域
95 n- ドレイン領域
112 高融点金属
201,301 p型(100)シリコン基板
202,282 埋め込み酸化膜
203,283 p型SOI膜
204,305 ゲート酸化膜
205,308 ゲートポリシリコン電極
206 n+ ソース/ドレイン領域
211,212,217,221,227,237,247,257,267,277,278,286,287,311,312,313,411,412SiGe領域
214 空乏層
215 pn接合界面
216,302,323 n+ ソース領域
218 ソース金属電極
219 Pの高不純物密度領域
225 ヘテロ接合界面
226,304,322 n+ ドレイン領域
228 ドレイン金属電極
229 Pの高不純物密度領域
231 Geのイオン注入ピーク位置
232 Pのイオン注入ピーク位置
248,249,452 コンタクト金属
303 p領域
306,327,337,407,417,437 対向電極(プレート電極)
307 窒化膜
325,335,405,415,425,435 蓄積電極
326,336,406,416,426,436 容量絶縁膜
332,409 ビット線
338,408,410,418,438 コンタクト電極
401 n+ 基板
413 トレンチ内壁酸化膜
414 鞘型プレート電極
Claims (9)
- 第1の絶縁膜上に形成された第1導電型の第1の半導体からなる第1半導体領域と、
該第1半導体領域の上に形成された第2の絶縁膜を介して前記第1半導体領域を流れる電流を制御するゲート電極と、
前記第1の半導体よりも禁制帯幅の小さい第2導電型の第2の半導体からなる第1のソース領域と、
該第1のソース領域に接して形成された、第2導電型の前記第1の半導体からなる第2のソース領域と
前記第1半導体領域を流れる電流がヘテロ接合界面を横切って流れるように、前記第1のソース領域に接続され、且つ前記第1半導体領域と前記ヘテロ接合界面を介して接続された第1導電型の前記第2の半導体からなる第2半導体領域
とを備えることを特徴とする半導体装置。 - 前記第1のソース領域は、前記第2のソース領域よりも深い部分を有し、前記第1の絶縁膜と、前記第1のソース領域が接していることを特徴とする請求項1記載の半導体装置。
- 前記第2のソース領域は前記第1半導体領域と前記第1半導体領域の上層部もしくは下層部で接していることを特徴とする請求項1記載の半導体装置。
- 前記第2のソース領域と、前記第1半導体領域とはお互いに接することなく前記第1のソース領域と前記第2半導体領域とを介して電気的に導通していることを特徴とする請求項1記載の半導体装置。
- 第1の絶縁膜上に形成された第1導電型の第1の半導体からなる第1半導体領域と、
前記第1半導体領域の上に形成された第2の絶縁膜を介して前記第1半導体領域を流れる電流を制御するゲート電極と、
前記第1の絶縁膜に接して形成され、第2導電型で前記第1の半導体よりも禁制帯幅の小さい第2の半導体からなる第1のソース領域と、
該第1のソース領域に接して、前記第1のソース領域よりも浅い位置に形成され、第2導電型で前記第1の半導体からなる第2のソース領域と、
前記第1半導体領域を流れる電流がヘテロ接合界面を横切って流れるように、前記第1の絶縁膜に接し、前記第1半導体領域の下層部と前記ヘテロ接合界面を介して接続され、且つ前記第1のソース領域とpn接合界面を介して接続された第1導電型の前記第2の半導体からなる第2半導体領域
とを備えることを特徴とする半導体装置。 - 第1の絶縁膜上に形成された第1導電型の第1の半導体からなる第1半導体領域と、
該第1半導体領域の上に形成された前記第1の半導体よりも禁制帯幅の小さい第1導電型の第2の半導体からなる第2半導体領域と、
該第2半導体領域の上に形成された第2の絶縁膜を介して前記第2半導体領域を流れる電流を制御するゲート電極と、
第2導電型の前記第2の半導体からなる第1のソース領域と、
該第1のソース領域の上に接して形成された、第2導電型の前記第1の半導体からなる第2のソース領域
とを備え、前記第2のソース領域から前記第2半導体領域へ流れる電流が、ヘテロ接合界面を横切って流れるように、前記第2半導体領域が前記第1のソース領域にpn接合界面を介して接続され、且つ前記第2のソース領域と前記第1のソース領域とが前記ヘテロ接合界面を介して接続されていることを特徴とする半導体装置。 - 前記第1のソース領域の上に、前記第1のソース領域に接して、金属シリサイド膜が形成されていることを特徴とする請求項1,5及び6のいずれか記載の半導体装置。
- 絶縁体からなる領域を少なくともその最上層に有する基体と、該基体の上部に形成された第1導電型の第1の半導体としての単結晶シリコン膜とからなるSOI基板を形成する第1ステップと、
該SOI基板上の単結晶シリコン膜の表面にゲート絶縁膜及びゲート電極を形成する第2ステップと、
該ゲート電極をマスクとして第2導電型不純物イオンをイオン注入する第3ステップと、
前記ゲート電極の両側に側壁絶縁膜を形成する第4ステップと、
前記ゲート電極及び前記側壁絶縁膜をマスクとしてGe又はSnの少なくとも一方のイオンをイオン注入し、前記第1の半導体からなる第1半導体領域中に、前記第1の半導体よりも禁制帯幅の小さい第2の半導体の領域を形成する第5ステップ
とを含み、前記第5ステップにおいて、前記側壁絶縁膜の少なくとも一部を透過して単結晶シリコン膜中にイオンが注入されるべく加速電圧を調整し、前記側壁絶縁膜の少なくとも一部を透過して注入されたイオンにより第1導電型の前記第2の半導体からなる第2半導体領域を形成し、
更に、前記第2導電型不純物イオンが注入された領域中の前記側壁絶縁膜を透過せず注入されたイオンの射影飛程の深さの領域に第2導電型の前記第2の半導体からなる第1のソース領域を、前記第2導電型不純物イオンが注入された領域中の前記側壁絶縁膜を透過せず注入されたイオンの前記射影飛程とは異なる深さの領域に第2導電型の前記第1の半導体からなる第2のソース領域を、それぞれ形成することを特徴とする半導体装置の製造方法。 - 絶縁体からなる領域を少なくともその最上層に有する基体と、該基体の上部に形成された第1導電型の単結晶シリコン膜とからなるSOI基板を形成する第1ステップと、
該SOI基板上の単結晶シリコン膜の表面にゲート絶縁膜及びゲート電極を形成する第2ステップと、
該ゲート電極をマスクとして第2導電型不純物イオンをイオン注入する第3ステップと、
前記ゲート電極の両側に側壁絶縁膜を形成する第4ステップと、
前記ゲート電極及び前記側壁絶縁膜をマスクとしてGe又はSnの少なくとも一方のイオンをイオン注入する第5ステップ
とを含み、前記第5ステップにおいて、前記側壁絶縁膜の少なくとも一部、前記ゲート電極及び前記ゲート絶縁膜を透過して前記単結晶シリコン膜にイオンが注入されるべく、加速電圧を調整してイオン注入を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002235155A JP4047098B2 (ja) | 1994-09-13 | 2002-08-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21907394 | 1994-09-13 | ||
JP21851394 | 1994-09-13 | ||
JP21859394 | 1994-09-13 | ||
JP6-219073 | 1994-09-13 | ||
JP6-218593 | 1994-09-13 | ||
JP6-218513 | 1994-09-13 | ||
JP6-305214 | 1994-12-08 | ||
JP30524194 | 1994-12-08 | ||
JP6-305241 | 1994-12-08 | ||
JP30521494 | 1994-12-08 | ||
JP2002235155A JP4047098B2 (ja) | 1994-09-13 | 2002-08-12 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23032995A Division JP3361922B2 (ja) | 1994-09-13 | 1995-09-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003124476A JP2003124476A (ja) | 2003-04-25 |
JP4047098B2 true JP4047098B2 (ja) | 2008-02-13 |
Family
ID=27553946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002235155A Expired - Fee Related JP4047098B2 (ja) | 1994-09-13 | 2002-08-12 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4047098B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060011906A1 (en) * | 2004-07-14 | 2006-01-19 | International Business Machines Corporation | Ion implantation for suppression of defects in annealed SiGe layers |
JP5172083B2 (ja) * | 2004-10-18 | 2013-03-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法、並びにメモリ回路 |
US7491995B2 (en) | 2006-04-04 | 2009-02-17 | Micron Technology, Inc. | DRAM with nanofin transistors |
JP5234439B2 (ja) * | 2006-04-04 | 2013-07-10 | マイクロン テクノロジー, インク. | エッチングで作成したナノFinトランジスタ |
US8734583B2 (en) | 2006-04-04 | 2014-05-27 | Micron Technology, Inc. | Grown nanofin transistors |
US8354311B2 (en) | 2006-04-04 | 2013-01-15 | Micron Technology, Inc. | Method for forming nanofin transistors |
JP7338975B2 (ja) * | 2018-02-12 | 2023-09-05 | 三星電子株式会社 | 半導体メモリ素子 |
WO2019191907A1 (zh) * | 2018-04-03 | 2019-10-10 | 深圳市汇顶科技股份有限公司 | 阻变式存储器的制造方法和阻变式存储器 |
-
2002
- 2002-08-12 JP JP2002235155A patent/JP4047098B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003124476A (ja) | 2003-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3361922B2 (ja) | 半導体装置 | |
US11004976B2 (en) | Semiconductor device including MOS transistor having silicided source/drain region and method of fabricating the same | |
US7750405B2 (en) | Low-cost high-performance planar back-gate CMOS | |
CN100337334C (zh) | 双栅极场效应晶体管及其制造方法 | |
US7985638B2 (en) | Method of manufacturing semiconductor device | |
US7078280B2 (en) | Vertical replacement-gate silicon-on-insulator transistor | |
US7485537B2 (en) | Method of fabricating a vertical bipolar transistor with a majority carrier accumulation layer as a subcollector for SOI BiCMOS with reduced buried oxide thickness | |
US6709935B1 (en) | Method of locally forming a silicon/geranium channel layer | |
US6127712A (en) | Mosfet with buried contact and air-gap gate structure | |
KR100526366B1 (ko) | 반도체 장치와 그 제조 방법 | |
TW201010059A (en) | Integrated circuits | |
KR20030004144A (ko) | 반도체장치 및 그 제조방법 | |
JPH1012883A (ja) | 半導体装置 | |
US6501135B1 (en) | Germanium-on-insulator (GOI) device | |
JP4047098B2 (ja) | 半導体装置及びその製造方法 | |
JP2004006891A (ja) | 半導体装置とその製造方法 | |
JP3441259B2 (ja) | 半導体装置 | |
JP3458766B2 (ja) | 電界効果トランジスタの製造方法 | |
KR100597459B1 (ko) | 반도체 소자의 게이트 전극형성방법 | |
CN114335139B (zh) | 一种基于fdsoi mosfet的esd结构及其制备方法 | |
JP3450547B2 (ja) | 半導体装置およびその製造方法 | |
US10886406B1 (en) | Semiconductor structure and method of manufacturing the same | |
JPH07249768A (ja) | Mis型半導体装置及びその製造方法 | |
KR100986631B1 (ko) | 실리콘 온 인슐레이터 상의 극초대집적회로 반도체 소자및 그 제조방법 | |
KR20070090052A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |