JP5234439B2 - エッチングで作成したナノＦｉｎトランジスタ - Google Patents

エッチングで作成したナノＦｉｎトランジスタ Download PDF

Info

Publication number
JP5234439B2
JP5234439B2 JP2009504280A JP2009504280A JP5234439B2 JP 5234439 B2 JP5234439 B2 JP 5234439B2 JP 2009504280 A JP2009504280 A JP 2009504280A JP 2009504280 A JP2009504280 A JP 2009504280A JP 5234439 B2 JP5234439 B2 JP 5234439B2
Authority
JP
Japan
Prior art keywords
fin
forming
silicon
gate
surrounding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009504280A
Other languages
English (en)
Other versions
JP2009532907A (ja
JP2009532907A5 (ja
Inventor
フォーブス，レオナルド
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/397,413 external-priority patent/US7491995B2/en
Priority claimed from US11/397,430 external-priority patent/US8734583B2/en
Priority claimed from US11/397,406 external-priority patent/US20070228491A1/en
Priority claimed from US11/397,527 external-priority patent/US7425491B2/en
Priority claimed from US11/397,358 external-priority patent/US8354311B2/en
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2009532907A publication Critical patent/JP2009532907A/ja
Publication of JP2009532907A5 publication Critical patent/JP2009532907A5/ja
Application granted granted Critical
Publication of JP5234439B2 publication Critical patent/JP5234439B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

〔関連出願へのクロスリファレンス〕
"Nanowire Transistor With Surrounding Gate" U.S.Application Serial No. 11/397,527（2006年04月04日出願）、 "Grown Nanofin Transistors" U.S.Application Serial No. 11/397,430（2006年04月04日出願）、 "DRAM With Nanofin Transistors" U.S. Application Serial No. 11/397,413（2006年04月04日出願）、 "Tunneling Transistor With Sublithographic Channel" U.S.Application Serial No. 11/397,406（2006年04月04日出願）の優先日の利益を、ここに請求する。これらの出願はこの参照により本開示に含まれる。
〔技術分野〕
本開示は、半導体装置に全般的に関し、特にナノFinトランジスタに関する。
半導体産業市場は、トランジスタなどの装置の大きさを縮め、基板上の素子密度を高める要請に駆られている。製品の目標としては、消費電力の低減、性能の向上、小型化などがある。図１は、装置の種々のパラメータを、係数 k で拡縮するおおまかな傾向と相関を示したものである。チャネル長が0.1ミクロン（100nmもしくは1000Å）未満であるような、ミクロン未満のより小さな領域へと、MOSFET技術を拡縮してゆこうとする飽くなき挑戦により、旧来のトランジスタ構造体では深刻な問題が発生してしまった。一例として、接合深さはチャネル長未満である必要がある。すると、図１に示したトランジスタ 100 では、チャネル長 102 の適切な長さが1000Åであることを考慮すると、接合深さ 101 は数百オングストロームの桁になるべきである。そうした浅い接合は、旧来の注入・拡散法ではつくることが難しい。また、チャネルへと超高濃度のドーピングを行うと、短チャネル効果をどうしても抑制してしまうことになる。こうした短チャネル効果には、ドレイン誘起障壁低下、閾値電圧のroll off（ロールオフ）、および閾値下伝達などがある。閾値下伝達については、キャパシタセルの電荷保持時間を減少させてしまうなど、DRAM技術において特に問題となっている。このような超高濃度ドープを行うと、漏洩が増してキャリア移動度が減少する。ゆえに、短かめのチャネルから得ようとしていた性能向上が、高濃度ドープに因るキャリア移動度の低さと漏洩の大きさに打ち消されてしまうのである。
低電圧・低出力電源で動作するCMOS回路およびシステム、特にDRAM回路では、漏洩電流が深刻な問題である。閾値電圧が低いので、充分な増速駆動（overdrive）と妥当なスイッチング速度は実現できる。しかし図２に示したように、閾値が小さいと、閾値下漏洩電流がかなり大きくなってしまう。
こうした問題を狙って提案されたいくつかの設計では、超薄型ボディ（ultra-thin bodies）を持つトランジスタか、もしくは、トランジスタの他の寸法が縮小したのと同様にして表面空間電荷領域の寸法もとったようなトランジスタか、を用いている。また、デュアルゲート式もしくはダブルゲート式のトランジスタ構造体も、トランジスタの縮小のために提案されたものである。当該産業では通常、「デュアル（dual）ゲート」とは、別々の独立した電圧で駆動可能な前面ゲートと背面ゲートを具えたトランジスタのことを指す。そして「ダブル（double）ゲート」とは、両方のゲートが同じ電位で駆動されるような構造体のことを指す。ダブルゲート装置構造体の例としてはFinFETがある。「Triゲート」構造体およびサラウンディング（surrounding）ゲート構造体も提案されている。「Triゲート」構造体では、ゲートが、チャネルの三方の側に存在する。サラウンディングゲート構造体では、ゲートが、トランジスタチャネルをとりかこんでいる（囲繞している）。サラウンディングゲート構造体では、トランジスタチャネル全体に亙って望ましい制御ができるが、そうした構造体を実際につくるのはこれまでは難しかった。
図３には、ドレインと、ソースと、ゲート絶縁体で半導体ボディから隔てられた前面ゲートおよび背面ゲートとを具えた、デュアルゲート式MOSFETを示してある。さらに図３には、ドレインから発生する電界も示してある。デュアルゲート式MOSFETおよび／もしくはダブルゲート式MOSFETの持つ特性群は、旧来のバルク珪素MOSFETよりは優れたものである。これは、単一ゲートに較べれば、二つのゲートが、ドレイン電極によって生成された電界を、チャネルのソース側の端部から能く遮蔽するからである。サラウンディングゲートは、ドレイン電極によって生成された電界を、ソースからもっと能く遮蔽できる。つまり、デュアルゲート式MOSFETおよび／もしくはダブルゲート式MOSFETはオフにした際のゲート電圧が低いため、閾値下漏洩電流も減少することになるので、閾値下漏洩電流についての特性が向上するのである。図４には、デュアルゲート式MOSFET、ダブルゲート式MOSFET、もしくはサラウンディングゲート式MOSFETの向上した閾値下特性を、旧来のバルク珪素MOSFETの閾値下特性と比較するかたちでおおまかに示してある。
図５Ａから図５Ｃに旧来のFinFET（フィン型電界トランジスタ）を示した。図５ＡにはFinFETの上面図を、図５Ｂには線5B-5B に沿ったFinFETの端面図を、それぞれ示した。示したFinFET 503 には、第一のソース／ドレイン領域504 と、第二のソース／ドレイン領域 505 と、第一のソース／ドレイン領域 504 及び第二のソース／ドレイン領域 505 の間に延びる珪素Fin（フィン）506 と、が含まれている。この珪素Finはトランジスタボディとして機能し、第一のソース／ドレイン領域と第二のソース／ドレイン領域との間のチャネルは水平方向に走っている。ゲート絶縁体 507 （酸化珪素など）をこのFinの上に形成したその後に、Finの上にゲート 508 をつくる。示した旧来のFinFETが持つFinは、埋め込み式酸化物 509 の上に形成されることになる。図５Ｃには、FinFETのFinを構築するための旧来のエッチングを示してある。図５Ｃでは、光刻法（フォトリソグラフィ）もしくは電子線光刻法（電子ビームリソグラフィ）と、エッチングとを使って、Fin巾を定めている。つまり、当初のFin巾は最小フィーチャ寸法（1F）になっている。その後にFin巾を酸化法もしくはエッチングを用いて縮める（矢印 510 参照）。
本主題の態様群では、側壁スペーサー法を使って、超薄型ナノFinをウェハ内にエッチングし、そうやってエッチングしてつくったナノFinを使って、サラウンディングゲートを具えたナノFinトランジスタを構築する。種々の実施形態群では、珪素ナノFinを珪素基板にエッチングしてつくる。珪素ナノFinをCMOSトランジスタのボディ領域として使用することで、トランジスタボディの厚さと、チャネル長のいずれもが、リソグラフィ基準寸法（lithographic dimensions）よりも小さくなるようにできる。いくつかの実施形態群では例えば、厚さが約20nmから50nmであるような超薄型ナノFinが得られる。
本主題の或る態様は、トランジスタの形成方法に関する。或る実施形態では、Finを結晶質基板からつくる。第一のソース／ドレイン領域を、その基板内のFinの下方につくる。サラウンディングゲート絶縁体を、Finの周りにつくる。サラウンディングゲートを、Finの周りにそのサラウンディングゲート絶縁体を間に挟んでつくる。第二のソース／ドレイン領域を、Finの頂部（最上部分）中につくる。種々の実施形態群では、基板を蔽う層に孔をエッチングして穿ち、孔内に側壁スペーサーをつくり、その側壁スペーサーからFinパターンをつくり、そしてそのFinパターンに対応したマスクを使って結晶質基板をエッチングすることで、Finを基板からつくる。
或る態様はトランジスタに関する。トランジスタの実施形態には、エッチングでつくられた溝を具えることで結晶質半導体Finを形成しているような結晶質基板と、結晶質基板
内のそのFinの底部に形成された第一のソース／ドレイン領域と、Finの頂部に形成された第二のソース／ドレイン領域と、を含んでおり、ここで第二のソース／ドレイン領域によって、Fin内に第一のソース／ドレイン領域と第二のソース／ドレイン領域の間を垂直方向に走るチャネル領域が定められている。このトランジスタにはまた、Finの周りに形成されたゲート絶縁体と、Finの周りにそのゲート絶縁体を間に挟んで形成されたサラウンディングゲートと、も含まれる。Finの断面寸法は、最小フィーチャ寸法（minimum feature size）未満となる。
これらその他の態様、実施形態、効果、および特徴は、本主題についての以降の記載および参照図面から明らかとなってくるであろう。
以降の詳細な記載では、本主題を実施可能な特定の態様群および実施形態群を一例として示してある付随図面を参照している。これらの実施形態群は、当業者が本主題を実施できる程度に充分に詳細に記載してある。本主題の種々の実施形態同士が排他的である必然性はなく、或る実施形態の態様を別の実施形態の態様と組み合わせてもかまわない。他の実施形態を利用してもよく、また、構造的・論理的・電気的な変更を本主題の範囲から逸脱することなく加えることも可能である。以降の記載では、「ウェハ」（"wafer"）という語と「基板」（"substrate"）という語は同義であって、集積回路を作成可能な任意の構造体を一般に指し、集積回路製造中の種々の段階でのそうした構造体のことも指す。どちらの語にも、ドープ半導体および非ドープ半導体、支持半導体上もしくは絶縁材料上の半導体のエピタキシャル層、が含まれ、ひいては当該技術分野にて公知である他の構造体も包摂されている。「水平方向の」（"horizontal"）という語は本出願では、ウェハまたは基板の在来型の平面もしくは表面に対して平行な平面のことであると定義され、そのウェハもしくは基板の向きには依らない。「垂直方向の」（"vertical"）という語は、上記で定めた「水平方向」に直交する方向のことを指す。"on"（「上の」、「に付いた」）、"side"（「横の」）、"higher"（「高い」）、"lower"（「低い」）、"over"（「上の」、「被った」）、および"under"（「下の」、「下方の」）といった前置詞は、ウェハまたは基板の上面に位置する在来型の平面もしくは表面に対して定義されるものであって、そのウェハもしくは基板の向きには依らない。ゆえに以降の詳細な記載は、限定的な意味にとるべきものではない。そして本発明の範囲は、付随する請求項とその請求項が体現する均等な特徴の全範囲によってのみ定められる。
本明細書にて開示するのは、ナノFinトランジスタ、ならびに、基板もしくはウェハをエッチングしてナノFinを得てそのナノFinを使い単結晶ナノFinトランジスタを作成するような構築法、である。以下、珪素ナノFinの実施形態を参照して議論する。当業者には、本開示を読んで理解した上で、他の半導体を用いてナノFinを作成する手法がわかるであろう。本主題の態様群では、垂直チャネルを具えたナノFinトランジスタを提供し、こうしたトランジスタは、Finの底部に在る第一のソース／ドレイン領域と、Finの頂部に在る第二のソース／ドレイン領域とを有する。図６Ａから図６Ｌには、本主題の種々の実施形態群にかかる、ナノFinトランジスタを形成する工程を描いてある。
窒化珪素を珪素ウェハ上に堆積してから、この窒化珪素を非晶質珪素（a-silicon）の層で蔽う。図６Ａには、孔612 を非晶質珪素 613 内に劃定して、側壁スペーサー 614 を形成した後の、構造体 611 の側面図を示してある。孔 612 は窒化珪素層 615 内に展延していて、窒化珪素層 615 は基板 616 （珪素ウェハなど）の上に位置している。種々の実施形態群では、非晶質珪素を酸化することで側壁スペーサーをつくる。図６Ｂには、非晶質珪素の厚い層 616 で覆った後の、構造体 611 の側面図を示してある。図６Ｃには、矢印に示したところで平坦化した後の構造体 611 を示してある。こうした平坦化は、非晶質珪素の上部に載った酸化物を除去できる高さにまで、少なくとも行う。構造体の平坦化にあたっては、例えば化学的・機械的研磨（CMP）工程を使用できる。こうして、表面に露出した酸化物 614 でできた細長い矩形のパターンか残る。このパターンのことを「競技トラック」（"racetrack"）パターンとも呼ぶ。このパターンの線巾は、マスキング工程及びリソグラフィ工程に依ってではなく、酸化物の厚さに依って決まってくる。種々の実施形態群では例えば、酸化物の厚さは、約20nmから50nmである。
図６Ｄには、競技トラックパターンに被せたマスクを描いてあり、このマスクは酸化物の部分を選択的に蔽い、酸化物のその他の部分が露出するようにする。酸化物のこの露出した部分には斜線をかけてあり、ここが除去されることになる。エッチング工程（水酸化カリウム KOH エッチングなど）を施して、非晶質珪素を除去する。酸化物、すなわち、図６Ｄに示した、マスキング工程とエッチング工程の後に残る酸化物の一部が、エッチング工程中に窒化物615を保護することになる。非晶質珪素を除去した後に窒化物 615 をエッチングして、方向性珪素エッチングを使って、ウェハ 616 を窒化物層下の所定の深さまでエッチングできる。窒化物パターンによって珪素の局部をエッチングから保護することで、珪素でできた珪素Fin 617 を、珪素ウェハの今や低くなった表面から突き出したようなかたちで得ることができる（図６Ｅ参照）。Finの頂部（最上部分）とFinの底部（底部分）に在る溝とにドーパントを注入した後の、構造体の上面図を図６Ｆに、側面図を図６Ｇに、それぞれ示した。図６Ｆに示したように、溝に注入したドーパントによって、導電線 618 （ソース線など）ができている。また、Finの底もしくは底部に注入したドーパントによって、ソース／ドレイン領域ができている。Finは極薄なので、溝へドープをするとFinの下部に完全に拡散させられる。こうした細片は行方向に並べてもよいし列方向に並べてもよい。
図６Ｈには、ゲート絶縁体619 をFin 617 の周りに形成して、ゲート材料 620 をFin 617 の周りにそのゲート絶縁体 619 を間に挟んで形成した後の、構造体611 を描いてある。或る実施形態では例えば、熱酸化工程を用いて珪素Finを酸化する。種々の実施形態群では、ゲート材料 620 として、ポリシリコンもしくは金属を使用できる。
アレイの第一の実施形態に関して、図６Ｉに上面図を、図６Ｊに線 6J-6J に沿った断面図を、それぞれ示した。構造体 611 を絶縁体 621 （酸化物など）で埋め戻してから、溝をFinの脇につくる。ゲート配線材料 622 （ポリシリコンもしくは金属など）を堆積して方向性エッチングし、側壁上にだけに残して、Finのサラウンディングゲート 620 に接触するようにできる。ゲート材料およびゲート配線材料をエッチングして、Finの頂部の下にくるように埋め込むことが可能である。構造体の全体を酸化物で埋め戻してから、平坦化して表面に酸化物だけが残るようにできる。その後に、柱の最上面及び注入されたドレイン領域までコンタクト開口部およびドレインドープ領域をエッチングし、かつ、ドレイン領域までの金属コンタクトを従来の技法によって形成することも可能である。この場合、金属配線を「x方向」に走らせ、埋め込み式ソース配線を図の紙面に垂直な方向に走らせるようにできる。
アレイの第二の実施形態に関して、図６Ｋに上面図を、図６Ｌに線 6L-6L に沿った断面図を、それぞれ示した。構造体 611 は絶縁体 621 （酸化物など）で埋め戻されており、溝がFin 617 の脇の「y方向」に沿ってつくられている。ゲート配線材料 622 （ポリシリコンもしくは金属など）を堆積して方向性エッチングし、側壁上にだけ残して、Fin上のゲートに接触するようにできる。ゲート材料およびゲート配線材料をエッチングして、Finの最上面の下にくるように埋め込むことが可能である。構造体の全体を絶縁体（酸化物など）で埋め戻してから、平坦化して表面に酸化物だけが残るようにできる。その後に、柱の最上面及び注入されたドレイン領域までコンタクト開口部およびドレインドープ領域をエッチングし、かつ、ドレイン領域までの金属コンタクトを従来の技法によって形成することも可能である。この場合、金属配線を図の紙面に垂直な方向に走らせ、埋め込み式ソース配線を「x方向」に走らせるようにできる。
アレイの第一の実施形態でも第二の実施形態でも、サラウンディングゲート絶縁体およびサラウンディングゲートの形成に先立って、埋め込み式ソース／ドレインをパターン化して注入できる。図６Ｌには、仕上がったFin構造体のうちのひとつを提示しており、この構造体は、ドレイン／ソース領域 623 およびドレイン／ソース領域624 と、埋め込みゲート 620 と、ソース／ドレイン領域配線 618 と、を有している。こうしたナノFinFETでは、W/L比を大きくできるため、ナノワイヤFETに比して多量の電流を通すことが可能である。
図７は、種々の実施形態群にかかる、ナノFinトランジスタのアレイのためのナノFinの上面からみたレイアウトである。この図では、側壁スペーサー 714 でできた二つの「競技トラック」を示しており、エッチングで側壁スペーサーの一部を取り除いたさまも描いてある。孔を使って、側壁スペーサー競技トラックが最小フィーチャ寸法（1F）となるようにつくってある。マスク片 725 の巾は最小フィーチャ寸法（1F）であり、またマスク片 725 同士の間隔も最小フィーチャ寸法（1F）になっている。示した設計図では、ナノFinの列の中心間距離がほぼ2Fになっていて、またナノFinの行の中心間距離がほぼ1Fとなっている。また図７に示してあるように、ナノFinは、孔の壁に付いた側壁スペーサーからつくってあるので、第一の行と第二の行との中心間距離が、長さ1FからナノFinの厚みに応じた量だけ若干縮んだ長さ（1F-ΔT）となっている。そして、第二の行と第三の行との中心間距離が、長さ1FにナノFinの厚みに応じた量だけ若干足した長さ（1F+ΔT）となっている。一般に、第一の行と第二の行との中心間距離は、フィーチャ間隔（NF）からナノFinの厚みに応じた量だけ若干縮んだ長さ（NF-ΔT）となり、且つ、第二の行と第三の行との中心間距離が、フィーチャ間隔（NF）にナノFinの厚みに応じた量だけ若干足した長さ（NF+ΔT）となる。
図８は、本主題の種々の実施形態群にかかる、ナノFinトランジスタの製造工程を描いたものである。まず 826 では、Finを結晶質基板からつくる。例えばFinを、ウェハ（珪素ウェハなど）からエッチングして作成できる。 827 では、第一のソース／ドレイン領域を、基板内のFinの底部に作成する。Finは薄いので、Finの占有領域全体の下方へと、ドーパントを拡散させることができる。 828 では、Finの周りにサラウンディングゲート絶縁体を形成する。そして 829 では、サラウンディングゲートをFinの周りにそのサラウンディングゲート絶縁体を間に挟んでつくる。 830 では、得られる構造体を絶縁体で埋め戻す。 831 で述べたように、（ひとつもしくは複数の）溝をエッチングしてつくってから、（ひとつもしくは複数の）ゲート線をサラウンディングゲートに隣接して接続するようにつくる。いくつかの実施形態群では、二つのゲート線を形成するに際し、サラウンディングゲートの相対する側にそれぞれ接触するように行う。ナノFin構造体の長辺にてサラウンディングゲートに接続するようにゲート線の向きを設定することもできるし、あるいは、ナノFin構造体の短辺にてサラウンディングゲートに接続するようにゲート線の向きを設定してもかまわない。つまり、（ひとつもしくは複数の）ゲート線を、列方向に形成してもよいし行方向に形成してもよいということである。 832 では、第二のソース／ドレイン領域を、Finの頂部に形成する。そして 833 では、第二のソース／ドレイン領域のためのコンタクトをつくる。
図９には、本主題の種々の実施形態群にかかる、結晶質基板からFinを形成する工程（図８の 826 など）を示してある。 934 では、結晶質基板を層で蔽う。そして 935 では、エッチングするかもしくは何らかの他の手法により、その層に孔を穿つ。種々の実施形態群では、結晶質基板を蔽うように作成する層が、非晶質珪素の層であって、その結晶質基板と非晶質珪素との間に窒化珪素層が挟まれ、孔がその窒化珪素層にエッチングされ穿たれる。 936 では、孔の縁を劃定する層の壁に凭れさせるようにして、側壁スペーサーをつくる。種々の実施形態群では、非晶質珪素層を酸化することにより、側壁スペーサーをつくる。 937 では、孔を第一の層の材料（非晶質珪素など）で埋め戻してから、構造体を平坦化する。図６Ｂおよび図６Ｃに示した実施形態では、平坦化を施すことで、非晶質珪素の上面に載った酸化物を除去し、酸化物側壁スペーサーでできた「競技トラック」（矩形）のパターンを残すようにする。 938 では、（マスクとエッチング工程を用いるなどして）Finパターンを側壁スペーサーからつくる。いくつかの実施形態群では、得られるFinパターンの第一の方向についての第一の断面厚さが最小フィーチャ寸法に対応する。そして、得られるFinパターンの、第一の方向に直交する第二の方向についての第二の断面厚さが、酸化物側壁の厚さに対応して、且つ最小フィーチャ寸法よりも充分に小さくなっている。 939 では、層（非晶質珪素など）を除去して、側壁スペーサーでできたFinパターンを残す。 940 では、側壁スペーサーでできたFinパターンに対応するマスクを使って、結晶質基板をエッチングする。種々の実施形態群では、窒化珪素層をエッチングしてFinパターンをつくり、その後に結晶質基板をエッチングする際、その窒化珪素層を使ってFinパターンで結晶質基板をマスクする。 941 では、マスク層（窒化珪素など）を取り除いて、エッチングしたFinの頂部を露出させる。
図１０は、本主題の種々の実施形態に係るメモリ装置の種々の実施形態を高度に組織化した、単純化したブロック図である。示したメモリ装置 1042 には、メモリアレイ 1043 、および、そのメモリアレイ上での動作を（ひとつもしくは複数の）通信線もしくはチャネル1045 を介して行うための読み込み／書き込み制御回路1044 、が含まれている。示したメモリ装置 1042 としては、メモリカードまたはメモリモジュールを用いることができ、例えばSIMM（single inline memory module）やDIMM（dual inline memory module）などを用いることができる。当業者には、本開示を読んで理解した上で、メモリアレイ内および／もしくは制御回路内の半導体部品を、上述したようなエッチングしたナノFinトランジスタを使って組み立てられる、ということがわかるであろう。構造体とこれらの装置の製造方法については上記してある。
メモリアレイ 1043 は、多数のメモリセル 1046 を有する。アレイになったメモリセルは、行と列をなすように配置される。種々の実施形態群では、ワード線 1047 を行に並んだメモリセルに接続し、またビット線 1048 を列に並んだメモリセルに接続する。読み込み／書き込み制御回路 1044 には、所望の行を選択する機能を持つワード線選択回路 1049 と、所望の列を選択する機能を持つビット線選択回路 1050 と、メモリアレイ 1043 中の選択したメモリセルについてのメモリ状態を検出する機能を持つ読み出し回路 1051 と、が含まれる。
図１１には、種々の実施形態群にかかる、（一個もしくは複数個の）ナノFinトランジスタを持つ電子システム1152 の概要図を示してある。この電子システム 1152 には、制御手段 1153 、バス 1154 、および電子装置 1155 が含まれており、このバス1154 が制御手段 1153 と電子装置 1155 との通信回線になっている。種々の実施形態群では、制御手段および／もしくは電子装置に、前述したようなナノFinトランジスタが含まれる。示した電子システム 1152 としては、情報処理装置、無線装置、遠隔通信装置、光ファイバー系、電気-光学系、およびコンピュータなどがあるが、これらに限定はされない。
図１２は、制御手段 1257 とメモリ 1258 を有するシステム 1256 の或る実施形態の概要図である。この制御手段および／もしくはメモリが、種々の実施形態群にかかるナノFinトランジスタを有してもよい。示したシステム 1256 にはまた、電子装置 1259 、ならびに、制御手段と電子装置との間および制御手段とメモリとの間の（ひとつもしくは複数の）通信回線となるバス 1260 、も含まれる。このようなバスとしては、それぞれが独立に構成された、アドレス、データバス、および制御バスを使用する、あるいは、アドレス、データ、かつ／または制御を提供する共通通信回線を使用してもよい。そして、その使用は制御手段によって制御される。或る実施形態では、電子装置 1259 が、メモリ 1258
と同様に構成された付加的なメモリであってもよい。或る実施形態では、バス 1260 に接続した（一個もしくは複数個の）周辺機器 1261 を含んでもよい。そうした周辺機器としては、ディスプレイ、付加的な記憶メモリ、または、制御手段および／もしくはメモリと協働できる他の制御機器、などがある。或る実施形態では、制御手段としてプロセッサを用いる。制御手段 1257 、メモリ 1258 、電子装置 1259 、および周辺機器 1261 のうちのどれでもが、種々の実施形態群にかかるナノFinトランジスタを含んでよい。こうしたシステム 1256 としては、情報処理装置、遠隔通信システム、およびコンピュータがあるが、これらに限定はされない。本開示に記載したナノFinトランジスタに関する用途としては、メモリモジュール、装置ドライバ、電力モジュール、通信モデム、プロセッサモジュール、および特定用途モジュールに使うための電子システムが含まれ、ひいては複数レイヤの、複数チップを含むモジュールを含んでもよい。こうした回路が、時計、テレビジョン、携帯電話、PC、自動車、産業用制御システム、飛行機、などのさまざまな電子システムの副部材であってもよい。
こうしたメモリは、種々の実施形態群にかかる、ナノFinトランジスタを内包するメモリ装置として実現可能である。実施形態群によって、任意の大きさと種類のメモリ回路と同等の効果が得られ、特定の種類のメモリ装置に限定することは企図していない。メモリの種類としては、DRAM、SRAM（Static Random Access Memory）、もしくはフラッシュメモリがある。さらに云えば、DRAMとして、シンクロナスDRAMを使ってもよいと考えられる。そうしたシンクロナスDRAMのことを、SGRAM（Synchronous Graphics Random Access Memory）、SDRAM（Synchronous Dynamic Random Access Memory）、SDRAM II、およびDDR SDRAM（Double Data Rate SDRAM）とも呼ぶ。さまざまな新興のメモリ技術で、圧縮歪チャネルを具えたトランジスタを使うこともできる。
本開示には、いろいろな工程、回路図、およびセル構造体が入っている。本主題は、特定の工程順序もしくは論理配置に限定はされない。特定の実施形態群について本明細書にて図解し説明したが、当業者には、同じ目的を達成するために考案された任意の配置を、示した特定の実施形態に代えて使用できる、ということが正しく理解できるだろう。本出願は、本主題の応用例もしくは変形例を包括せむとするものである。上述の記載は例示を目的としたものであって、限定をしようとするものではないことを理解されたい。上述した実施形態群を組み合わせたものや、その他の実施形態群についても、当業者には上述の記載を通読し理解すれば自明のものとなる。付随する請求項を、その請求項が体現する均等な特徴の全範囲と併せて参照することによって、本主題の範囲を定めるべきである。
係数 k で拡縮される種々の装置パラメータについての傾向と相関をおおまかに示したものである。 旧来の珪素MOSFETでの閾値下漏洩を示す。 ドレインと、ソースと、ゲート絶縁体で半導体基板から隔てられた前面ゲートおよび背面ゲートと、ドレインから発生する電界と、を有するデュアルゲート式MOSFETを描いたものである。 デュアルゲート式MOSFET、ダブルゲート式MOSFET、およびサラウンディングゲート式MOSFETの向上した閾値下特性を、旧来のバルク珪素MOSFETの閾値下特性と比較するかたちでおおまかに示したものである。 旧来のFINFETを示す。 旧来のFINFETを示す。 旧来のFINFETを示す。 本主題の種々の実施形態群にかかる、ナノFinトランジスタの形成工程を描いたものである。 本主題の種々の実施形態群にかかる、ナノFinトランジスタの形成工程を描いたものである。 本主題の種々の実施形態群にかかる、ナノFinトランジスタの形成工程を描いたものである。 本主題の種々の実施形態群にかかる、ナノFinトランジスタの形成工程を描いたものである。 本主題の種々の実施形態群にかかる、ナノFinトランジスタの形成工程を描いたものである。 本主題の種々の実施形態群にかかる、ナノFinトランジスタの形成工程を描いたものである。 本主題の種々の実施形態群にかかる、ナノFinトランジスタの形成工程を描いたものである。 本主題の種々の実施形態群にかかる、ナノFinトランジスタの形成工程を描いたものである。 本主題の種々の実施形態群にかかる、ナノFinトランジスタの形成工程を描いたものである。 本主題の種々の実施形態群にかかる、ナノFinトランジスタの形成工程を描いたものである。 本主題の種々の実施形態群にかかる、ナノFinトランジスタの形成工程を描いたものである。 本主題の種々の実施形態群にかかる、ナノFinトランジスタの形成工程を描いたものである。 種々の実施形態群にかかる、ナノFinトランジスタのアレイ用のナノFinを上面からみたレイアウトである。 ナノFinトランジスタを、本主題の種々の実施形態に応じてつくるための工程を示してある。 本主題の種々の実施形態に応じてFinを結晶質基板からつくるための工程を示してある。 本主題の種々の実施形態に係るメモリ装置の種々の実施形態を高度に組織化した、単純化したブロック図である。 種々の実施形態群にかかる、一個もしくは複数個のナノFinトランジスタを有する電子システムの概要図である。 制御手段とメモリを有するシステムの実施形態の図である。

Claims (14)

  1. 結晶質基板からフィンを形成するステップであって、該フィンを形成するステップが、
    前記結晶質基板上に材料を堆積するステップと、
    前記材料を堆積した後、最小フィーチャ長を有するマスクパターンを形成し、かつ、該マスクパターンを用いて前記材料をエッチングすることで、前記材料中に少なくとも２つの孔を画定するステップであって、前記材料が、前記少なくとも２つの孔の各々を包囲し且つ画定する側壁を提供し、また、前記少なくとも２つの孔の各々が最小フィーチャ長１つ分の幅を有し、かつ、前記少なくとも２つの孔が最小フィーチャ長１つ分だけ互いに隔てられている、ステップと、
    前記少なくとも２つの孔を画定した後、前記孔を包囲し且つ画定する前記側壁の各々に側壁スペーサーを形成するステップと、
    前記側壁スペーサーを形成した後、前記側壁スペーサーからフィンパターンを形成するステップであって、該ステップは側壁スペーサーのアレイを形成するステップを含み、前記アレイの第一の行とこれに隣接する前記アレイの第二の行との中心間距離が、前記最小フィーチャ長から前記フィンの厚さを減じた距離であり、また、前記第二の行とこれに隣接する前記アレイの第三の行との中心間距離が、前記最小フィーチャ長に前記フィンの前記厚さを加えた距離である、ステップと、
    前記フィンパターンを形成した後、前記フィンパターンをマスクとして用いて、前記結晶質基板から前記フィンをエッチングするステップであって、前記フィンの第一の方向についての断面厚さが前記最小フィーチャ長に対応し、かつ、前記フィンの前記第一の方向に直交する第二の方向についての断面厚さが前記最小フィーチャ長よりも薄く、前記第一の方向が前記基板の表面に平行であり、前記第二の方向が前記基板の前記表面に平行である、ステップと、
    を含む、フィンを形成するステップと、
    第一のソース／ドレイン領域を、前記結晶質基板内の前記フィンの下方に形成するステップと、
    サラウンディングゲート絶縁体を、前記フィンの周りに形成するステップと、
    前記フィンの周りに、前記サラウンディングゲート絶縁体によって前記フィンから隔てられたサラウンディングゲートを形成するステップと、
    第二のソース／ドレイン領域を、前記フィンの最上部分中に形成するステップと、
    を含む、トランジスタを形成する方法。
  2. 珪素ウェハ上に、窒化物層を形成するステップと、
    前記窒化物層の上に、非晶質珪素層を形成するステップと、
    パターン化およびエッチングを行なって、前記非晶質珪素層中に少なくとも１つの孔を形成するステップと、
    前記非晶質珪素層を酸化して、前記非晶質珪素層中の前記孔の側壁に酸化物側壁スペーサーを得るステップと、
    前記非晶質珪素層の酸化の後に、前記孔を非晶質珪素で埋め戻すステップと、
    前記孔を非晶質珪素で埋め戻した後に、平坦化を施して、前記酸化物側壁スペーサーの上面を露出させるステップと、
    前記平坦化の後に、前記酸化物側壁スペーサーをパターン化およびエッチングして、酸化物のフィンパターンを得るステップと、
    前記酸化物側壁スペーサーのパターン化およびエッチングの後に、前記非晶質珪素を除去するステップと、
    前記非晶質珪素の除去の後に、前記窒化物層をエッチングして、窒化物のフィンパターンを、前記酸化物のフィンパターンの下方に残すステップと、
    前記珪素ウェハを、前記窒化物のフィンパターンをマスクとして使ってエッチングし、複数の珪素フィンを得るステップであって、前記珪素フィンの第一の方向についての断面厚さが最小フィーチャ長に対応し、かつ、前記珪素フィンの第一の方向に直交する第二の方向についての断面厚さが前記最小フィーチャ長よりも薄く、前記第一の方向および前記第二の方向が前記珪素ウェハの表面に平行である、ステップと、
    ドーパントを注入して拡散させることで、前記珪素ウェハ中の前記エッチングによって得られた前記複数の珪素フィンの下方に、導電線を形成するステップであって、前記ドーパントによって前記複数の珪素フィンのための第一のソース／ドレイン領域を与える、ステップと、
    サラウンディングゲート絶縁体を、前記複数の珪素フィンの周りに形成するステップと、
    前記複数の珪素フィンの周りに、前記サラウンディングゲート絶縁体によって前記複数の珪素フィンから隔てられたサラウンディングゲートを形成するステップと、
    アレイのうちの隣接するトランジスタ同士のための、複数の前記サラウンディングゲートに隣接し且つ接触する複数のゲート線を形成するステップと、
    前記複数の珪素フィンのための第二のソース／ドレイン領域を形成するステップと、
    を含む、トランジスタのアレイを形成する方法。
  3. 前記第一のソース／ドレイン領域を前記珪素ウェハ中の前記珪素フィンの下方に形成するステップが、前記珪素ウェハにおける前記珪素フィンに隣接する溝の中にドーパントを注入するステップと、前記ドーパントを前記珪素フィンの下部に拡散させるステップとを含む、請求項２に記載の方法。
  4. 前記ドーパントを拡散させるステップが、前記ドーパントを前記珪素フィンの底部分中へと拡散させるステップを含む、請求項３記載の方法。
  5. 前記サラウンディングゲートの高さが前記珪素フィンの高さよりも低くなるように、前記サラウンディングゲートを埋め込むステップ、をさらに含む、請求項２から４のいずれか一項に記載の方法。
  6. 前記サラウンディングゲートに隣接し且つ接触するゲートコンタクトを形成するステップをさらに含む、請求項２から５のいずれか一項に記載の方法。
  7. 前記サラウンディングゲートに隣接し且つ接触する少なくとも１つのゲート線を形成するステップをさらに含み、該ステップが、前記サラウンディングゲートの第一の側に隣接し且つ接触する第一のゲート線と、前記サラウンディングゲートの第二の側に隣接し且つ接触する第二のゲート線と、を形成するステップを含み、前記第一の側と前記第二の側が、前記珪素フィンの相対する側にそれぞれ位置している、請求項２から６のいずれか一項に記載の方法。
  8. 前記サラウンディングゲートに隣接し且つ接触する少なくとも１つのゲート線を形成するステップをさらに含み、前記珪素フィンの占有領域が、短辺と長辺を有する矩形であり、また、
    前記サラウンディングゲートに隣接し且つ接触する前記少なくとも１つのゲート線を形成するステップが、前記長辺上で前記サラウンディングゲートに接触するようにゲート線を形成するステップを含む、請求項２から６のいずれか一項に記載の方法。
  9. 前記サラウンディングゲートに隣接し且つ接触する少なくとも１つのゲート線を形成するステップをさらに含み、前記珪素フィンの占有領域が、短辺と長辺を有する矩形であり、また、
    前記サラウンディングゲートに隣接し且つ接触する前記少なくとも１つのゲート線を形成するステップが、前記短辺上で前記サラウンディングゲートに接触するようにゲート線を形成するステップを含む、請求項２から６のいずれか一項に記載の方法。
  10. 前記サラウンディングゲート絶縁体を形成するステップが、エッチングによって前記珪素ウェハから得られた前記珪素フィンを、熱酸化するステップを含む、請求項２から９のいずれか一項に記載の方法。
  11. 前記サラウンディングゲート絶縁体が酸化珪素を含む、請求項２から１０のいずれか一項に記載の方法。
  12. 前記サラウンディングゲートがポリシリコンを含む、請求項２から１０のいずれか一項に記載の方法。
  13. 前記サラウンディングゲートが金属を含む、請求項２から１０のいずれか一項に記載の方法。
  14. 前記サラウンディングゲート絶縁体が、熱成長した酸化珪素である、請求項２から１０のいずれか一項に記載の方法。
JP2009504280A 2006-04-04 2007-04-03 エッチングで作成したナノＦｉｎトランジスタ Active JP5234439B2 (ja)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US11/397,413 US7491995B2 (en) 2006-04-04 2006-04-04 DRAM with nanofin transistors
US11/397,358 2006-04-04
US11/397,430 US8734583B2 (en) 2006-04-04 2006-04-04 Grown nanofin transistors
US11/397,413 2006-04-04
US11/397,430 2006-04-04
US11/397,527 2006-04-04
US11/397,406 US20070228491A1 (en) 2006-04-04 2006-04-04 Tunneling transistor with sublithographic channel
US11/397,406 2006-04-04
US11/397,527 US7425491B2 (en) 2006-04-04 2006-04-04 Nanowire transistor with surrounding gate
US11/397,358 US8354311B2 (en) 2006-04-04 2006-04-04 Method for forming nanofin transistors
PCT/US2007/008400 WO2007114927A1 (en) 2006-04-04 2007-04-03 Etched nanofin transistors

Publications (3)

Publication Number Publication Date
JP2009532907A JP2009532907A (ja) 2009-09-10
JP2009532907A5 JP2009532907A5 (ja) 2010-05-20
JP5234439B2 true JP5234439B2 (ja) 2013-07-10

Family

ID=38325217

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2009504238A Active JP5229635B2 (ja) 2006-04-04 2007-04-03 サラウンディングゲートを有するナノワイヤ・トランジスタ
JP2009504280A Active JP5234439B2 (ja) 2006-04-04 2007-04-03 エッチングで作成したナノＦｉｎトランジスタ
JP2009504239A Withdrawn JP2009532905A (ja) 2006-04-04 2007-04-03 ナノＦｉｎトンネリング・トランジスタ
JP2009504232A Active JP5229587B2 (ja) 2006-04-04 2007-04-03 成長型ナノＦｉｎトランジスタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009504238A Active JP5229635B2 (ja) 2006-04-04 2007-04-03 サラウンディングゲートを有するナノワイヤ・トランジスタ

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2009504239A Withdrawn JP2009532905A (ja) 2006-04-04 2007-04-03 ナノＦｉｎトンネリング・トランジスタ
JP2009504232A Active JP5229587B2 (ja) 2006-04-04 2007-04-03 成長型ナノＦｉｎトランジスタ

Country Status (5)

Country Link
EP (4) EP2002468B1 (ja)
JP (4) JP5229635B2 (ja)
KR (5) KR20090006169A (ja)
SG (2) SG170827A1 (ja)
WO (4) WO2007114927A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790863B1 (ko) * 2005-12-28 2008-01-03 삼성전자주식회사 나노 와이어 제조 방법
US7425491B2 (en) 2006-04-04 2008-09-16 Micron Technology, Inc. Nanowire transistor with surrounding gate
US8734583B2 (en) 2006-04-04 2014-05-27 Micron Technology, Inc. Grown nanofin transistors
US8354311B2 (en) 2006-04-04 2013-01-15 Micron Technology, Inc. Method for forming nanofin transistors
US7491995B2 (en) 2006-04-04 2009-02-17 Micron Technology, Inc. DRAM with nanofin transistors
US8643087B2 (en) 2006-09-20 2014-02-04 Micron Technology, Inc. Reduced leakage memory cells
KR100945511B1 (ko) * 2008-04-10 2010-03-09 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US7897494B2 (en) * 2008-06-24 2011-03-01 Imec Formation of single crystal semiconductor nanowires
DE102009024311A1 (de) * 2009-06-05 2011-01-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement und Verfahren zu seiner Herstellung
WO2013095384A1 (en) 2011-12-20 2013-06-27 Intel Corporation Semiconductor device with isolated body portion
KR20130131708A (ko) 2012-05-24 2013-12-04 에스케이하이닉스 주식회사 메모리 셀 어레이 및 이를 포함하는 가변 저항 메모리 장치
US9006810B2 (en) * 2012-06-07 2015-04-14 International Business Machines Corporation DRAM with a nanowire access transistor
EP2674978B1 (en) * 2012-06-15 2020-07-29 IMEC vzw Tunnel field effect transistor device and method for making the device
JP5595619B2 (ja) * 2012-08-08 2014-09-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
KR20140040543A (ko) * 2012-09-26 2014-04-03 삼성전자주식회사 핀 구조의 전계효과 트랜지스터, 이를 포함하는 메모리 장치 및 그 반도체 장치
KR20140078326A (ko) * 2012-12-17 2014-06-25 경북대학교 산학협력단 터널링 전계효과 트랜지스터 및 터널링 전계효과 트랜지스터의 제조 방법
JP5886802B2 (ja) * 2013-08-29 2016-03-16 株式会社東芝 半導体装置
US9425296B2 (en) * 2013-09-09 2016-08-23 Qualcomm Incorporated Vertical tunnel field effect transistor
KR102168936B1 (ko) 2014-03-28 2020-10-22 인텔 코포레이션 수직 반도체 디바이스들을 위한 선택적으로 재성장된 상부 컨택트
US9941394B2 (en) 2014-04-30 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Tunnel field-effect transistor
US9673209B2 (en) 2014-05-16 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method for fabricating the same
WO2015191096A1 (en) 2014-06-13 2015-12-17 Intel Corporation Vertical channel transistors fabrication process by selective subtraction of a regular grid
US9818877B2 (en) 2014-09-18 2017-11-14 International Business Machines Corporation Embedded source/drain structure for tall finFET and method of formation
US10559690B2 (en) 2014-09-18 2020-02-11 International Business Machines Corporation Embedded source/drain structure for tall FinFET and method of formation
US9634084B1 (en) 2016-02-10 2017-04-25 Globalfoundries Inc. Conformal buffer layer in source and drain regions of fin-type transistors
US10186510B2 (en) * 2017-05-01 2019-01-22 Advanced Micro Devices, Inc. Vertical gate all around library architecture
US10374041B2 (en) * 2017-12-21 2019-08-06 International Business Machines Corporation Field effect transistor with controllable resistance
KR102593708B1 (ko) * 2018-08-14 2023-10-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
JPH07112067B2 (ja) * 1990-01-24 1995-11-29 株式会社東芝 半導体装置
US5013680A (en) * 1990-07-18 1991-05-07 Micron Technology, Inc. Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithography
JP3202223B2 (ja) * 1990-11-27 2001-08-27 日本電気株式会社 トランジスタの製造方法
JP3219307B2 (ja) * 1991-08-28 2001-10-15 シャープ株式会社 半導体装置の構造および製造方法
JPH05160408A (ja) * 1991-12-04 1993-06-25 Toshiba Corp 電界効果トランジスタおよびこれを用いたダイナミック型半導体記憶装置
JP3321788B2 (ja) * 1994-05-06 2002-09-09 ソニー株式会社 Ｍｉｓ型半導体装置及びその製造方法
JP3246196B2 (ja) * 1994-07-13 2002-01-15 ソニー株式会社 量子細線デバイスの形成方法
JP4047098B2 (ja) * 1994-09-13 2008-02-13 株式会社東芝 半導体装置及びその製造方法
US5990509A (en) * 1997-01-22 1999-11-23 International Business Machines Corporation 2F-square memory cell for gigabit memory applications
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
US6747313B1 (en) * 1997-12-17 2004-06-08 Hyundai Electronics Industries Co., Ltd. Thin film transistor
DE19943390A1 (de) * 1999-09-10 2001-05-03 Walter Hansch Halbleiterbauelement
US6967140B2 (en) * 2000-03-01 2005-11-22 Intel Corporation Quantum wire gate device and method of making same
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6664143B2 (en) * 2000-11-22 2003-12-16 North Carolina State University Methods of fabricating vertical field effect transistors by conformal channel layer deposition on sidewalls
US6531727B2 (en) * 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
FR2823009B1 (fr) * 2001-04-02 2004-07-09 St Microelectronics Sa Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor
US20030008515A1 (en) * 2001-07-03 2003-01-09 Tai-Ju Chen Method of fabricating a vertical MOS transistor
US6815750B1 (en) * 2002-05-22 2004-11-09 Hewlett-Packard Development Company, L.P. Field effect transistor with channel extending through layers on a substrate
US6821834B2 (en) * 2002-12-04 2004-11-23 Yoshiyuki Ando Ion implantation methods and transistor cell layout for fin type transistors
US6794718B2 (en) * 2002-12-19 2004-09-21 International Business Machines Corporation High mobility crystalline planes in double-gate CMOS technology
JP4108537B2 (ja) * 2003-05-28 2008-06-25 富士雄 舛岡 半導体装置
US6855582B1 (en) * 2003-06-12 2005-02-15 Advanced Micro Devices, Inc. FinFET gate formation using reverse trim and oxide polish
JP2005116969A (ja) * 2003-10-10 2005-04-28 Toshiba Corp 半導体装置及びその製造方法
US7348243B2 (en) * 2003-12-27 2008-03-25 Dongbu Electronics Co., Ltd. Semiconductor device and method for fabricating the same
CN100570894C (zh) * 2004-01-22 2009-12-16 国际商业机器公司 垂直鳍片场效应晶体管mos器件
US7122425B2 (en) * 2004-08-24 2006-10-17 Micron Technology, Inc. Methods of forming semiconductor constructions
US7242057B2 (en) * 2004-08-26 2007-07-10 Micron Technology, Inc. Vertical transistor structures having vertical-surrounding-gates with self-aligned features
US7241655B2 (en) * 2004-08-30 2007-07-10 Micron Technology, Inc. Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array
US7910288B2 (en) * 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
JP3764161B2 (ja) * 2004-09-17 2006-04-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
DE102005045078B4 (de) * 2004-09-25 2009-01-22 Samsung Electronics Co., Ltd., Suwon Feldeffekttransistor mit einer verspannten Kanalschicht an Seitenwänden einer Struktur an einem Halbleitersubstrat

Also Published As

Publication number Publication date
JP5229635B2 (ja) 2013-07-03
WO2007120493A1 (en) 2007-10-25
JP2009532903A (ja) 2009-09-10
WO2007136461A3 (en) 2008-01-17
EP2002468A1 (en) 2008-12-17
KR101378256B1 (ko) 2014-03-25
JP2009532904A (ja) 2009-09-10
KR20090007397A (ko) 2009-01-16
SG170827A1 (en) 2011-05-30
WO2007114927A1 (en) 2007-10-11
JP2009532907A (ja) 2009-09-10
EP2002468B1 (en) 2013-07-24
JP2009532905A (ja) 2009-09-10
EP2002469A1 (en) 2008-12-17
WO2007136461A2 (en) 2007-11-29
EP2002470A2 (en) 2008-12-17
KR20090006169A (ko) 2009-01-14
KR20090007393A (ko) 2009-01-16
JP5229587B2 (ja) 2013-07-03
SG172643A1 (en) 2011-07-28
EP2008309A1 (en) 2008-12-31
EP2002470B1 (en) 2016-03-09
KR20090005149A (ko) 2009-01-12
WO2007120492A1 (en) 2007-10-25
KR20140051463A (ko) 2014-04-30
KR101474028B1 (ko) 2014-12-17

Similar Documents

Publication Publication Date Title
JP5234439B2 (ja) エッチングで作成したナノＦｉｎトランジスタ
US9893072B2 (en) DRAM with nanofin transistors
US8354311B2 (en) Method for forming nanofin transistors
US8734583B2 (en) Grown nanofin transistors
CN101416317B (zh) 蚀刻的纳米鳍晶体管
JP4490927B2 (ja) 半導体装置
KR100945511B1 (ko) 반도체 소자 및 그의 제조방법
US20080283910A1 (en) Integrated circuit and method of forming an integrated circuit
US20070228491A1 (en) Tunneling transistor with sublithographic channel
US7842594B2 (en) Semiconductor device and method for fabricating the same
CN102148199A (zh) 静态随机存取存储器的制造方法与半导体装置的制造方法
US7132751B2 (en) Memory cell using silicon carbide
US20240233810A9 (en) Storage device, method for manufacturing the same, and electronic device including storage device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100324

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100324

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121218

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5234439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250