JP2009532907A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009532907A5 JP2009532907A5 JP2009504280A JP2009504280A JP2009532907A5 JP 2009532907 A5 JP2009532907 A5 JP 2009532907A5 JP 2009504280 A JP2009504280 A JP 2009504280A JP 2009504280 A JP2009504280 A JP 2009504280A JP 2009532907 A5 JP2009532907 A5 JP 2009532907A5
- Authority
- JP
- Japan
- Prior art keywords
- fin
- forming
- gate
- crystalline
- surrounding gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 18
- 239000012212 insulator Substances 0.000 claims 17
- 239000000758 substrate Substances 0.000 claims 17
- 238000005530 etching Methods 0.000 claims 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 9
- 229910052710 silicon Inorganic materials 0.000 claims 9
- 239000010703 silicon Substances 0.000 claims 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 6
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 5
- 239000002019 doping agent Substances 0.000 claims 5
- TWXTWZIUMCFMSG-UHFFFAOYSA-N nitride(3-) Chemical compound [N-3] TWXTWZIUMCFMSG-UHFFFAOYSA-N 0.000 claims 5
- 239000002184 metal Substances 0.000 claims 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 3
- 229920005591 polysilicon Polymers 0.000 claims 3
- 230000001590 oxidative Effects 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 230000000875 corresponding Effects 0.000 claims 1
- 238000005553 drilling Methods 0.000 claims 1
- 238000001459 lithography Methods 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
Claims (32)
- 結晶質基板からFinを形成するステップであって、
前記Finの第一の方向についての断面厚さが、最小フィーチャ長に対応し、また、前記Finの前記第一の方向に直交する第二の方向についての断面厚さが、前記最小フィーチャ長未満であり、且つ、前記第一の方向が前記基板の表面に実質的に平行であり、前記第二の方向が前記基板の前記表面に実質的に平行であるステップであって、前記Finを形成するステップは、
リソグラフィプロセスの最小フィーチャ長に制約されるマスクパターンを用いてフィーチャを作るステップと、
前記作られたフィーチャを用いて、前記結晶質基板から前記Finを形成するステップとを含む、ステップと、
第一のソース/ドレイン領域を、前記結晶質基板内の前記Finの下方に形成するステップと、
サラウンディングゲート絶縁体を、前記Finの周りに形成するステップと、
サラウンディングゲートを、前記Finの周りに前記サラウンディングゲート絶縁体を間に挟んで形成するステップと、
第二のソース/ドレイン領域を、前記Finの頂部に形成するステップと
を含む、トランジスタの形成方法。 - 結晶質基板をエッチングしてFinを得るステップであって、ここで前記Finの第一の方向についての断面厚さが、最小フィーチャ長に対応し、また、前記Finの前記第一の方向に直交する第二の方向についての断面厚さが、前記最小フィーチャ長未満である、というステップ
を含む、トランジスタの形成方法であって、
ここでエッチングしてFinを得るステップが、
前記結晶質基板を蔽う層に、孔をエッチングして穿つステップと、
前記孔内に複数の側壁スペーサーを形成するステップと、
Finパターンを、前記複数の側壁スペーサーから形成するステップと、
前記Finパターンに対応するマスクを用いて前記結晶質珪素基板をエッチングすることで、前記Finを形成するステップと、
第一のソース/ドレイン領域を、前記結晶質基板内の前記Finの下方に形成するステップと、
サラウンディングゲート絶縁体を、前記Finの周りに形成するステップと、
サラウンディングゲートを、前記Finの周りに前記サラウンディングゲート絶縁体を間に挟んで形成するステップと、
第二のソース/ドレイン領域を、前記Finの頂部に形成するステップと
を含む
ことを特徴とする、方法。 - 珪素ウェハ上に、窒化物層を形成するステップと、
前記窒化物層の上に、非晶質珪素層を形成するステップと、
前記非晶質珪素層に、ひとつ以上の孔をパターン化してエッチングして穿つステップと、
前記非晶質珪素層を酸化して、前記非晶質珪素層の側壁に付けるようにして酸化物側壁スペーサーを得るステップと、
前記孔を非晶質珪素で埋め戻すステップと、
平坦化を施して、前記酸化物側壁を露出させるステップと、
前記酸化物側壁をパターン化してエッチングし、Finパターンを得るステップと、
前記非晶質珪素を除去するステップと、
前記窒化物層をエッチングして、窒化物のFinパターンを、前記酸化物側壁の前記Finパターンの下方に残すステップと、
前記珪素ウェハを、前記窒化物の前記Finパターンをマスクとして使ってエッチングし、複数の珪素Finを得るステップと、
ドーパントを注入して拡散させることで、エッチングした前記複数の珪素Finの下方に、導電線を形成し、前記ドーパントによって前記複数の珪素Finのために第一のソース/ドレイン領域を与えるステップと、
サラウンディングゲート絶縁体を、前記複数の珪素Finの周りに形成するステップと、
サラウンディングゲートを、前記複数の珪素Finの周りに前記サラウンディングゲート絶縁体を間に挟んで形成するステップと、
アレイのうちの隣接するトランジスタ同士のために、複数のゲート線を、複数の前記サラウンディングゲートに隣接して接続するように形成するステップと、
第二のソース/ドレイン領域を、前記複数の珪素Finのために形成するステップと
を含む、トランジスタのアレイを形成する方法。 - 第一のソース/ドレイン領域を前記結晶質基板内の前記Finの下方に形成するステップが、
前記基板に隣接する溝の中にドーパントを注入し、前記ドーパントを前記Finの下部に拡散させるステップ
を含む、請求項1から3のいずれか一項に記載の方法。 - 拡散させるステップが、
前記ドーパントを、前記Finの底部へと拡散させるステップ
を含む、請求項4記載の方法。 - 前記サラウンディングゲートの高さが前記Finの高さ未満になるように、前記サラウンディングゲートを凹ませるステップ
をさらに含む、請求項1から5のいずれか一項に記載の方法。 - ゲート接点を、前記サラウンディングゲートに隣接して接続するように形成するステップ
をさらに含む、請求項1から6のいずれか一項に記載の方法。 - ひとつ以上のゲート線を、前記サラウンディングゲートに隣接して接続するように形成するステップをさらに含み、
ひとつ以上のゲート線を前記サラウンディングゲートに隣接して接続するように形成するステップが、
第一のゲート線を前記サラウンディングゲートの第一の側に隣接して接続するように形成し、第二のゲート線を前記サラウンディングゲートの第二の側に隣接して接続するように形成し、ここで前記第一の側と前記第二の側が、前記Finの対向する側部にそれぞれ位置しているステップ
を含む、請求項1から7のいずれか一項に記載の方法。 - ひとつ以上のゲート線を、前記サラウンディングゲートに隣接して接続するように形成するステップをさらに含み、
前記Finの占有領域が、短辺と長辺を有する矩形であり、また、
ひとつ以上のゲート線を前記サラウンディングゲートに隣接して接続するように形成するステップが、
前記長辺上で前記サラウンディングゲートに接続するようにゲート線を形成するステップ
を含む
ことを特徴とする、請求項1から7のいずれか一項に記載の方法。 - ひとつ以上のゲート線を、前記サラウンディングゲートに隣接して接続するように形成するステップをさらに含み、
前記Finの占有領域が、短辺と長辺を有する矩形であり、また、
ひとつ以上のゲート線を前記サラウンディングゲートに隣接して接続するように形成するステップが、
前記短辺上で前記サラウンディングゲートに接続するようにゲート線を形成するステップ
を含む
ことを特徴とする、請求項1から7のいずれか一項に記載の方法。 - サラウンディングゲート絶縁体を形成するステップが、
前記結晶質珪素基板からエッチングされた前記珪素Finを、熱酸化するステップ
を含む、請求項1から10のいずれか一項に記載の方法。 - 溝がエッチングされたことにより、断面寸法が最小フィーチャ寸法未満であるような結晶質半導体Finがつくられている、結晶質基板と、
前記結晶質基板内の前記結晶質半導体Finの底部に形成された第一のソース/ドレイン領域、および、前記結晶質半導体Finの頂部に形成された第二のソース/ドレイン領域と、
前記結晶質半導体Finの周りに形成された、ゲート絶縁体と、
前記結晶質半導体Finの周りに前記ゲート絶縁体を間に挟んで形成された、サラウンディングゲートと
を含み、ここで、
前記第一のソース/ドレイン領域および前記第二のソース/ドレイン領域が、前記結晶質半導体Fin内の前記第一のソース/ドレイン領域と前記第二のソース/ドレイン領域との間に垂直方向に走るチャネル領域を劃定する
ことを特徴とする、トランジスタ。 - 複数の行と複数の列をなすように配置された、トランジスタのアレイであって、ここで各トランジスタが、
第一のソース/ドレイン領域と、
前記第一のソース/ドレイン領域の上方に在る第二のソース/ドレイン領域と、
前記第一のソース/ドレイン領域と前記第二のソース/ドレイン領域との間を垂直方向に走るチャネル領域と
を含んでおり、ここで、
前記チャネル領域が、断面厚さが最小フィーチャ寸法未満である結晶質半導体Fin内に形成されており、また、
結晶質ウェハに溝をエッチングして前記結晶質半導体Finを劃定することによって、前記結晶質半導体Finを得ており、また、
各トランジスタが、
前記結晶質半導体Finの周りに形成された、ゲート絶縁体と、
前記結晶質半導体Finの周りに前記ゲート絶縁体を間に挟んで形成された、サラウンディングゲートと
をさらに含む
ことを特徴とする、半導体構造体。 - 複数の前記結晶質半導体Finに沿っており前記サラウンディングゲートに接続した、少なくともひとつのゲート線をさらに含み、
前記結晶質半導体Finの断面が、長辺と短辺を有する矩形であり、また、
前記少なくともひとつのゲート線が、前記短辺上にて前記サラウンディングゲートと接続する
ことを特徴とする、請求項13記載の構造体。 - 複数の前記結晶質半導体Finに沿っており前記サラウンディングゲートに接続した、少なくともひとつのゲート線をさらに含み、
前記結晶質半導体Finの断面が、長辺と短辺を有する矩形であり、また、
前記少なくともひとつのゲート線が、前記短辺上にて前記サラウンディングゲートと接続する
ことを特徴とする、請求項13記載の構造体。 - 複数の前記結晶質半導体Finに沿っており前記サラウンディングゲートに接続した、少なくともひとつのゲート線をさらに含み、
前記少なくともひとつのゲート線が、
複数の前記結晶質半導体Finの対向する側にそれぞれ在る、二つのゲート線
を含む、請求項13記載の構造体。 - 第一の行と隣接する第二の行との中心間距離が、最小フィーチャ間隔(NF)から前記Fin構造体の厚さを引いたものであり、また、
前記第二の行と隣接する第三の行との中心間距離が、前記最小フィーチャ間隔(NF)に前記Fin構造体の前記厚さを足したものである
ことを特徴とする、請求項13記載の構造体。 - 前記結晶質基板が、結晶質珪素ウェハである、請求項1から11のいずれか一項に記載の方法。
- 前記サラウンディングゲート絶縁体が、酸化珪素を含む、請求項1から11のいずれか一項に記載の方法。
- 前記サラウンディングゲートが、ポリシリコンを含む、請求項1から11のいずれか一項に記載の方法。
- 前記サラウンディングゲートが、金属を含む、請求項1から11のいずれか一項に記載の方法。
- 酸化珪素である前記ゲート絶縁体が、熱成長性酸化珪素である、請求項1から11のいずれか一項に記載の方法。
- 前記結晶質基板が、結晶質珪素ウェハである、請求項12に記載のトランジスタ。
- 前記サラウンディングゲート絶縁体が、酸化珪素を含む、請求項12に記載のトランジスタ。
- 前記サラウンディングゲートが、ポリシリコンを含む、請求項12に記載のトランジスタ。
- 前記サラウンディングゲートが、金属を含む、請求項12に記載のトランジスタ。
- 酸化珪素である前記ゲート絶縁体が、熱成長性酸化珪素である、請求項12に記載のトランジスタ。
- 前記結晶質基板が、結晶質珪素ウェハである、請求項13に記載の構造体。
- 前記サラウンディングゲート絶縁体が、酸化珪素を含む、請求項13に記載の構造体。
- 前記サラウンディングゲートが、ポリシリコンを含む、請求項13に記載の構造体。
- 前記サラウンディングゲートが、金属を含む、請求項13に記載の構造体。
- 酸化珪素である前記ゲート絶縁体が、熱成長性酸化珪素である、請求項13に記載の構造体。
Applications Claiming Priority (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/397,413 | 2006-04-04 | ||
US11/397,527 | 2006-04-04 | ||
US11/397,413 US7491995B2 (en) | 2006-04-04 | 2006-04-04 | DRAM with nanofin transistors |
US11/397,527 US7425491B2 (en) | 2006-04-04 | 2006-04-04 | Nanowire transistor with surrounding gate |
US11/397,358 US8354311B2 (en) | 2006-04-04 | 2006-04-04 | Method for forming nanofin transistors |
US11/397,406 US20070228491A1 (en) | 2006-04-04 | 2006-04-04 | Tunneling transistor with sublithographic channel |
US11/397,406 | 2006-04-04 | ||
US11/397,430 | 2006-04-04 | ||
US11/397,430 US8734583B2 (en) | 2006-04-04 | 2006-04-04 | Grown nanofin transistors |
US11/397,358 | 2006-04-04 | ||
PCT/US2007/008400 WO2007114927A1 (en) | 2006-04-04 | 2007-04-03 | Etched nanofin transistors |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009532907A JP2009532907A (ja) | 2009-09-10 |
JP2009532907A5 true JP2009532907A5 (ja) | 2010-05-20 |
JP5234439B2 JP5234439B2 (ja) | 2013-07-10 |
Family
ID=38325217
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009504239A Withdrawn JP2009532905A (ja) | 2006-04-04 | 2007-04-03 | ナノFinトンネリング・トランジスタ |
JP2009504238A Active JP5229635B2 (ja) | 2006-04-04 | 2007-04-03 | サラウンディングゲートを有するナノワイヤ・トランジスタ |
JP2009504280A Active JP5234439B2 (ja) | 2006-04-04 | 2007-04-03 | エッチングで作成したナノFinトランジスタ |
JP2009504232A Active JP5229587B2 (ja) | 2006-04-04 | 2007-04-03 | 成長型ナノFinトランジスタ |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009504239A Withdrawn JP2009532905A (ja) | 2006-04-04 | 2007-04-03 | ナノFinトンネリング・トランジスタ |
JP2009504238A Active JP5229635B2 (ja) | 2006-04-04 | 2007-04-03 | サラウンディングゲートを有するナノワイヤ・トランジスタ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009504232A Active JP5229587B2 (ja) | 2006-04-04 | 2007-04-03 | 成長型ナノFinトランジスタ |
Country Status (5)
Country | Link |
---|---|
EP (4) | EP2002469A1 (ja) |
JP (4) | JP2009532905A (ja) |
KR (5) | KR20090006169A (ja) |
SG (2) | SG170827A1 (ja) |
WO (4) | WO2007136461A2 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100790863B1 (ko) * | 2005-12-28 | 2008-01-03 | 삼성전자주식회사 | 나노 와이어 제조 방법 |
US7491995B2 (en) | 2006-04-04 | 2009-02-17 | Micron Technology, Inc. | DRAM with nanofin transistors |
US8354311B2 (en) | 2006-04-04 | 2013-01-15 | Micron Technology, Inc. | Method for forming nanofin transistors |
US8734583B2 (en) | 2006-04-04 | 2014-05-27 | Micron Technology, Inc. | Grown nanofin transistors |
US7425491B2 (en) | 2006-04-04 | 2008-09-16 | Micron Technology, Inc. | Nanowire transistor with surrounding gate |
US8643087B2 (en) | 2006-09-20 | 2014-02-04 | Micron Technology, Inc. | Reduced leakage memory cells |
KR100945511B1 (ko) * | 2008-04-10 | 2010-03-09 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
US7897494B2 (en) * | 2008-06-24 | 2011-03-01 | Imec | Formation of single crystal semiconductor nanowires |
DE102009024311A1 (de) * | 2009-06-05 | 2011-01-05 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Halbleiterbauelement und Verfahren zu seiner Herstellung |
WO2013095384A1 (en) | 2011-12-20 | 2013-06-27 | Intel Corporation | Semiconductor device with isolated body portion |
KR20130131708A (ko) | 2012-05-24 | 2013-12-04 | 에스케이하이닉스 주식회사 | 메모리 셀 어레이 및 이를 포함하는 가변 저항 메모리 장치 |
US9006810B2 (en) * | 2012-06-07 | 2015-04-14 | International Business Machines Corporation | DRAM with a nanowire access transistor |
EP2674978B1 (en) * | 2012-06-15 | 2020-07-29 | IMEC vzw | Tunnel field effect transistor device and method for making the device |
JP5595619B2 (ja) * | 2012-08-08 | 2014-09-24 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
KR20140040543A (ko) * | 2012-09-26 | 2014-04-03 | 삼성전자주식회사 | 핀 구조의 전계효과 트랜지스터, 이를 포함하는 메모리 장치 및 그 반도체 장치 |
KR20140078326A (ko) * | 2012-12-17 | 2014-06-25 | 경북대학교 산학협력단 | 터널링 전계효과 트랜지스터 및 터널링 전계효과 트랜지스터의 제조 방법 |
JP5886802B2 (ja) * | 2013-08-29 | 2016-03-16 | 株式会社東芝 | 半導体装置 |
US9425296B2 (en) * | 2013-09-09 | 2016-08-23 | Qualcomm Incorporated | Vertical tunnel field effect transistor |
KR102168936B1 (ko) * | 2014-03-28 | 2020-10-22 | 인텔 코포레이션 | 수직 반도체 디바이스들을 위한 선택적으로 재성장된 상부 컨택트 |
US9941394B2 (en) | 2014-04-30 | 2018-04-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Tunnel field-effect transistor |
US9673209B2 (en) | 2014-05-16 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and method for fabricating the same |
EP3155643B1 (en) * | 2014-06-13 | 2020-10-21 | Intel Corporation | Vertical channel transistors fabrication process by selective subtraction of a regular grid |
US9818877B2 (en) | 2014-09-18 | 2017-11-14 | International Business Machines Corporation | Embedded source/drain structure for tall finFET and method of formation |
US10559690B2 (en) | 2014-09-18 | 2020-02-11 | International Business Machines Corporation | Embedded source/drain structure for tall FinFET and method of formation |
US9634084B1 (en) | 2016-02-10 | 2017-04-25 | Globalfoundries Inc. | Conformal buffer layer in source and drain regions of fin-type transistors |
US10186510B2 (en) * | 2017-05-01 | 2019-01-22 | Advanced Micro Devices, Inc. | Vertical gate all around library architecture |
US10374041B2 (en) * | 2017-12-21 | 2019-08-06 | International Business Machines Corporation | Field effect transistor with controllable resistance |
KR102593708B1 (ko) * | 2018-08-14 | 2023-10-26 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4941026A (en) * | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
JPH07112067B2 (ja) * | 1990-01-24 | 1995-11-29 | 株式会社東芝 | 半導体装置 |
US5013680A (en) * | 1990-07-18 | 1991-05-07 | Micron Technology, Inc. | Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithography |
JP3202223B2 (ja) | 1990-11-27 | 2001-08-27 | 日本電気株式会社 | トランジスタの製造方法 |
JP3219307B2 (ja) * | 1991-08-28 | 2001-10-15 | シャープ株式会社 | 半導体装置の構造および製造方法 |
JPH05160408A (ja) * | 1991-12-04 | 1993-06-25 | Toshiba Corp | 電界効果トランジスタおよびこれを用いたダイナミック型半導体記憶装置 |
JP3321788B2 (ja) * | 1994-05-06 | 2002-09-09 | ソニー株式会社 | Mis型半導体装置及びその製造方法 |
JP3246196B2 (ja) * | 1994-07-13 | 2002-01-15 | ソニー株式会社 | 量子細線デバイスの形成方法 |
JP4047098B2 (ja) * | 1994-09-13 | 2008-02-13 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5990509A (en) * | 1997-01-22 | 1999-11-23 | International Business Machines Corporation | 2F-square memory cell for gigabit memory applications |
US6063688A (en) * | 1997-09-29 | 2000-05-16 | Intel Corporation | Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition |
US6747313B1 (en) * | 1997-12-17 | 2004-06-08 | Hyundai Electronics Industries Co., Ltd. | Thin film transistor |
DE19943390A1 (de) * | 1999-09-10 | 2001-05-03 | Walter Hansch | Halbleiterbauelement |
US6967140B2 (en) * | 2000-03-01 | 2005-11-22 | Intel Corporation | Quantum wire gate device and method of making same |
US6413802B1 (en) * | 2000-10-23 | 2002-07-02 | The Regents Of The University Of California | Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture |
US6664143B2 (en) * | 2000-11-22 | 2003-12-16 | North Carolina State University | Methods of fabricating vertical field effect transistors by conformal channel layer deposition on sidewalls |
US6531727B2 (en) * | 2001-02-09 | 2003-03-11 | Micron Technology, Inc. | Open bit line DRAM with ultra thin body transistors |
FR2823009B1 (fr) * | 2001-04-02 | 2004-07-09 | St Microelectronics Sa | Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor |
US20030008515A1 (en) * | 2001-07-03 | 2003-01-09 | Tai-Ju Chen | Method of fabricating a vertical MOS transistor |
US6815750B1 (en) * | 2002-05-22 | 2004-11-09 | Hewlett-Packard Development Company, L.P. | Field effect transistor with channel extending through layers on a substrate |
US6821834B2 (en) * | 2002-12-04 | 2004-11-23 | Yoshiyuki Ando | Ion implantation methods and transistor cell layout for fin type transistors |
US6794718B2 (en) * | 2002-12-19 | 2004-09-21 | International Business Machines Corporation | High mobility crystalline planes in double-gate CMOS technology |
JP4108537B2 (ja) * | 2003-05-28 | 2008-06-25 | 富士雄 舛岡 | 半導体装置 |
US6855582B1 (en) * | 2003-06-12 | 2005-02-15 | Advanced Micro Devices, Inc. | FinFET gate formation using reverse trim and oxide polish |
JP2005116969A (ja) * | 2003-10-10 | 2005-04-28 | Toshiba Corp | 半導体装置及びその製造方法 |
US7348243B2 (en) * | 2003-12-27 | 2008-03-25 | Dongbu Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
ATE546837T1 (de) * | 2004-01-22 | 2012-03-15 | Ibm | Vertikal fin-fet-mos-vorrichtungen |
US7122425B2 (en) * | 2004-08-24 | 2006-10-17 | Micron Technology, Inc. | Methods of forming semiconductor constructions |
US7242057B2 (en) * | 2004-08-26 | 2007-07-10 | Micron Technology, Inc. | Vertical transistor structures having vertical-surrounding-gates with self-aligned features |
US7241655B2 (en) * | 2004-08-30 | 2007-07-10 | Micron Technology, Inc. | Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array |
US7910288B2 (en) * | 2004-09-01 | 2011-03-22 | Micron Technology, Inc. | Mask material conversion |
JP3764161B2 (ja) * | 2004-09-17 | 2006-04-05 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
DE102005045078B4 (de) * | 2004-09-25 | 2009-01-22 | Samsung Electronics Co., Ltd., Suwon | Feldeffekttransistor mit einer verspannten Kanalschicht an Seitenwänden einer Struktur an einem Halbleitersubstrat |
-
2007
- 2007-04-03 WO PCT/US2007/008084 patent/WO2007136461A2/en active Application Filing
- 2007-04-03 JP JP2009504239A patent/JP2009532905A/ja not_active Withdrawn
- 2007-04-03 SG SG201102381-9A patent/SG170827A1/en unknown
- 2007-04-03 SG SG2011038726A patent/SG172643A1/en unknown
- 2007-04-03 WO PCT/US2007/008400 patent/WO2007114927A1/en active Application Filing
- 2007-04-03 EP EP07754622A patent/EP2002469A1/en not_active Withdrawn
- 2007-04-03 EP EP07754850A patent/EP2008309A1/en not_active Ceased
- 2007-04-03 KR KR1020087027075A patent/KR20090006169A/ko active Search and Examination
- 2007-04-03 KR KR1020087026970A patent/KR20090007393A/ko not_active Application Discontinuation
- 2007-04-03 JP JP2009504238A patent/JP5229635B2/ja active Active
- 2007-04-03 WO PCT/US2007/008124 patent/WO2007120493A1/en active Application Filing
- 2007-04-03 JP JP2009504280A patent/JP5234439B2/ja active Active
- 2007-04-03 KR KR1020147009477A patent/KR20140051463A/ko not_active Application Discontinuation
- 2007-04-03 WO PCT/US2007/008123 patent/WO2007120492A1/en active Application Filing
- 2007-04-03 EP EP07754621.6A patent/EP2002468B1/en not_active Not-in-force
- 2007-04-03 JP JP2009504232A patent/JP5229587B2/ja active Active
- 2007-04-03 EP EP07809002.4A patent/EP2002470B1/en active Active
-
2008
- 2008-11-03 KR KR1020087026973A patent/KR101474028B1/ko active IP Right Grant
- 2008-11-04 KR KR1020087027077A patent/KR101378256B1/ko active IP Right Grant
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009532907A5 (ja) | ||
TWI556442B (zh) | 積體電路元件及其製造方法 | |
KR100772935B1 (ko) | 트랜지스터 및 그 제조 방법 | |
KR100828030B1 (ko) | 핀 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그제조 방법 | |
JP2009532903A5 (ja) | ||
US7662691B2 (en) | Method for fabricating semiconductor device with epitaxial growth | |
JP2009123997A5 (ja) | ||
JP2009532904A5 (ja) | ||
TWI701763B (zh) | 電晶體結構和半導體佈局結構 | |
US9184292B2 (en) | Semiconductor structure with different fins of FinFETs | |
CN106548931B (zh) | 制造半导体器件的方法和图案化方法 | |
US8067799B2 (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
TW202017018A (zh) | 半導體裝置及其形成方法 | |
US20070152245A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2007134577A (ja) | 半導体装置 | |
US8492830B2 (en) | Multiple channel fin-FET and its manufacturing method | |
KR100832017B1 (ko) | 채널면적을 증가시킨 반도체소자 및 그의 제조 방법 | |
KR101087918B1 (ko) | 반도체 소자 및 그 제조 방법 | |
TWI704690B (zh) | 半導體裝置以及其製作方法 | |
US20240105717A1 (en) | Semiconductor device | |
KR100682198B1 (ko) | 반도체 소자의 제조 방법 | |
CN111312821B (zh) | 一种鳍型结构的功率mosfet及其制备方法 | |
TWI555064B (zh) | 形成鰭狀結構的方法 | |
KR100663363B1 (ko) | 소자 분리막의 측벽 상에 반도체 기판의 펜스를 제거시킨리세스드 트랜지스터들 및 그 형성방법들 | |
KR100587091B1 (ko) | 트랜지스터 및 그의 형성방법 |