JP3764161B2 - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法 Download PDFInfo
- Publication number
- JP3764161B2 JP3764161B2 JP2004272416A JP2004272416A JP3764161B2 JP 3764161 B2 JP3764161 B2 JP 3764161B2 JP 2004272416 A JP2004272416 A JP 2004272416A JP 2004272416 A JP2004272416 A JP 2004272416A JP 3764161 B2 JP3764161 B2 JP 3764161B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- gate
- oxide film
- element isolation
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 88
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000000034 method Methods 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 46
- 239000012212 insulator Substances 0.000 claims description 44
- 238000002955 isolation Methods 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 33
- 239000012535 impurity Substances 0.000 claims description 30
- 239000011248 coating agent Substances 0.000 claims description 20
- 238000000576 coating method Methods 0.000 claims description 20
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 230000010354 integration Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
(1)半導体基板に埋め込まれた素子分離のための絶縁物を形成する工程
(2)前記半導体基板および絶縁物をエッチングして、凸部を形成する工程
(3)前記半導体基板の露出表面に絶縁被膜を形成する工程
(4)第1の導電性被膜を形成する工程
(5)前記第1の導電性被膜を選択的かつ等方的にエッチングする工程
(7)前記フローティングゲイトの表面に絶縁被膜を形成する工程
(8)第2の導電性被膜を形成する工程
(9)前記第2の導電性被膜を異方性エッチング法によりエッチングすることにより、前記凸部の側面に、前記フローティングゲイトを覆って、コントロールゲイトを形成する工程
つ形成されるので、1つの線状の凸部につき、ワード線が2本形成される。そして、ワード線とビット線は交差するので、素子分離用の絶縁物と線状の凸部(あるいは溝)は交差する。
もちろん、フローティングゲイトは各メモリーセル毎に絶縁されている。さらに、これらの凸部、およびコントロールゲイト、ゲイトを覆って層間絶縁物が設けられ、さらに、層間絶縁物上に、コントロールゲイトおよびゲイトと交差する方向に設けられたビット線およびアース線が設けられる。
「第2の導電性被膜上に選択的にマスクを形成する工程」
D−d>δ(工程(3)によって形成された部分における素子分離用の絶縁物の底部は、ソース、ドレインの底部よりも深い)
この条件が満たされないと、ソース、ドレインの底部が素子分離用絶縁物の底部よりも深くなり、素子間の分離ができない。
d>δ
これが満たされないと、凸部の下にまで不純物が拡散してしまい、実質的に縦チャネルを形成できない。 このように、縦チャネル型素子以外にプレーナー型MOSFETを作製するにはフォトリソグラフィー工程が1つ追加される。この方法による回路の作製については実施例3に例示される。なお、工程(6)では、特にマスクを設けない限り、平面上に形成された第1の導電性被膜は全てエッチングされるので、プレーナー型MOSFETにはフローティングゲイトを形成することはできない。
境界部、表面部に斜線をひいて示すが、これは該部分の組成、導電性等が、他の部分と異なることを意味するのではない。
そして、公知のエッチバック法により、絶縁物14をエッチングし、当初の半導体基板面を露出させ、表面の平坦化をおこなう。この結果、第1の溝12には、絶縁物15が埋め込まれる。(図1(C))
これを上方より見た様子を図1(E)に示す。すなわち、第1の溝12は図のB−B’方向に形成される。図1(A)〜(D)は図1(E)のC−C’断面もしくはD−D’断面である。
以上の工程が工程(1)に相当する。
次いで、第1の溝12と概略垂直な方向(D−D’方向)に新たな溝(第2の溝)16と凸部を形成する。第2の溝16の深さは、前述したように形成する縦チャネル型素子のチャネル長と大きな関係がある。図2(E)にその様子を示す。(図2(E))
まず、以上のようにして形成された半導体表面に熱酸化等の公知の方法によって酸化物被膜21を形成する(工程(3)に相当)。
当)。すなわち、フローティングゲイトを分断する必要のある部文(例えば、図1〜図3のB−B’)を選択的にエッチングする。この様子を各断面について、図4(B)、図5(B)、図6(B)、図7(B)に示す。また、上方より見た様子を図11(B)に示す。図11(A)は、図2(E)と同じであり、第1の導電性被膜22を図1〜図3のB−B’方向にストライプ状にエッチングして、被膜23とする。
さらに、熱酸化法等の公知の被膜形成技術によって、前記フローティングゲイト24の表面に絶縁被膜25を形成する。そして、公知の被膜形成技術により、半導体材料や金属材料を用いて第2の導電性被膜26を形成する。この状態を図8(E)に示す。他の断面については、図5(C)、図6(D)、図7(D)とほぼ同様である。(図8(E))
この回路図を図8(H)に示す。点線で囲まれた部分は各メモリーブロックを意味し、各ブロックには、2つの選択トランジスタと4つのメモリーセルが形成されている。そして、凸部32は、2つのブロックの境界である。(図8(H))
このようにして、不揮発性メモリー装置を形成できる。
さらに、半導体表面を熱酸化法によって酸化し、酸化物被膜21を形成する。さらに、半導体材料の被膜22を形成する。(図9(B))
その後、公知の異方性エッチング法により、凸部にフローティングゲイト24を形成し、また、その表面を熱酸化法によって酸化して、酸化物被膜を形成する。(図9(D))
次に、半導体被膜26を形成し、プレーナー型MOSFETのゲートおよび配線を形成する部分にマスク30を、公知のフォトリソグラフィー法によって形成する。(図9(E))
最後に、公知のイオン注入法によって、不純物を拡散させ、プレーナー型MOSFETのソース42、ドレイン43を含む不純物領域を形成する。(図9(G))
そして、その表面を熱酸化法によって酸化して、酸化物被膜25を形成する。(図10(D))
次に、半導体被膜26を形成する(図10(E))
同様な技術を用いて、2重ドレイン(低濃度ドレイン、LDD)を形成することも可能である。その際には、図10(C)で示される工程の後に、低濃度の不純物をドーピングし、その後、図10(F)で示される工程の後に、高濃度の不純物をドーピングすればよい。このようにして得られる2重ドレインを有する素子の断面は図10(H)に示される。プレーナー型MOSFETは典型的な2重ドレイン構造となる。一方、縦チャネル型素子においてもソース、ドレインの一方が2重ドレインとなる。(図10(H))
12・・・第1の溝
13・・・当初の半導体基板表面
14・・・絶縁物被膜
15・・・埋め込まれた絶縁物
16・・・第2の溝
17・・・第2の溝の底部の半導体表面
18・・・第2の溝の底部の絶縁物
21・・・絶縁被膜
22・・・第1の導電性被膜
23・・・第1の導電性被膜のエッチングされたもの
24・・・フローティングゲイト
25・・・絶縁被膜
26・・・第2の導電性被膜
27・・・コントロールゲイト(選択トランジスタの場合にはゲイト)
28、29・・・不純物領域
Claims (4)
- 半導体基板に形成されたプレーナー型MOSFETトランジスタと、縦チャネル型トランジスタを有する半導体装置であって、
前記半導体基板に形成された第1および第2の素子分離用絶縁物と、前記第2の素子分離用絶縁物に隣接して形成された第1および第2の凸部を有し、
前記プレーナー型トランジスタは、
前記第1の素子分離用絶縁物と前記第2の素子分離用絶縁物との間の前記半導体基板に形成されたソース領域およびドレイン領域と、
前記半導体基板表面に形成された第1の酸化物被膜と、
前記ソース領域と前記ドレイン領域との間の前記半導体基板上に前記第1の酸化物被膜を介して形成されたゲイトと、
前記ゲイトの上面と側面を覆って設けられた第2の酸化物被膜と、
前記ゲイトの側面に前記第2の酸化物被膜を介して設けられた側壁とを有し、
前記縦チャネル型トランジスタは、
前記第1の凸部および前記第2の凸部の表面に形成された前記第1の酸化物被膜と、
前記第1の凸部および前記第2の凸部の側面に前記第1の酸化物被膜を介して形成されたフローティングゲイトと、
前記フローティングゲイトの上面および側面を覆って形成された前記第2の酸化物被膜と、
前記フローティングゲイトの側面に前記第2の酸化物被膜を介して設けられたコントロールゲイトと、
前記第2の素子分離用絶縁物と前記第1の凸部との間の半導体基板、前記第1の凸部と前記第2の凸部との間の半導体基板、並びに前記第1および第2の凸部の上面に形成された不純物領域を有することを特徴とする半導体装置。 - 半導体基板に形成されたプレーナー型MOSFETトランジスタと、縦チャネル型トランジスタを有する半導体装置であって、前記半導体基板に形成された第1および第2の素子分離用絶縁物と、前記第2の素子分離用絶縁物に隣接して形成された第1および第2の凸部を有し、
前記プレーナー型トランジスタは、
前記第1の素子分離用絶縁物と前記第2の素子分離用絶縁物との間の前記半導体基板に形成されたソース領域およびドレイン領域と、
前記半導体基板表面に形成された第1の酸化物被膜と、
前記ソース領域と前記ドレイン領域との間の前記半導体基板上に前記第1の酸化物被膜を介して形成されたゲイトと、
前記ゲイトの上面と側面を覆って設けられた第2の酸化物被膜と、
前記ゲイトの側面に前記第2の酸化物被膜を介して設けられた側壁と、
前記側壁の下部の前記半導体基板に前記ソース領域および前記ドレイン領域よりも低濃度の不純物領域を有し、
前記縦チャネル型トランジスタは、
前記第1の凸部および前記第2の凸部の表面に形成された前記第1の酸化物被膜と、
前記第1の凸部および前記第2の凸部の側面に前記第1の酸化物被膜を介して形成されたフローティングゲイトと、
前記フローティングゲイトの上面および側面を覆って形成された前記第2の酸化物被膜と、
前記フローティングゲイトの側面に前記第2の酸化物被膜を介して設けられたコントロールゲイトと、
前記第2の素子分離用絶縁物と前記第1の凸部との間の半導体基板、前記第1の凸部と前記第2の凸部との間の半導体基板、並びに前記第1および第2の凸部の上面に形成された不純物領域を有し、
前記第1の凸部および前記第2の凸部の側面に形成されたコントロールゲイトの下部の前記半導体基板に、前記不純物領域よりも低濃度の不純物領域を有することを特徴とする半導体装置。 - 半導体基板に深さDの第1および第2の素子分離用絶縁物を形成し、
前記第1および第2の素子分離用絶縁物が形成された前記半導体基板をエッチングして深さdの溝を形成することにより第1および第2の凸部を形成し、
前記第1および第2の凸部が形成された前記半導体基板上に第1の酸化物被膜を形成し、
前記第1の酸化物被膜上に第1の導電性被膜を形成し、
前記第1の導電性被膜に対して、選択的に等方的なエッチングを行い、
前記第1の導電性被膜上に、選択的にマスクを設け、
前記第1の導電性被膜に対して、異方性エッチングを行い、前記第1の凸部、および前記第2の凸部の側面にフローティングゲイトを形成し、前記マスクが形成された部分にゲイトを形成し、
前記ゲイトの上面および側面と、前記フローティングゲイトの上面および側面に第2の酸化物被膜を形成し、
前記第2の酸化物被膜上に第2の導電性被膜を形成し、
前記第2の導電性被膜に対して、異方性エッチングを行い、前記フローティングゲイトの側面にコントロールゲイトを形成し、前記ゲイトの側面に側壁を形成し、
前記半導体基板に対して一導電型を付与する不純物を導入する半導体装置の作製方法であって、
前記一導電型を付与する不純物を導入する工程において形成される不純物領域の深さδと、前記第1および第2の素子分離用絶縁物の深さDと、前記溝の深さdとの間には、D−d>δ、d>δなる関係があることを特徴とする半導体装置の作製方法。 - 半導体基板に深さDの第1および第2の素子分離用絶縁物を形成し、
前記第1および第2の素子分離用絶縁物が形成された前記半導体基板をエッチングして深さdの溝を形成することにより第1および第2の凸部を形成し、
前記第1および第2の凸部が形成された前記半導体基板上に第1の酸化物被膜を形成し、
前記第1の酸化物被膜上に第1の導電性被膜を形成し、
前記第1の導電性被膜に対して、選択的に等方的なエッチングを行い、
前記第1の導電性被膜上に、選択的にマスクを設け、
前記第1の導電性被膜に対して、異方性エッチングを行い、前記第1の凸部、および前記第2の凸部の側面にフローティングゲイトを形成し、前記マスクが形成された部分にゲイトを形成し、
前記半導体基板に対して一導電型を付与する不純物を導入し、
前記ゲイトの上面および側面と、前記フローティングゲイトの上面および側面に第2の酸化物被膜を形成し、
前記第2の酸化物被膜上に第2の導電性被膜を形成し、
前記第2の導電性被膜に対して、異方性エッチングを行い、前記フローティングゲイトの側面にコントロールゲイトを形成し、前記ゲイトの側面に側壁を形成し、
前記半導体基板に対して前記一導電型を付与する不純物を導入した際に用いた不純物よりも高濃度の不純物を導入する半導体装置の作製方法であって、
前記一導電型を付与する不純物を導入する工程において形成される不純物領域の深さδと、前記第1および第2の素子分離用絶縁物の深さDと、前記溝の深さdとの間には、D−d>δ、d>δなる関係があることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004272416A JP3764161B2 (ja) | 2004-09-17 | 2004-09-17 | 半導体装置およびその作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004272416A JP3764161B2 (ja) | 2004-09-17 | 2004-09-17 | 半導体装置およびその作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02849796A Division JP3657337B2 (ja) | 1996-01-22 | 1996-01-22 | Nand型不揮発性メモリーとその作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005039290A JP2005039290A (ja) | 2005-02-10 |
JP3764161B2 true JP3764161B2 (ja) | 2006-04-05 |
Family
ID=34214440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004272416A Expired - Fee Related JP3764161B2 (ja) | 2004-09-17 | 2004-09-17 | 半導体装置およびその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3764161B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG172643A1 (en) * | 2006-04-04 | 2011-07-28 | Micron Technology Inc | Etched nanofin transistors |
US8734583B2 (en) | 2006-04-04 | 2014-05-27 | Micron Technology, Inc. | Grown nanofin transistors |
US8354311B2 (en) | 2006-04-04 | 2013-01-15 | Micron Technology, Inc. | Method for forming nanofin transistors |
US7491995B2 (en) | 2006-04-04 | 2009-02-17 | Micron Technology, Inc. | DRAM with nanofin transistors |
JP4823051B2 (ja) * | 2006-12-21 | 2011-11-24 | キヤノン株式会社 | 結合ルックアップテーブルを生成する方法、画像処理装置、画像形成装置 |
-
2004
- 2004-09-17 JP JP2004272416A patent/JP3764161B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005039290A (ja) | 2005-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100301372B1 (ko) | 반도체장치제작방법 | |
US6459123B1 (en) | Double gated transistor | |
JP4417601B2 (ja) | 半導体装置及びその形成方法 | |
KR100600681B1 (ko) | 반도체 기억 장치 및 그 제조 방법 | |
US8410547B2 (en) | Semiconductor device and method for fabricating the same | |
US20080296667A1 (en) | Semiconductor device and manufacturing method thereof | |
US6747321B2 (en) | Semiconductor memory device with a silicide layer formed on regions other than source regions | |
US20090085092A1 (en) | Non-volatile semiconductor memory device having an erasing gate | |
JPH11150265A (ja) | 半導体装置 | |
JP3764161B2 (ja) | 半導体装置およびその作製方法 | |
JP4209824B2 (ja) | 半導体装置の作製方法 | |
KR100251229B1 (ko) | 노아형 마스크 롬의 개선된 구조 및 그 제조방법 | |
JP3657337B2 (ja) | Nand型不揮発性メモリーとその作製方法 | |
US6759709B1 (en) | Nonvolatile semiconductor memory device | |
JP4266089B2 (ja) | 半導体記憶装置の製造方法 | |
US6472767B1 (en) | Static random access memory (SRAM) | |
US20030045059A1 (en) | Method for fabricating a silicide layer of flat cell memory | |
JP3950092B2 (ja) | Nand型不揮発性メモリー装置 | |
JP3599873B2 (ja) | 半導体装置の作製方法 | |
KR20040057884A (ko) | 반도체 장치 및 반도체 장치의 제조방법 | |
JP2596198B2 (ja) | Mos型読み出し専用半導体記憶装置 | |
JP2001119001A (ja) | 半導体集積回路装置の製造方法 | |
JPH03217054A (ja) | 半導体集積回路装置及びその製造方法 | |
KR20010109677A (ko) | 반도체소자의 모스 트랜지스터 제조방법 및 그에 의해제조된 모스 트랜지스터 | |
KR20010085648A (ko) | 저 저항막이 매입된 반도체 장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |