JP2009532904A5 - - Google Patents

Claims (30)

1. トランジスタボディを形成するステップであって、
   非晶質半導体材料の、リソグラフィ基準寸法以下の厚さを有する柱を、結晶質基板上に形成するステップと、
   固相エピタキシー（SPE）工程を使って、前記結晶質基板を種とした結晶成長によって、前記非晶質材料を結晶化するステップと
   を含み、前記トランジスタボディは、結晶化した前記半導体柱の第一のソース／ドレイン領域と第二のソース／ドレイン領域との間につくられる
   というステップと、
   前記半導体柱の周りに、サラウンディングゲート絶縁体を形成するステップと、
   前記半導体柱の周りに前記サラウンディングゲート絶縁体を間に挟んで、サラウンディングゲートを形成するステップと
   を含む、トランジスタ形成方法。
2. トランジスタボディを形成するステップであって、
   珪素ウェハ上に窒化珪素を形成するステップと、
   最小フィーチャ寸法を有し且つ前記窒化珪素を貫通して前記珪素ウェハへと届くような孔を、前記窒化珪素にエッチングするステップと、
   前記孔の寸法を、前記最小フィーチャ寸法未満になるように縮めるステップであって、 前記孔を劃定する前記窒化珪素の側部に付けるようにして酸化珪素側壁スペーサーを形成するステップ
   を含んだステップと、
   前記孔を、非晶質珪素で埋めるステップと、
   前記酸化珪素側壁スペーサーを除去して、前記ウェハに接続し且つ前記ウェハからのびあがった非晶質珪素柱を残すステップと、
   前記珪素柱を結晶化して、結晶質珪素柱をつくり、ここで前記トランジスタボディは、前記結晶質珪素柱の第一のソース／ドレイン領域と第二のソース／ドレイン領域との間につくられる、というステップと
   を含んだトランジスタボディを形成するステップと、
   前記半導体柱の周りに、サラウンディングゲート絶縁体を形成するステップと、
   前記半導体柱の周りに前記サラウンディングゲート絶縁体を間に挟んで、サラウンディングゲートを形成するステップと
   を含む、トランジスタ形成方法。
3. トランジスタボディを形成するステップであって、
   珪素ウェハ上に窒化珪素を形成するステップと、
   最小フィーチャ寸法を有し且つ前記窒化珪素を貫通して前記珪素ウェハへと届くような孔を、前記窒化珪素にエッチングするステップと、
   前記孔を劃定する前記窒化珪素の側部に付けるようにして酸化珪素側壁スペーサーを形成するステップと、
   前記孔を非晶質珪素で埋めて、前記非晶質珪素が前記珪素ウェハと接続するステップと、
   前記酸化珪素側壁スペーサーを除去して、前記ウェハに接続し且つ前記ウェハからのびあがった非晶質珪素柱を残すステップと、
   前記珪素柱を結晶化して、結晶質珪素柱をつくり、ここで前記トランジスタボディは、前記結晶質珪素柱の第一のソース／ドレイン領域と第二のソース／ドレイン領域との間につくられる、というステップと
   を含んだステップと、
   前記珪素柱の周りに、サラウンディングゲート絶縁体を形成するステップと、
   前記珪素柱の周りに前記サラウンディングゲート絶縁体を間に挟んで、サラウンディングゲートを形成するステップと
   を含む、トランジスタ形成方法。
4. 窒化珪素層を珪素ウェハ上に形成するステップと、
   最小フィーチャ寸法を有し且つ前記窒化珪素を貫通して前記珪素ウェハへと届くような孔を、前記窒化珪素層にエッチングするステップと、
   前記孔の内部に、酸化珪素側壁スペーサーを前記窒化珪素と接続するようにして形成するステップと、
   前記孔を非晶質珪素で埋めて、前記非晶質珪素が前記珪素ウェハと接続するステップと、
   前記酸化珪素側壁スペーサーを除去して、前記ウェハに接続し且つ前記ウェハからのびあがった非晶質珪素柱を残すステップと、
   前記珪素柱を結晶化して、結晶質珪素柱を形成するステップと、
   前記ウェハから前記窒化珪素を除去するステップと、
   前記ウェハおよび前記珪素柱の上に、絶縁体層を形成するステップと、
   前記珪素柱の周りにサラウンディングゲート絶縁体を間に挟んで、サラウンディングゲートを形成するステップと、
   第一のソース／ドレイン拡散領域を、前記ウェハに形成するステップと、
   ゲート接点を、前記surroundゲートの近傍に形成するステップと、
   前記サラウンディングゲートの上面および前記ゲート接点の上面が、前記柱の上面の下になるようにエッチングするステップと、
   構造体を絶縁体で埋めるステップと、
   第二のソース／ドレイン拡散領域を、前記柱の頂部に形成するステップと、
   前記絶縁体を貫通して、前記第一のソース／ドレイン領域、前記第二のソース／ドレイン領域、および前記ゲート接点へと至る、複数の接点を形成するステップと
   を含む、方法。
5. 前記ウェハおよび前記珪素柱の上に絶縁体を形成するステップが、
   前記ウェハおよび前記珪素柱を酸化するステップ
   を含む、請求項４記載の方法。
6. ひとつ以上の埋め込み式ソース導電体を、珪素ウェハに形成するステップと、
   前記珪素ウェハ上に窒化珪素層を形成するステップと、
   前記窒化珪素に複数の孔を行と列のアレイをなすようにエッチングするステップであって、ここで各孔は、最小フィーチャ寸法を有し且つ前記窒化珪素を貫通して前記珪素ウェハへと届いており、また、前記複数の孔のうちの二個以上が、前記埋め込み式ソース導電体の上に形成されている、というステップと、
   酸化珪素側壁スペーサーを、各孔の内部に、前記窒化珪素と接続するようにして形成するステップと、
   各孔を非晶質珪素で埋めて、前記非晶質珪素が前記珪素ウェハと接続し、ここで前記複数の孔のうちの二個以上の中の前記非晶質珪素が、前記珪素ウェハ内の前記埋め込み式ソース導電体と接続している、というステップと、
   前記酸化珪素側壁スペーサーを除去して、前記ウェハに接続し且つ前記ウェハからのびあがった非晶質珪素柱を残し、ここで前記非晶質珪素柱の断面寸法が、前記最小フィーチャ寸法未満である、というステップと、
   前記珪素柱を結晶化して、結晶質珪素柱を形成するステップと、
   前記窒化珪素を前記ウェハから除去するステップと、
   前記ウェハおよび前記珪素柱の上に、絶縁体層を形成するステップと、
   前記珪素柱の周りにサラウンディングゲート絶縁体を間に挟んで、サラウンディングゲートを形成するステップと、
   各行に隣接するひとつ以上のゲート線を形成し、前記ひとつ以上のゲート線が、前記行の各サラウンディングゲートと接続する、というステップと、
   前記サラウンディングゲートの上面および前記ゲート接点の上面が、前記柱の上面の下になるようにエッチングするステップと、
   構造体を絶縁体で埋めるステップと、
   第二のソース／ドレイン拡散領域を、前記柱の頂部に形成するステップと、
   前記第二のソース／ドレイン領域への接点を形成するステップと
   を含む、方法。
7. 非晶質半導体材料の柱を結晶質基板上に形成するステップが、
   結晶質珪素基板上に非晶質珪素の柱を形成するステップ
   を含む、請求項１から６のいずれか一項に記載の方法。
8. 前記サラウンディングゲートの高さが、前記柱の高さ未満となるように、前記サラウンディングゲートを凹ませるステップ
   をさらに含む、請求項１から７のいずれか一項に記載の方法。
9. 前記第一のソース／ドレイン領域を前記基板に形成し、前記第二のソース／ドレイン領域を前記柱の頂部に形成するステップ
   をさらに含む、請求項１から８のいずれか一項に記載の方法。
10. 前記結晶質珪素柱の高さが、前記最小フィーチャ寸法の高さ未満である、請求項１から９のいずれか一項に記載の方法。
11. サラウンディングゲート絶縁体を形成するステップが、
    前記結晶質珪素柱を酸化するステップ
    を含む、請求項１から１０のいずれか一項に記載の方法。
12. 単体のトランジスタのためのソース接点、ゲート接点、およびドレイン接点をエッチングするステップ
    をさらに含む、請求項１から１１のいずれか一項に記載の方法。
13. トランジスタアレイのためのソース線、ひとつ以上のゲート線、およびドレイン接点を形成するステップ
    をさらに含む、請求項１から１２のいずれか一項に記載の方法。
14. ひとつ以上の埋め込み式ソース導電体を珪素ウェハに形成するステップが、
    ドーパントを前記珪素ウェハに注入するステップ
    を含む、請求項１から１３のいずれか一項に記載の方法。
15. 結晶質基板と、
    前記結晶質基板に形成された、第一のソース／ドレイン領域と、
    前記基板上に、前記第一のソース／ドレイン領域と接続するようにして形成され、且つ断面寸法が最小フィーチャ寸法未満である、結晶質半導体柱と、
    前記柱の頂部に形成された、第二のソース／ドレイン領域と、
    前記柱の周りに形成された、ゲート絶縁体と、
    前記柱の周りに前記ゲート絶縁体を間に挟んで形成された、サラウンディングゲートと
    を含む、トランジスタ。
16. 結晶質珪素基板と、
    前記結晶質珪素基板に形成された、第一のソース／ドレイン領域と、
    前記結晶質珪素基板に、前記第一のソース／ドレイン領域と接続するようにして形成され、且つ断面寸法が、最小フィーチャ寸法未満である、結晶質珪素柱と、
    前記柱の頂部に形成された、第二のソース／ドレイン領域と、
    前記柱の周りに形成された、ゲート絶縁体と、
    前記柱の周りに前記ゲート絶縁体を間に挟んで形成された、サラウンディングゲートと、
    前記サラウンディングゲートに近接して位置し且つ前記サラウンディングゲートに接続した、ゲート接点であって、前記サラウンディングゲートと前記ゲート接点が、前記柱の上面の下となるような上面を持つようにエッチングされたものである、ゲート接点と、
    を含むことを特徴とする、トランジスタ。
17. 結晶質珪素基板と、
    前記結晶質珪素基板に形成された、第一のソース／ドレイン領域と、
    前記基板上に前記第一のソース／ドレイン領域に接続するように形成され、且つ断面寸法が、最小フィーチャ寸法未満である、結晶質珪素柱と、
    前記柱の頂部に形成された、第二のソース／ドレイン領域と、
    前記柱の周りに形成された、ゲート絶縁体と、
    前記柱の周りに前記ゲート絶縁体を間に挟んで形成された、サラウンディングゲートと、
    前記サラウンディングゲートに近接して位置し且つ前記サラウンディングゲートに接続した、ひとつ以上のゲート線と
    を含み、ここで前記サラウンディングゲートと前記ゲート線が、前記柱の上面の下となるような上面を持つようにエッチングされる
    ことを特徴とする、トランジスタ。
18. 前記ひとつ以上のゲート線が、前記柱の対向する側で、前記サラウンディングゲートに近接し接続する、第一のゲート線および第二のゲート線を含む、請求項１７記載のトランジスタ。
19. 前記半導体柱の断面寸法が、前記最小フィーチャ寸法未満の約三分の一の値である、請求項１から１４のいずれか一項に記載の方法。
20. 前記半導体柱の断面寸法が、30nmのオーダー（order）である、請求項１から１４のいずれか一項に記載の方法。
21. 前記ゲート絶縁体が、酸化珪素を含む、請求項１から１４のいずれか一項に記載の方法。
22. 前記ゲートが、ポリシリコンゲートを含む、請求項１から１４のいずれか一項に記載の方法。
23. 前記ゲートが、金属ゲートを含む、請求項１から１４のいずれか一項に記載の方法。
24. 前記半導体柱の断面寸法が、前記最小フィーチャ寸法未満の約三分の一の値である、請求項１５から１８のいずれか一項に記載のトランジスタ。
25. 前記半導体柱の断面寸法が、30nmのオーダー（order）である、請求項１５から１８のいずれか一項に記載のトランジスタ。
26. 前記ゲート絶縁体が、酸化珪素を含む、請求項１５から１８のいずれか一項に記載のトランジスタ。
27. 前記ゲートが、ポリシリコンゲートを含む、請求項１５から１８のいずれか一項に記載のトランジスタ。
28. 前記ゲートが、金属ゲートを含む、請求項１５から１８のいずれか一項に記載のトランジスタ。
29. 結晶質基板と、
    前記基板上に第一のソース／ドレイン領域と接続するようにして形成され、且つ断面寸法が最小フィーチャ寸法未満であり、且つ結晶化された底部と非晶質頂部を有していることで、固相エピタキシー（SPE）工程が部分的に完了したことを示す、半導体柱と
    を含む、半導体構造体。
30. 前記基板上に在り、且つ前記柱から空隙を隔てて位置する、窒化珪素層
    をさらに含む、請求項２９記載の構造体。