JPH08274335A - シリコンカーバイドｍｏｓｆｅｔ - Google Patents
シリコンカーバイドｍｏｓｆｅｔInfo
- Publication number
- JPH08274335A JPH08274335A JP8097487A JP9748796A JPH08274335A JP H08274335 A JPH08274335 A JP H08274335A JP 8097487 A JP8097487 A JP 8097487A JP 9748796 A JP9748796 A JP 9748796A JP H08274335 A JPH08274335 A JP H08274335A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doping concentration
- enhancement layer
- gate
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 8
- 230000015556 catabolic process Effects 0.000 claims abstract description 40
- 239000012212 insulator Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims 1
- 108091006146 Channels Proteins 0.000 description 13
- 239000000463 material Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 230000005669 field effect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 電力用ＭＯＳＦＥＴにおいて、簡単なデバイ
ス構造でゲート−ドレインブレークダウン電圧を増大さ
せる。 【解決手段】 高いブレークダウン電圧を得るためにシ
リコンカーバイドのＭＯＳＦＥＴ（１０）が形成され
る。ブレークダウン増強層（２０）がチャネル領域（１
４）とドリフト層（１２）の間に形成される。ブレーク
ダウン増強層（２０）はゲート絶縁体（１７）の近くの
デプレッション領域（２４）の幅を増大するより低いド
ーピング濃度を有する。増大したデプレッション領域幅
はブレークダウン電圧を改善する。
ス構造でゲート−ドレインブレークダウン電圧を増大さ
せる。 【解決手段】 高いブレークダウン電圧を得るためにシ
リコンカーバイドのＭＯＳＦＥＴ（１０）が形成され
る。ブレークダウン増強層（２０）がチャネル領域（１
４）とドリフト層（１２）の間に形成される。ブレーク
ダウン増強層（２０）はゲート絶縁体（１７）の近くの
デプレッション領域（２４）の幅を増大するより低いド
ーピング濃度を有する。増大したデプレッション領域幅
はブレークダウン電圧を改善する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的には、半導
体装置に関し、かつより特定的には、新規な金属酸化物
半導体電界効果トランジスタに関する。
体装置に関し、かつより特定的には、新規な金属酸化物
半導体電界効果トランジスタに関する。
【０００２】
【従来の技術】過去においては、半導体産業は電力用金
属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）
のブレークダウン電圧を改善するために種々の構造を使
用した。１つの特定の構成は高ドープ基板上に低ドープ
エピタキシャルドリフト層を形成することを含む。第２
の低ドープ層が前記低ドープドリフト層の上に形成され
る。トレンチが前記第２の低ドープ層を完全に通過して
前記ドリフト層内へとエッチングされる。前記トレンチ
の側壁上に酸化物を形成しかつ前記トレンチをゲート金
属で充填することによりゲートが形成される。ゲートは
前記第２の低ドープ層および前記ドリフト層に隣接して
いるから、ＭＯＳＦＥＴのチャネルは前記第２の低ドー
プ層および前記ドリフト層の一部の双方を含む。ソース
領域が前記第２の低ドープ層の上に形成される。そのよ
うなＭＯＳＦＥＴの１つの例は１９９４年６月２１日
に、バリガ（Ｂａｌｉｇａ）他に発行された米国特許第
５，３２３，０４０号に記載されている。
属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）
のブレークダウン電圧を改善するために種々の構造を使
用した。１つの特定の構成は高ドープ基板上に低ドープ
エピタキシャルドリフト層を形成することを含む。第２
の低ドープ層が前記低ドープドリフト層の上に形成され
る。トレンチが前記第２の低ドープ層を完全に通過して
前記ドリフト層内へとエッチングされる。前記トレンチ
の側壁上に酸化物を形成しかつ前記トレンチをゲート金
属で充填することによりゲートが形成される。ゲートは
前記第２の低ドープ層および前記ドリフト層に隣接して
いるから、ＭＯＳＦＥＴのチャネルは前記第２の低ドー
プ層および前記ドリフト層の一部の双方を含む。ソース
領域が前記第２の低ドープ層の上に形成される。そのよ
うなＭＯＳＦＥＴの１つの例は１９９４年６月２１日
に、バリガ（Ｂａｌｉｇａ）他に発行された米国特許第
５，３２３，０４０号に記載されている。
【０００３】
【発明が解決しようとする課題】この従来の構成に伴う
１つの問題はゲート−ドレインのブレークダウン電圧で
ある。ブレークダウンは一般に前記トレンチの内側をお
おっている酸化物のコーナの近くで生じる。その結果、
前記ＭＯＳＦＥＴのゲート−ドレインブレークダウン電
圧は希望する程大きくはならない。
１つの問題はゲート−ドレインのブレークダウン電圧で
ある。ブレークダウンは一般に前記トレンチの内側をお
おっている酸化物のコーナの近くで生じる。その結果、
前記ＭＯＳＦＥＴのゲート−ドレインブレークダウン電
圧は希望する程大きくはならない。
【０００４】したがって、前記ゲート酸化物のコーナ近
くでブレークダウンを生じることがなく、かつ大きなゲ
ート−ドレインブレークダウン電圧を有する電力用ＭＯ
ＳＦＥＴを持つことが望まれる。
くでブレークダウンを生じることがなく、かつ大きなゲ
ート−ドレインブレークダウン電圧を有する電力用ＭＯ
ＳＦＥＴを持つことが望まれる。
【０００５】上記目的を達成するため、本発明によれ
ば、シリコンカーバイドＭＯＳＦＥＴにおいて、第１の
ドーピング濃度を有する第１の導電型のシリコンカーバ
イド基板（１１）、前記基板上のドリフト層（１２）で
あって、該ドリフト層は前記第１の導電型を有しかつ前
記第１のドーピング濃度より低い第２のドーピングを有
するもの、前記ドリフト層上のブレークダウン増強層で
あって、該ブレークダウン増強層は１つの面、前記第１
の導電型、および前記第２のドーピング濃度より低い第
３のドーピング濃度を有するもの、前記ブレークダウン
増強層の上に形成されかつ前記ブレークダウン増強層の
前記面上に延在するチャネル領域（１４）であって、該
チャネル領域は前記第１の導電型を有しかつ前記第２の
ドーピング濃度より低い第４のドーピング濃度を有する
もの、そして前記チャネル領域の側部（２６）上のゲー
ト絶縁体（１７）であって、該ゲート絶縁体は前記ブレ
ークダウン増強層との界面を有するものを設ける。
ば、シリコンカーバイドＭＯＳＦＥＴにおいて、第１の
ドーピング濃度を有する第１の導電型のシリコンカーバ
イド基板（１１）、前記基板上のドリフト層（１２）で
あって、該ドリフト層は前記第１の導電型を有しかつ前
記第１のドーピング濃度より低い第２のドーピングを有
するもの、前記ドリフト層上のブレークダウン増強層で
あって、該ブレークダウン増強層は１つの面、前記第１
の導電型、および前記第２のドーピング濃度より低い第
３のドーピング濃度を有するもの、前記ブレークダウン
増強層の上に形成されかつ前記ブレークダウン増強層の
前記面上に延在するチャネル領域（１４）であって、該
チャネル領域は前記第１の導電型を有しかつ前記第２の
ドーピング濃度より低い第４のドーピング濃度を有する
もの、そして前記チャネル領域の側部（２６）上のゲー
ト絶縁体（１７）であって、該ゲート絶縁体は前記ブレ
ークダウン増強層との界面を有するものを設ける。
【０００６】本発明の別の態様では、ＭＯＳＦＥＴにお
いて、第１のドーピング濃度を有する第１の導電型のチ
ャネル領域（１４）、前記チャネル領域上のゲート絶縁
体（１７）、前記ゲート絶縁体の下に横たわるブレーク
ダウン増強層（２０）であって、該ブレークダウン増強
層は第１の導電型を有しかつ前記第１のドーピング濃度
より低くない第２のドーピング濃度を有するもの、そし
て前記ブレークダウン増強層の下に横たわるドリフト層
（１２）であって、該ドリフト層は前記第１の導電型を
有しかつ前記第１および第２のドーピング濃度より大き
な第３のドーピング濃度を有するものを設ける。
いて、第１のドーピング濃度を有する第１の導電型のチ
ャネル領域（１４）、前記チャネル領域上のゲート絶縁
体（１７）、前記ゲート絶縁体の下に横たわるブレーク
ダウン増強層（２０）であって、該ブレークダウン増強
層は第１の導電型を有しかつ前記第１のドーピング濃度
より低くない第２のドーピング濃度を有するもの、そし
て前記ブレークダウン増強層の下に横たわるドリフト層
（１２）であって、該ドリフト層は前記第１の導電型を
有しかつ前記第１および第２のドーピング濃度より大き
な第３のドーピング濃度を有するものを設ける。
【０００７】本発明のさらに別の態様では、ＭＯＳＦＥ
Ｔを形成する方法において、前記ＭＯＳＦＥＴのゲート
絶縁体（１７）とドリフト層（１２）の間にブレークダ
ウン増強層（２０）を形成する段階を具備し、前記ブレ
ークダウン増強層は第１の導電型および第１のドーピン
グ濃度を有し、前記ドリフト層は前記第１の導電型およ
び前記第１のドーピング濃度より大きな第２のドーピン
グ濃度を有するよう構成する。
Ｔを形成する方法において、前記ＭＯＳＦＥＴのゲート
絶縁体（１７）とドリフト層（１２）の間にブレークダ
ウン増強層（２０）を形成する段階を具備し、前記ブレ
ークダウン増強層は第１の導電型および第１のドーピン
グ濃度を有し、前記ドリフト層は前記第１の導電型およ
び前記第１のドーピング濃度より大きな第２のドーピン
グ濃度を有するよう構成する。
【０００８】
【発明の実施の形態】図１は、本発明に係わる、高いブ
レークダウン電圧を有する縦型金属酸化物半導体電界効
果トランジスタ（ＭＯＳＦＥＴ）１０の部分的な断面図
を示す。該トランジスタ１０は高ドープ（ｈｅａｖｉｌ
ｙ ｄｏｐｅｄ）Ｎ型シリコンカーバイド（ｓｉｌｉｃ
ｏｎ ｃａｒｂｉｄｅ）基板１１、および該基板１１上
にエピタキシャル的に形成できる低ドープ（ｌｉｇｈｔ
ｌｙ ｄｏｐｅｄ）Ｎ型ドリフト層１２を含む。後に明
らかになるように、層１２上のブレークダウン増強また
はエンハンスメント層２０はトランジスタ１０のゲート
−ドレインブレークダウン電圧を改善するために使用さ
れる。層２０は層１２よりも低い濃度でドーピングされ
たＮ型材料である。トランジスタ１０はまた、層２０の
上にあり、かつ層２０の表面上に延在するメサ内へと形
成された非常に低い濃度でドーピングされたＮ型チャネ
ル領域１４を含む。例えば２酸化シリコンの、ゲート絶
縁体１７が領域１４の側壁２６に沿っておよび領域１４
に隣接する層２０の面上に形成される。領域１４はゲー
ト絶縁体１７の間の領域でありかつ点線１６で示される
下側境界を有する。
レークダウン電圧を有する縦型金属酸化物半導体電界効
果トランジスタ（ＭＯＳＦＥＴ）１０の部分的な断面図
を示す。該トランジスタ１０は高ドープ（ｈｅａｖｉｌ
ｙ ｄｏｐｅｄ）Ｎ型シリコンカーバイド（ｓｉｌｉｃ
ｏｎ ｃａｒｂｉｄｅ）基板１１、および該基板１１上
にエピタキシャル的に形成できる低ドープ（ｌｉｇｈｔ
ｌｙ ｄｏｐｅｄ）Ｎ型ドリフト層１２を含む。後に明
らかになるように、層１２上のブレークダウン増強また
はエンハンスメント層２０はトランジスタ１０のゲート
−ドレインブレークダウン電圧を改善するために使用さ
れる。層２０は層１２よりも低い濃度でドーピングされ
たＮ型材料である。トランジスタ１０はまた、層２０の
上にあり、かつ層２０の表面上に延在するメサ内へと形
成された非常に低い濃度でドーピングされたＮ型チャネ
ル領域１４を含む。例えば２酸化シリコンの、ゲート絶
縁体１７が領域１４の側壁２６に沿っておよび領域１４
に隣接する層２０の面上に形成される。領域１４はゲー
ト絶縁体１７の間の領域でありかつ点線１６で示される
下側境界を有する。
【０００９】ゲート１８を形成するために絶縁体１７の
上にゲート材料が形成される。ゲート１８のために使用
される材料は実質的に電流がチャネル領域１４を通って
流れるのを防止する、点線で示される、デプレッション
領域２４を生じさせるために十分高い仕事関数（ｗｏｒ
ｋ ｆｕｎｃｔｉｏｎ）を有するよう選択される。例え
ば、前記ゲート材料はシリコンカーバイド、ダイヤモン
ド、窒化アルミニウム、または窒化ガリウムのような非
常に高い濃度でドーピングしたＰ型材料とすることがで
きる。この高い濃度でのドーピングはゲート１８のため
に使用される材料の仕事関数を増大しかつデプレッショ
ン領域２４の幅を増大し、それによってより広い領域１
４の使用を可能にする。ゲート電極（図示せず）は典型
的には前記ゲート材料の上に形成されてゲート１８への
電気的コンタクトを提供する。さらに、ソースコンタク
ト２１がチャネル領域１４の上に形成されて該ソースコ
ンタクト２１の上にあるソース電極２２へのオーミック
コンタクトを形成し、かつドレイン電極２３が基板１１
の底部面上に形成される。
上にゲート材料が形成される。ゲート１８のために使用
される材料は実質的に電流がチャネル領域１４を通って
流れるのを防止する、点線で示される、デプレッション
領域２４を生じさせるために十分高い仕事関数（ｗｏｒ
ｋ ｆｕｎｃｔｉｏｎ）を有するよう選択される。例え
ば、前記ゲート材料はシリコンカーバイド、ダイヤモン
ド、窒化アルミニウム、または窒化ガリウムのような非
常に高い濃度でドーピングしたＰ型材料とすることがで
きる。この高い濃度でのドーピングはゲート１８のため
に使用される材料の仕事関数を増大しかつデプレッショ
ン領域２４の幅を増大し、それによってより広い領域１
４の使用を可能にする。ゲート電極（図示せず）は典型
的には前記ゲート材料の上に形成されてゲート１８への
電気的コンタクトを提供する。さらに、ソースコンタク
ト２１がチャネル領域１４の上に形成されて該ソースコ
ンタクト２１の上にあるソース電極２２へのオーミック
コンタクトを形成し、かつドレイン電極２３が基板１１
の底部面上に形成される。
【００１０】トランジスタ１０に高いゲート−ドレイン
ブレークダウン電圧を提供するために、ブレークダウン
増強層２０が絶縁体１７のコーナ２５の下に延在しまた
は下に横たわることが重要である。逆バイアスがゲート
１８とドレイン電極２３との間に印加された時、大きな
電界がコーナ２５の近傍に生じ、これはトランジスタ１
０のブレークダウン電圧に悪影響を与え得る。ブレーク
ダウン増強層２０内の非常に低い濃度のドーピングによ
ってコーナ２５近くのデプレッション領域２４の幅を増
大する結果となり、それによってトランジスタ１０のゲ
ート−ドレインブレークダウン電圧を増大する。
ブレークダウン電圧を提供するために、ブレークダウン
増強層２０が絶縁体１７のコーナ２５の下に延在しまた
は下に横たわることが重要である。逆バイアスがゲート
１８とドレイン電極２３との間に印加された時、大きな
電界がコーナ２５の近傍に生じ、これはトランジスタ１
０のブレークダウン電圧に悪影響を与え得る。ブレーク
ダウン増強層２０内の非常に低い濃度のドーピングによ
ってコーナ２５近くのデプレッション領域２４の幅を増
大する結果となり、それによってトランジスタ１０のゲ
ート−ドレインブレークダウン電圧を増大する。
【００１１】例えば、ほぼ４×１０１６のドリフト層の
ドーピング、ほぼ１×１０１６のブレークダウン増強層
またはエンハンスメント層のドーピング、およびほぼ３
×１０１５のチャネル領域のドーピングを有するトラン
ジスタ１０については、ゲート−ドレインブレークダウ
ン電圧は層２０を使用しない従来技術のＭＯＳＦＥＴよ
りも少なくともほぼ２倍大きな値が達成される。そのよ
うな従来技術のＭＯＳＦＥＴは典型的にはゲート絶縁体
の底部近くのチャネル領域の部分により高いドーピング
濃度を有する。
ドーピング、ほぼ１×１０１６のブレークダウン増強層
またはエンハンスメント層のドーピング、およびほぼ３
×１０１５のチャネル領域のドーピングを有するトラン
ジスタ１０については、ゲート−ドレインブレークダウ
ン電圧は層２０を使用しない従来技術のＭＯＳＦＥＴよ
りも少なくともほぼ２倍大きな値が達成される。そのよ
うな従来技術のＭＯＳＦＥＴは典型的にはゲート絶縁体
の底部近くのチャネル領域の部分により高いドーピング
濃度を有する。
【００１２】層２０および領域１４は同じドーピング濃
度を持つことができ、あるいは層２０は領域１４よりも
高いが層１２よりも低いドーピング濃度を持つことがで
きる。好ましい実施形態では、層２０および領域１４は
同じドーピング濃度を有し、かつ層２０はコーナ２５の
下でほぼ２００〜３００ナノメートルの厚さを有する。
チャネル領域１４および層２０は半導体技術の分野に習
熟した者によく知られた種々の技術によって形成でき
る。例えば、層２０は層１２上にエピタキシャル的に形
成でき、かつ領域１４は層２０上に一様な層としてエピ
タキシャル的に形成されかつその後図１に示されるよう
にメサへと形成される。あるいは、層１２は層２０、領
域１４およびコンタクト２１の厚さを含む一様な厚さを
有するよう形成できる。次に、マスクが使用されて層２
０および領域１４が形成されるべき部分に低い濃度のＰ
型ドーピングの注入を行うことができる。この低い濃度
のＰ型ドーピングは層２０および領域１４となる層１２
の部分におけるＮ型ドーピングを低減する。その後、層
１２の隣接部分を、例えば反応性イオンエッチングによ
り、除去して層２０の表面上に延在する領域１４を形成
する。
度を持つことができ、あるいは層２０は領域１４よりも
高いが層１２よりも低いドーピング濃度を持つことがで
きる。好ましい実施形態では、層２０および領域１４は
同じドーピング濃度を有し、かつ層２０はコーナ２５の
下でほぼ２００〜３００ナノメートルの厚さを有する。
チャネル領域１４および層２０は半導体技術の分野に習
熟した者によく知られた種々の技術によって形成でき
る。例えば、層２０は層１２上にエピタキシャル的に形
成でき、かつ領域１４は層２０上に一様な層としてエピ
タキシャル的に形成されかつその後図１に示されるよう
にメサへと形成される。あるいは、層１２は層２０、領
域１４およびコンタクト２１の厚さを含む一様な厚さを
有するよう形成できる。次に、マスクが使用されて層２
０および領域１４が形成されるべき部分に低い濃度のＰ
型ドーピングの注入を行うことができる。この低い濃度
のＰ型ドーピングは層２０および領域１４となる層１２
の部分におけるＮ型ドーピングを低減する。その後、層
１２の隣接部分を、例えば反応性イオンエッチングによ
り、除去して層２０の表面上に延在する領域１４を形成
する。
【００１３】
【発明の効果】以上から、本発明により、高いブレーク
ダウン電圧を有する新規な縦型ＭＯＳＦＥＴが提供され
たことが理解されるべきである。ゲート絶縁体および該
ゲート絶縁体により形成されるコーナの下に低濃度でド
ーピングされたブレークダウン増強またはエンハンスメ
ント層を形成することにより、トランジスタのゲート−
ドレインブレークダウン電圧が少なくともほぼ２倍増大
する。
ダウン電圧を有する新規な縦型ＭＯＳＦＥＴが提供され
たことが理解されるべきである。ゲート絶縁体および該
ゲート絶縁体により形成されるコーナの下に低濃度でド
ーピングされたブレークダウン増強またはエンハンスメ
ント層を形成することにより、トランジスタのゲート−
ドレインブレークダウン電圧が少なくともほぼ２倍増大
する。
【図１】本発明の一実施形態に係わるＭＯＳＦＥＴの一
部を示す拡大断面図である。
部を示す拡大断面図である。
１０ 縦型ＭＯＳＦＥＴ １１ 基板 １２ ドリフト層 １４ チャネル領域 １６ チャネル領域の下側境界 １７ ゲート絶縁体 １８ ゲート ２０ ブレークダウン増強層 ２１ ソースコンタクト ２２ ソース電極 ２３ ドレイン電極 ２４ デプレッション領域 ２５ コーナ部 ２６ 側壁
Claims (3)
- 【請求項１】 シリコンカーバイドＭＯＳＦＥＴであっ
て、 第１のドーピング濃度を有する第１の導電型のシリコン
カーバイド基板（１１）、 前記基板上のドリフト層（１２）であって、該ドリフト
層は前記第１の導電型を有しかつ前記第１のドーピング
濃度より低い第２のドーピングを有するもの、 前記ドリフト層上のブレークダウン増強層であって、該
ブレークダウン増強層は１つの面、前記第１の導電型、
および前記第２のドーピング濃度より低い第３のドーピ
ング濃度を有するもの、 前記ブレークダウン増強層の上に形成されかつ前記ブレ
ークダウン増強層の前記面上に延在するチャネル領域
（１４）であって、該チャネル領域は前記第１の導電型
を有しかつ前記第２のドーピング濃度より低い第４のド
ーピング濃度を有するもの、そして前記チャネル領域の
側部（２６）上のゲート絶縁体（１７）であって、該ゲ
ート絶縁体は前記ブレークダウン増強層との界面を有す
るもの、 を具備することを特徴とするシリコンカーバイドＭＯＳ
ＦＥＴ。 - 【請求項２】 ＭＯＳＦＥＴであって、 第１のドーピング濃度を有する第１の導電型のチャネル
領域（１４）、 前記チャネル領域上のゲート絶縁体（１７）、 前記ゲート絶縁体の下に横たわるブレークダウン増強層
（２０）であって、該ブレークダウン増強層は第１の導
電型を有しかつ前記第１のドーピング濃度より低くない
第２のドーピング濃度を有するもの、そして前記ブレー
クダウン増強層の下に横たわるドリフト層（１２）であ
って、該ドリフト層は前記第１の導電型を有しかつ前記
第１および第２のドーピング濃度より大きな第３のドー
ピング濃度を有するもの、 を具備することを特徴とするＭＯＳＦＥＴ。 - 【請求項３】 ＭＯＳＦＥＴを形成する方法であって、 前記ＭＯＳＦＥＴのゲート絶縁体（１７）とドリフト層
（１２）の間にブレークダウン増強層（２０）を形成す
る段階を具備し、前記ブレークダウン増強層は第１の導
電型および第１のドーピング濃度を有し、前記ドリフト
層は前記第１の導電型および前記第１のドーピング濃度
より大きな第２のドーピング濃度を有することを特徴と
するＭＯＳＦＥＴの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/413,319 | 1995-03-30 | ||
| US08/413,319 US5661312A (en) | 1995-03-30 | 1995-03-30 | Silicon carbide MOSFET |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274335A true JPH08274335A (ja) | 1996-10-18 |
Family
ID=23636788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8097487A Pending JPH08274335A (ja) | 1995-03-30 | 1996-03-27 | シリコンカーバイドｍｏｓｆｅｔ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5661312A (ja) |
| JP (1) | JPH08274335A (ja) |
| KR (1) | KR960036128A (ja) |
| DE (1) | DE19605816A1 (ja) |
| TW (1) | TW301797B (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69512021T2 (de) * | 1995-03-31 | 2000-05-04 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | DMOS-Anordnung-Struktur und Verfahren zur Herstellung |
| JP3618517B2 (ja) * | 1997-06-18 | 2005-02-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US7196929B1 (en) * | 1997-07-29 | 2007-03-27 | Micron Technology Inc | Method for operating a memory device having an amorphous silicon carbide gate insulator |
| US6746893B1 (en) | 1997-07-29 | 2004-06-08 | Micron Technology, Inc. | Transistor with variable electron affinity gate and methods of fabrication and use |
| US6031263A (en) | 1997-07-29 | 2000-02-29 | Micron Technology, Inc. | DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate |
| US6965123B1 (en) * | 1997-07-29 | 2005-11-15 | Micron Technology, Inc. | Transistor with variable electron affinity gate and methods of fabrication and use |
| US6936849B1 (en) | 1997-07-29 | 2005-08-30 | Micron Technology, Inc. | Silicon carbide gate transistor |
| US6794255B1 (en) | 1997-07-29 | 2004-09-21 | Micron Technology, Inc. | Carburized silicon gate insulators for integrated circuits |
| US7154153B1 (en) | 1997-07-29 | 2006-12-26 | Micron Technology, Inc. | Memory device |
| JP4192281B2 (ja) | 1997-11-28 | 2008-12-10 | 株式会社デンソー | 炭化珪素半導体装置 |
| US6903373B1 (en) * | 1999-11-23 | 2005-06-07 | Agere Systems Inc. | SiC MOSFET for use as a power switch and a method of manufacturing the same |
| US6955978B1 (en) * | 2001-12-20 | 2005-10-18 | Fairchild Semiconductor Corporation | Uniform contact |
| US7221010B2 (en) * | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
| US7033912B2 (en) * | 2004-01-22 | 2006-04-25 | Cree, Inc. | Silicon carbide on diamond substrates and related devices and methods |
| US7612390B2 (en) * | 2004-02-05 | 2009-11-03 | Cree, Inc. | Heterojunction transistors including energy barriers |
| US7294324B2 (en) * | 2004-09-21 | 2007-11-13 | Cree, Inc. | Low basal plane dislocation bulk grown SiC wafers |
| US7422634B2 (en) * | 2005-04-07 | 2008-09-09 | Cree, Inc. | Three inch silicon carbide wafer with low warp, bow, and TTV |
| US7709269B2 (en) | 2006-01-17 | 2010-05-04 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes |
| US7592211B2 (en) | 2006-01-17 | 2009-09-22 | Cree, Inc. | Methods of fabricating transistors including supported gate electrodes |
| IT1401755B1 (it) * | 2010-08-30 | 2013-08-02 | St Microelectronics Srl | Dispositivo elettronico integrato a conduzione verticale e relativo metodo di fabbricazione. |
| IT1401754B1 (it) | 2010-08-30 | 2013-08-02 | St Microelectronics Srl | Dispositivo elettronico integrato e relativo metodo di fabbricazione. |
| IT1401756B1 (it) | 2010-08-30 | 2013-08-02 | St Microelectronics Srl | Dispositivo elettronico integrato con struttura di terminazione di bordo e relativo metodo di fabbricazione. |
| TWI520337B (zh) | 2012-12-19 | 2016-02-01 | 財團法人工業技術研究院 | 階梯溝渠式金氧半場效電晶體及其製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0418762A (ja) * | 1990-05-14 | 1992-01-22 | Hitachi Ltd | 絶縁ゲート形電界効果トランジスタ |
| US5168331A (en) * | 1991-01-31 | 1992-12-01 | Siliconix Incorporated | Power metal-oxide-semiconductor field effect transistor |
| US5391895A (en) * | 1992-09-21 | 1995-02-21 | Kobe Steel Usa, Inc. | Double diamond mesa vertical field effect transistor |
| US5506421A (en) * | 1992-11-24 | 1996-04-09 | Cree Research, Inc. | Power MOSFET in silicon carbide |
| JP3285435B2 (ja) * | 1993-07-07 | 2002-05-27 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH0799312A (ja) * | 1993-02-22 | 1995-04-11 | Texas Instr Inc <Ti> | 半導体装置とその製法 |
| US5397717A (en) * | 1993-07-12 | 1995-03-14 | Motorola, Inc. | Method of fabricating a silicon carbide vertical MOSFET |
| US5323040A (en) * | 1993-09-27 | 1994-06-21 | North Carolina State University At Raleigh | Silicon carbide field effect device |
| US5396085A (en) * | 1993-12-28 | 1995-03-07 | North Carolina State University | Silicon carbide switching device with rectifying-gate |
-
1995
- 1995-03-30 US US08/413,319 patent/US5661312A/en not_active Expired - Lifetime
-
1996
- 1996-01-31 TW TW085101217A patent/TW301797B/zh active
- 1996-02-16 DE DE19605816A patent/DE19605816A1/de not_active Withdrawn
- 1996-02-29 KR KR1019960005641A patent/KR960036128A/ko not_active Application Discontinuation
- 1996-03-27 JP JP8097487A patent/JPH08274335A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5661312A (en) | 1997-08-26 |
| TW301797B (ja) | 1997-04-01 |
| KR960036128A (ko) | 1996-10-28 |
| DE19605816A1 (de) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08274335A (ja) | シリコンカーバイドｍｏｓｆｅｔ | |
| US6917054B2 (en) | Semiconductor device | |
| US7332770B2 (en) | Semiconductor device | |
| US5576245A (en) | Method of making vertical current flow field effect transistor | |
| JP3385938B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US8237195B2 (en) | Power MOSFET having a strained channel in a semiconductor heterostructure on metal substrate | |
| US7691711B2 (en) | Method for fabricating silicon carbide vertical MOSFET devices | |
| KR100854078B1 (ko) | 모스 게이트형 전력용 반도체소자 및 그 제조방법 | |
| US5073519A (en) | Method of fabricating a vertical FET device with low gate to drain overlap capacitance | |
| JP3217690B2 (ja) | 半導体装置の製造方法 | |
| JP2001267570A (ja) | 半導体装置及び半導体装置製造方法 | |
| JP2001284584A (ja) | 半導体装置及びその製造方法 | |
| KR960012539A (ko) | 반도체장치 및 그 제조방법 | |
| JPH08506936A (ja) | 埋込形成されたダイオードを有する横型半導体−オン−絶縁体（ｓｏｉ）半導体装置 | |
| WO2008036603A1 (en) | Trench gate fet with self-aligned features | |
| JPH0457111B2 (ja) | ||
| JP2000332239A (ja) | 電界効果トランジスタ | |
| GB2062349A (en) | Mosfet | |
| JP4635470B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JPH1079507A (ja) | トレンチゲート型ｍｏｓ電界効果トランジスタ及びその製造方法 | |
| JPH0621468A (ja) | 絶縁ゲート型半導体装置 | |
| US6858499B2 (en) | Method for fabrication of MOSFET with buried gate | |
| KR20000051294A (ko) | 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법 | |
| KR940004269B1 (ko) | 모오스 fet 제조방법 및 구조 | |
| JP2001024184A (ja) | 絶縁ゲートトランジスタおよびその製造方法 |