JP2017045859A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017045859A
JP2017045859A JP2015167196A JP2015167196A JP2017045859A JP 2017045859 A JP2017045859 A JP 2017045859A JP 2015167196 A JP2015167196 A JP 2015167196A JP 2015167196 A JP2015167196 A JP 2015167196A JP 2017045859 A JP2017045859 A JP 2017045859A
Authority
JP
Japan
Prior art keywords
insulating layer
dielectric constant
insulating film
point
mesa structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015167196A
Other languages
English (en)
Other versions
JP6644295B2 (ja
Inventor
中村　徹
Toru Nakamura
徹 中村
三島　友義
Tomoyoshi Mishima
友義 三島
太田　博
Hiroshi Ota
博 太田
山本　康博
Yasuhiro Yamamoto
康博 山本
文正 堀切
Fumimasa Horikiri
文正 堀切
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Hosei University
Original Assignee
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Hosei University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd, Sciocs Co Ltd, Hosei University filed Critical Sumitomo Chemical Co Ltd
Priority to JP2015167196A priority Critical patent/JP6644295B2/ja
Priority to PCT/JP2016/074540 priority patent/WO2017033939A1/ja
Priority to US15/754,784 priority patent/US10483350B2/en
Priority to TW105127434A priority patent/TW201724530A/zh
Publication of JP2017045859A publication Critical patent/JP2017045859A/ja
Application granted granted Critical
Publication of JP6644295B2 publication Critical patent/JP6644295B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】耐圧特性の向上が図られた新規な構造を有する半導体装置を提供する。
【解決手段】半導体装置１００は、第１、第２半導体層１１、１２が積層されｐｎ接合を有するメサ構造１３を含む半導体部材１０と、メサ側面１５上およびメサ外側上面１６上に配置された絶縁膜２０と、メサ上面１４で第２半導体層１２と接続されたｐ側電極３０と、を有し、絶縁膜２０は、第１および第２絶縁層を含んで構成される。第１絶縁層２１は、メサ側面１５とメサ外側の上面１６とが接続する角部を覆い、第２絶縁層２２は、メサ側面１５のｐｎ接合界面を覆うか、または、ｐ側電極３０の電極端直下で絶縁膜２０の全厚さを構成して電極端直下を覆い、第２絶縁層２２の比誘電率は、半導体部材１０の比誘電率以上であり、第１絶縁層２１の比誘電率は、第２絶縁層２２の比誘電率よりも小さい。
【選択図】図７

Description

本発明は、半導体装置に関する。
窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウムインジウム（ＧａＩｎＮ）等のワイドバンドギャップ窒化物系化合物半導体は、高耐圧・高出力の高周波電子素子材料や、赤から紫外の発光が可能な発光素子材料として注目を集めている（例えば非特許文献１参照）。
ワイドバンドギャップ窒化物系化合物半導体を用いたダイオードの高い耐圧特性を引き出すのに適した素子構造が望まれている。
Yoshitomo Hatakeyama, Kazuki Nomoto, Naoki Kaneda, Toshihiro Kawano, Tomoyoshi Mishima, Senior Member, IEEE, and Tohru Nakamura, "Over 3.0GW/cm2 Figure-of-Merit GaN p-n Junction Diodes on Free-Standing GaN Substrates", IEEE Electron Devices Letters, Vol.32, No.12, pp.1674-1676,2011.
本発明の一目的は、耐圧特性の向上が図られた新規な構造を有する半導体装置を提供することである。
本発明の一観点によれば、
ｐ型導電型およびｎ型導電型の一方の導電型を有する第１半導体層上に、ｐ型導電型およびｎ型導電型の他方の導電型を有する第２半導体層が積層されたメサ構造を有し、前記メサ構造の上面には前記第２半導体層が露出し、前記メサ構造の側面にはｐｎ接合界面が露出し、前記メサ構造の外側の上面には前記第１半導体層が露出した半導体部材と、
前記メサ構造の側面上および前記メサ構造の外側の上面上に配置された絶縁膜と、
前記メサ構造の上面で前記第２半導体層と電気的に接続され、前記絶縁膜上で前記メサ構造の側面上および前記メサ構造の外側の上面上に延在する第１電極と、
前記第１半導体層の下面で前記第１半導体層と電気的に接続された第２電極と、
を有し、
前記絶縁膜は、第１絶縁層および第２絶縁層を含んで構成され、
前記第１絶縁層は、前記メサ構造の側面と前記メサ構造の外側の上面とが接続する角部を覆うように配置され、
前記第２絶縁層は、前記メサ構造の側面に露出した前記ｐｎ接合界面を覆うように配置されているか、または、前記第１電極の電極端直下で前記絶縁膜の全厚さを構成して前記電極端直下を覆うように配置され、
前記第２絶縁層の比誘電率は、前記半導体部材の比誘電率以上であり、
前記第１絶縁層の比誘電率は、前記第２絶縁層の比誘電率よりも小さい、
半導体装置
が提供される。
第２絶縁層の比誘電率が半導体部材の比誘電率以上であることにより、メサ構造の側面に露出したｐｎ接合界面、または、第１電極の電極端近傍での電界強度を抑制できる。さらに、第１絶縁層の比誘電率が第２絶縁層の比誘電率よりも小さいことで、メサ構造の側面とメサ構造の外側の上面とが接続する角部での電界強度を抑制できる。
図１は、本発明の第１実施形態による半導体装置の概略断面図である。 図２（ａ）は、第１実施形態による半導体装置の上部を示す概略断面図であり、図２（ｂ）は、シミュレーションにより得られたＡ点、Ｃ点、およびＤ点における電界強度を示すグラフである。 図３（ａ）〜図３（ｅ）は、シミュレーションにおけるメサ側面の近傍の等電位線分布を示す概略断面図である。 図４（ａ）〜図４（ｅ）は、シミュレーションにおけるｐ側電極の電極端近傍の等電位線分布を示す概略断面図である。 図５（ａ）および図５（ｂ）は、第１実施形態による半導体装置の作製工程を示す概略断面図である。 図６（ａ）および図６（ｂ）は、第１実施形態による半導体装置の作製工程を示す概略断面図である。 図７は、第２実施形態による半導体装置の概略断面図である。 図８（ａ）および図８（ｂ）は、第２実施形態による半導体装置の作製工程を示す概略断面図である。 図９は、第３実施形態による半導体装置の概略断面図である。 図１０は、第４実施形態による半導体装置の概略断面図である。 図１１（ａ）〜図１１（ｃ）は、第４実施形態による半導体装置の作製工程を示す概略断面図である。 図１２は、絶縁膜の他の構成例（積層部分）を示す概略断面図である。
まず、本発明の第１実施形態による半導体装置１００について説明する。図１は、第１実施形態による半導体装置１００の概略断面図である。
半導体装置１００は、ｐｎ接合を有する半導体部材１０と、絶縁膜２０と、ｐ側電極３０と、ｎ側電極４０とを含んで構成されている。
半導体部材１０は、ｎ型半導体層１１上にｐ型半導体層１２が積層されたメサ構造１３を有する。メサ構造１３の上面（メサ上面）１４には、ｐ型半導体層１２が露出し、メサ構造１３の側面（メサ側面）１５には、ｐ型半導体層１２とｎ型半導体層１１との接合界面つまりｐｎ接合界面が露出し、メサ構造１３の外側の上面（メサ外側上面）１６には、ｎ型半導体層１１が露出している。なおここで「外側」とは、平面視上の外側を意味する。また、「露出」とは、半導体部材１０の表面に現れているという意味であり、半導体装置１００の表面に現れていることまでは意味しない。
絶縁膜２０は、メサ側面１５上およびメサ外側上面１６上に配置されている。絶縁膜２０は、メサ上面１４上まで延在していてもよい。絶縁膜２０は、メサ構造１３の凸形状に沿った形状を有するコンフォーマルな膜となっている。絶縁膜２０は、メサ上面１４上に、ｐ型半導体層１２とｐ側電極３０との接触を確保するための開口を有する。
ｐ側電極３０は、メサ上面１４でｐ型半導体層１２と接触して電気的に接続されており、絶縁膜２０上で、メサ側面１５上およびメサ外側上面１６上に延在している。つまり、メサ側面１５上およびメサ外側上面１６上で、半導体部材１０とｐ側電極３０との間に、絶縁膜２０が介在している。
例示の構造では、ｐ側電極３０は、ｐ側電極下層３１とｐ側電極上層３２との積層構造で構成されている。ｐ側電極下層３１は、絶縁膜２０の厚さ内に、ｐ型半導体層１２との接触を取るように配置されており、ｐ側電極上層３２は、絶縁膜２０の上側に配置されている。なお、ｐ側電極３０は、ｐ側電極下層３１とｐ側電極上層３２とが一体的に形成された構造であってもよい。
絶縁膜２０は、メサ外側上面１６の全面上を覆っており、ｐ側電極３０は、メサ外側上面１６の一部上を覆っている。つまり、ｐ側電極３０の電極端よりも外側は、絶縁膜２０で覆われている。絶縁膜２０は、半導体部材１０とｐ側電極３０との間に介在する絶縁膜として機能するとともに、半導体部材１０の表面保護膜としての機能も有する。
ｎ側電極４０は、ｎ型半導体層１１の下面１７でｎ型半導体層１１と接触して電気的に接続されている。ｎ側電極４０は、ｐ側電極３０の外側まで延在しており、例えばｎ型半導体層１１の下面１７の全面上に形成されている。
ｐ側電極３０とｎ側電極４０との間に電圧が印加されることで、ｐ型半導体層１２とｎ型半導体層１１とが形成するｐｎ接合に電圧が印加されて、半導体装置１００を、半導体素子として動作させることができる。
半導体部材１０は、つまりｎ型半導体層１１およびｐ型半導体層１２は、例えば窒化物系化合物半導体、例えば窒化ガリウム（ＧａＮ）で形成されている。以下、半導体部材１０がＧａＮで形成されている場合を例として説明を続ける。ＧａＮの比誘電率は、９．５である。
絶縁膜２０を形成する材料については、後述する。
ｐ側電極３０は、例えば、パラジウム（Ｐｄ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）等の金属で形成されている。ｎ側電極４０は、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）等の金属で形成されている。
本願発明者は、半導体装置１００の耐圧特性を向上させる技術、より具体的に説明すると、ｐ側電極３０とｎ側電極４０との間に逆バイアス電圧が掛かった際の耐圧特性を向上させる技術として、以下に説明するような技術を提案する。
図２（ａ）は、図１に示した半導体装置１００の左側の上部（メサ構造１３、絶縁膜２０、およびｐ側電極３０の近傍）を示す概略断面図であり、ｐ側電極３０とｎ側電極４０との間に所定の逆バイアス電圧が印加された場合の、メサ部分における等電位線分布を概念的に示す図である。
図２（ａ）において、Ａ点は、メサ側面１５と、メサ外側上面１６とが接続する角部の位置を示す。Ｂ点は、メサ側面１５上に配置された絶縁膜２０の側面２５と、メサ外側上面１６上に配置された絶縁膜２０の上面２６とが接続する角部の位置を示す。Ｃ点は、メサ側面１５におけるｐｎ接合界面の位置を示す。Ｄ点は、ｐ側電極３０がｐ型半導体層１２と接触している領域の下方におけるｐｎ接合界面の位置を示す。Ｅ点は、Ａ点と同じ高さでＤ点の直下の位置を示す。なお、図示をわかりやすくするため、Ａ点〜Ｅ点のそれぞれに黒丸を付して示している。
メサ構造１３の内部における電界強度は、ｐｎ接合界面で、つまりＤ点で最大となる。したがって、大きな逆バイアス電圧が掛かった際に、まずＤ点で絶縁破壊が生じるような場合が、半導体装置１００の耐圧特性が最大に引き出された場合といえる。しかし、メサ構造１３の周部における電界強度、つまり側面１５上のＣ点やＡ点における電界強度は、以下に説明するように、絶縁膜２０の形成態様によって変化し、Ｄ点での電界強度を超える場合がある。このような場合、Ｄ点ではなく、まずＣ点やＡ点で絶縁破壊が生じることとなる。よって、Ｃ点やＡ点での電界強度を抑制することで、耐圧特性を向上させることができる。
はじめに、Ｃ点での電界強度を抑制する技術について考察する。メサ側面１５のＣＡ間に掛かる電圧ＶＣＡが増大することで、Ｃ点での電界集中が発生する。電圧ＶＣＡが、メサ構造１３の内部のＤＥ間に掛かる電圧ＶＤＥに比べ大きいとき（ＶＣＡ＞ＶＤＥ）、Ｃ点への電界集中により、Ｄ点よりも先にＣ点で絶縁破壊が生じることとなる。よって、ＶＣＡ≦ＶＤＥとすることで、Ｄ点よりも先にＣ点で絶縁破壊が生じることを抑制できる。
一方、ＢＡ間の絶縁膜２０に掛かる電圧ＶＢＡは、電圧ＶＣＡと等しい（ＶＢＡ＝ＶＣＡ）。したがって、電圧ＶＢＡを減少させることで、ＶＣＡ≦ＶＤＥが実現できる。なおここで、ｐ側電極３０とｐ型半導体層１２とはオーミック接触しており、ｐ側電極３０とｐ型半導体層１２とは、つまりＢ点とＣ点とは、同電位として扱うことができる。
絶縁膜２０の単位面積当たりの容量Ｃ２０は、以下の式（１）で表すことができる。
Ｃ２０＝ε０ε２０／ＴＢＡ・・・（１）
ここで、ε０は真空の誘電率であり、ε２０は絶縁膜２０を形成する材料の比誘電率であり、ＴＢＡはＢＡ間の絶縁膜２０の厚さである。
電圧ＶＢＡは、絶縁膜２０の容量Ｃ２０に反比例し、以下の式（２）のように表すことができる。
ＶＢＡ∝１／Ｃ２０＝ＴＢＡ／ε０ε２０・・・（２）
したがって、絶縁膜２０のＢＡ間の膜厚ＴＢＡを減少させるか、絶縁膜２０の比誘電率ε２０を増加させることで、絶縁膜２０の容量Ｃ２０を増加させて、絶縁膜２０に掛かる電圧ＶＢＡを減少させることができる。そして、絶縁膜２０に掛かる電圧ＶＢＡを減少させることで、メサ側面１５のＣＡ間に掛かる電圧ＶＣＡを減少させることができる。
このように、ＢＡ間の絶縁膜２０に掛かる電圧ＶＢＡが、ＤＥ間のｎ型半導体層１１に掛かる電圧ＶＤＥ以下（ＶＢＡ≦ＶＤＥ）となるように、絶縁膜２０の容量Ｃ２０を選択することで、メサ側面１５のＣＡ間に掛かる電圧ＶＣＡを電圧ＶＤＥ以下（ＶＣＡ≦ＶＤＥ）とすることができ、Ｄ点よりも先にＣ点で絶縁破壊が生じることを抑制できる。
図２（ｂ）は、シミュレーションにより得られたＡ点、Ｃ点、およびＤ点での電界強度を示すグラフであり、各点での電界強度の絶縁膜２０の比誘電率ε２０に対する依存性を示す。
本シミュレーションでは、半導体部材１０の材料をＧａＮとした。つまり、半導体部材１０の比誘電率ε１０を９．５とした。そして、絶縁膜２０の材料を、つまり絶縁膜２０の比誘電率ε２０を変化させた。
シミュレーションに用いたｎ型半導体層１１の構造は、下方から順に、Ｓｉ濃度２×１０１８ｃｍ−３で厚さ２μｍのｎ型ＧａＮ層、Ｓｉ濃度１．１×１０１６ｃｍ−３で厚さ１７μｍのｎ型ＧａＮ層、およびＳｉ濃度３×１０１５ｃｍ−３で厚さ１μｍのｎ型ＧａＮ層を積層した３層構造とした。メサ外側は、メサエッチングにより最上層のｎ型ＧａＮ層が約０．５μｍエッチングされている。つまり、メサ外側上面１６からメサ構造１３のｎ型半導体層１１が突出する高さ（ＤＥ間の厚さ）は、約０．５μｍとした。メサ外側上面１６上の絶縁膜２０の厚さは、ＤＥ間よりも薄くし、約０．４μｍとした。ｐ側電極３０とｎ側電極４０との間に印加する逆バイアス電圧は、１０００Ｖとした。
本シミュレーションでは、半導体装置１００の構造は、つまり絶縁膜２０の厚さは、一定とした。したがって、絶縁膜２０の比誘電率ε２０を増加させることは、絶縁膜２０の容量Ｃ２０を増加させることに対応し、絶縁膜２０に掛かる電圧ＶＢＡを減少させることに対応する。そして、電圧ＶＢＡを減少させることは、メサ側面１５のＣＡ間に掛かる電圧ＶＣＡを減少させることに対応し、Ｃ点での電界強度を減少させることに対応する。
つまり、図２（ｂ）に示されるように、Ｃ点での電界強度は、比誘電率ε２０が増加するにつれ減少する。一方、Ｄ点での電界強度は、比誘電率ε２０に係らず一定である。図２（ｂ）において、Ｃ点での電界強度がＤ点での電界強度と等しくなる位置、つまり、Ｃ点での電界強度を示す曲線とＤ点での電界強度を示す曲線とが交差する位置をＰで示す。位置Ｐにおける比誘電率ε２０の値をεＰと呼ぶこととする。
比誘電率ε２０をεＰ以上にすることで、Ｃ点での電界強度をＤ点での電界強度以下にでき、Ｄ点よりも先にＣ点で絶縁破壊が生じることを抑制できる。この条件は、ＶＣＡ≦ＶＤＥ、つまりＶＢＡ≦ＶＤＥに対応する。
本シミュレーションでは、εＰは９であり、半導体部材１０（ＧａＮ）の比誘電率ε１０である９．５とほぼ等しい値（これよりは少し小さい値）であった。このことから、Ｄ点よりも先にＣ点で絶縁破壊が生じることを抑制するための材料選択の目安としては、絶縁膜２０の比誘電率ε２０を、半導体部材１０の比誘電率ε１０以上とすることが好ましい。
例示の半導体部材１０の比誘電率９．５以上の比誘電率を有する絶縁膜２０の材料としては、例えば、酸化セリウム（ＣｅＯ２、比誘電率２６）、酸化ハフニウム（ＨｆＯ２、比誘電率２５）、酸化チタン（ＴｉＯ２、比誘電率８０〜１８０）、酸化タンタル（Ｔａ２Ｏ５、比誘電率２５）、チタン酸ストロンチウム（ＳｒＴｉＯ３、比誘電率２００）、チタン酸バリウム（ＢａＴｉＯ３、比誘電率６００）、チタン酸バリウムストロンチウム（ＢａＳｒＴｉＯ３、比誘電率３００〜８００（ＢａとＳｒの比によって異なる））等の金属酸化物が挙げられる。
なお、絶縁膜２０を形成する通常の材料としては、酸化シリコン（ＳｉＯ２、比誘電率３．９）や窒化シリコン（Ｓｉ３Ｎ４、比誘電率７）が挙げられる。これらの材料の比誘電率は、半導体部材１０の比誘電率ε１０よりも小さく、またεＰよりも小さい。
次に、Ａ点での電界強度を抑制する技術について考察する。本シミュレーションにより、Ａ点での電界強度の比誘電率ε２０に対する依存性について、以下のようなことがわかった。
Ａ点での電界強度は、比誘電率ε２０がゼロの近傍から増加するにつれ減少し、εＰより少し小さい比誘電率ε２０においてＤ点での電界強度を下回る極小値を取り、比誘電率ε２０がそれより増加するにつれ増加する。
また、Ａ点での電界強度が、極小値から増加してＤ点での電界強度と等しくなる位置、つまり、Ａ点での電界強度を示す曲線とＤ点での電界強度を示す曲線とが交差する位置は、Ｃ点での電界強度がＤ点での電界強度と等しくなる位置Ｐと一致している。つまり、Ａ点での電界強度は、Ｃ点での電界強度とともに、比誘電率ε２０＝εＰにおいてＤ点での電界強度と等しくなっている。
したがって、比誘電率ε２０をεＰとすることで、Ｃ点での電界強度およびＡ点での電界強度の両方を、Ｄ点での電界強度と等しく（Ｄ点での電界強度以下に）することができ、Ｄ点よりも先にＣ点で絶縁破壊が生じること、および、Ｄ点よりも先にＡ点で絶縁破壊が生じること、の両方を抑制できる。この条件は、ＶＣＡ＝ＶＤＥ、つまりＶＢＡ＝ＶＤＥに対応する。
つまり、ＶＢＡがＶＤＥと等しく（ＶＢＡ＝ＶＤＥと）なるように、絶縁膜２０の容量Ｃ２０を選択することで、ＶＣＡをＶＤＥと等しく（ＶＣＡ＝ＶＤＥと）することができ、Ｄ点よりも先にＣ点で絶縁破壊が生じることを抑制できるとともに、Ｄ点よりも先にＡ点で絶縁破壊が生じることも抑制できる。
比誘電率ε２０がεＰを超える範囲では、Ａ点での電界強度は、Ｄ点での電界強度およびＣ点での電界強度を上回り、Ａ点での電界強度が最大となる。比誘電率ε２０をεＰ以上（あるいは半導体部材１０の比誘電率ε１０以上）とした素子を、実施形態による高比誘電率の素子と呼ぶこととする。
ここで、比較形態として、本シミュレーションの構造において、絶縁膜２０を通常の材料である酸化シリコンや窒化シリコンで形成した素子について考える。このような素子を、比較形態による低比誘電率の素子と呼ぶこととする。酸化シリコンや窒化シリコンの比誘電率は、εＰよりも小さい。したがって、比較形態による低比誘電率の素子では、Ｃ点での電界強度が最大となる。
このことから、実施形態による高比誘電率の素子のＡ点での電界強度が、比較形態による低比誘電率の素子のＣ点での電界強度未満となるように、比誘電率ε２０を選択することで、比較形態による低比誘電率の素子、つまり絶縁膜２０を通常の材料である酸化シリコンや窒化シリコンで形成した素子よりも、絶縁破壊を抑制することができる。
本シミュレーションに沿って、このような比誘電率ε２０の例について説明する。本シミュレーションでは、比較形態による低比誘電率の素子のＣ点での電界強度は、酸化シリコン（比誘電率３．９）を用いた場合に２ＭＶ／ｃｍであり、窒化シリコン（比誘電率７）を用いた場合に１．２５ＭＶ／ｃｍである。実施形態による高比誘電率の素子において、Ａ点での電界強度が２ＭＶ／ｃｍと等しくなる比誘電率ε２０は６０であり、１．２５ＭＶ／ｃｍと等しくなる比誘電率ε２０は１２である。なお、Ｄ点での電界強度は、１．２ＭＶ／ｃｍである。
したがって、本シミュレーションでは、実施形態による高比誘電率の素子において、絶縁膜２０の比誘電率ε２０を６０未満とすることで、絶縁膜２０に酸化シリコンを用いた場合の比較形態による低比誘電率の素子よりも絶縁破壊を生じにくくでき、絶縁膜２０の比誘電率ε２０を１２未満とすることで、絶縁膜２０に窒化シリコンを用いた場合の比較形態による低比誘電率の素子よりも絶縁破壊を抑制できる。
以上説明したように、ＶＢＡ≦ＶＤＥとなるように、絶縁膜２０の容量Ｃ２０を選択することで、ＶＣＡ≦ＶＤＥとすることができ、Ｄ点よりも先にＣ点で絶縁破壊が生じることを抑制できる。
Ｄ点よりも先にＣ点で絶縁破壊が生じることを抑制するための、絶縁膜２０の材料選択の目安としては、絶縁膜２０の比誘電率ε２０を、半導体部材１０の比誘電率ε１０以上とすることが好ましい。
ＶＢＡ＝ＶＤＥとなるように、絶縁膜２０の容量Ｃ２０を選択することで、ＶＣＡ＝ＶＤＥとすることができ、Ｄ点よりも先にＣ点で絶縁破壊が生じることを抑制できるとともに、Ｄ点よりも先にＡ点で絶縁破壊が生じることも抑制できる。
比誘電率ε２０をεＰ以上（あるいは半導体部材１０の比誘電率ε１０以上）とした素子 において、Ａ点での電界強度が、絶縁膜２０を通常の材料である酸化シリコンや窒化シリコンで形成した素子のＣ点での電界強度未満となるように、絶縁膜２０の比誘電率ε２０を選択することで、絶縁破壊を抑制できる。
なお、ｐｎ電極３０、４０間に電圧Ｖ０を印加した時、ｐ側電極３０下の空乏層膜厚Ｔ０は、
と表される。
ここで、ε０は真空の誘電率（８．８５×１０−１２（Ｆ／ｍ））、ε１０は半導体部材１０の比誘電率（例えば９．５）、Ｎａ、Ｎｄはアクセプタ濃度、ドナー濃度、ＶＤは拡散電位、ｑは電荷（１．６×１０−１９（Ｃ））である。
ＤＥ間に印加される電圧ＶＤＥは、
と表される。
ここで、ＴＤＥはＤＥ間の厚さであり、ｐ型半導体層１２の膜厚とメサ段差から導き出すことができる。
また、ｐｎ電極３０、４０間に電圧Ｖ０が印加されているとき、絶縁膜２０（ＢＡ間）に印加される電圧ＶＢＡ、絶縁膜２０直下の空乏層に印加される電圧ＶＤＬは、単位面積当たりの絶縁膜２０の容量Ｃ２０、および絶縁膜２０直下の空乏層の容量ＣＤＬを示す、
を用いて計算される。
ここで、ε２０は絶縁膜２０の比誘電率、ＶＤＬは絶縁膜２０直下の空乏層に印加される電圧（＝Ｖ０−ＶＢＡ）、ＴＢＡは絶縁膜２０の（ＢＡ間の）膜厚、ＴＤＬは絶縁膜２０直下の空乏層の膜厚、Ｑは絶縁膜２０に蓄えられる電荷（＝空乏層に蓄えられる電荷）である。
絶縁膜２０の膜厚ＴＢＡと比誘電率ε２０とが決まれば、ＶＢＡ、ＶＤＬ、Ｃ２０（単位面積当たりの絶縁膜２０の容量）を導き出すことができ、それらの関係性を規定できる。
図３（ａ）〜図３（ｅ）は、上述のシミュレーションにおけるメサ側面１５の近傍の等電位線分布を示す概略断面図であり、それぞれ、絶縁膜２０の比誘電率ε２０が、３．９、１０、１６、４０、および１００の場合を示す。逆バイアス電圧は１０００Ｖであり、等電位線は２０Ｖ間隔で表示している。
比誘電率ε２０が３．９、１０、１６、４０、１００と増加するにつれて、Ｃ点での電界強度が減少していることがわかる。また、これらの図からは、比誘電率ε２０が３．９と１０の間でＡ点での電界強度が極小を取ることはわかりにくいものの、比誘電率ε２０が１０、１６、４０、１００と増加することで、Ａ点での電界強度が増加していることがわかる。
図４（ａ）〜図４（ｅ）は、上述のシミュレーションにおけるｐ側電極３０の電極端近傍の等電位線分布を示す概略断面図であり、それぞれ、絶縁膜２０の比誘電率ε２０が、３．９、１０、１６、４０、および１００の場合を示す。逆バイアス電圧は１０００Ｖであり、等電位線は２０Ｖ間隔で表示している。
比誘電率ε２０が３．９、１０、１６、４０、１００と増加するにつれて、電極端近傍での電界強度が減少していることがわかる。このことから、絶縁膜２０の比誘電率ε２０を増加させることは、ｐ側電極３０の電極端近傍における絶縁破壊を抑制する効果も有することがわかる。
次に、第１実施形態による半導体装置１００の作製方法の一例について説明する。図５（ａ）、図５（ｂ）、図６（ａ）、および図６（ｂ）は、第１実施形態による半導体装置１００の作製工程を示す概略断面図である。
図５（ａ）を参照する。まず、ｎ型半導体層１１とｐ型半導体層１２の積層部材を準備する。例えば、シリコン（Ｓｉ）濃度１．５×１０１８ｃｍ−３で厚さ４００μｍのｎ型ＧａＮ基板上に、Ｓｉ濃度２×１０１８ｃｍ−３で厚さ２μｍのｎ型ＧａＮ層、および、Ｓｉ濃度１×１０１６ｃｍ−３で厚さ２０μｍのｎ型ＧａＮ層を成長させ、さらにこの上に、マグネシウム（Ｍｇ）濃度５×１０１７ｃｍ−３で厚さ５００ｎｍのｐ型ＧａＮ層、および、Ｍｇ濃度２×１０２０ｃｍ−３で厚さ３０ｎｍのｐ型ＧａＮ層を成長させることで、積層部材を準備する。成膜方法としては、例えば有機金属気相エピタキシ（ＭＯＶＰＥ）を用いることができる。
そして、積層部材を、メサ構造１３の外側で、ｐ型半導体層１２側からｎ型半導体層１１の途中の厚さまでエッチングすることで、メサ構造１３を形成する。ｐｎ接合界面からｎ型半導体層１１が掘り込まれる深さ、つまり、メサ外側上面１６からメサ構造１３のｎ型半導体層１１が突出する高さは、例えば５００ｎｍである。このようにして、半導体部材１０を準備する。
図５（ｂ）を参照する。半導体部材１０のメサ上面１４、メサ側面１５、およびメサ外側上面１６の全面上に、絶縁膜２０を形成する。絶縁膜２０は、例えば、スパッタリングにより酸化セリウムを厚さ４００ｎｍ堆積することで形成される。
次に、メサ上面１４上の、ｐ型半導体層１２とｐ側電極３０との接触領域に開口を有するレジストパターンＲＰ１を形成し、レジストパターンＲＰ１をマスクとして、この開口内の絶縁膜２０をエッチングする。絶縁膜２０に酸化セリウムを用いた場合、このエッチングは、例えばＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：１とした薬液により行うことができる。
図６（ａ）を参照する。レジストパターンＲＰ１を残したまま、全面上にｐ側電極下層３１を形成する。ｐ側電極下層３１は、例えば、スパッタリングによりパラジウムを厚さ２００ｎｍ堆積することで形成される。そして、レジストパターンＲＰ１とともに不要部のｐ側電極下層３１を除去するリフトオフにより、絶縁膜２０の開口内にｐ側電極下層３１を残す。
図６（ｂ）を参照する。ｐ側電極上層３２の形状の開口を有するレジストパターンＲＰ２を形成し、全面上にｐ側電極上層３２を形成する。ｐ側電極上層３２は、例えば、スパッタリングによりチタンを厚さ３０ｎｍ堆積し、その上にスパッタリングによりアルミニウムを厚さ３００ｎｍ堆積することで形成される。そして、レジストパターンＲＰ２とともに不要部のｐ側電極上層３２を除去するリフトオフにより、必要部のｐ側電極上層３２を残す。このようにして、ｐ側電極３０が形成される。
また、ｎ型半導体層１１の下面の全面上に、ｎ側電極４０を形成する。ｎ側電極４０は、例えば、スパッタリングによりチタンを厚さ５０ｎｍ堆積し、その上にスパッタリングによりアルミニウムを厚さ２５０ｎｍ堆積することで形成される。このようにして、第１実施形態による半導体装置１００が作製される。
次に、第２実施形態による半導体装置１００について説明する。図７は、第２実施形態による半導体装置１００の概略断面図である。なお、説明の煩雑さを避けるため、第１実施形態と同様な部材や構造については、同一の参照番号を用いて説明を進める。以下、主に、第１実施形態との違いについて説明する。
図２（ｂ）を参照して説明したように、第１実施形態の半導体装置１００では、絶縁膜２０の比誘電率ε２０をεＰ以上とすることで、Ｄ点よりも先にＣ点で絶縁破壊が生じることを抑制できる。
しかしながら、比誘電率ε２０をεＰ以上に増加させることで、Ａ点での電界強度は増加してしまう。第２実施形態では、第１実施形態と比べて、Ａ点での電界強度を抑制することが容易となる技術を提案する。
第２実施形態による半導体装置１００は、絶縁膜２０の構造が異なっている点以外は、第１実施形態による半導体装置１００と同様である。第２実施形態による絶縁膜２０は、第１絶縁層２１と第２絶縁層２２とが組み合わされて構成されている。
第１絶縁層２１は、メサ外側上面１６の全面上を覆うとともに、Ａ点を含むメサ側面１５の下方部分を覆うように配置されている。第１絶縁層２１の上面の高さは、メサ側面１５のｎ型半導体層１１の途中の高さ（ＣＡ間の途中の高さ）である。第２絶縁層２２は、第１絶縁層２１上に積層され、Ｃ点を含むメサ側面１５の上方部分を覆うように配置されている。第１絶縁層２１は、Ａ点で半導体部材１０に接触しており、第２絶縁層２２は、Ｃ点で半導体部材１０に接触している。
つまり、第２実施形態による絶縁膜２０は、第１絶縁層２１が、Ａ点を覆うことでＡ点での電界強度を制御し、第２絶縁層２２が、Ｃ点を覆うことでＣ点での電界強度を制御するように構成されている。
Ｃ点での電界強度を減少させるために、第２絶縁層２２の比誘電率ε２２は、εＰ以上とすることが好ましく、材料選択の目安としては、半導体部材１０の比誘電率ε１０以上とすることが好ましい。
第１絶縁層２１の比誘電率ε２１は、第２絶縁層２２の比誘電率ε２２よりも小さくなるように選択されていることが好ましい。比誘電率ε２１を比誘電率ε２２よりも小さくすることで、比誘電率ε２１で制御されるＡ点での電界強度を、比誘電率ε２１が比誘電率ε２２と等しい場合に比べて小さくすることが可能となる。
つまり、Ａ点に掛かる電界強度が、絶縁膜２０全体の比誘電率ε２０が第２絶縁層２２の比誘電率ε２２と等しい場合にＡ点に掛かる電界強度よりも小さくなるように、第１絶縁層２１の比誘電率ε２１が選択されていることが好ましい。
第２絶縁層２２の比誘電率ε２２をεＰ以上とすることは、第１絶縁層２１と第２絶縁層２２の界面がメサ側面１５と接する点をＡ’点とし、そこからＤ点の方向に平行に移動した点をＥ’点とするならば、ＶＣＡ’≦ＶＤＥ’、つまりＶＢＡ’≦ＶＤＥ’とすることに対応すると理解される。加えて、第１絶縁層２１の比誘電率ε２１を小さくすることで、第１絶縁層２１と第２絶縁層２２の比誘電率が等しい場合に比べ、ＶＡＡ’とＶＥＥ’がより近い値となるので、Ａ点での電界集中が緩和されると期待される。
なお、第１実施形態で説明したのと同様に、Ａ点での電界強度が、絶縁膜２０を通常の材料である酸化シリコンや窒化シリコンで形成した素子のＣ点での電界強度未満となるように、第１絶縁層２１の比誘電率ε２１が選択されていることが、より好ましい。
なお、第２実施形態では、第２絶縁層２２の比誘電率ε２２を充分に大きくしてＣ点での電界強度をＤ点での電界強度未満にするとともに、第１絶縁層２１の比誘電率ε２１を適当に小さくすることでＡ点での電界強度をＤ点での電界強度未満とすることも可能である。このため、Ａ点での電界強度が、Ｄ点での電界強度未満となるように、第１絶縁層２１の比誘電率ε２１が選択されていることが、さらに好ましい。第１絶縁層２１の比誘電率ε２１は、εＰ未満であってもよく、半導体部材１０の比誘電率ε１０未満であってもよい。例えば、図２（ｂ）に示すシミュレーションにおいて、例えば窒化シリコン（比誘電率７）のＡ点での電界強度は１．１５ＭＶ／ｃｍとなり、Ｄ点での電界強度１．２ＭＶ／ｃｍ未満となっている。このため、第１絶縁層２１に、例えば窒化シリコンを用いてもよい。
次に、第２実施形態による半導体装置１００の作製方法の一例について説明する。図８（ａ）および図８（ｂ）は、第２実施形態による半導体装置１００の作製工程を示す概略断面図である。
まず、第１実施形態において図５（ａ）を参照して説明した工程と同様に、メサ構造１３が形成された半導体部材１０を準備する。
図８（ａ）を参照する。半導体部材１０の全面上に、第１絶縁層２１を形成する。第１絶縁層２１は、例えば、スパッタリングにより酸化セリウムを堆積することで形成される。
次に、第１絶縁層２１の不要部が露出する開口を有するレジストパターンＲＰ３を形成する。そして、レジストパターンＲＰ３をマスクとして、この開口内の第１絶縁層２１をエッチングすることで、第１絶縁層２１の必要部を残す。その後、レジストパターンＲＰ３を除去する。
図８（ｂ）を参照する。半導体部材１０の全面上に、第２絶縁層２２を形成する。第２絶縁層２２は、例えば、スパッタリングによりチタン酸バリウムを堆積することで形成される。
次に、第１実施形態において図５（ｂ）を参照して説明した工程と同様にして、ｐ型半導体層１２とｐ側電極３０との接触領域に開口を有するレジストパターンＲＰ４を形成し、レジストパターンＲＰ４をマスクとして、この開口内の第２絶縁層２２をエッチングする。第２絶縁層２２にチタン酸バリウムを用いた場合、このエッチングは、例えばフッ化水素水により行うことができる。
その後は、第１実施形態において図６（ａ）および図６（ｂ）を参照して説明した工程と同様にして、ｐ側電極３０およびｎ側電極４０を形成する。このようにして、第２実施形態による半導体装置１００が作製される。
次に、第３実施形態による半導体装置１００について説明する。図９は、第３実施形態による半導体装置１００の概略断面図である。なお、説明の煩雑さを避けるため、第１、第２実施形態と同様な部材や構造については、同一の参照番号を用いて説明を進める。以下、主に、第２実施形態との違いについて説明する。
第２実施形態では、第１絶縁層２１が、メサ外側上面１６の全面上を覆う構造について例示した。第３実施形態では、第１絶縁層２１が、メサ外側上面１６の一部上を覆い、第１絶縁層２１のメサ構造１３から離れた側の端が、ｐ側電極３０の電極端よりもメサ構造１３側に配置され、第２絶縁層２２が、ｐ側電極３０の電極端よりもメサ構造１３から離れた側まで延在している構造について例示する。
つまり、第３実施形態による絶縁膜２０は、第２実施形態と同様に、第１絶縁層２１がＡ点を覆ってＡ点での電界強度を制御し、第２絶縁層２２がＣ点を覆ってＣ点での電界強度を制御するとともに、第２絶縁層２２が、ｐ側電極３０の電極端直下で絶縁膜２０の全厚さを構成して電極端直下を覆うことで電極端近傍の電界強度を制御するように構成されている。
第１実施形態について図４（ａ）〜図４（ｅ）を参照して説明したように、ｐ側電極３０の電極端近傍で絶縁膜２０の比誘電率ε２０を増加させるほど、電極端近傍での電界強度を減少させることができる。
第２実施形態では、第２絶縁層２２に比べて小さい比誘電率を有する第１絶縁層２１が、ｐ側電極３０の電極端直下まで延在しており、第１絶縁層２１と第２絶縁層２２とが、電極端直下の絶縁膜２０の全厚さを分担する。一方、第３実施形態では、第１絶縁層２１が電極端直下までは延在しておらず、第２絶縁層２２が、電極端直下の絶縁膜２０の全厚さを構成している。
つまり、第３実施形態では、第２絶縁層２２が、ｐ側電極３０の電極端直下の絶縁膜２０の全厚さを構成していることで、第２実施形態と比べて、電極端近傍での絶縁膜２０の比誘電率が大きくなっている。
このような構造により、第３実施形態では、第２実施形態と同様にＡ点およびＣ点での電界強度をそれぞれ制御できる効果に加えて、ｐ側電極３０の電極端近傍での電界強度を抑制できる効果も得られる。
次に、第３実施形態による半導体装置１００の作製方法の一例について説明する。第３実施形態による半導体装置１００を作製する際は、第２実施形態による半導体装置１００の作製方法について図８（ａ）を参照して説明した工程、つまり、第１絶縁層２１のパターニングを行う工程において、第３実施形態における第１絶縁層２１の形状に対応するように、レジストパターンＲＰ３の形状を変更すればよい。他の工程は、第２実施形態による半導体装置１００の作製方法と同様である。このようにして、第３実施形態による半導体装置１００が作製される。
なお、第２、第３実施形態では、絶縁膜２０を、第１絶縁層２１と第２絶縁層２２の２層の積層で構成する例について説明した。つまり、第１絶縁層２１と第２絶縁層２２の積層部分で、絶縁膜２０の厚さ方向に比誘電率が変化する構造について説明した。絶縁膜２０は、必要に応じて、（第１絶縁層２１と第２絶縁層２２とを含む）３層以上の絶縁層の積層を用いて、厚さ方向に徐々に比誘電率を変化させる構造としてもよい。つまり、図１２に示すように、第１絶縁層２１と第２絶縁層２２の積層部分で、第１絶縁層２１と第２絶縁層２２の間に、第１絶縁層２１と第２絶縁層２２の中間の比誘電率を有する他の絶縁層２３を介在させてもよい。層数を増やすことで、比誘電率が連続的に変化するようにしてもよい。
次に、第４実施形態による半導体装置１００について説明する。図１０は、第４実施形態による半導体装置１００の概略断面図である。なお、説明の煩雑さを避けるため、第１〜第３実施形態と同様な部材や構造については、同一の参照番号を用いて説明を進める。以下、主に、第１実施形態との違いについて説明する。
第１実施形態について図４（ａ）〜図４（ｅ）を参照して説明したように、ｐ側電極３０の電極端近傍で絶縁膜２０の比誘電率ε２０を増加させるほど、電極端近傍での電界強度を減少させることができる。
一方、第１実施形態で説明したように、絶縁膜２０の比誘電率ε２０は、Ａ点での電界強度抑制の観点からは、ある程度小さいことが好ましい。このため、Ａ点での電界強度を抑制しようとすると、電極端近傍での電界強度は減少させにくくなる。第４実施形態では、第１実施形態と比べて、ｐ側電極３０の電極端近傍での電界強度を抑制することが容易となる技術を提案する。
第４実施形態による半導体装置１００は、絶縁膜２０の構造が異なっている点以外は、第１実施形態による半導体装置１００と同様である。第４実施形態による絶縁膜２０は、第２、第３実施形態と同様に、第１絶縁層２１と第２絶縁層２２とが組み合わされて構成されている。
第１絶縁層２１は、メサ構造１３を覆うように配置されており、第２絶縁層２２は、第１絶縁層２１の外側を覆うように配置されている。第１絶縁層２１は、メサ側面１５のＣ点およびＡ点で半導体部材１０に接触している。第１絶縁層２１のメサ構造１３から離れた側の端が、ｐ側電極３０の電極端よりもメサ構造１３側に配置されている。
つまり、第４実施形態による絶縁膜２０は、第１絶縁層２１が、Ｃ点およびＡ点を覆うことでＣ点およびＡ点での電界強度を制御し、第２絶縁層２２が、ｐ側電極３０の電極端直下で絶縁膜２０の全厚さを構成して電極端直下を覆うことで電極端近傍の電界強度を制御するように構成されている。
第１絶縁層２１は、第１実施形態における絶縁膜２０と同様に、Ｃ点およびＡ点での電界強度を制御する。したがって、第１実施形態で絶縁膜２０の比誘電率ε２０について考察したのと同様な考え方で、第１絶縁層２１の比誘電率ε２１は、Ｃ点での電界強度抑制のため、εＰ以上の大きさ（あるいは半導体部材１０の比誘電率ε１０以上の大きさ）であることが好ましく、Ａ点での電界強度抑制のため、ある程度小さいことがより好ましい。
一方、ｐ側電極３０の電極端近傍での電界強度抑制のため、第２絶縁層２２の比誘電率ε２２は、充分に大きくすることが好ましく、材料選択の目安としては、第１絶縁層２１の比誘電率ε２１よりも大きいことが好ましい。
このような構造により、第４実施形態では、第１実施形態と同様にＡ点およびＣ点での電界強度を制御できる効果に加えて、ｐ側電極３０の電極端近傍での電界強度を抑制できる効果も得られる。
次に、第４実施形態による半導体装置１００の作製方法の一例について説明する。図１１（ａ）〜図１１（ｃ）は、第４実施形態による半導体装置１００の作製工程を示す概略断面図である。
まず、第１実施形態において図５（ａ）を参照して説明した工程と同様に、メサ構造１３が形成された半導体部材１０を準備する。
図１１（ａ）を参照する。半導体部材１０の全面上に、第２絶縁層２２を形成する。第２絶縁層２２は、例えば、スパッタリングによりチタン酸バリウムを堆積することで形成される。
次に、第２絶縁層２２の不要部が露出する開口を有するレジストパターンＲＰ５を形成する。そして、レジストパターンＲＰ５をマスクとして、この開口内の第２絶縁層２２をエッチングすることで、第２絶縁層２２の必要部を残す。
図１１（ｂ）を参照する。レジストパターンＲＰ５を残したまま、全面上に、第１絶縁層２１を形成する。第１絶縁層２１は、例えば、スパッタリングにより酸化セリウムを堆積することで形成される。そして、レジストパターンＲＰ５とともに不要部の第１絶縁層２１を除去するリフトオフにより、第２絶縁層２２よりもメサ構造１３側に、第１絶縁層２１を残す。
図１１（ｃ）を参照する。次に、第１実施形態において図５（ｂ）を参照して説明した工程と同様にして、ｐ型半導体層１２とｐ側電極３０との接触領域に開口を有するレジストパターンＲＰ６を形成し、レジストパターンＲＰ６をマスクとして、この開口内の第１絶縁層２１をエッチングする。
その後は、第１実施形態において図６（ａ）および図６（ｂ）を参照して説明した工程と同様にして、ｐ側電極３０およびｎ側電極４０を形成する。このようにして、第４実施形態による半導体装置１００が作製される。
以上説明した第２〜第４実施形態において、第１絶縁層２１は、Ａ点を覆い、比誘電率ε２１が、第２絶縁層２２の比誘電率ε２２よりも小さい。また、第２絶縁層２２は、Ｃ点を覆うか、または、ｐ側電極３０の電極端直下で絶縁膜２０の全厚さを構成して電極端直下を覆い、比誘電率ε２２が、εＰ以上または半導体部材１０の比誘電率ε１０以上である。
第２実施形態では、第２絶縁層２２がＣ点を覆い、第３実施形態では、第２絶縁層２２がＣ点を覆うとともに、ｐ側電極３０の電極端直下で絶縁膜２０の全厚さを構成して電極端直下を覆い、第４実施形態では、第２絶縁層２２がｐ側電極３０の電極端直下で絶縁膜２０の全厚さを構成して電極端直下を覆う。
第２〜第４実施形態による半導体装置１００は、第２絶縁層２２の比誘電率ε２２がεＰ以上または半導体部材１０の比誘電率ε１０以上であることにより、第２絶縁層２２の比誘電率ε２２がεＰ未満または半導体部材１０の比誘電率ε１０未満である場合に比べて、Ｃ点またはｐ側電極３０の電極端近傍での電界強度を抑制できる。さらに、第１絶縁層２１の比誘電率ε２１が第２絶縁層２２の比誘電率ε２２よりも小さいことで、第１絶縁層２１の比誘電率ε２１が第２絶縁層２２の比誘電率ε２２と等しい（かそれ以上である）場合に比べて、Ａ点での電界強度を抑制できる。
以上、実施形態に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
例えば、上述の第１〜第４実施形態におけるｎ型導電型とｐ型導電型とを逆転させた半導体装置１００を構成することもできる。
以下、本発明の好ましい形態について付記する。
（付記１）
ｐ型導電型およびｎ型導電型の一方の導電型を有する第１半導体層上に、ｐ型導電型およびｎ型導電型の他方の導電型を有する第２半導体層が積層されたメサ構造を有し、前記メサ構造の上面には前記第２半導体層が露出し、前記メサ構造の側面にはｐｎ接合界面が露出し、前記メサ構造の外側の上面には前記第１半導体層が露出した半導体部材と、
前記メサ構造の側面上および前記メサ構造の外側の上面上に配置された絶縁膜と、
前記メサ構造の上面で前記第２半導体層と電気的に接続され、前記絶縁膜上で前記メサ構造の側面上および前記メサ構造の外側の上面上に延在する第１電極と、
前記第１半導体層の下面で前記第１半導体層と電気的に接続された第２電極と、
を有し、
前記絶縁膜は、第１絶縁層および第２絶縁層を含んで構成され、
前記第１絶縁層は、前記メサ構造の側面と前記メサ構造の外側の上面とが接続する角部を覆うように配置され、
前記第２絶縁層は、前記メサ構造の側面に露出した前記ｐｎ接合界面を覆うように配置されているか、または、前記第１電極の電極端直下で前記絶縁膜の全厚さを構成して前記電極端直下を覆うように配置され、
前記第２絶縁層の比誘電率は、前記半導体部材の比誘電率以上であり、
前記第１絶縁層の比誘電率は、前記第２絶縁層の比誘電率よりも小さい、
半導体装置。
（付記２）
前記第２絶縁層は、前記メサ構造の側面に露出した前記ｐｎ接合界面を覆うように配置されている付記１に記載の半導体装置。
（付記３）
前記第２絶縁層は、前記メサ構造の側面に露出した前記ｐｎ接合界面を覆うとともに、前記第１電極の電極端直下で前記絶縁膜の全厚さを構成して前記電極端直下を覆うように配置されている付記１に記載の半導体装置。
（付記４）
前記第１絶縁層と前記第２絶縁層の積層部分で、前記第１絶縁層と前記第２絶縁層の間に、前記第１絶縁層と前記第２絶縁層の中間の比誘電率を有する他の絶縁層が介在する付記１〜３のいずれか１つに記載の半導体装置。
（付記５）
前記第１絶縁層は、前記角部を覆うとともに、前記メサ構造の側面に露出した前記ｐｎ接合界面を覆うように配置され、
前記第２絶縁層は、前記第１電極の電極端直下で前記絶縁膜の全厚さを構成して前記電極端直下を覆うように配置されている付記１に記載の半導体装置。
（付記６）
前記第１絶縁層の比誘電率は、前記半導体部材の比誘電率以上である付記５に記載の半導体装置。
（付記７）
前記第１電極と前記第２電極との間に逆バイアス電圧が掛かった状態において前記角部に掛かる電界強度が、前記絶縁膜全体の比誘電率が前記第２絶縁層の比誘電率と等しい場合に前記角部に掛かる電界強度よりも小さくなるような、前記第１絶縁層の比誘電率を有する付記１〜６のいずれか１つに記載の半導体装置。
（付記８）
前記第１電極と前記第２電極との間に逆バイアス電圧が掛かった状態において前記角部に掛かる電界強度が、前記絶縁膜が酸化シリコンで形成されていると仮定した場合に前記メサ構造の側面のｐｎ接合界面に掛かる電界強度未満となるような、前記第１絶縁層の比誘電率を有する付記１〜７のいずれか１つに記載の半導体装置。
（付記９）
前記第１電極と前記第２電極との間に逆バイアス電圧が掛かった状態において前記角部に掛かる電界強度が、前記絶縁膜が窒化シリコンで形成されていると仮定した場合に前記メサ構造の側面のｐｎ接合界面に掛かる電界強度未満となるような、前記第１絶縁層の比誘電率を有する付記１〜８のいずれか１つに記載の半導体装置。
（付記１０）
ｐ型導電型およびｎ型導電型の一方の導電型を有する第１半導体層上に、ｐ型導電型およびｎ型導電型の他方の導電型を有する第２半導体層が積層されたメサ構造を有し、前記メサ構造の上面には前記第２半導体層が露出し、前記メサ構造の側面にはｐｎ接合界面が露出し、前記メサ構造の外側の上面には前記第１半導体層が露出した半導体部材と、
前記メサ構造の側面上および前記メサ構造の外側の上面上に配置された絶縁膜と、
前記メサ構造の上面で前記第２半導体層と電気的に接続され、前記絶縁膜上で前記メサ構造の側面上および前記メサ構造の外側の上面上に延在する第１電極と、
前記第１半導体層の下面で前記第１半導体層と電気的に接続された第２電極と、
を有し、
前記第１電極と前記第２電極との間に逆バイアス電圧が掛かった状態において、前記メサ構造の側面上に配置された前記絶縁膜の側面と、前記メサ構造の外側の上面上に配置された前記絶縁膜の上面とが接続する角部の位置である第１位置と、前記メサ構造の側面と、前記メサ構造の外側の上面とが接続する角部の位置である第２位置と、の間の前記絶縁膜に掛かる第１電圧が、前記第１電極が前記第２半導体層と接触している領域の下方におけるｐｎ接合界面の位置である第３位置と、前記第２位置の高さで前記第３位置の直下の位置である第４位置と、の間の前記第１半導体層に掛かる第２電圧以下となるような、前記絶縁膜の容量を有する半導体装置。
（付記１１）
前記第１電圧が前記第２電圧と等しくなるような、前記絶縁膜の容量を有する付記１０に記載の半導体装置。
（付記１２）
前記絶縁膜の比誘電率は、前記半導体部材（第１半導体層および第２半導体層）の比誘電率以上である付記１０または１１に記載の半導体装置。
（付記１３）
前記逆バイアス電圧が掛かった状態において前記第２位置に掛かる電界強度が、前記絶縁膜が酸化シリコンで形成されていると仮定した場合に前記メサ構造の側面のｐｎ接合界面の位置である第５位置に掛かる電界強度未満となるような、前記絶縁膜の比誘電率を有する付記１０〜１２のいずれか１つに記載の半導体装置。
（付記１４）
前記逆バイアス電圧が掛かった状態において前記第２位置に掛かる電界強度が、前記絶縁膜が窒化シリコンで形成されていると仮定した場合に前記メサ構造の側面のｐｎ接合界面の位置である第５位置に掛かる電界強度未満となるような、前記絶縁膜の比誘電率を有する付記１０〜１３のいずれか１つに記載の半導体装置。
（付記１５）
ｐ型導電型およびｎ型導電型の一方の導電型を有する第１半導体層上に、ｐ型導電型およびｎ型導電型の他方の導電型を有する第２半導体層が積層されたメサ構造を有し、前記メサ構造の上面には前記第２半導体層が露出し、前記メサ構造の側面にはｐｎ接合界面が露出し、前記メサ構造の外側の上面には前記第１半導体層が露出した半導体部材と、
前記メサ構造の側面上および前記メサ構造の外側の上面上に配置された絶縁膜と、
前記メサ構造の上面で前記第２半導体層と電気的に接続され、前記絶縁膜上で前記メサ構造の側面上および前記メサ構造の外側の上面上に延在する第１電極と、
前記第１半導体層の下面で前記第１半導体層と電気的に接続された第２電極と、
を有し、
前記絶縁膜の比誘電率は、前記半導体部材の比誘電率以上である半導体装置。
１０ 半導体部材
１１ ｎ型半導体層
１２ ｐ型半導体層
２０ 絶縁膜
２１ 第１絶縁層
２２ 第２絶縁層
３０ ｐ側電極
４０ ｎ側電極
１００ 半導体装置

Claims (5)

  1. ｐ型導電型およびｎ型導電型の一方の導電型を有する第１半導体層上に、ｐ型導電型およびｎ型導電型の他方の導電型を有する第２半導体層が積層されたメサ構造を有し、前記メサ構造の上面には前記第２半導体層が露出し、前記メサ構造の側面にはｐｎ接合界面が露出し、前記メサ構造の外側の上面には前記第１半導体層が露出した半導体部材と、
    前記メサ構造の側面上および前記メサ構造の外側の上面上に配置された絶縁膜と、
    前記メサ構造の上面で前記第２半導体層と電気的に接続され、前記絶縁膜上で前記メサ構造の側面上および前記メサ構造の外側の上面上に延在する第１電極と、
    前記第１半導体層の下面で前記第１半導体層と電気的に接続された第２電極と、
    を有し、
    前記絶縁膜は、第１絶縁層および第２絶縁層を含んで構成され、
    前記第１絶縁層は、前記メサ構造の側面と前記メサ構造の外側の上面とが接続する角部を覆うように配置され、
    前記第２絶縁層は、前記メサ構造の側面に露出した前記ｐｎ接合界面を覆うように配置されているか、または、前記第１電極の電極端直下で前記絶縁膜の全厚さを構成して前記電極端直下を覆うように配置され、
    前記第２絶縁層の比誘電率は、前記半導体部材の比誘電率以上であり、
    前記第１絶縁層の比誘電率は、前記第２絶縁層の比誘電率よりも小さい、
    半導体装置。
  2. 前記第２絶縁層は、前記メサ構造の側面に露出した前記ｐｎ接合界面を覆うように配置されている請求項１に記載の半導体装置。
  3. 前記第２絶縁層は、前記メサ構造の側面に露出した前記ｐｎ接合界面を覆うとともに、前記第１電極の電極端直下で前記絶縁膜の全厚さを構成して前記電極端直下を覆うように配置されている請求項１に記載の半導体装置。
  4. 前記第１絶縁層と前記第２絶縁層の積層部分で、前記第１絶縁層と前記第２絶縁層の間に、前記第１絶縁層と前記第２絶縁層の中間の比誘電率を有する他の絶縁層が介在する請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記第１絶縁層は、前記角部を覆うとともに、前記メサ構造の側面に露出した前記ｐｎ接合界面を覆うように配置され、
    前記第２絶縁層は、前記第１電極の電極端直下で前記絶縁膜の全厚さを構成して前記電極端直下を覆うように配置されている請求項１に記載の半導体装置。
JP2015167196A 2015-08-26 2015-08-26 半導体装置 Active JP6644295B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015167196A JP6644295B2 (ja) 2015-08-26 2015-08-26 半導体装置
PCT/JP2016/074540 WO2017033939A1 (ja) 2015-08-26 2016-08-23 半導体装置
US15/754,784 US10483350B2 (en) 2015-08-26 2016-08-23 Semiconductor device
TW105127434A TW201724530A (zh) 2015-08-26 2016-08-26 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015167196A JP6644295B2 (ja) 2015-08-26 2015-08-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2017045859A true JP2017045859A (ja) 2017-03-02
JP6644295B2 JP6644295B2 (ja) 2020-02-12

Family

ID=58100291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015167196A Active JP6644295B2 (ja) 2015-08-26 2015-08-26 半導体装置

Country Status (4)

Country Link
US (1) US10483350B2 (ja)
JP (1) JP6644295B2 (ja)
TW (1) TW201724530A (ja)
WO (1) WO2017033939A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019033108A (ja) * 2017-08-04 2019-02-28 出光興産株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113921588A (zh) * 2021-09-01 2022-01-11 格力电器（合肥）有限公司 半导体器件及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6107430B2 (ja) * 2012-06-08 2017-04-05 豊田合成株式会社 半導体装置
JP6070422B2 (ja) * 2013-05-31 2017-02-01 豊田合成株式会社 半導体素装置の製造方法及び半導体装置
JP6241099B2 (ja) * 2013-07-17 2017-12-06 豊田合成株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019033108A (ja) * 2017-08-04 2019-02-28 出光興産株式会社 半導体装置及び半導体装置の製造方法
JP6995307B2 (ja) 2017-08-04 2022-01-14 出光興産株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
TW201724530A (zh) 2017-07-01
JP6644295B2 (ja) 2020-02-12
WO2017033939A1 (ja) 2017-03-02
US20180261667A1 (en) 2018-09-13
US10483350B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
JP6685476B2 (ja) 酸化物半導体装置、および、酸化物半導体装置の製造方法
TWI478357B (zh) 半導體異質結構二極體以及包含其之組件
TWI597852B (zh) Semiconductor device and method of manufacturing the same
US10868164B2 (en) Nitride semiconductor device
JP7012137B2 (ja) 窒化物半導体装置
US9559218B2 (en) Semiconductor device and method of manufacturing the same
JP2008034438A (ja) 半導体装置
JP5817833B2 (ja) 半導体装置及びその製造方法、電源装置
US20150303292A1 (en) Nitride semiconductor device
JP2012256698A (ja) 半導体ダイオード
TWI624872B (zh) 氮化物半導體元件
WO2017033939A1 (ja) 半導体装置
CN105321994B (zh) 一种氮化镓二极管及其制备方法
US20150325709A1 (en) Semiconductor device
JP5187854B2 (ja) 窒化物半導体発光素子
JP2013232578A (ja) ショットキーバリアダイオード
JP6644294B2 (ja) 半導体装置
TWI662700B (zh) 半導體單元
JP7284721B2 (ja) ダイオード
JP5983090B2 (ja) Ｉｉｉ 族窒化物系化合物半導体装置およびその製造方法
JP2007208036A (ja) 半導体素子
JP5904033B2 (ja) Ｉｉｉ族窒化物系化合物半導体装置およびその製造方法
US20220393058A1 (en) Optoelectronic Semiconductor Component
JP7448728B2 (ja) 半導体装置
JP6176131B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191218

R150 Certificate of patent or registration of utility model

Ref document number: 6644295

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250