CN108701665A - 用于制造散热板的方法、散热板、用于制造半导体模块的方法及半导体模块 - Google Patents

用于制造散热板的方法、散热板、用于制造半导体模块的方法及半导体模块 Download PDF

Info

Publication number
CN108701665A
CN108701665A CN201780011524.2A CN201780011524A CN108701665A CN 108701665 A CN108701665 A CN 108701665A CN 201780011524 A CN201780011524 A CN 201780011524A CN 108701665 A CN108701665 A CN 108701665A
Authority
CN
China
Prior art keywords
layer
heat sink
alloy
circuit carrier
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780011524.2A
Other languages
English (en)
Inventor
R·艾泽勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heraeus Deutschland GmbH and Co KG
Original Assignee
Heraeus Precious Metals GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heraeus Precious Metals GmbH and Co KG filed Critical Heraeus Precious Metals GmbH and Co KG
Publication of CN108701665A publication Critical patent/CN108701665A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B23K20/026—Thermo-compression bonding with diffusion of soldering material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/013—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium
    • B32B15/015—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of an iron alloy or steel, another layer being formed of a metal other than iron or aluminium the said other metal being copper or nickel or an alloy thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/02—Iron or ferrous alloys
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/08—Non-ferrous metals or alloys
    • B23K2103/12—Copper or alloys thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/18—Dissimilar materials
    • B23K2103/22—Ferrous alloys and copper or alloys thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明涉及一种制造用于电路载体(80)的散热板(10)的方法，其中‑由具有第一膨胀系数的第一材料(M1)制造的至少一个第一层(20)与‑由具有小于所述第一膨胀系数的第二膨胀系数的第二低拉伸性材料(M2)制造的至少一个第二层(30)在150℃‑300℃的粘结温度下，特别是通过低温烧结工艺彼此粘结，其中在所述第一层(20)与所述第二层(30)之间形成由粘结材料(VM)制造的至少一个粘结层(40)并且所述粘结温度基本上对应于将所制造的散热板(10)连接到至少一个电路载体(80)的安装温度。

Description

用于制造散热板的方法、散热板、用于制造半导体模块的方法 及半导体模块
本发明涉及一种制造用于电路载体的散热板的方法。另外，本发明涉及一种散热板。此外，本发明还涉及用于制造半导体模块的方法以及半导体模块。
电力电子系统超结构中的导体轨道和散热板通常是由铜组成的。铜具有良好的电流和热传导特性。此外，它还是一种极便宜的材料。银具有甚至更佳的电流和热传导特性，但它比铜要贵数倍。使用银来使导体轨道达到所需的0.2-2.0mm厚度或使散热板达到所需的1.5-5mm厚度将会更加昂贵。功率半导体典型地由硅、碳化硅或氮化镓组成。功率半导体的材料及陶瓷电路载体的材料展现的热膨胀系数明显低于铜。铜的膨胀系数是17.8ppm/K，而典型陶瓷电路载体的热膨胀系数是2.5-7.1ppm/K。
已经使用包含低拉伸性金属的铜合金和铜镀层来尝试减小铜导体轨道及铜散热板的热膨胀。例如，存在铜钨合金(CuW)和铜钼合金(CuMo)。Cu-Mo-Cu镀层也是已知的。由此引起的热膨胀处于8ppm/K与12ppm/K之间。
从技术角度看，CuW和CuMo合金以及Cu-Mo-Cu合金很难制造，而且极其昂贵。尤其是，由于铜与合金成分钨(W)和钼(Mo)之间存在较大熔点差异，使得需要极其复杂的方法步骤来制造合金，才能成功获得合金。另外，纯铜的导热性因合金的制造而大幅降低。这是成本密集型合金的一大缺点。
为了支持形成复合物的扩散，铜和钼的镀敷须在例如600℃-800℃的极高温度下进行。在这一高温工艺过程中，防止铜材料发生破坏性氧化极为重要，这需要成本密集型措施。
扩散-退火层工序的另一缺点在于，在将连接至散热板的电力-电子组合件从扩散温度冷却至环境温度/操作温度之后发生的明显变形和扭曲。为了制造平面散热板，这些散热板须在辊组合中进行拉伸辊压。此举会导致扩散层的部分机械破坏。因此，使用扩散-退火制造铜层和钼层的不对称成层工序是不可行的。
基于这一目前先进技术，本发明的目的是提出一种用于制造散热板的方法，所述方法极其简单且具有成本效益，而且通过这种方法，可以制造出优化的散热板。
本发明的另一目的是提出一种散热板，所述散热板具有极低的拉伸性且兼具成本效益。另外，通过根据本发明散热板将有可能实现散热板的较小但可控制的总体变形。
本发明的目的还在于提出一种用于制造半导体模块的方法。本发明的另一目的是提出另外开发的半导体模块，其中所述半导体模块具有极低拉伸性，由此允许散热板以及所连接的电路载体的较小但可控制的总体变形。
根据本发明，所述目的是通过权利要求1中有关用于制造散热板的方法的主题内容、权利要求6中有关用于电路载体的散热板的主题内容、权利要求15中有关用于制造含散热板和至少一个电路载体的半导体模块的方法的主题内容及权利要求18中有关含散热板和至少一个电路载体的半导体模块的主题内容实现。
本发明是基于设想提出一种制造用于电路载体的散热板的方法，其中由具有第一膨胀系数的第一材料制造的至少一个第一层与由具有小于所述第一膨胀系数的第二膨胀系数的第二低拉伸性材料制造的至少一个第二层在介于150℃与300℃之间的粘结温度下彼此粘结。尤其优选地使用低温烧结方法将由第一材料制造的第一层粘结至由第二材料制造的第二层。
根据本发明，在所述第一层与所述第二层之间形成由粘结材料制造的至少一个第一粘结层。
粘结温度大体上对应于当将所制造的散热板连接到至少一个电路载体时的安装温度。
在根据本发明的方法的一个实施例中，粘结温度可以是200℃-280℃，特别是220℃-270℃，特别是240℃-260℃，特别是250℃。
粘结层的粘结材料优选可以产生承受住超过粘结温度的温度的粘结。优选的是，粘结材料包含扩散材料，特别是银(Ag)和/或银合金，和/或金(Au)和/或金合金，和/或铜(Cu)和/或铜合金。
所述至少第一层的具有第一膨胀系数的第一材料优选地包含铜和/或铜合金。
所述至少第二层的具有第二膨胀系数的第二低拉伸性材料优选地包含镍合金，特别是因瓦合金(Invar)(Fe65Ni35)或因瓦合金36(Fe64Ni36)或可伐合金(Kovar)(Fe54Ni29Co17)和/或钨(W)和/或铁-镍-钴合金(FeNiCo合金)。经证实，关于所述至少第二层的第二材料，特别优选的材料是钼(Mo)或钼合金。
原则上，所用第二材料可以是膨胀系数低于第一材料的金属的任何金属。就第一材料是铜或铜合金而言，或就所述第一层由铜或铜合金组成而言，膨胀系数低于铜的所有金属都适合作为第二材料。
第二材料的膨胀系数越低且同时，第二材料的导热性越高，则此材料越适合用作第二材料。导电性在物理上与导热性相关联。因此，具有良好热和/或电传导性以及较低热膨胀的所有金属较适合用作第二材料或用于第二材料中。
下表在第6栏中显示了在第1栏中提及的材料的膨胀系数。因此，膨胀系数低于铜的所有材料都适合充当第二材料/用作第二材料。
1)材料(符号) 6)线性膨胀系数(10+6*α)
2)密度 7)比热
3)弹性模量 8)导电率
4)熔融温度 9)电阻的温度系数(10+3*α)
5)导热率
所述至少第一层与所述至少第二层及与所述粘结层的粘结可以通过施加压力，特别是在5MPa-30MPa，特别是10MPa-28MPa，特别是25MPa压力下实现。
优选在介于150℃与300℃之间的温度和所施加的5MPa-30MPa压力下进行低温烧结以粘结所述至少第一层与所述至少第二层和所述至少一个粘结层。尤其优选地在250℃温度和25MPa压力下进行低温烧结，其中烧结优选地进行1至10分钟，例如4分钟时间。
在所述用于制造散热板的方法中，粘结温度基本上对应于当将所制造的散热板连接到至少一个电路载体时的安装温度。粘结温度可以刚好对应于安装温度。另外，粘结温度也可以与安装温度有最大20％，特别是最大15％，特别是最大10％，特别是最大5％的偏差。粘结温度与安装温度的偏差百分比的计算是基于计算以开尔文(Kelvin)计的粘结温度与以开尔文计的安装温度之间的差异来实现。
除进行低温烧结外，还可以通过扩散焊接将散热板的各个层彼此粘结，其中形成高熔点金属间相。另一种可能是使用粘合剂将散热板各个层彼此粘结。
优选粘结材料是作为烧结材料或作为烧结材料的一种成分施加于所述至少第一层与所述至少第二层之间。因此，可以使用能够烧结传导层的化合物在有待粘结的两个层之间形成烧结粘结。又，施加的能够烧结的化合物可以呈油墨、膏或呈现层状压制部件形式的烧结预成型体形式。烧结预成型体是通过施加金属膏/金属烧结膏(sintering paste)并干燥而产生。此类烧结预成型体仍能够进行烧结。或者，可以使粘结材料成形为箔，特别是金属箔并且此类箔，特别是金属箔应布置在所述第一层与所述第二层之间。
包含粘结材料/由粘结材料组成的烧结膏可通过印刷，特别是丝网印刷或模板印刷施加至所述第一层和/或所述第二层上。任选地，在如此进行烧结方法之前，可以干燥烧结膏/金属烧结膏。烧结膏中的金属颗粒在扩散烧结期间不经历液态而彼此粘结，由此在所述至少第一层与第二层之间形成牢固的金属性粘结/金属粘结，所述粘结是导电并且导热的。尤其优选地使用包含银和/或银合金和/或碳酸银和/或氧化银的烧结膏实现所述至少第一层与第二层的粘结。
在本发明的另一实施例中，可在施加粘结层之前，通过例如电镀或溅镀将用以增进粘结层/密封层的粘着的层施加至所述第一和/或第二层，优选地施加至所述第二层。就第二层是钼层/包含钼而言，可以通过电镀将镍-银层(NiAg层)施加至第二层待粘结的一侧。粘结材料，特别是银能够极佳地粘着至此镍-银层。
另外，本发明是基于设想提出一种用于电路载体的散热板，其中所述散热板优选地使用先前提到的根据本发明的方法制造。
根据本发明的散热板包含：
-由具有第一膨胀系数的第一材料制造的至少一个第一层，及
-由具有小于所述第一膨胀系数的第二膨胀系数的第二低拉伸性材料制造的至少一个第二层，
-其中在所述第一层与所述第二层之间形成至少一个第一粘结层，所述粘结层包含扩散金属，特别是银(Ag)和/或银合金，和/或金(Au)和/或金合金，和/或铜(Cu)和/或铜合金。
所述第一材料优选地包含金属或由金属组成。确切地说，所述第一材料包含铜或所述第一材料是铜或铜合金。所述第二材料可以是镍合金，特别是因瓦合金(Fe65Ni35)或因瓦合金36(Fe64Ni36)或可伐合金(Fe54Ni29Co17)和/或钨(W)和/或铁-镍-钴合金(FeNiCo合金)。优选的是，所述第二材料是镍合金，特别是因瓦合金(Fe65Ni35)或因瓦合金36(Fe64Ni36)或可伐合金(Fe54Ni29Co17)和/或钨(W)和/或铁-镍-钴合金(FeNiCo合金)。
在本发明的尤其优选的实施例中，所述第二材料包含钼(Mo)。在本发明的尤其优选的实施例中，所述第二材料是钼(Mo)。所述第二材料包含钼合金或是钼合金也是可行的。
所述至少一个粘结层可以形成作为所述第一层和/或所述第二层的边界层。
粘结层可以是独立的可见层。由于在制造根据本发明的散热板期间仅极稀薄地施加粘结材料，故在所制造的产品中，即所制造的散热板中的粘结层可以被配置作为第一层和/或第二层的边界层。粘结材料可以例如扩散至第一层和/或第二层中，至少扩散至若干区段中。
尤其优选粘结层的粘结材料是银或银合金，以使得在粘结层被配置作为边界层时，银或银合金逐区段地扩散至第一层和/或第二层中。
在本发明的另一实施例中，散热板包含至少一个第三层，其中所述第三层由第一材料组成。所述第三层优选地通过由粘结材料制造的第二粘结层粘结至由第二低拉伸性材料制造的第二层。因此，散热板可以包含通过两个粘结层彼此粘结的三个层。
在本发明的另一实施例中，散热板可以包含至少一个第四层，所述第四层是由第二材料制造的。所述第四层优选地通过由粘结材料制造的第三粘结层粘结至由第一材料制造的第三层。在本发明的这一实施例中，散热板包含四层，这些层是由第一材料或第二材料中的任一种形成，其中这四层通过至少三个粘结层彼此粘结。
散热板可以包含对称布置的各个层和粘结层。优选的是，各个层和粘结层的对称布置被配置成使得形成平面散热板。应理解，各个层的对称布置使得关于延伸穿过散热板的理论对称轴，在对称轴的上方和下方都形成具有相配的材料和层厚度的各个层与粘结层的对称布置。所述对称轴关于散热板的总厚度将各个层的布置分为两半，其中散热板的总厚度是通过将各个层的厚度相加得到。
在形成各个层与粘结层的对称布置时，有可能形成平面散热板。散热板的个别应用可能需要供安装电路载体的表面是完全呈平面的。由此防止例如焊料流动以及电路载体从通过焊料与其连接的散热板“滑落”。也可以使用除焊料外的接触材料。
在本发明的替代性实施例中，各个层与粘结层可以是不对称布置的。确切地说，各个层与粘结层的不对称布置使得产生凸形或凹形散热板。凸形或凹形散热板又可称为具有曲度/弯曲侧部的散热板。优选的是，散热板包含控制性凸形或凹形形状。换句话说，最大曲度是限定的。
可以通过理论上形成的对称轴使不对称布置可见。对称轴将散热板各个层布置的总厚度分成两半，其中总厚度是通过将各个层的厚度相加得到。优选的是，通过由所述第二材料，即低拉伸性材料配置和/或形成第二层和/或第四层来控制散热板的曲度/凸形或凹形形状。优选的是，所述第二层和/或所述至少第四层是相对于所有层和粘结层的总体布置不对称地形成，因此对称轴是所制造的散热板拉伸的预期结果。
取决于相应的应用，由于在最终冷却之后由低拉伸性第二材料制造的第二层和/或至少所述第四层的位置和/或形成，使得可以获得弯曲的散热板轮廓。为此，通过先前提到的根据本发明的用于制造含电路载体的半导体模块的方法制造出根据本发明的散热板。
在本发明的另一实施例中，所述第二层和/或至少所述第四层可以嵌入由第一材料制造的层中。所述由第一材料制造的层可以是第一层和/或第三层。
在本发明的另一实施例中，所述第二层和/或至少所述第四层被配置成框架状和/或栅格状和/或线状。优选的是，所述第二层和/或所述第四层的这种配置是结合将相应层嵌入由第一材料制造的层中实现。
本发明还基于设想提出一种用于制造半导体模块的方法，所述半导体模块包含散热板和承载至少一个半导体组件的至少一个电路载体。优选的是，散热板是先前提到的根据本发明的散热板或由先前提到的根据本发明的方法制造的散热板。
根据本发明的用于制造半导体模块的方法是基于在150℃-300℃的安装温度下，通过接触层将电路载体连接至散热板，其中所述安装温度大体上对应于在散热板各层彼此粘结期间所采用的粘结温度。换句话说，在将电路载体连接至散热板期间的安装温度大体上对应于在散热板制造期间有效的粘结温度。
安装温度可以刚好对应于粘结温度。优选的是，安装温度与粘结温度相差不超过最大20％，特别是不超过最大15％，特别是不超过最大10％，特别是不超过最大5％。安装温度与粘结温度的偏差百分比的计算是基于计算以开尔文计的安装温度与以开尔文计的粘结温度之间的差异来实现。
安装温度可以是200℃-280℃，特别是220℃-270℃，特别是240℃-260℃，特别是250℃。
电路载体优选地安装在散热板的表面上/连接至散热板的表面，其中所述表面是通过由第一材料组成的层，特别是第一层或第三层形成。所述表面又可被称为散热板的最顶端。
接触层是例如烧结膏。接触层也可以是粘合剂层或焊料层。
在本发明的一个实施例中，散热板各层的粘结以及电路载体与散热板的连接可以同时进行。在此实施例中，所有层、粘结层以及欲连接的电路载体是叠加布置并且例如通过低温烧结方法同时彼此连接。
通过将根据本发明的用于制造散热板的方法与根据本发明的用于制造半导体模块的方法相结合，可以制造出各层和粘结层呈不对称布置的散热板，此制造方式使得散热板具有限定的凸形或凹形变形，换句话说，具有限定的最大曲度。各个层和连接层相对于彼此呈不对称布置。不对称性可以通过层数和/或层厚度控制。
不对称布置的各层和粘结层在粘结温度下粘结在一起，所述粘结温度基本上对应于散热板与电路载体的安装温度。
接下来，将衬底板连接至散热板。由此揭示，当再加热所制造的不对称散热板时，凹形或凸形变形减小，并且在将散热板连接至衬底板之后，呈现处于适合需要的新应力平衡状态的温度稳定性最终形状。温度稳定性最终形状可以具有限定的最大曲度。限定的最大曲度是例如100μm。
另外，本发明是基于设想提出一种半导体模块，其中所述半导体模块优选是由以上提到的根据本发明的方法制造。半导体模块包含散热板及承载至少一个半导体组件的至少一个电路载体。散热板优选是根据本发明的散热板或通过以上所提到的根据本发明的方法制造的散热板。
电路载体优选地被配置为直接铜粘结(direct copper bonding，DCB)衬底形式。确切地说，电路载体被配置为由氧化铝(Al2O3)和/或氮化铝(AlN)和/或氮化硅(Si3N4)和/或氧化锆增韧氧化铝(ZTA)制造的衬底板形式。此类电路载体具有相当小的膨胀系数。
在本发明的另一实施例中，半导体模块的散热板可以连接至冷却器，其中优选地在散热板与冷却器之间形成导热膏。将散热板安装在冷却器上允许通过散热板至冷却器至环境的布置对半导体模块的功率损耗进行集中且必要的冷却。利用这一布置，散热板有可能在无气隙或空气夹杂物情况下形式锁定于冷却器的表面，特别是安装板。因此，优选地在散热板与冷却器的表面/冷却器的安装板之间形成导热膏，特别是塑料导热膏。导热膏是尽可能稀薄地施加于散热板与冷却器的表面/安装板之间且不含空气夹杂物。
优选散热板仅有较小曲度。通过根据本发明的散热板/通过以上所提到的方法，可以制造出具有较小或精确限定的曲度的散热板。
散热板优选地以其弯曲侧部安装于冷却器的安装板/表面上。上面安装有电路载体的散热板可以例如通过螺钉压制至冷却器上或抵靠冷却器。优选的是，压制是在缓慢递增的张力下，在所选加压位置处进行。散热板的凹形或凸形形状，或换句话说弯曲形状起初使得在冷却器的中心施加最大接触压力，在此情况下，随着安装压力升高，导热膏缓慢地从内部挤到外部。优选的是，这样使得导热膏填充于散热板与冷却器的表面/冷却器的安装板之间的空隙中。过剩的导热膏可以使用此安装程序移除。由此避免散热板与冷却器的表面/冷却器的安装板之间导热膏的破坏性积累。
以此方式，在散热板与冷却器之间产生在热方面有利的形式锁定且同时易松开的连接。
现将参照所附示意图，通过例示性实施例更详细地说明本发明，在示意图中
图1a显示在第一实施例中散热板各个层的布置；
图1b显示处于粘结状态的图1a的散热板；
图2a显示在第二实施例中根据本发明的散热板的各个层的布置；
图2b显示在第三实施例中根据本发明的散热板的各个层的布置；
图3a和3b显示根据本发明的散热板的其它实施例；
图4a和4b显示呈未连接状态和连接状态的在第一实施例中的根据本发明的散热板各个层与电路载体的布置；
图5a和5b显示呈未连接状态和连接状态的在另一实施例中的根据本发明的散热板各个层与电路载体的布置；
图6显示在另一实施例中根据本发明的散热板各个层与电路载体的布置；
图7a和7b显示呈未连接状态和连接状态的在另一实施例中的根据本发明的散热板各个层与电路载体的布置；
图8a-8c显示在各种实施例中的呈凸形形式的散热板及布置于其上的电路载体；以及
图9显示连接至冷却器的半导体模块。
在下文中，相同及功能相同的部件用相同的参考符号标记。
图1a显示常规散热板10的各个层(参见图1b)。因此，欲制造的散热板包含由第一材料M1制造的第一层20、由第二材料M2制造的第二层30及同样由第一材料M1制造的第三层25。材料M1优选地是金属，特别是铜或铜合金。另一方面，材料M2是具有第二膨胀系数的低拉伸性材料，所述第二膨胀系数小于第一材料M1的第一膨胀系数。第二材料M2可以是镍合金，特别是因瓦合金或因瓦合金36或可伐合金和/或钨和/或铁-镍-钴合金。在本实施例中，材料M2是钼。
由粘结材料VM制造的第一粘结层40被设置于第一层20与第二层30之间。由粘结材料VM制造的第二粘结层41被设置于第二层30与第三层25之间。粘结层40和41的粘结材料VM在层20、25及30之间产生粘结，且此粘结承受住超过粘结温度的温度。优选的是，粘结层包含扩散金属，特别是银和/或银合金，和/或金和/或金合金，和/或铜和/或铜合金。
优选粘结层是以烧结层，特别是烧结膏形成。此烧结膏优选地包含所述扩散金属中的一种，可以例如通过印刷方法施加。
优选层20、25及30是通过低温方法，在150℃-300℃的粘结温度下彼此粘结。尤其优选粘结温度是250℃。通过粘结层40和41粘结层20、25及30的粘结温度大体上对应于将所制造的散热板10连接至欲安装的电路载体期间的安装温度。
图1b显示所制造的散热板10。可以看到粘结层40和41。粘结层40和41可被设计作为第一层20、第三层25及第二层30的边界层。
优选通过施加压力，特别是在5MPa-30MPa，特别是10MPa-28MPa，特别是25MPa压力下实现第一层20与第二层30和第三层25的粘结。
从图1a和1b可以看出，第一层20的层厚度d1、第二层30的d2及第三层25的d3是相同的。通过图1b标绘的对称轴S可以看出，散热板10是由各个层20、25和30以及粘结层40和41对称地构造。对称轴S将散热板10的总厚度D分成两半。总厚度D是通过将层厚度d1、d2及d3相加得到。在对称轴S上方和下方，明显可见散热板10的对称结构。使用此类散热板实现了散热板10的平面结构/平面成形。
相比之下，图2a显示各个层20、25和30以及粘结层40和41的不对称布置。关于各个层20、25和30的材料及粘结选择，应当参考以上结合图1a和1b进行的说明。
可以看出，第一层20的层厚度d1大于第二层30的层厚度d2以及第三层25的层厚度d3。所提到的将散热板10的总厚度D分成两半的对称轴S显示，欲形成的散热板10包含各个层在对称轴S上方和下方的不对称布置。优选的是，层厚度d1介于0.2mm与3.0mm之间，而层厚度d2介于0.1mm与2.0mm之间。第一粘结层40和/或第二粘结层41的厚度例如介于1μm与50μm之间。层厚度d3可以介于0.2mm与3.0mm之间。
相比之下，图2b显示各个层20、25、26、30、35以及粘结层40、41、42、43的对称结构/对称布置。可以认识到，欲制造的散热板10还可以包含由第二低拉伸性材料M2制造的两个层。这两个层是第二层30和第四层35。在第二层30和第四层35的上方和下方分别设置有由第一材料M1形成的层，分别为第一层20、第三层25以及第五层26。由第一材料M1组成的各个层，即层20、25和26通过粘结层40、41、42及43粘结至由第二低拉伸性材料M2组成的层，即第二层30和第四层35。粘结层40、41、42及43优选地包含相同的粘结材料VM。优选的是，所述粘结材料是例如包含银和/或氧化银和/或碳酸银的烧结材料，特别是烧结膏。
所提到的对称轴S显示，图2b中显示的实施例描绘了层20、25、26、30、35及粘结层40至43的对称布置。通过散热板10，如图2b中所示，可以使优选由铜组成的边缘层20和26的拉伸减小。这是通过由低拉伸性材料，特别是钼组成的两个分隔开的层20和35实现。
图3a显示散热板10的另一实施例。此处，第二层30被配置成栅格形式。当从第一层20的第一面15的顶部看时，将看见栅格。第二层30嵌入由第一材料M1制造的第一层20中。在散热板10第一面15的相对侧16上形成半圆形凹槽22。
根据图3b中所描绘的散热板10的实施例，再次显示第二层30嵌入第一层20中。在散热板10的第一面15的相对侧16上形成凹槽22和凸起23。第二层30是由上部部分36和下部部分37形成。下部部分37呈线状。可以看到这些线的横截面。下部部分37的这些线被安置在凸起23中。相比之下，上部部分36呈板状，但宽度比第一层20要小。
在图4a中，描绘了欲制造的半导体模块的各个层/组件。因此，散热板10是由第一材料M1制造的第一层20和由第二材料M2制造的第二层30形成。在第一层20与第二层30之间形成粘结层40。这一粘结层优选是包含粘结材料VM，即银的烧结层。
在第二层30的第一面31上施加有粘结促进层50。第二层30的第一面31是第二层30面向第一层20的一侧。粘结促进层50优选地通过电镀至第二层30上进行施加。粘结促进层50是例如镍-银层。通过粘结促进层50，可以提高第二层30与粘结层40之间的粘着性。在粘结状态(参见图4b)下，产生组合粘结层45。粘结层40与粘结促进层50是使用低温烧结方法压制在一起，由此形成组合粘结层45。
图4b中提到的对称轴S有助于认识到散热板10具有不对称结构。关于对称轴S，适用前述说明。不对称结构是通过第一层20和第二层30的不同层厚度实现。第一层20的层厚度d1大于第二层30的层厚度d2。
电路载体80是例如所谓的DCB衬底。它可以被配置为由氧化铝和/或氮化硅和/或氧化锆增韧氧化铝制造的衬底板形式。
接触层60被设置用于将电路载体80连接至散热板10。此接触层60可以例如是烧结膏。接触层60也可以是粘合剂层或焊料层。电路载体80通过接触层60附接至散热板10面向电路载体80的一侧15上。欲连接至电路载体80的散热板10的表面15是第一层20的第一面15，其中第一层20的第一面15被配置成远离第二层30。
电路载体80与散热板10的连接是通过对所述布置施加150℃-300℃的安装温度进行，其中所述安装温度大体上对应于粘结散热板10的层20与30时的粘结温度。层20和30以及电路载体80可通过单一步骤，即同时连接在一起。
图4a和4b中所描绘的本发明的实施例代表可以连接至电路载体80的散热板10的最小可能热堆叠(thermal stack)。
图5a和5b也显示了散热板10的不对称结构。相较于图4a和4b的实施例，此处散热板10由第一层20、第二层30及第三层25组成。第一层20和第三层25包含第一材料M1。所述材料优选是铜。在具有不同层厚度d1和d3的这两个层20和25之间，形成由第二材料M2制造的第二层30。第二材料M2由低拉伸性材料组成/第二材料M2的膨胀系数小于第一材料M1的膨胀系数。不对称散热板10也具有电路载体80形成于其上并因此可以与半导体组件90(未示出)一起形成半导体模块100。
图6中所描绘的半导体模块的实施例也是基于不对称散热板10。由第一材料M1，如铜制造的第一层20粘结至由第二低拉伸性材料M2制造的第二层30。为此，在20与30两个层之间设置粘结层40。第一层20的层厚度d1是第二层30的层厚度d2的六倍。电路载体80也可以通过接触层60附接于第一层20的第一面15上。
第二层30的宽度也小于第一层20。第二层30的宽度大致对应于接触层60的宽度。
在图7a和7b显示的实施例中，描绘了由散热板10和电路载体80组成的另一布置。图7a显示了呈未连接状态的两个组件。
散热板10包含第一层20以及第二层30。第二层30嵌入由第一材料M1组成的第一层20中。因此，在几何形状上较小的层30被放置于第一层20的空穴中并通过粘结层40连接。第二层30的宽度b1大体上对应于接触层60的宽度b2。电路载体80被布置在第二层30之上，使得电路载体80，特别是接触层60与第二层30叠合地配置。
散热板10还包含隆起的平台29。电路载体80可以附接至此平台29上的最顶端15上。隆起的平台29可以充当安装附件。另外，此平台29促进散热板10各个层的不对称布置。所述平台可以例如通过将图6中所示的层20和30压制在一起来制造。
图8a显示半导体模块100，其中散热板10具有凹形形状。散热板10的凹形形状是由散热板10的不对称结构引起。第三层25的层厚度d3小于第一层20的层厚度d1，由此使散热板10大体上沿第三层25的方向弯曲。附接有半导体组件90的电路载体80连接至散热板10第一层的第一面15，即散热板10的最顶端15。电路载体80连接至散热板10，使得由散热板10的凹形形状产生的凹陷部70标志着电路载体80的中心位置。
图8b显示另一半导体模块100。在本实施例中，散热板10包含冷却翼片110。在其它方面，图8b的半导体模块100的结构与图8a中所示实施例的结构相同。
图8c显示散热板10可以包含多个凹形空穴，由此形成所示实例中的三个凹陷部70，其中三个电路载体80分别布置在位于第一层20的第一面15上的凹陷部70的中心。散热板10的凹形空穴/弯曲侧部75的形成使得第二层30的三个部分嵌入由第一材料M1组成的第一层20中。第二层30被布置成使得弯曲侧部/凹陷部70形成于对应地第二层30的位置的上方/下方。
可将图8c的布置分开，由此形成三个彼此独立的半导体模块100。
图9显示半导体模块100，其包含呈凹形的散热板10、电路载体80、冷却器120以及放置在电路载体80上并连接至电路载体的半导体组件90。在散热板10与冷却器120之间施加有导热膏130。导热膏130优选是塑料导电膏，所述导热膏被尽可能稀薄地施加于散热板10与冷却器120之间且不含空气夹杂物。弯曲侧部75/散热板10与凹陷部70相对的一侧被安装至冷却器120的表面125上。
散热板10是通过螺钉140压制至冷却器120的表面125上，所述螺钉用作夹持装置。随着安装压力的升高，导热膏130从内部挤到外部并以此方式填充散热板10与冷却器120的表面125之间的空隙。
图9仅显示出部分安装的状态。在完全安装的状态下，散热板10优选地完全承载冷却器120的表面125。粗糙表面125或散热板10与冷却器120的轮廓误差是通过导热膏130补偿。所显示的冷却器120是所谓的空气冷却器。
附图标记
10 散热板
15 第一层的第一面
16 散热板的侧部
20 第一层
22 凹槽
23 凸起
25 第三层
26 第五层
29 平台
30 第二层
31 第二层的第一面
35 第四层
36 上部部分
37 下部部分
40 第一粘结层
41 第二粘结层
42 第三粘结层
43 第四粘结层
45 组合粘结层
50 粘结促进层
60 接触层
70 凹陷部
75 弯曲侧部
80 电路载体
90 半导体组件
100 半导体模块
110 冷却翼片
120 冷却器
125 冷却器表面
130 导热膏
140 螺钉
b1 第二层的宽度
b2 接触层的宽度
d1 第一层的层厚度
d2 第二层的层厚度
d3 第三层的层厚度
d4 第四层的层厚度
d5 第五层的层厚度
D 散热板的总厚度
M1 第一材料
M2 第二材料
S 对称轴
VM 粘结材料

Claims (20)

1.一种制造用于电路载体(80)的散热板(10)的方法，
其特征在于
由具有第一膨胀系数的第一材料(M1)制造的至少一个第一层(20)与
由具有小于所述第一膨胀系数的第二膨胀系数的第二低拉伸性材料(M2)制造的至少一个第二层(30)
在150℃-300℃的粘结温度下，特别是通过低温烧结工艺彼此粘结，其中在所述第一层(20)与所述第二层(30)之间形成由粘结材料(VM)制造的至少一个粘结层(40)，并且所述粘结温度大体上对应于所制造的散热板(10)连接到至少一个电路载体(80)的安装温度。
2.根据权利要求1所述的方法，
其特征在于
所述粘结温度是200℃-280℃，特别是220℃-270℃，特别是240℃-260℃，特别是250℃。
3.根据权利要求1或2所述的方法，
其特征在于
所述粘结层(40，41，42，43)的所述粘结材料(VM)产生承受住超过所述粘结温度的温度的粘结，并且包含扩散金属，特别是银(Ag)和或银合金，和/或金(Au)和/或金合金，和/或铜(Cu)和/或铜合金。
4.根据前述权利要求中任一权利要求所述的方法，
其特征在于
所述第一材料(M1)包含金属，特别是铜(Cu)或铜合金，和/或所述第二材料(M2)包含镍合金，特别是因瓦合金(Invar)(Fe65Ni35)或因瓦合金36(Fe64Ni36)或可伐合金(Kovar)(Fe54Ni29Co17)和/或钨(W)和/或铁-镍-钴合金(FeNiCo合金)，尤其优选地是钼(Mo)。
5.根据前述权利要求中任一权利要求所述的方法，
其特征在于
所述至少第一层(20)与所述至少第二层(30)和所述至少第一粘结层(40)的粘结是通过施加压力，特别是在5MPa-30MPa，特别是10MPa-28MPa，特别是25Mpa的压力下实现。
6.一种尤其是根据权利要求1至5中任一权利要求所述的方法制造的用于电路载体(80)的散热板(10)，所述散热板包含：
-由具有第一膨胀系数的第一材料(M1)制造的至少一个第一层(20)，
-由具有小于所述第一膨胀系数的第二膨胀系数的第二低拉伸性材料(M2)制造的至少一个第二层(20)，
-其中在所述第一层(20)与所述第二层(30)之间形成至少一个第一粘结层(40)，所述粘结层(40)包含扩散金属，特别是银(Ag)和或银合金，和/或金(Au)和/或金合金，和/或铜(Cu)和/或铜合金。
7.根据权利要求6所述的散热板(10)，
其特征在于
所述至少第一粘结层(40)被配置作为所述第一层(20)和/或所述第二层(30)的边界层。
8.根据权利要求6或7所述的散热板(10)，
其特征在于
所述第一材料(M1)尤其包含铜(Cu)或铜合金，和/或所述第二材料(M2)包含镍合金，特别是因瓦合金(Fe65Ni35)或因瓦合金36(Fe64Ni36)或可伐合金(Fe54Ni29Co17)和/或钨(W)和/或铁-镍-钴合金(FeNiCo合金)，尤其优选地是钼(Mo)。
9.根据权利要求6至8中任一权利要求所述的散热板(10)，
其特征在于
由所述第一材料(M1)形成的至少一个第三层(25)，所述第三层通过由所述粘结材料(VM)制造的第二粘结层(41)粘结至由所述第二低拉伸性材料(M2)制造的所述第二层(30)。
10.根据权利要求9所述的散热板(10)，
其特征在于，由所述第二材料(M2)制造的至少一个第四层(35)，所述第四层通过由所述粘结材料(VM)制造的第三粘结层(42)粘结至由所述第一材料(M1)制造的所述第三层(25)。
11.根据权利要求6至10中任一权利要求，特别是根据权利要求9和10中任一权利要求所述的散热板(10)，
其特征在于
各个层(20，25，26，30，35)和粘结层(40，41，42，43)对称布置，特别是由此形成平面散热板(10)。
12.根据权利要求6至10中任一权利要求，特别是根据权利要求9和10中任一权利要求所述的散热板(10)，
其特征在于
各个层(20，25，26，30，35)和粘结层(40，41，42，43)不对称布置，特别是由此形成凸形或凹形的散热板(10)。
13.根据权利要求6至12中任一权利要求所述的散热板(10)，
其特征在于
所述第二层(30)和/或所述第四层(35)嵌入由所述第一材料(M1)制造的层(20，25，26)中。
14.根据权利要求6至13中任一权利要求所述的散热板(10)，
其特征在于
所述第二层(30)和/或所述第四层(35)成形为框架状和/或栅格状和/或线状。
15.一种用于制造半导体模块(100)的方法，
所述半导体模块包含尤其根据权利要求6至14中任一权利要求所述的散热板或通过根据权利要求1至5中任一权利要求所述的方法制造的散热板(10)，及承载至少一个半导体组件(90)的至少一个电路载体(80)，
所述方法的特征在于
在150℃-300℃的安装温度下，所述电路载体(80)通过接触层(60)连接至所述散热板(10)，其中所述安装温度基本上对应于将所述散热板(10)的各层(20，25，26，30，35，40，41，42，43)粘结在一起的粘结温度。
16.根据权利要求15所述的方法，
其特征在于
所述散热板(10)的各层(20，25，26，30，35，40，41，42，43)的粘结以及所述电路载体(80)与所述散热板(10)的粘结是同时进行的。
17.根据权利要求15或16所述的方法，
其特征在于
所述安装温度是200℃-280℃，特别是220℃-270℃，特别是240℃-260℃，特别是250℃。
18.一种尤其根据权利要求15至17中任一权利要求制造的半导体模块(100)，其包含根据权利要求6至14中任一权利要求所述的散热板(10)，或
通过根据权利要求1至5中任一权利要求所述的方法制造的散热板(10)，及
承载至少一个半导体组件(90)的至少一个电路载体(80)。
19.根据权利要求18所述的半导体模块(100)，
其特征在于
所述电路载体(80)被配置为由氧化铝(Al2O3)和/或氮化铝(AlN)和/或氮化硅(Si3N4)和/或氧化锆增韧氧化铝(ZTA)形成的DCB衬底。
20.根据权利要求18或19所述的半导体模块(100)，
其特征在于
所述散热板(10)连接至冷却器(120)，其中优选地在所述散热板(10)与所述冷却器(120)之间形成导热膏(130)。
CN201780011524.2A 2016-02-19 2017-02-09 用于制造散热板的方法、散热板、用于制造半导体模块的方法及半导体模块 Pending CN108701665A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16156488.5A EP3208841B1 (de) 2016-02-19 2016-02-19 Verfahren zur herstellung einer wärmespreizplatte, wärmespreizplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
EP16156488.5 2016-02-19
PCT/EP2017/052862 WO2017140571A1 (de) 2016-02-19 2017-02-09 Verfahren zur herstellung einer wärmespreizplatte, wärmespreizplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul

Publications (1)

Publication Number Publication Date
CN108701665A true CN108701665A (zh) 2018-10-23

Family

ID=55405191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780011524.2A Pending CN108701665A (zh) 2016-02-19 2017-02-09 用于制造散热板的方法、散热板、用于制造半导体模块的方法及半导体模块

Country Status (7)

Country Link
US (1) US20210202350A1 (zh)
EP (1) EP3208841B1 (zh)
JP (1) JP2019508250A (zh)
KR (1) KR20180097703A (zh)
CN (1) CN108701665A (zh)
TW (1) TWI648115B (zh)
WO (1) WO2017140571A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110170719A (zh) * 2018-12-11 2019-08-27 苏州赛特锐精密机械配件有限公司 一种可伐合金与钨铜合金联接的方法
CN111682002A (zh) * 2019-03-11 2020-09-18 古德系统有限公司 散热板
CN114029354A (zh) * 2021-10-19 2022-02-11 武汉理工大学 一种可控直径比Kovar合金包裹Cu芯复合棒材挤压装置及其制备工艺

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7255397B2 (ja) * 2019-07-10 2023-04-11 株式会社デンソー 電子装置
US11587799B2 (en) * 2019-12-02 2023-02-21 Applied Materials, Inc. Methods and apparatus for processing a substrate
JP6871524B1 (ja) 2020-03-23 2021-05-12 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール
US11582866B1 (en) 2021-07-22 2023-02-14 Toyota Motor Engineering & Manufacturing North America, Inc. Systems including a power device-embedded PCB directly joined with a cooling assembly and method of forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156923A (en) * 1992-01-06 1992-10-20 Texas Instruments Incorporated Heat-transferring circuit substrate with limited thermal expansion and method for making
JP2006352080A (ja) * 2005-05-16 2006-12-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
CN102318094A (zh) * 2009-02-18 2012-01-11 昭和电工株式会社 发光二极管、发光二极管灯和发光二极管的制造方法
US20140231815A1 (en) * 2013-02-18 2014-08-21 Triquint Semiconductor, Inc. Package for high-power semiconductor devices
JP2015213097A (ja) * 2014-05-01 2015-11-26 パナソニックＩｐマネジメント株式会社 放熱体、その製造方法および半導体素子収納用パッケージ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN168174B (zh) * 1986-04-22 1991-02-16 Siemens Ag
DE4315272A1 (de) * 1993-05-07 1994-11-10 Siemens Ag Leistungshalbleiterbauelement mit Pufferschicht
JP2008010703A (ja) * 2006-06-30 2008-01-17 Fuji Electric Holdings Co Ltd 半導体装置の部品間接合方法
JP2011139000A (ja) * 2010-01-04 2011-07-14 Denki Kagaku Kogyo Kk パワーモジュール構造体及びその製造方法
DE102010021765B4 (de) * 2010-05-27 2014-06-12 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren zur Anordnung zweier Verbindungspartner mittels einer Niedertemperatur Drucksinterverbindung
DE102012211952B4 (de) * 2012-07-09 2019-04-25 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156923A (en) * 1992-01-06 1992-10-20 Texas Instruments Incorporated Heat-transferring circuit substrate with limited thermal expansion and method for making
JP2006352080A (ja) * 2005-05-16 2006-12-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
CN102318094A (zh) * 2009-02-18 2012-01-11 昭和电工株式会社 发光二极管、发光二极管灯和发光二极管的制造方法
US20140231815A1 (en) * 2013-02-18 2014-08-21 Triquint Semiconductor, Inc. Package for high-power semiconductor devices
JP2015213097A (ja) * 2014-05-01 2015-11-26 パナソニックＩｐマネジメント株式会社 放熱体、その製造方法および半導体素子収納用パッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110170719A (zh) * 2018-12-11 2019-08-27 苏州赛特锐精密机械配件有限公司 一种可伐合金与钨铜合金联接的方法
CN111682002A (zh) * 2019-03-11 2020-09-18 古德系统有限公司 散热板
CN111682002B (zh) * 2019-03-11 2023-04-25 古德系统有限公司 散热板
CN114029354A (zh) * 2021-10-19 2022-02-11 武汉理工大学 一种可控直径比Kovar合金包裹Cu芯复合棒材挤压装置及其制备工艺

Also Published As

Publication number Publication date
TW201739551A (zh) 2017-11-16
US20210202350A1 (en) 2021-07-01
WO2017140571A1 (de) 2017-08-24
KR20180097703A (ko) 2018-08-31
EP3208841B1 (de) 2020-12-09
TWI648115B (zh) 2019-01-21
JP2019508250A (ja) 2019-03-28
EP3208841A1 (de) 2017-08-23

Similar Documents

Publication Publication Date Title
CN108701665A (zh) 用于制造散热板的方法、散热板、用于制造半导体模块的方法及半导体模块
RU2750688C2 (ru) Способ изготовления электронного силового модуля посредством аддитивной технологии и соответственные подложка и модуль
US20100091463A1 (en) Cooling body
US10403594B2 (en) Hybrid bonding materials comprising ball grid arrays and metal inverse opal bonding layers, and power electronics assemblies incorporating the same
JP2007311441A (ja) パワー半導体モジュール
US8050054B2 (en) Electronic device with a base plate
TW201325330A (zh) 配線基板及其製造方法以及半導體裝置
JP2005260181A (ja) 樹脂封止型半導体装置及びその製造方法
JP2022010018A (ja) 熱応力補償接合層及びこれを包含するパワーエレクトロニクスアセンブリ
JP2006013080A (ja) 半導体モジュールおよびその製造方法
JP2001358266A (ja) 半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ
JP4407521B2 (ja) 絶縁伝熱構造体及びパワーモジュール用基板
CN108701671A (zh) 制造电路载体的方法、电路载体、制造半导体模块的方法和半导体模块
JP2019512867A (ja) 回路基板プレートを製造するための方法、回路基板プレート、半導体モジュールを製造するための方法、及び、半導体モジュール
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP4146736B2 (ja) 半導体装置の製造方法
JP4876612B2 (ja) 絶縁伝熱構造体及びパワーモジュール用基板
JP4514598B2 (ja) 電子部品収納用パッケージおよび電子装置
US10751840B2 (en) Multilayer composite bonding materials and power electronics assemblies incorporating the same
JP4277582B2 (ja) 半導体装置
CN117080176A (zh) 功率半导体模块装置及其制造方法
JPS5835956A (ja) 混成集積回路装置
JPWO2016171122A1 (ja) 半導体装置及びその製造方法
CN117043931A (zh) 电源模块及其制造方法
JP2021064761A (ja) 半導体装置、及び、その製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181023