JP2019087575A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2019087575A
JP2019087575A JP2017213058A JP2017213058A JP2019087575A JP 2019087575 A JP2019087575 A JP 2019087575A JP 2017213058 A JP2017213058 A JP 2017213058A JP 2017213058 A JP2017213058 A JP 2017213058A JP 2019087575 A JP2019087575 A JP 2019087575A
Authority
JP
Japan
Prior art keywords
solder
layer
lead frame
primer
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017213058A
Other languages
English (en)
Other versions
JP6874645B2 (ja
Inventor
圭児 黒田
Keiji Kuroda
圭児 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017213058A priority Critical patent/JP6874645B2/ja
Publication of JP2019087575A publication Critical patent/JP2019087575A/ja
Application granted granted Critical
Publication of JP6874645B2 publication Critical patent/JP6874645B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リードフレームとプライマ層との密着性を確保しつつ、はんだの濡れ性および接合性を確保することができる半導体装置の製造方法を提供する。【解決手段】半導体装置1の製造方法は、表面にNiめっき層およびAuめっき層がこの順に形成されたリードフレーム3を準備する準備工程S1と、リードフレーム3のAuめっき層の上にはんだ層21を介して半導体素子4を接合する第1はんだ接合工程S2と、半導体素子4がリードフレーム3にはんだ接合された状態で、半導体素子4およびリードフレーム3の表面にプライマ層26を形成するプライマ層形成工程S6と、を少なくとも含み、第1はんだ接合工程S2とプライマ層形成工程S6との間に、はんだ層21が接合されたはんだ接合部分31を除く部分であり、かつ、プライマ層が形成されるプライマ形成部分32’において、Auめっき層を除去する除去工程S5をさらに含む。【選択図】図3

Description

本発明は、半導体装置の製造方法に関する。
たとえば、IGBT(Insulated Gate Bipolar Transistor)等の半導体素子と、半導体素子がはんだ層を介して接合したリードフレームと、を備えた半導体装置が知られている。この半導体装置では、半導体素子およびリードフレームを覆うようにプライマ層が形成されており、プライマ層を覆うように封止樹脂が形成されている。
このような半導体装置を製造する方法として、特許文献1には、リードフレームの表面にNiめっき層を形成し、そのNiめっき層の表面にAuめっき層を形成した後、半導体素子のはんだ接合前後に熱処理をする方法が開示されている。この製造方法では、熱処理を行うことでAuめっき層内にNiめっき層のNiを拡散させることにより、プライマ層とリードフレームとの密着強度を向上させることができる。
特開2016−122719号公報
しかしながら、特許文献1に示すように、プライマ層との密着強度を高めるために、はんだ接合前に上述した熱処理を行うと、Auめっき層にNiめっき層のNiが拡散し、拡散したNiが、Auめっき層の表面においてNi酸化物として生成されることがある。Auめっき層の表面に、このNi酸化物がより多く存在すると、はんだの濡れ性が低下するおそれがある。
一方、はんだ接合後に上述した熱処理を行っても、Auめっき層に拡散したNiがはんだ層に拡散するため、はんだ層に拡散したNiとはんだ層を構成する金属とからなる合金が形成されてしまう。これにより、Niめっき層のNiは、さらにAuめっき層に拡散し消費される可能性がある。結果として、Niめっき層が薄くなり過ぎるため、リードフレームとはんだ層との接合性が低下してしまうおそれがある。
本発明は上記点に鑑みてなされたものであり、本発明では、リードフレームとプライマ層との密着性を確保しつつ、はんだの濡れ性および接合性を確保することができる半導体装置の製造方法を提供する。
上記課題を解決するために、本発明は、表面にNiめっき層が形成され、前記Niめっき層の表面にAuめっき層が形成されたリードフレームを準備する準備工程と、前記リードフレームの前記Auめっき層の上にはんだ層を介して半導体素子を接合するはんだ接合工程と、前記半導体素子が前記リードフレームにはんだ接合された状態で、前記半導体素子および前記リードフレームの表面にプライマを塗布し、前記プライマを乾燥させたプライマ層を形成するプライマ層形成工程と、を少なくとも含み、前記はんだ接合工程と前記プライマ層形成工程との間に、前記はんだ層が接合された部分を除く部分であり、かつ、前記プライマ層が形成される部分において、前記Auめっき層を除去する除去工程をさらに含むことを特徴とする。
本発明によれば、除去工程を行うことにより、はんだ層が接合された部分を除く部分であり、かつ、プライマ層が形成される部分において、Auめっき層を除去工程するので、Ni濃度を高めることができる。この結果、リードフレームとプライマ層との密着性を確保することができる。
したがって、はんだ接合前に、Auめっき層内にNiめっき層のNiを拡散させる熱処理を行わなくてもよいので、Auめっき層の表面におけるNi酸化物の生成を抑制することができる。これにより、はんだ接合時のはんだの濡れ性を確保することができる。
また、同様に、除去工程を行うことにより、はんだ接合後、プライマ層形成前にも、上述した熱処理を行わなくてもよいので、はんだ層内に拡散されたNiと、はんだ層を構成する金属とからなる合金の生成を防止することができる。これにより、Niめっき層のNiの消費が抑制されるため、はんだ層とリードフレームとの接合性を確保することができる。
本実施形態に係る半導体装置の模式的断面図である。 図1の半導体装置に係るリードフレームの半導体素子を搭載した面の表面状態を説明する模式的上面図である。 本実施形態の半導体装置の製造方法の工程を説明するフロー図である。 本実施形態の半導体装置の製造方法に係る第1はんだ接合工程を説明する模式的概念図である。 本実施形態の半導体装置の製造方法に係るワイヤーボンディング工程を説明する模式的概念図である。 本実施形態の半導体装置の製造方法に係る第2はんだ接合工程を説明する模式的概念図である。 (a)は、本実施形態の半導体装置の製造方法に係る除去工程を説明する模式的概念図であり、(b)は、(a)の除去工程前の、半導体素子を搭載したリードフレームの表面状態を説明する模式的上面図である。 本実施形態の半導体装置の製造方法に係るプライマ層形成工程を説明する模式的概念図である。 本実施形態の製造方法における第1はんだ接合工程前の実施例1および比較例1、2のNi酸化物量を示すグラフである。 実施例1および比較例1、2のNiめっき層の消費量を示すグラフである。 実施例1および比較例1、2のプライマ層とリードフレームとの密着強度を示すグラフである。
以下に、図1〜8を参照しながら本発明に係る実施形態について説明する。
まず、図1および図2を参照して、本実施形態に係る半導体装置1の概略的な構成を説明し、次いで、図1〜8を参照して、本実施形態の半導体装置1の製造方法を説明する。
図1は、本実施形態に係る半導体装置1の模式的断面図である。図2は図1の半導体装置1に係るリードフレーム3の半導体素子4を搭載した面の表面(界面)状態を説明する模式的上面図である。
本実施形態に係る半導体装置1は、両面冷却型半導体装置として利用されるものである。図1に示す形態は、リードフレーム3、7の間に半導体素子4を備えた接合体11が並列に2個配置されているものである。
リードフレーム3、7は、それぞれ半導体素子4のコレクタ側およびエミッタ側に配置されている。一方の接合体11の半導体素子4が、Al、Cu、またはAu製のワイヤ8により、Cu製の端子9と接続されている以外は、両者は同じ構造を有している。したがって、以下に、他方の接合体11を参照して、共通の部材の説明をする。
本実施形態の半導体装置1は、リードフレーム3と、リードフレーム3にはんだ層21を介して接合された半導体素子4と、リードフレーム3および半導体素子4を覆うプライマ層26と、を少なくとも備えている。
さらに、本実施形態の半導体装置1(具体的には、接合体11)は、ターミナル6およびリードフレーム7を備えている。半導体素子4には、ターミナル6と、リードフレーム7とが順に配置されており、半導体素子4とターミナル6とは、はんだ層22を介して接合され、ターミナル6とリードフレーム7とは、はんだ層23を介して接合されている。本実施形態では、上述したプライマ層26は、リードフレーム3、7、半導体素子4、ターミナル6、および、はんだ層21〜23の表面を覆い、プライマ層26の表面を封止樹脂体5が覆っている。
リードフレーム3には、アルミニウム、銅、またはこれらの合金などからなるフレーム本体の、少なくとも側面および半導体素子4を搭載した搭載面を含む表面に、めっき層33が形成されている。本実施形態では、めっき層33は、リードフレーム3の表面に形成されたNiめっき層と、Niめっき層の表面に形成されたAuめっき層とにより構成されている。また、リードフレーム7は、アルミニウム、銅、またはこれらの合金などからなってもよいが、リードフレーム3と同様に、フレーム本体と、Niめっき層と、Auめっき層と、で構成されていてもよい。
はんだ層21は、Pb系はんだ、Pbフリーはんだのいずれであってもよいが、Pbフリーはんだであることが好ましい。このようなPbフリーはんだとしては、Sn−Ag系はんだ、Sn−Cu系はんだ、Sn−Ag−Cu系はんだ、Sn−Zn系はんだ、または、Sn−Sb系はんだなどを挙げることができる。同様に、はんだ層22、23は、はんだ層21と同様の材料を使用してよい。なお、ターミナル6は、半導体装置1の高さを調整するものであり、材料としては、例えば、Cuなどを挙げることができる。
プライマ層26は、リードフレーム3、7と封止樹脂体5との密着性を高めるものである。プライマ層26の材料としては、たとえば、ポリアミド樹脂、ポリアミドイミド樹脂、またはウレタン樹脂などを挙げることができる。
封止樹脂体5は、プライマ層26を介して、接合体11を封止するものである。封止樹脂体5の材料としてはエポキシ系熱硬化性樹脂が挙げられる。また、エポキシ系熱硬化性樹脂の中には、熱伝導性と熱膨張の改善を目的としてシリカ、アルミナ、窒化ホウ素、窒化ケイ素、炭化ケイ素、または酸化マグネシウム等の無機フィラーが含有されていてもよい。
図1および図2に示すように、本実施形態では、めっき層33は、はんだ層21が接合されたはんだ接合部分31と、プライマ層26が接合されたプライマ接合部分32とを有する。
はんだ接合部分31は、リードフレーム3の半導体素子4を搭載した表面(界面)の一部に形成されている。はんだ接合部分31は、はんだ層21が半導体素子4に接合して、半導体素子4が搭載された搭載部分31aと、はんだ層21のはんだが濡れ拡がったことにより形成された濡れ拡がり部分31bとを有する(図2を参照)。このような、はんだ接合部分31は、その表面がAuめっき層で構成されているため、リードフレーム3とはんだ層21との接合性を確保することができる。
一方、プライマ接合部分32は、はんだ層21が接合されたはんだ接合部分31を除く部分であり、プライマ層26が接合された部分である。プライマ接合部分32は、後述するように、除去工程S5で、リードフレーム3のAuめっき層を切削することによりAu層が除去された部分である。
これにより、プライマ接合部分32は、はんだ接合部分31の表面よりもNi濃度が高くなり、リードフレーム3とプライマ層26との密着性を確保することができる。プライマ接合部分32は、Niの濃度が9at%以上であり、かつAuのめっき比率(Auの濃度at%)がはんだ接合部分31よりも少ないことが好ましい。
次に、図3〜8をさらに参照して、上述した半導体装置1の製造方法を説明する。図3は、本実施形態の半導体装置1の製造方法の工程を説明するフロー図である。図4〜6は、本実施形態の半導体装置1の製造方法に係る、第1はんだ接合工程S2、ワイヤーボンディング工程S3、および第2はんだ接合工程S4をそれぞれ説明する模式的概念図である。図7(a)は、本実施形態の半導体装置1の製造方法に係る除去工程S5を説明する模式的概念図である。図7(b)は、図7(a)の除去工程S5前の半導体素子4を搭載したリードフレーム3の表面状態を説明する模式的上面図である。図8は、本実施形態の半導体装置1の製造方法に係るプライマ層形成工程S6を説明する模式的概念図である。
以下に、半導体装置1の製造方法を、図3に示す各工程に沿って説明する。なお、上述したように、図1に示す並列に配置された2つの接合体11は、一方の接合体11の半導体素子4が、ワイヤ8により端子9と接続されている以外は、両者は同じ構造を有している。したがって、ここでは、端子9と接続している接合体11を参照して、半導体装置1の製造方法を説明する。
<準備工程S1>
半導体装置1の製造方法では、まず、準備工程S1を行う。この工程では、リードフレーム本体の表面にNiめっき層が形成され、Niめっき層の表面にAuめっき層が形成されたリードフレーム3を準備する(例えば、図4のリードフレーム3参照)。めっき層33’は、図1に示す最終的に半導体装置1のリードフレーム3の表面に形成されためっき層33となる。
<第1はんだ接合工程S2>
次に、第1はんだ接合工程S2を行う。この工程では、図4に示すように、リードフレーム3のAuめっき層の上にはんだ層21を介して半導体素子4を接合する。具体的には、めっき層33’が形成されたリードフレーム3のうち、半導体素子4を搭載する面の所定の位置にはんだ層21となるはんだ材を配置し、このはんだ材の上に半導体素子4を搭載する。
なお、本実施形態では、後述する除去工程S5により、リードフレーム3とプライマ層26との密着性を高めるために、はんだ接合の前にNiめっき層のNiをAuめっき層に拡散させる熱処理を行なわなくてもよい。そのため、Auめっき層の表面には拡散したNiに起因したNi酸化物がほとんど形成されていない。これにより、本実施形態では、はんだの濡れ性を確保することができる。
さらに、本実施形態では、半導体素子4の、リードフレーム3とは反対の面にはんだ層22となるはんだ材を配置し、その上にターミナル6を載置する。この載置状態で、これらをはんだの融点以上の温度に加熱した後冷却する。このようにして、リフローはんだ付けにより、リードフレーム3と半導体素子4とがはんだ層21を介して、はんだ接合され、半導体素子4とターミナル6とが、はんだ層22を介してはんだ接合される。
<ワイヤーボンディング工程S3>
第1はんだ接合工程S2の次にワイヤーボンディング工程S3を行う。この工程では、図5に示すように、半導体素子4と端子9とをワイヤ8を介して超音波を利用して接合する。
<第2はんだ接合工程S4>
ワイヤーボンディング工程S3の次に第2はんだ接合工程S4を行う。この工程では、図6に示すように、ターミナル6をリードフレーム7にリフローはんだ付により接合する。具体的には、ターミナル6の、半導体素子4とは反対の面に、はんだ層23となるはんだ材を配置し、この上にリードフレーム7を載置する。これらをはんだの融点以上の温度に加熱した後冷却する。これにより、ターミナル6とリードフレーム7とがはんだ層23を介してはんだ接合される。
このようにして、リードフレーム3とリードフレーム7との間に半導体素子4を備えた、接合体11を得ることができる。
ここで、図6および図7(b)に示すように、得られた接合体11では、プライマ接合部分32に対応する、プライマ層26を形成する部分(プライマ形成部分32’)には、Auめっき層が露出している。したがって、この部分に、直接、プライマ層26を形成すると、Auめっき層の表面には、Niがほとんど存在しないので、プライマ層26とリードフレーム3との密着性が低下してしまう。
そこで、本実施形態では、プライマ層26とリードフレーム3との密着性を確保するために、上述した第2はんだ接合工程S4と後述するプライマ層形成工程S6との間に、次に説明する除去工程S5を行う。
<除去工程S5>
この工程では、Auめっき層を除去する。除去するAuめっき層は、図7(a)および(b)に示すように、はんだ層21が接合されたはんだ接合部分31を除く部分であり、かつ、プライマ層26が形成されるプライマ形成部分32’のAuめっき層である。
具体的には、図7(a)に示す切削ツール51を用いて、プライマ形成部分32’のAuめっき層を切削する。この切削した部分は、後述する工程で、図1および図2に示す、プライマ層26が接合されたプライマ接合部分32となる。
Auめっき層の除去は、切削後のプライマ接合部分32の表面のNi濃度が、切削前の表面のNi濃度よりも高ければよく、プライマ形成部分32’のAuめっき層をすべて除去することで、プライマ接合部分32の表面全体に、Niめっき層を露出させる必要はない。また、Auめっき層の除去を切削加工により行ったが、この他にも、研削加工、エッチンングなどによりAuめっき層の除去を行ってもよい。プライマ接合部分32に露出させるNiの量は、Auめっき層の除去後の表面のNiの濃度が9at%以上であり、かつAuのめっき比率(Auの濃度at%)がはんだ接合部分31よりも少ないことが好ましい。これにより、リードフレーム3とプライマ層26との密着性を確保することができる。
また、プライマ接合部分32の表面粗さ(中心線平均粗さがRa)が0.08μm以上になるように、プライマ形成部分32’の表面を切削することが好ましい。プライマ形成部分32’の表面を、このような表面粗さに確保することにより、リードフレーム3とプライマ層26とのアンカー効果が発現され、後述するプライマ層26との密着性を確保することができる。
なお、リードフレーム7が、リードフレーム3と同様に、めっき層33’を有する場合には、リードフレーム7も同様にAu層の除去を行なうことが好ましい。これによりリードフレーム7もプライマ層26との密着性を確保することができる。
本実施形態では、第2はんだ接合工程S4後に除去工程S5を行なっているが、第1はんだ接合工程S2の前に、はんだの濡れ拡がりを想定して、想定される濡れ拡がり部分のAuめっき層を残して、それ以外の部分のAuめっき層を除去することも考えられる。しかし、この場合、はんだの濡れ性を制御しない限り、想定される濡れ拡がり部分のAuめっき層のすべてを覆うように、はんだ層21となるはんだが、濡れ拡がるわけではなく、切削加工などの除去により残したAuめっき層が露出してしまう。これにより、この露出した部分と、プライマ層26との密着性が低下することがあるため、第1はんだ接合工程S2の前に、除去工程を行うことは望ましくない。
<プライマ層形成工程S6>
除去工程S5に次いでプライマ層形成工程S6を行う。この工程では、図8に示すように、半導体素子4がリードフレーム3にはんだ接合された状態で、半導体素子4およびリードフレーム3の表面にプライマを塗布し、そのプライマを乾燥させたプライマ層26を形成する。具体的には、リードフレーム3の、側面および半導体素子4を搭載した面から、はんだ層21、半導体素子4、はんだ層22、ターミナル6、はんだ層23、並びに、リードフレーム7の、ターミナル6を搭載した面および側面に亘って、これらの表面に、プライマを塗布する。この塗布は、プライマ層26となる溶液状のプライマを用いて、例えば、スピンコートにより行うことができる。塗布したプライマを、熱処理などにより乾燥させてプライマ層26を形成する。
形成されたプライマ層26は、除去工程S5にて、プライマ形成部分32’に形成されたAuめっき層を除去することで、その表面に露出したNiによって、リードフレーム3との密着性を確保することができる。
このように、本実施形態では、はんだ接合前後に、リードフレーム3とプライマ層26との密着性を高めるためにNiをAuめっき層に拡散させる熱処理を行う必要がない。よって、はんだ層21内にNiが拡散し、この拡散したNiとはんだ層21を構成する金属とからなる合金の成長を防止することができる。これにより、Niめっき層のNiの消費が抑制されるため、はんだ層21とリードフレーム3との接合性を確保することができる。
<樹脂成形工程S7>
プライマ層形成工程S6に次いで樹脂成形工程S7を行う。この工程では、図1に示すように、プライマ層26を介して、リードフレーム3や半導体素子4などを覆うように封止樹脂体5を成形する。具体的には、プライマ層26の表面を覆うように、エポキシ樹脂など未硬化の熱硬化性樹脂をポッティングし、これを硬化させる。これにより、プライマ層26を介して、接合体11が封止樹脂体5に覆われる。なお、本工程で成形された封止樹脂体5を形成する封止樹脂の物性を調整するため、全体を加熱してもよい。
<加工工程S8>
最後に、上記工程で得られた半導体装置1に対して、封止樹脂体5の切削、不要部分のカットを行うことにより、半導体装置1を所定の形状にする。
このようにして、本実施形態の製造方法によれば、リードフレーム3とプライマ層26との密着性を確保しながら、はんだ層21となるはんだの濡れ性およびはんだ層21とリードフレーム3との接合性を確保することができる。
ここで、発明者らは、実施例1として、本実施形態の製造方法により半導体装置1を製造した。また、比較例1として、除去工程S5(具体的には切削加工)を行わず、第2はんだ接合工程S4とプライマ層形成工程S6との間に、上述したNiを拡散させる熱処理(条件:210℃、30分)を行なった以外は、実施例1と同様にして半導体装置1を製造した。さらに、比較例2として、除去工程S5を行わず、第1はんだ接合工程S2の前に比較例1と同様の熱処理を行なった以外は、実施例1と同様にして半導体装置1を製造した。
実施例1および比較例1、2において、以下に示す、はんだ濡れ性、Niめっき層の消費量、および、プライマ層26とリードフレーム3との密着強度について評価を行なった。
<はんだ濡れ性>
実施例1および比較例1、2において、各半導体素子4のはんだ付け前(第1はんだ接合工程S2前)におけるリードフレーム3のNi酸化物量を測定した。この結果を図9に示す。図9は、本実施形態の製造方法における第1はんだ接合工程S2前の実施例1および比較例1、2のNi酸化物量を示すグラフである。
図9からわかるように、比較例2では、半導体素子4のはんだ付け前にNiを拡散させる熱処理を行ったため、拡散したNiが起因したNi酸化物が生成されていた。一方、比較例1および実施例1では、半導体素子4のはんだ付け前に熱処理を行なわなかったため、Ni酸化物がほとんど生成していなかった。
この結果から、実施例1および比較例1では、はんだ接合前にNiを拡散させる熱処理を行なわないため、リードフレーム3表面のNi酸化物の発生が抑制されると考えられる。はんだ濡れ性は、リードフレーム表面のNi酸化物が多いと低下するため、実施例1および比較例1では、比較例2に比べて、はんだ濡れ性を確保することができたと考えられる。
<Niめっき消費量>
実施例1および比較例1、2のはんだ層21に接合されるめっき層のNi層の厚さをNi消費量として測定した。図10は、実施例1および比較例1、2のNiめっき層の消費量を示すグラフである。この結果を、図10に示す。図10に示すように、実施例1は、比較例1および比較例2よりNi消費量が低減した。
比較例1では、はんだ接合後にNiを拡散させる熱処理をしたため、Niがはんだ層21内に拡散し、拡散したNiと、はんだ層21を構成する金属とが反応して金属化合物が生成される。これにより、比較例1では、Niめっき層のNiがさらにAuめっき層に拡散されるため、実施例1よりもNiめっき層のNiは消費されることが考えられる。
次に、比較例2では、第1はんだ接合工程S2の前で行ったNiを拡散させる熱処理により、NiがAuめっき層に拡散するため、Auめっき層内でのNiの濃度が高くなる。Niの濃度が高くなったAuめっき層では、Auめっき層に拡散したNiが、第2はんだ接合工程S4でのはんだ付けの加熱により、はんだ層21内にさらに拡散する。はんだ層21内に拡散したNiは、はんだ層21を構成する金属と反応し、金属化合物が生成される。これにより、比較例1と同様に、Niめっき層のNiは消費されると考えられる。
一方、実施例1では、比較例1および2とは異なり、Niを拡散させる熱処理を行わない。そのため、製造工程を通して発生する実施例1のNi消費量の全体量は、比較例1および2よりも減少すると考えられる。
したがって、実施例1は、Niを拡散させる熱処理を行なわないため、Niめっき消費量を低減することができる。これにより、Niめっき層の厚さを確保することができるため、リードフレーム3とはんだ層21とのはんだ信頼性が向上すると考えられる。
<プライマ層26とリードフレーム3との密着強度>
実施例1および比較例1、2のプライマ層26とリードフレーム3との密着強度を測定した。この結果を、図11に示す。なお、図11に示す密着強度は、実施例1を基準に正規化している。図11に示すように、実施例1は、リードフレーム3にAuめっき層の除去を行ったことにより、比較例1および2と同程度のプライマ層26とリードフレーム3との密着強度が得られた。
この結果より、Niを拡散させる熱処理に代えて、切削加工などによりAuめっき層の除去工程を行なうことにより、プライマ層26とリードフレーム3との密着性を確保することができると考えられた。
以上、本発明の一実施形態について詳述したが、本発明は、前記の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。
1:半導体装置、3:リードフレーム、4:半導体素子、21:はんだ層、26:プライマ層、31:はんだ接合部分、32’:プライマ形成部分、S1:準備工程、S2:第1はんだ接合工程、S5:除去工程、S6:プライマ層形成工程

Claims (1)

  1. 表面にNiめっき層が形成され、前記Niめっき層の表面にAuめっき層が形成されたリードフレームを準備する準備工程と、
    前記リードフレームの前記Auめっき層の上にはんだ層を介して半導体素子を接合するはんだ接合工程と、
    前記半導体素子が前記リードフレームにはんだ接合された状態で、前記半導体素子および前記リードフレームの表面にプライマを塗布し、前記プライマを乾燥させたプライマ層を形成するプライマ層形成工程と、を少なくとも含み、
    前記はんだ接合工程と前記プライマ層形成工程との間に、前記はんだ層が接合された部分を除く部分であり、かつ、前記プライマ層が形成される部分において、前記Auめっき層を除去する除去工程をさらに含むことを特徴とする半導体装置の製造方法。
JP2017213058A 2017-11-02 2017-11-02 半導体装置の製造方法 Active JP6874645B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017213058A JP6874645B2 (ja) 2017-11-02 2017-11-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017213058A JP6874645B2 (ja) 2017-11-02 2017-11-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019087575A true JP2019087575A (ja) 2019-06-06
JP6874645B2 JP6874645B2 (ja) 2021-05-19

Family

ID=66763365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017213058A Active JP6874645B2 (ja) 2017-11-02 2017-11-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6874645B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022249809A1 (ja) * 2021-05-27 2022-12-01 株式会社デンソー 半導体装置
WO2023068096A1 (ja) * 2021-10-22 2023-04-27 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013135061A (ja) * 2011-12-26 2013-07-08 Toyota Motor Corp 半導体装置の製造方法
JP2016122719A (ja) * 2014-12-25 2016-07-07 トヨタ自動車株式会社 半導体モジュールの製造方法
JP2017191857A (ja) * 2016-04-13 2017-10-19 株式会社デンソー 電子装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013135061A (ja) * 2011-12-26 2013-07-08 Toyota Motor Corp 半導体装置の製造方法
JP2016122719A (ja) * 2014-12-25 2016-07-07 トヨタ自動車株式会社 半導体モジュールの製造方法
JP2017191857A (ja) * 2016-04-13 2017-10-19 株式会社デンソー 電子装置及びその製造方法
US20190057921A1 (en) * 2016-04-13 2019-02-21 Denso Corporation Electronic device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022249809A1 (ja) * 2021-05-27 2022-12-01 株式会社デンソー 半導体装置
WO2023068096A1 (ja) * 2021-10-22 2023-04-27 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法

Also Published As

Publication number Publication date
JP6874645B2 (ja) 2021-05-19

Similar Documents

Publication Publication Date Title
JP6479036B2 (ja) 半導体装置及びその製造方法
US8736052B2 (en) Semiconductor device including diffusion soldered layer on sintered silver layer
JP4390799B2 (ja) 接続材料、接続材料の製造方法、および半導体装置
US7821130B2 (en) Module including a rough solder joint
JP6206494B2 (ja) 半導体装置
WO2013108706A1 (ja) 半導体装置および半導体装置の製造方法
JP5732880B2 (ja) 半導体装置及びその製造方法
JP2006066716A (ja) 半導体装置
JP6874645B2 (ja) 半導体装置の製造方法
JP5152125B2 (ja) 接続材料、接続材料の製造方法、および半導体装置
JP6904094B2 (ja) 絶縁回路基板の製造方法
JP2019029662A (ja) 半導体装置および半導体装置の製造方法
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
JP6874628B2 (ja) 半導体装置
TWI296839B (en) A package structure with enhancing layer and manufaturing the same
JP5418654B2 (ja) 半導体装置
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP2017168635A (ja) パワーモジュール用基板及びパワーモジュールの製造方法
JP6777148B2 (ja) 半導体装置
JP6981192B2 (ja) 半導体装置の製造方法
JP5151837B2 (ja) 半導体装置の製造方法
KR100460075B1 (ko) 반도체 패키지의 확산 방지층 형성방법
JP2015192122A (ja) パワーモジュール用基板及びヒートシンク付パワーモジュール用基板
JP2020035809A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210405

R151 Written notification of patent or utility model registration

Ref document number: 6874645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151