JP2019087575A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2019087575A JP2019087575A JP2017213058A JP2017213058A JP2019087575A JP 2019087575 A JP2019087575 A JP 2019087575A JP 2017213058 A JP2017213058 A JP 2017213058A JP 2017213058 A JP2017213058 A JP 2017213058A JP 2019087575 A JP2019087575 A JP 2019087575A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- layer
- lead frame
- primer
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
まず、図1および図2を参照して、本実施形態に係る半導体装置1の概略的な構成を説明し、次いで、図1〜8を参照して、本実施形態の半導体装置1の製造方法を説明する。
半導体装置1の製造方法では、まず、準備工程S1を行う。この工程では、リードフレーム本体の表面にNiめっき層が形成され、Niめっき層の表面にAuめっき層が形成されたリードフレーム3を準備する(例えば、図4のリードフレーム3参照)。めっき層33’は、図1に示す最終的に半導体装置1のリードフレーム3の表面に形成されためっき層33となる。
次に、第1はんだ接合工程S2を行う。この工程では、図4に示すように、リードフレーム3のAuめっき層の上にはんだ層21を介して半導体素子4を接合する。具体的には、めっき層33’が形成されたリードフレーム3のうち、半導体素子4を搭載する面の所定の位置にはんだ層21となるはんだ材を配置し、このはんだ材の上に半導体素子4を搭載する。
第1はんだ接合工程S2の次にワイヤーボンディング工程S3を行う。この工程では、図5に示すように、半導体素子4と端子9とをワイヤ8を介して超音波を利用して接合する。
ワイヤーボンディング工程S3の次に第2はんだ接合工程S4を行う。この工程では、図6に示すように、ターミナル6をリードフレーム7にリフローはんだ付により接合する。具体的には、ターミナル6の、半導体素子4とは反対の面に、はんだ層23となるはんだ材を配置し、この上にリードフレーム7を載置する。これらをはんだの融点以上の温度に加熱した後冷却する。これにより、ターミナル6とリードフレーム7とがはんだ層23を介してはんだ接合される。
このようにして、リードフレーム3とリードフレーム7との間に半導体素子4を備えた、接合体11を得ることができる。
この工程では、Auめっき層を除去する。除去するAuめっき層は、図7(a)および(b)に示すように、はんだ層21が接合されたはんだ接合部分31を除く部分であり、かつ、プライマ層26が形成されるプライマ形成部分32’のAuめっき層である。
除去工程S5に次いでプライマ層形成工程S6を行う。この工程では、図8に示すように、半導体素子4がリードフレーム3にはんだ接合された状態で、半導体素子4およびリードフレーム3の表面にプライマを塗布し、そのプライマを乾燥させたプライマ層26を形成する。具体的には、リードフレーム3の、側面および半導体素子4を搭載した面から、はんだ層21、半導体素子4、はんだ層22、ターミナル6、はんだ層23、並びに、リードフレーム7の、ターミナル6を搭載した面および側面に亘って、これらの表面に、プライマを塗布する。この塗布は、プライマ層26となる溶液状のプライマを用いて、例えば、スピンコートにより行うことができる。塗布したプライマを、熱処理などにより乾燥させてプライマ層26を形成する。
プライマ層形成工程S6に次いで樹脂成形工程S7を行う。この工程では、図1に示すように、プライマ層26を介して、リードフレーム3や半導体素子4などを覆うように封止樹脂体5を成形する。具体的には、プライマ層26の表面を覆うように、エポキシ樹脂など未硬化の熱硬化性樹脂をポッティングし、これを硬化させる。これにより、プライマ層26を介して、接合体11が封止樹脂体5に覆われる。なお、本工程で成形された封止樹脂体5を形成する封止樹脂の物性を調整するため、全体を加熱してもよい。
最後に、上記工程で得られた半導体装置1に対して、封止樹脂体5の切削、不要部分のカットを行うことにより、半導体装置1を所定の形状にする。
実施例1および比較例1、2において、各半導体素子4のはんだ付け前(第1はんだ接合工程S2前)におけるリードフレーム3のNi酸化物量を測定した。この結果を図9に示す。図9は、本実施形態の製造方法における第1はんだ接合工程S2前の実施例1および比較例1、2のNi酸化物量を示すグラフである。
実施例1および比較例1、2のはんだ層21に接合されるめっき層のNi層の厚さをNi消費量として測定した。図10は、実施例1および比較例1、2のNiめっき層の消費量を示すグラフである。この結果を、図10に示す。図10に示すように、実施例1は、比較例1および比較例2よりNi消費量が低減した。
実施例1および比較例1、2のプライマ層26とリードフレーム3との密着強度を測定した。この結果を、図11に示す。なお、図11に示す密着強度は、実施例1を基準に正規化している。図11に示すように、実施例1は、リードフレーム3にAuめっき層の除去を行ったことにより、比較例1および2と同程度のプライマ層26とリードフレーム3との密着強度が得られた。
Claims (1)
- 表面にNiめっき層が形成され、前記Niめっき層の表面にAuめっき層が形成されたリードフレームを準備する準備工程と、
前記リードフレームの前記Auめっき層の上にはんだ層を介して半導体素子を接合するはんだ接合工程と、
前記半導体素子が前記リードフレームにはんだ接合された状態で、前記半導体素子および前記リードフレームの表面にプライマを塗布し、前記プライマを乾燥させたプライマ層を形成するプライマ層形成工程と、を少なくとも含み、
前記はんだ接合工程と前記プライマ層形成工程との間に、前記はんだ層が接合された部分を除く部分であり、かつ、前記プライマ層が形成される部分において、前記Auめっき層を除去する除去工程をさらに含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017213058A JP6874645B2 (ja) | 2017-11-02 | 2017-11-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017213058A JP6874645B2 (ja) | 2017-11-02 | 2017-11-02 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019087575A true JP2019087575A (ja) | 2019-06-06 |
JP6874645B2 JP6874645B2 (ja) | 2021-05-19 |
Family
ID=66763365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017213058A Active JP6874645B2 (ja) | 2017-11-02 | 2017-11-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6874645B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022249809A1 (ja) * | 2021-05-27 | 2022-12-01 | 株式会社デンソー | 半導体装置 |
WO2023068096A1 (ja) * | 2021-10-22 | 2023-04-27 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013135061A (ja) * | 2011-12-26 | 2013-07-08 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2016122719A (ja) * | 2014-12-25 | 2016-07-07 | トヨタ自動車株式会社 | 半導体モジュールの製造方法 |
JP2017191857A (ja) * | 2016-04-13 | 2017-10-19 | 株式会社デンソー | 電子装置及びその製造方法 |
-
2017
- 2017-11-02 JP JP2017213058A patent/JP6874645B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013135061A (ja) * | 2011-12-26 | 2013-07-08 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2016122719A (ja) * | 2014-12-25 | 2016-07-07 | トヨタ自動車株式会社 | 半導体モジュールの製造方法 |
JP2017191857A (ja) * | 2016-04-13 | 2017-10-19 | 株式会社デンソー | 電子装置及びその製造方法 |
US20190057921A1 (en) * | 2016-04-13 | 2019-02-21 | Denso Corporation | Electronic device and method of manufacturing the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022249809A1 (ja) * | 2021-05-27 | 2022-12-01 | 株式会社デンソー | 半導体装置 |
WO2023068096A1 (ja) * | 2021-10-22 | 2023-04-27 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6874645B2 (ja) | 2021-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6479036B2 (ja) | 半導体装置及びその製造方法 | |
US8736052B2 (en) | Semiconductor device including diffusion soldered layer on sintered silver layer | |
JP4390799B2 (ja) | 接続材料、接続材料の製造方法、および半導体装置 | |
US7821130B2 (en) | Module including a rough solder joint | |
JP6206494B2 (ja) | 半導体装置 | |
WO2013108706A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5732880B2 (ja) | 半導体装置及びその製造方法 | |
JP2006066716A (ja) | 半導体装置 | |
JP6874645B2 (ja) | 半導体装置の製造方法 | |
JP5152125B2 (ja) | 接続材料、接続材料の製造方法、および半導体装置 | |
JP6904094B2 (ja) | 絶縁回路基板の製造方法 | |
JP2019029662A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6423147B2 (ja) | 電力用半導体装置およびその製造方法 | |
JP6874628B2 (ja) | 半導体装置 | |
TWI296839B (en) | A package structure with enhancing layer and manufaturing the same | |
JP5418654B2 (ja) | 半導体装置 | |
JP2014143342A (ja) | 半導体モジュール及びその製造方法 | |
JP6011410B2 (ja) | 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール | |
JP2017168635A (ja) | パワーモジュール用基板及びパワーモジュールの製造方法 | |
JP6777148B2 (ja) | 半導体装置 | |
JP6981192B2 (ja) | 半導体装置の製造方法 | |
JP5151837B2 (ja) | 半導体装置の製造方法 | |
KR100460075B1 (ko) | 반도체 패키지의 확산 방지층 형성방법 | |
JP2015192122A (ja) | パワーモジュール用基板及びヒートシンク付パワーモジュール用基板 | |
JP2020035809A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210405 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6874645 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |