KR100460075B1 - 반도체 패키지의 확산 방지층 형성방법 - Google Patents

반도체 패키지의 확산 방지층 형성방법 Download PDF

Info

Publication number
KR100460075B1
KR100460075B1 KR10-1998-0059968A KR19980059968A KR100460075B1 KR 100460075 B1 KR100460075 B1 KR 100460075B1 KR 19980059968 A KR19980059968 A KR 19980059968A KR 100460075 B1 KR100460075 B1 KR 100460075B1
Authority
KR
South Korea
Prior art keywords
lead
solder ball
layer
lead frame
diffusion barrier
Prior art date
Application number
KR10-1998-0059968A
Other languages
English (en)
Other versions
KR20000043570A (ko
Inventor
문종태
윤승욱
박창준
최윤화
홍성학
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1998-0059968A priority Critical patent/KR100460075B1/ko
Publication of KR20000043570A publication Critical patent/KR20000043570A/ko
Application granted granted Critical
Publication of KR100460075B1 publication Critical patent/KR100460075B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49534Multi-layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지의 확산 방지층 형성 방법을 개시한다. 개시된 본 발명은, 솔더 볼과 접합되는 리드 프레임상에 니켈층을 0.5 내지 5 암페어, 2 내지 5분 정도 시간에서 0.25 내지 6 ㎛의 두께로 도금한다. 솔더 볼의 접합 영역을 증가시키는 납-주석층을 니켈층 상부에 2 내지 20 ㎛의 두께로 도금한다.

Description

반도체 패키지의 확산 방지층 형성 방법
본 발명은 반도체 패키지의 확산 방지층 형성 방법에 관한 것으로서, 보다 구체적으로는 구리 재질의 리드 프레임과 솔더 볼간에 금속간 화합물이 형성되는 것을 방지하기 위해, 리드 프레임상에 확산 방지층을 최적의 조건으로 형성하는 방법에 관한 것이다.
패키지의 경박화를 실현하기 위해 리드 프레임상에 직접 반도체 칩이 탑재되고, 리드 프레임의 아우터 리드가 저면으로 노출된 구조의 저면 리드형 패키지에 대한 연구가 최근에 활발히 진행되고 있다.
이러한 저면 리드형 패키지의 전형적인 예를 개략적으로 설명하면 다음과 같다.
리드 프레임상에 접착 테이프를 매개로 반도체 칩이 부착되어 있고, 리드 프레임의 인너 리드와 반도체 칩의 패드가 금속 와이어로 연결되어서, 전체가 봉지제로 몰딩된 구조이다. 특히, 리드 프레임의 아우터 리드는 봉지제의 저면으로 노출되고, 노출된 아우터 리드에 기판에 실장되는 솔더 볼이 형성된 구조이다.
이러한 구조의 패키지에서, 리드 프레임의 재질은 기존에는 주로 철-니켈 합금이 주로 사용되었으나, 최근 들어서는 구리가 주로 사용되고 있다.
이와 같은 변화의 원인은 먼저, 칩 성능이 고속화되고 이에 따라 칩 작동시 발생되는 열을 신속하게 방열해야 하는데, 기존의 철-니켈 합금보다는 구리가 전기 전도도와 열 전도도가 훨씬 우수하기 때문이다. 또한, 패키지와 기판간의 접속 거리를 단축시켜 신호 전달 경로를 짧게 하고 패키지를 보다 작은 크기로 제조하기 위해서는 솔더 볼의 직경이 500 ㎛ 이하로 제한되어야 하는데, 기존의 철-니켈 합금보다는 구리가 작은 크기의 솔더 볼과의 접착력이 우수하기 때문이다.
이러한 요인 때문에 최근에는 구리 재질의 리드 프레임이 사용되고, 도 1에 구리 재질의 리드 프레임이 솔더 볼을 매개로 기판에 실장된 상태가 도시되어 있다.
도시된 바와 같이, 리드 프레임(L), 보다 구체적으로는 리드 프레임(L)의 아우터 리드 밑면에 솔더 볼(S)이 부착되어 있고, 이 솔더 볼(S)이 기판(B)에 실장되어 있다.
그런데, 패키지에서 가장 중요한 요소는 솔더 볼의 접속 신뢰성이다. 즉, 초기에는 솔더 볼(S)이 도 1에 도시된 형상대로 유지되나, 시간이 경과할수록 도 2에 도시된 바와 같이, 솔더 볼(S)의 상하 계면에서 균열이 발생된다. 이러한 균열은 주석-납 또는 어느 한 가지 재질로 이루어진 솔더 볼(S)로 리드 프레임(L)의 구리 성분이 확산되어 형성되는 금속간 화합물, 즉 Cu6Sn5이 주된 요인이다.
이를 방지하기 위해서, 종래에는 구리 성분의 확산을 방지하는 확산 방지층(Under Bump Metallurgy:UBM)을 리드 프레임상에 형성하였다. 확산 방지층은 리드 프레임측으로부터 티타늄/니켈/금이 수천 Å 내지 수 ㎛ 정도의 두께로 적층된 3층 구조가 대표적이고, 조건에 따라서는 니켈과 금 사이에 주석-납을 개재시켜 4층 구조로 하거나 또는 금 대신에 구리로 대체하는 경우도 있다. 확산 방지층에서 리드 프레임의 구리 원자가 솔더 볼로 확산되는 것을 방지하는 층은 주로 니켈층이다.
그런데, 종래에는 확산 방지층을 형성하는 최적의 공정 조건이 제시되지 않았다. 즉, 임의의 조건으로 니켈층과 주석-납층을 형성하였기 때문에, 금속간 화합물이 형성되는 것을 완벽하게 방지하지는 못하였다.
본 발명은 최적의 확산 방지층 형성 조건을 제시하여, 금속간 화합물이 형성되는 것을 완벽하게 방지할 수 있고, 아울러 솔더 볼의 접합 면적도 증가시켜 접합력도 강화시킬 수 있는 반도체 패키지의 확산 방지층 형성 방법을 제공하는데 목적이 있다.
도 1은 솔더 볼을 매개로 리드 프레임과 기판이 접속된 상태를 나타낸 도면
도 2는 솔더 볼에 균열이 발생된 상태를 나타낸 도면
도 3은 본 발명에 따른 확산 방지층 형성 방법을 설명하기 위한 도면
도 4a 및 도 4b는 니켈층이 구비되지 않은 상태에서 금속간 화합물이 형성된 상태를 나타낸 도면
도 5a 및 도 5b는 니켈층이 구비된 상태에서 금속간 화합물이 거의 형성되지 않는 상태을 나타낸 도면
도 6a 및 도 6b는 납-주석층이 구비되지 않은 상태에서 솔더 볼을 리플로우시킨 상태를 나타낸 도면
도 7a 및 도 7b는 납-주석층이 구비된 상태에서 솔더 볼을 리플로우시킨 상태를 나타낸 도면
도 8은 본 발명에 따른 공정 조건에 의해 얻어진 실험 결과를 나타낸 사진
도 9는 본 발명에 따른 공정 조건에 의해 얻어진 접합 강도를 나타낸 그래프
- 도면의 주요 부분에 대한 부호의 설명 -
L ; 리드 프레임 S ; 솔더 볼
1 ; 니켈층 2 ; 납-주석층
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 확산 방지층 형성 방법은 다음과 같은 구성으로 이루어진다.
솔더 볼과 접합되는 리드 프레임상에 니켈층을 0.5 내지 5 암페어, 2 내지 5분 정도 시간에서 0.25 내지 6 ㎛의 두께로 도금한다. 솔더 볼의 접합 영역을 증가시키는 납-주석층을 니켈층 상부에 2 내지 20 ㎛의 두께로 도금한다.
상기된 공정 조건으로 확산 방지층을 형성하게 되면, 리드 프레임과 솔더 볼 사이에 금속간 화합물이 형성되지 않고, 또한 솔더 볼을 리플로우시키게 되면 리드 프레임에 접합되는 솔더 볼 부분이 넓어져서 접합 면적이 확장된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
도 3은 본 발명에 따른 확산 방지층 형성 방법을 설명하기 위한 도면이다.
도시된 바와 같이, 패키지를 기판에 실장하기 위해서, 구리 재질의 리드 프레임(L)에 납-주석 합금 계열의 솔더 볼(S)이 형성되는데, 그 사이에 금속간 화합물 형성 방지를 위한 확산 방지층이 형성된다.
확산 방지층은 리드 프레임(L)의 구리 원자가 납-주석 합금의 솔더 볼(S)로 확산되어서, 금속간 화합물인 Cu6Sn5를 형성하는 것을 방지하는 것으로서, 종래의 기술에서 언급된 바와 같이, 리드 프레임(L)측으로부터 니켈층(1)과 납-주석층(2)이 순차적으로 적층된 구조로 이루어진다. 특히, 구리 원자의 확산을 방지하는 기능은 니켈층(1)이 하고, 솔더 볼(S) 형성을 위한 리플로우시 리드 프레임(L)에 접촉되는 솔더 볼(S)의 접합 면적을 확장하는 기능은 납-주석층(2)이 한다.
상기와 같은 구조의 확산 방지층은 종래에도 제시되었고, 금속간 화합물이 형성되는 것을 억제하고 솔더 볼(S)의 접합 면적을 확장시킬 수 있는 본 발명에서 제시되는 공정 조건은 다음과 같다.
니켈층(1)은 0.5 내지 5 암페어, 2 내지 5분 정도 시간에서 1 내지 5 ㎛의 두께로 도금한다. 납-주석층(2)은 10 내지 15 ㎛의 두께로 도금한다. 여기서, 납-주석층(2)은 솔더 볼 형성을 위한 플로우시, 전술된 접합 면적을 확장시키는 기능은 부수적인 기능이고 주된 기능은 솔더 볼(S)이 습기를 흡입하는 습윤 기능을 증가시켜서 접착력을 강화시키는 기능을 갖는다. 따라서, 납-주석층(2)을 재질 명칭으로 명명하였지만, 실질적인 기능대로 표현하면 습윤층이라 명명해도 무방할 것이고, 또한 그 재질도 납-주석 합금으로 한정되지 않고 주석이나 팔라듐 또는 은으로 대체하여도 무방하다.
이어서, 본 발명에 따른 공정 조건으로 형성된 니켈층(1)이 금속간 화합물을 거의 형성되지 않게 한다는 실험 결과를 도 4와 도 5를 참고로 하여 설명한다.
먼저, 구리 재질의 리드 프레임(L)에 솔더 볼(S)을 직접 접합한 상태에서 온도를 -65℃에서 150℃ 까지 변경하면서 실험한 결과가 도 4a 및 도 4b에 도시되어 있다. 먼저, 도 4a는 온도 변경 전의 상태로서, 도시된 바와 같이, 초기에는 리드 프레임(L)과 솔더 볼(S) 사이에는 금속간 화합물이 전혀 없다. 이러한 상태에서, 상기 온도 조건으로 실험을 행한 결과, 도 4b에 도시된 바와 같이, 리드 프레임(L)과 솔더 볼(S) 사이에는 대략 8 ㎛ 정도의 두께로 금속간 화합물이 많이 형성된 결과를 나타내고 있다.
그러나, 본 발명에 따른 공정 조건으로 니켈층(1)을 리드 프레임(L)상에 도금한 상태에서, 초기 조건에서는 도 5a에서는 도 4a와 마찬가지로 금속간 화합물이 전혀 없다가, 상기 온도 조건으로 실험한 결과 도 5b에 도시된 바와 같이, 비록 리드 프레임(L)과 솔더 볼(S)간에 금속간 화합물이 형성되었지만, 그 두께가 도 4b와 비교해보면 1 ㎛ 정도로 매우 얇아진다는 것을 알 수 있다.
이러한 실험 결과는 니켈층(1)을 임의의 조건으로 형성해서 달성될 수는 없고, 본 발명에서 제시되는 공정 조건하에서만 달성가능하다는 것은 물론이다.
이하에서는, 납-주석층(2)이 리드 프레임(L)과 솔더 볼(S)간의 접착력을 강화시킨다는 실험 결과, 즉 본 발명에서 제시되는 공정 조건에 따라 형성된 납-주석층(2)이 발휘하는 효과를 설명한다.
먼저, 납-주석층(2)이 구비되지 않은 도 6a와 같이, 솔더 볼(S)이 니켈층(1)이 직접 접착된 상태에서, 솔더 볼(S)를 리플로우시키면, 도 6b에 도시된 바와 같이, 솔더 볼(S)의 하부가 원래의 만곡진 형상 그대로 유지된다. 따라서, 솔더 볼(S)과 리드 프레임(L)간의 접착 면적이 변하지 않는다.
그러나, 도 7a와 같이 납-주석층(2)을 니켈층(1) 표면에 구비시킨 상태에서 솔더 볼(S)을 리플로우시키면, 도 7b와 같이 만곡진 형상의 솔더 볼(S)의 하부가 평면으로 펼쳐지게 되므로써, 리드 프레임(L)과 솔더 볼(S)간의 접합 면적이 크게 확장된다. 이러한 실험 결과를 사진으로 촬영한 실제 모습이 도 8에 도시되어 있다.
또한, 상기의 실험 결과를 그래프로 나타낸 것이 도 9이다. 도 9에서 횡축은 납-주석층이 구비되지 않은 A 조건과, 납-주석층이 구비된 B 조건이고, 종축은 전단 강도(gf)로서, 도시된 바와 같이, A 조건에서의 전단 강도 600gf에서 B 조건의 전단 강도가 700gf로 대략 100gf 정도 증가된 결과를 보인다. 이러한 결과 또한, 본 발명에서 제시되는 공정 조건에 의한 결과임은 물론이다.
이상에서 설명한 바와 같이 본 발명에 의하면, 확산 방지층을 형성하는 최적을 조건이 제시되므로써, 리드 프레임과 솔더 볼간에 금속간 화합물이 거의 형성되지 않게 되어, 솔더 볼에 균열이 형성되는 것이 억제된다.
또한, 솔더 볼 리플로우시, 솔더 볼과 리드 프레임간의 접합 면적도 대폭 확장되므로써, 솔더 볼의 접착력이 강화된다.
이상에서는 본 발명에 의한 확산 방지층 형성 방법을 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (2)

  1. 솔더 볼에 접합되는 리드 프레임상에, 리드 프레임과 솔더 볼간에 금속간 화합물이 형성되는 것을 억제하는 니켈층을 형성하고, 이어서 상기 니켈층상에 솔더 볼과 리드 프레임간의 접합력을 강화하는 납-주석층을 순차적으로 형성하여 이루어지는 확산 방지층 형성 방법에 있어서,
    상기 니켈층은 1 내지 5㎛의 두께로 형성하고, 상기 납-주석층은 10 내지 15㎛의 두께로 형성하는 것을 특징으로 하는 반도체 패키지의 확산 방지층 형성 방법.
  2. 제 1 항에 있어서, 상기 니켈층은 2 내지 5분 동안에 0.5 내지 5 암페어의 전류를 인가하면서 형성하는 것으로 특징으로 하는 반도체 패키지의 확산 방지층 형성 방법.
KR10-1998-0059968A 1998-12-29 1998-12-29 반도체 패키지의 확산 방지층 형성방법 KR100460075B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0059968A KR100460075B1 (ko) 1998-12-29 1998-12-29 반도체 패키지의 확산 방지층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0059968A KR100460075B1 (ko) 1998-12-29 1998-12-29 반도체 패키지의 확산 방지층 형성방법

Publications (2)

Publication Number Publication Date
KR20000043570A KR20000043570A (ko) 2000-07-15
KR100460075B1 true KR100460075B1 (ko) 2005-01-15

Family

ID=19566826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0059968A KR100460075B1 (ko) 1998-12-29 1998-12-29 반도체 패키지의 확산 방지층 형성방법

Country Status (1)

Country Link
KR (1) KR100460075B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195048A (ja) * 1989-12-25 1991-08-26 Fujitsu Ltd 半導体装置の製造方法
JPH0750477A (ja) * 1993-08-06 1995-02-21 Hitachi Ltd 回路配線基板
JPH08139097A (ja) * 1994-11-10 1996-05-31 World Metal:Kk フリップチップ用接続ボール及び半導体チップの接合方法
US5648686A (en) * 1994-07-27 1997-07-15 Kabushiki Kaisha Toshiba Connecting electrode portion in semiconductor device
KR19980060698A (ko) * 1996-12-31 1998-10-07 이대원 다층도금 리드프레임

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195048A (ja) * 1989-12-25 1991-08-26 Fujitsu Ltd 半導体装置の製造方法
JPH0750477A (ja) * 1993-08-06 1995-02-21 Hitachi Ltd 回路配線基板
US5648686A (en) * 1994-07-27 1997-07-15 Kabushiki Kaisha Toshiba Connecting electrode portion in semiconductor device
JPH08139097A (ja) * 1994-11-10 1996-05-31 World Metal:Kk フリップチップ用接続ボール及び半導体チップの接合方法
KR19980060698A (ko) * 1996-12-31 1998-10-07 이대원 다층도금 리드프레임

Also Published As

Publication number Publication date
KR20000043570A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US8101514B2 (en) Semiconductor device having elastic solder bump to prevent disconnection
US6164523A (en) Electronic component and method of manufacture
US6082610A (en) Method of forming interconnections on electronic modules
US7939939B1 (en) Stable gold bump solder connections
US20070045840A1 (en) Method of solder bumping a circuit component and circuit component formed thereby
JP2006520103A (ja) 被覆ワイヤーで形成された、フリップチップ用被覆金属のスタッドバンプ
WO2002007219A1 (fr) Dispositif semi-conducteur et son procede de fabrication
WO2006019461A1 (en) Semiconductor package including rivet for bonding of lead posts
US5985692A (en) Process for flip-chip bonding a semiconductor die having gold bump electrodes
US20040075168A1 (en) Semiconductor device bonded on circuit board via coil spring
TW200529336A (en) Circuit carrier
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
US8071472B2 (en) Semiconductor device with solder balls having high reliability
JP6187226B2 (ja) 電子装置の製造方法
JP2001060760A (ja) 回路電極およびその形成方法
KR100460075B1 (ko) 반도체 패키지의 확산 방지층 형성방법
JP2001094004A (ja) 半導体装置、外部接続端子構造体及び半導体装置の製造方法
JPH09162240A (ja) 半導体装置
US20110042802A1 (en) Semiconductor device, external connection terminal, method of manufacturing semiconductor device, and method of manufacturing external connection terminal
JPH04333392A (ja) 金属化構造体
JP2848373B2 (ja) 半導体装置
JP3643760B2 (ja) 半導体装置の製造方法
JPH05136216A (ja) 半導体取付装置
JPH11260964A (ja) 半導体パッケージ
JPH02294056A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee