JP2020035809A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2020035809A JP2020035809A JP2018159094A JP2018159094A JP2020035809A JP 2020035809 A JP2020035809 A JP 2020035809A JP 2018159094 A JP2018159094 A JP 2018159094A JP 2018159094 A JP2018159094 A JP 2018159094A JP 2020035809 A JP2020035809 A JP 2020035809A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor element
- lead frame
- semiconductor device
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】封止樹脂体とリードフレームとの密着性を確保しつつ、半導体素子の放熱性を確保することができる半導体装置を提供する。【解決手段】半導体装置1は、Ni−Pめっき層32が形成されたリードフレーム3と、リードフレーム3に接合材2を介して接合されている半導体素子4と、リードフレーム3と半導体素子4とを覆う封止樹脂体5と、を少なくとも備えている。Ni−Pめっき層32は、結晶質層32Aと非晶質層32Bとで構成されており、非晶質層32Bは、少なくとも封止樹脂体5と接触する接触領域32bに配置されており、結晶質層32Aは、接合材2を介して半導体素子4に対向している対向領域32aのうち、少なくとも対向領域32aの外周を含む外側領域32a2よりも内側に位置する内側領域32a1に配置されている。【選択図】図1
Description
本発明は、半導体装置に関する。
従来から、半導体装置として、IGBT(Insulated Gate Bipolar Transistor)などの半導体素子と、これを搭載したリードフレームと、半導体素子とリードフレームとを覆う封止樹脂体と、を備えた半導体装置が知られている。
このような半導体装置として、たとえば、特許文献1には、Ni−Pめっき層が形成されたリードフレームと、リードフレームのNi−Pめっき層の表面に接合材を介して接合された半導体素子と、これらを覆う封止樹脂体と、を備えた半導体装置が開示されている。
しかしながら、特許文献1に記載の半導体装置では、Ni−Pめっき層が結晶質層である場合には、高温多湿の環境下では、Ni−Pめっき層に腐食が発生する可能性がある。Ni−Pめっき層の腐食が進行すると、リードフレームと封止樹脂体との密着性が低下するおそれがある。
一方、Ni−Pめっき層が非晶質層の場合には、半導体素子が高温になると、Ni−Pめっき層のNiが接合材内に熱拡散し、Ni−Pめっき層のNiが消費されてしまう。その結果、接合材とNi−Pめっき層との接合界面にカーケンダルボイド(ボイド)が生成され、このボイドにより半導体素子の放熱性が低下するおそれがある。
本発明は、このような点を鑑みてなされたものであり、本発明として、封止樹脂体とリードフレームとの密着性を確保しつつ、半導体素子の放熱性を確保することができる半導体装置を提供する。
前記課題を鑑みて、本発明に係る半導体装置は、Ni−Pめっき層が形成されたリードフレームと、前記リードフレームの前記Ni−Pめっき層に接合材を介して接合された半導体素子と、前記リードフレームと前記半導体素子とを覆う封止樹脂体と、を少なくとも備えた半導体装置であって、前記Ni−Pめっき層は、結晶質層と非晶質層とで構成されており、前記非晶質層は、少なくとも前記封止樹脂体と接触する接触領域に配置されており、前記結晶質層は、前記接合材を介して前記半導体素子に対向している対向領域のうち、少なくとも前記対向領域の外周を含む外側領域よりも内側に位置する内側領域に配置されていることを特徴とする。
本発明によれば、Ni−Pめっき層が結晶質層と非晶質層とで構成され、非晶質層が、少なくとも封止樹脂体と接触する接触領域に配置されている。これにより、接触領域に結晶質層が配置された場合と比べて、接触領域の耐食性が向上するので、リードフレームと、封止樹脂体との密着性を確保することができる。
一方、結晶質層は、接合材を介して半導体素子に対向している対向領域のうち、少なくとも対向領域の外周を含む外側領域よりも内側に位置する内側領域に配置されている。これにより、半導体装置の使用時に半導体素子が高温になったとしても、内側領域に非晶質層が配置された場合と比べて、内側領域のNiが、接合材に熱拡散することを抑えることができる。これにより、接合材と内側領域との接合界面にボイドが発生することを抑えることができ、ボイドに起因した半導体素子の放熱性の低下を抑えることができる。
このようにして、本発明によれば、封止樹脂体とリードフレームとの密着性を確保しつつ、半導体素子の放熱性を確保することができる。
以下に、図1〜図3を参照しながら本発明に係る実施形態について説明する。図1は、本実施形態に係る半導体装置1の模式的断面図である。図1に示すように、本実施形態に係る半導体装置1は、冷却型半導体装置として利用されるものである。本実施形態の半導体装置1は、リードフレーム3と、半導体素子4と、封止樹脂体5と、を少なくとも備えている。
なお、本明細書において「リードフレーム」とは、文字通りのリードフレームのほか、ダイパッド、回路基板や応力緩和基板などの基板、純Alからなる基板とAlN(窒化アルミニウム)からなる基板とを配置してなるDBA(絶縁基板)、ヒートシンクなども包含されるものである。本実施形態の半導体装置1では、半導体素子4は、リードフレーム3に、接合材2を介して接合されている。
封止樹脂体5は、リードフレーム3と半導体素子4とを覆っている。具体的には、リードフレーム3の表面のうち、少なくとも半導体素子4が搭載されている側の表面とともに、半導体素子4および接合材2の周りを覆っている。また、半導体素子4が搭載されている側と反対側のリードフレーム3の表面は、封止樹脂体5から露出している。なお、本実施形態では、リードフレーム3、半導体素子4、および接合材2と、封止樹脂体5との間に、密着性を高めるプライマ層(不図示)を設けてもよい。
さらに、本実施形態の半導体装置1は、Al、Cu、またはAu製のワイヤ(不図示)と、Cu製の金属端子(不図示)と、を備えており、半導体素子4は、このワイヤを介して金属端子に接続されている。
なお、リードフレーム3をコレクタ側のリードフレームとし、半導体素子4を挟むように、エミッタ側のリードフレーム(図示せず)をさらに設けてもよい。この場合には、半導体装置1の高さを調整するスペーサーとして、たとえばCu製の金属ブロック(図示せず)を、エミッタ側のリードフレームと半導体素子4との間に、接合材を介して配置してもよい。
半導体素子4としては、Si素子またはSiC素子を挙げることができる。接合材2は、Pb系はんだ、Pbフリーはんだのいずれであってもよいが、Pbフリーはんだであることが好ましい。このようなPbフリーはんだとしては、Sn−Ag系はんだ、Sn−Cu系はんだ、Sn−Ag−Cu系はんだ、Sn−Cu−Ni系はんだ、Sn−Zn系はんだ、または、Sn−Sb系はんだなどを挙げることができる。
封止樹脂体5は、リードフレーム3と、半導体素子4とを封止するとともに、接合材2を封止するものである。封止樹脂体5の材料としてはエポキシ系熱硬化性樹脂を挙げることができる。エポキシ系熱硬化性樹脂の中には、シリカ、アルミナ、窒化ホウ素、窒化ケイ素、炭化ケイ素、または酸化マグネシウムなどの無機フィラーが含有されていてもよい。
リードフレーム3は、アルミニウム、銅、またはこれらの合金からなるフレーム本体31と、フレーム本体31に被覆されたNi−Pめっき層32と、を備えている。Ni−Pめっき層32は、フレーム本体31の表面のうち、少なくとも半導体素子4が搭載されている側の表面を被覆している。このようなNi−Pめっき層32は、結晶質層32Aと非晶質層32Bとで構成されている。
結晶質層32Aは、結晶質の構造を有したNiにPを含む層である。結晶質の構造を有したNiを得ることができるのであれば、特に、Pの含有量は限定されないが、好ましくは、Pの含有量は、1質量%以上かつ6質量%未満である。
非晶質層32Bは、非晶質(アモルファス)の構造を有したNiにPを含む層である。非晶質Niめっき層の例としては、たとえば、P含有量が6質量%以上のNi−Pめっき層を挙げることができる。結晶質層32Aおよび非晶質層32Bは、無電解めっき法、または電解めっき法によって形成することができるが、たとえば蒸着法などにより形成してもよい。
本実施形態では、非晶質層32Bは、少なくとも封止樹脂体5と接触する接触領域32bに配置されている。これにより、接触領域32bに結晶質層が配置された場合と比べて、接触領域32bの腐食を抑えることができる。
一方、結晶質層32Aは、接合材2を介して半導体素子4に対向している対向領域32aのうち、少なくとも対向領域32aの外周を含む外側領域32a2よりも内側に位置する内側領域32a1に、配置されている。
これにより、半導体装置1の使用時に半導体素子4が高温になったとしても、内側領域32a1に非晶質層が配置された場合と比べて、内側領域32a1のNiが、接合材2へ熱拡散すること(すなわち内側領域32a1が接合材2に食われること)を抑えることができる。なお、外側領域32a2は、対向領域32aを周回する外周から内側に所定の幅D2を有した部分である。
本実施形態では、外側領域32a2には、非晶質層32Bが配置されている。これにより、結晶質層32Aの成膜位置公差と接合材2のサイズ公差とに起因して、位置ずれが発生しても、結晶質層32Aは、半導体素子4と対向する位置に配置される。このため、上述した位置ずれが発生しても、結晶質層32Aが封止樹脂体5に接触することを回避することができるため、結晶質層32Aの腐食を抑えることができる。
なお、図1に示す実施形態では、外側領域32a2には、非晶質層32Bが配置されているが、たとえば、図3に示すように、外側領域32a2に、結晶質層32Aが配置されていてもよい。
なお、本実施形態では、図1に示すように、X方向から見た半導体素子4、接合材2、および対向領域32aは、矩形状であり、これらの大きさは略同じである。したがって、図1に示すように、これらの幅Dは略同じである。
対向領域32aのうち、内側領域32a1は、矩形状または円形状であり、半導体素子4の中央部分に対向する位置に、幅D1を有している。一方、外側領域32a2は、矩形状または円形状の内側領域32a1の周囲を囲むように形成されており、内側領域32a1の外周から対向領域32aの外周までの長さに相当する幅D2を有している。
本実施形態では、内側領域32a1および外側領域32a2を、図2に示す方法で決定している。図2は、図1に示す内側領域32a1の幅D1および外側領域32a2の幅D2を決定する方法を説明するための図である。図2(a)は、半導体素子4の温度分布の一例を示した模式的平面図である。図2(b)は、図2(a)に示す温度分布において、結晶質層32Aおよび非晶質層32BのNi食われ量を示すグラフである。図2(c)は、図2(b)に示す結果から、非晶質層32Bと結晶質層32Aの配置を決定した後のNi食われ量を示すグラフである。
まず、本実施形態の半導体装置1において、使用時に、半導体素子4が最大温度に到達した際の半導体素子4の温度分布をシミュレーションで算出する。図2(a)に示すように、半導体素子4が最高温度で発熱した時の温度分布では、半導体素子4の中央側で最も高く、外周側に向かって、次第に低くなる傾向を示す。なお、以下で説明する最高温度とは、その位置における最高温度のことである。
たとえば、図2(a)では、対向領域32aの中心を含む円形状の中央エリア41では、最高温度が175℃である。円形状の中央エリア41の外周42(円周)の最高温度は、150℃である。中央エリア41を囲う円周43の最高温度が120℃であり、これらの間の最高温度は、150℃から120℃まで略線形的に変化している。さらに、半導体素子4の外縁44の最高温度は、100℃であり、最高温度が120℃の円周43から半導体素子4の外縁44までの間は、同様に略線形的に、最高温度が変化している。
なお、本実施形態では、半導体素子4の温度分布をシミュレーションにより算出するが、たとば、温度計により、半導体素子4の温度分布を実測してもよい。
次に、Ni−Pめっき層32のNi食われ量を算出する。ここでは、Ni−Pめっき層32の全体が結晶質層または非晶質層であると仮定して、それぞれの場合のNi食われ量を算出する。図2(a)に示す温度分布から、実車走行時または加速試験時に、Niが接合材2に拡散する量(Ni食われ量)を算出する。
この際、たとえば、図2(b)に示すように、半導体素子4の破線L上の所定の位置におけるNi食われ量を算出して、これらを線で繋いでもよい。図2(b)に示す(●)を繋ぐ実線L1が、図2(a)の破線Lに沿った位置の非晶質層32BのNi食われ量であり、(○)を繋ぐ実線L2が、破線Lに沿った位置の結晶質層32AのNi食われ量である。
図2(a)および(b)に示すように、最高温度が高いほど、Ni食われ量が多くなり、同じ最高温度では、結晶質層32AのNi食われ量(〇)は、非晶質層32BのNi食われ量(●)よりも少ないことが分かる。
次に、図2(b)のグラフに対して、カーケンダルボイドが発生し始めるNi食われ量の閾値を設定する。図2(b)に示すように、閾値よりも、非晶質層32BのNi食われ量の大きい部分は、カーケンダルボイドが発生することがわかる。
したがって、実線L1において、カーケンダルボイドが発生する部分、すなわち、閾値よりも非晶質層32BのNi食われ量の大きい部分は、結晶質層32Aを選択し、それ以外の部分は、非晶質層32Bを選択する。このように選択した状態で、図2(c)に示すように、再度、Ni食われ量を算出する。なお、この際、非晶質層32Bと結晶質層32Aとの境界領域は、非晶質層32Bと結晶質層32AとのNi食われ量の影響を考慮して決定する。
ここで、結晶質層32Aを選択した部分は、対向領域32aよりも小さくなる。したがって、結晶質層32Aを選択した部分は、幅D1の内側領域32a1に配置される。一方、非晶質層32Bを選択した部分は、内側領域32a1を囲う幅D2の外側領域32a2に配置される。
上述した設定事項をもとに、実際に半導体装置1を作製する。まず、フレーム本体31の表面にNi−Pめっき層32が形成されたリードフレーム3を準備する。具体的には、フレーム本体31に対して、内側領域32a1以外をマスキングし、上述したPの含有量となるように、内側領域32a1に結晶質層32Aをめっきにより形成する。次に、結晶質層32Aをマスキングし、上述したPの含有量となるように、内側領域32a1以外の領域に非晶質層32Bをめっきにより形成する。
次に、対向領域32aに接合材を介して半導体素子4を配置し、これらを所定の熱履歴で加熱し、リフローはんだ付けにより、リードフレーム3に半導体素子4を接合する。はんだ付けは、リフローはんだ付けに限定されず、個別に溶融したはんだで接合してもよい。
次に、リードフレーム3に半導体素子4を接合した状態で、リードフレーム3および半導体素子4とともに、接合材2の表面を覆うように、エポキシ樹脂など未硬化の熱硬化性樹脂を配置し、これを熱硬化させ、封止樹脂体5をトランスファー成形する。
このようにして得られた半導体装置1に対して、結晶質層32Aの成膜位置公差と接合材2のサイズ公差とに起因して、これらの位置ずれが最大となる場合であっても、外側領域32a2と封止樹脂体5とが接触していること確認する。外側領域32a2と封止樹脂体5とが接触していることが確認できれば、同様の方法で、半導体装置1を製造する。
ここで、たとえば、図4(a)に示す、比較となる半導体装置9Aでは、リードフレーム3のNi−Pめっき層32全体が、結晶質層32Aのみで構成されている。この場合には、結晶質層32Aは、非晶質層32Bの場合と比べて、耐食性が劣ることから、高温多湿の環境下では、Ni−Pめっき層32に腐食が発生しやすい。この腐食が進行する結果、リードフレーム3と封止樹脂体5との密着性が低下してしまうことがある。
一方、図4(b)に示す、比較となる半導体装置9Bでは、リードフレーム3のNi−Pめっき層32全体が、非晶質層32Bのみで構成されている。この場合には、半導体素子4が高温になると、Ni−Pめっき層32のNiが接合材2に熱拡散して消費される量が多くなる。その結果、ボイドが発生して、半導体素子4の放熱性が低下してしまうことがある。
さらに、図4(c)に示す、比較となる半導体装置9Cでは、図4(a)に示すNi−Pめっき層32(結晶質層32A)に、Auめっき層36が形成されている。Auめっき層は酸化し難いため、Ni酸化物を生成するNi−Pめっき層32と比べて、封止樹脂体5との密着性が低下してしまう。
それに対して、本実施形態によれば、非晶質層32Bは、少なくとも接触領域32bに配置されている。これにより、接触領域32bに結晶質層32Aが配置された場合と比べて、Ni−Pめっき層32の耐食性が向上し、リードフレーム3と、封止樹脂体5との密着性を確保することができる。
一方、結晶質層32Aは、対向領域32aのうち、少なくとも内側領域32a1に配置されている。これにより、非晶質層32Bが配置された場合と比べて、半導体素子4が高温になった際に、Niが接合材2へ熱拡散して、消費される量を低減することができる。このため、接合材2とNi−Pめっき層32との接合界面にボイドが発生することを防ぐことができる結果、半導体素子4の放熱性を確保することができる。
図2に示す方法により、発明者は、以下の確認試験を行った。
まず、図5(a)に示すように、半導体素子の温度分布をシミュレーションで算出した。半導体素子の中央エリアでは、最高温度が200℃であり、半導体素子の外縁の最高温度が125℃である。なお、これらの間における最高温度は、略線形的に変化し、図5(a)には、最高温度が175℃、150℃の分布(円周)を示している。
次に、Ni−Pめっき層の全体が結晶質層または非晶質層であると仮定して、それぞれに対して、半導体装置を、実車走行を模擬した加速試験で1000時間使用した後のNi食われ量を算出した。結晶質層および非晶質層は、それぞれ3質量%および12質量%のP含有量を有するNi−Pめっき層であると仮定した。この結果を、図5(b)に示す。
図5(b)に示す(●)を繋ぐ実線L1が、非晶質層のNi食われ量であり、(○)を繋ぐ実線L2が、結晶質層のNi食われ量である。ここで、カーケンダルボイドが発生し始めるNi食われ量は、7μmであり、これ以上のNi食われ量であれば、カーケンダルボイドが発生した。
図5(b)に示すように、半導体素子の幅は6mmであり、1.5mm〜4.5mmの範囲において、非晶質層のNi食われ量は、7μm以上であるので、この範囲に結晶質層を選択し、それ以外の範囲に非晶質層を選択した。結晶質層および非晶質層の領域を選択した半導体装置に対して、Ni−Pめっき層のNi食われ量を算出した。この結果を、図5(c)に示す。
図5(c)に示すように、Ni−Pめっき層のNi食われ量は、7μmよりも低いため、このように構成した半導体装置では、カーケンダルボイドの発生を抑えることができるといえる。
さらに、外側領域には、非晶質層が配置され、外側領域の幅D2を、1.5mm確保することができる。このため、仮に、半導体素子4の配置に0.5mmの位置ズレが発生しても、内側領域の結晶質層が封止樹脂体に接触することを回避することができる。
以上、本発明の一実施形態について詳述したが、本発明は、前記の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。
たとえば、上述した実施形態では、半導体素子、接合材、および対向領域の幅は、いずれも略同じであった。しかしながら、製造時の接合材の濡れ拡がりにより、接合材の幅は半導体素子の幅大きくなってもよい。この場合、濡れ拡がり部分の接合材とNi−Pめっき層32とが接合した部分の幅も、外側領域の幅に含むように設定してもよい。
また、上述した実施形態では、半導体装置は、1つのリードフレームを用いた片面冷却構造を有するものであったが、半導体装置が、2つのリードフレームの間に半導体素子が備えられた、両面冷却構造を有するものでもよい。なお、半導体装置では、リードフレームに配置される半導体素子は1つであったが、リードフレームに配置される半導体素子は複数であってもよい。
1:半導体装置、2:接合材、3:リードフレーム、4:半導体素子、5:封止樹脂体、32:Ni−Pめっき層、32A:結晶質層、32B:非晶質層、32a:対向領域、32a1:内側領域、32a2:外側領域、32b:接触領域
Claims (1)
- Ni−Pめっき層が形成されたリードフレームと、前記リードフレームの前記Ni−Pめっき層に接合材を介して接合された半導体素子と、前記リードフレームと前記半導体素子とを覆う封止樹脂体と、を少なくとも備えた半導体装置であって、
前記Ni−Pめっき層は、結晶質層と非晶質層とで構成されており、
前記非晶質層は、少なくとも前記封止樹脂体と接触する接触領域に配置されており、
前記結晶質層は、前記接合材を介して前記半導体素子に対向している対向領域のうち、少なくとも前記対向領域の外周を含む外側領域よりも内側に位置する内側領域に配置されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018159094A JP2020035809A (ja) | 2018-08-28 | 2018-08-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018159094A JP2020035809A (ja) | 2018-08-28 | 2018-08-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020035809A true JP2020035809A (ja) | 2020-03-05 |
Family
ID=69668606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018159094A Pending JP2020035809A (ja) | 2018-08-28 | 2018-08-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020035809A (ja) |
-
2018
- 2018-08-28 JP JP2018159094A patent/JP2020035809A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101194429B1 (ko) | 반도체장치 및 그 제조방법 | |
JP6983187B2 (ja) | 電力用半導体装置 | |
JP5602077B2 (ja) | 半導体装置 | |
JP5214936B2 (ja) | 半導体装置 | |
JP4893095B2 (ja) | 回路基板およびこれを用いた半導体モジュール | |
JP6267229B2 (ja) | 鉛フリーはんだ箔および半導体装置 | |
JP2009283741A (ja) | 半導体装置 | |
JP6440794B1 (ja) | 半導体装置 | |
JPWO2016079881A1 (ja) | 半導体パワーモジュールおよびその製造方法ならびに移動体 | |
JP5732880B2 (ja) | 半導体装置及びその製造方法 | |
JP5370460B2 (ja) | 半導体モジュール | |
JP2006066716A (ja) | 半導体装置 | |
JP2017050441A (ja) | 半導体装置 | |
JP2005340268A (ja) | トランジスタパッケージ | |
JP2009147123A (ja) | 半導体装置及びその製造方法 | |
JP2020035809A (ja) | 半導体装置 | |
JPWO2019116910A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6011410B2 (ja) | 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール | |
JP2015185679A (ja) | パワーモジュール用基板及びヒートシンク付パワーモジュール用基板 | |
JP2019087575A (ja) | 半導体装置の製造方法 | |
JP5418654B2 (ja) | 半導体装置 | |
WO2019207996A1 (ja) | 半導体装置およびその製造方法 | |
JP4861200B2 (ja) | パワーモジュール | |
WO2016147252A1 (ja) | 半導体装置およびその製造方法 | |
JP7452040B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200401 |