JPS6199359A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPS6199359A JPS6199359A JP59220903A JP22090384A JPS6199359A JP S6199359 A JPS6199359 A JP S6199359A JP 59220903 A JP59220903 A JP 59220903A JP 22090384 A JP22090384 A JP 22090384A JP S6199359 A JPS6199359 A JP S6199359A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- substrate
- heat dissipation
- integrated circuit
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、高出力用混成集積回路装置くおいて、半田
接合部の熱歪による疲労を軽減した混成集積回路装置く
関するものである。
接合部の熱歪による疲労を軽減した混成集積回路装置く
関するものである。
第３図は従来の混成集積回路装置の半導体素子を取り付
ける前の状態における断面図、第４図は組立完了後の混
成集積回路装置の断面図を示す。
ける前の状態における断面図、第４図は組立完了後の混
成集積回路装置の断面図を示す。
従来の装置の構造は、第３図に示すように銅等からなる
放熱板１に硬ろう材、例えばＡｇろ５材３ＶＩ：、よっ
てＢ・０等からなる誘電体支持基板２か接着され、この
誘電体支持基板２に、第４図に示すように半導体素子４
が半田で取り付けられ、高出力部が形成されている。そ
の後、半導体素子４には金属細線５によってワイヤポン
ドがなされる。
放熱板１に硬ろう材、例えばＡｇろ５材３ＶＩ：、よっ
てＢ・０等からなる誘電体支持基板２か接着され、この
誘電体支持基板２に、第４図に示すように半導体素子４
が半田で取り付けられ、高出力部が形成されている。そ
の後、半導体素子４には金属細線５によってワイヤポン
ドがなされる。
また、放熱板１上には、アルミナ基板上忙抵抗。
コンデンサ（図示せず）等の電子部品が塔載された低出
力部の誘電体基板７か低融点半田、例えばＰｂ−８ｎ系
半田８により取付けられる。
力部の誘電体基板７か低融点半田、例えばＰｂ−８ｎ系
半田８により取付けられる。
従来の装置の特徴は、高出力部の接着にはＡｇろう材３
を用い、低出力部の接着にはＰｂ−８ｎ系半田８ン用い
るなど２種類の接合部材を使用している。これは半導体
素子４か塔載された部分が動作オン、オフの繰返しによ
って温度が室温から１５０℃程度へ、また室温へと、Ｉ
ｆＩＩｉ低温の繰返し状態となるため、熱膨張係数の大
きい銅と、熱膨張係数の小さいＢｏｏとの間には大きな
熱歪が繰返し加え′られることになり、Ｐｂ−８ｎ系半
田８では半田疲労現象を起こし、半田界面で破断するこ
とが多々あったためで、半田疲労を起こしにくいＡｇろ
５材３等による接着構造を取り入れることによりこの半
田疲労を防止している。
を用い、低出力部の接着にはＰｂ−８ｎ系半田８ン用い
るなど２種類の接合部材を使用している。これは半導体
素子４か塔載された部分が動作オン、オフの繰返しによ
って温度が室温から１５０℃程度へ、また室温へと、Ｉ
ｆＩＩｉ低温の繰返し状態となるため、熱膨張係数の大
きい銅と、熱膨張係数の小さいＢｏｏとの間には大きな
熱歪が繰返し加え′られることになり、Ｐｂ−８ｎ系半
田８では半田疲労現象を起こし、半田界面で破断するこ
とが多々あったためで、半田疲労を起こしにくいＡｇろ
５材３等による接着構造を取り入れることによりこの半
田疲労を防止している。
低出力部の＊ｉ体基板１は動作時でも温度が余り上昇し
ないため、Ｐｂ−８ｎ系牛田８を用いても半田疲労現象
はほとんど発生しないので、前記Ｐｂ −Ｓｎ系半田８
で接着している。もし、この部分にＡｇろう材３を用い
ると、誘電体基板Ｔの寸法か大きいため、１００’Ｃで
のＡｇろう材３の接着後室温に戻すだけで、ｎ電体基板
γにクランクが発生する。
ないため、Ｐｂ−８ｎ系牛田８を用いても半田疲労現象
はほとんど発生しないので、前記Ｐｂ −Ｓｎ系半田８
で接着している。もし、この部分にＡｇろう材３を用い
ると、誘電体基板Ｔの寸法か大きいため、１００’Ｃで
のＡｇろう材３の接着後室温に戻すだけで、ｎ電体基板
γにクランクが発生する。
上記のような従来の混成集積回路装置は、半田疲労を防
止するとい５面では非常に信頼性の高い構造となってい
るが、製造コストｉい５面では高価であり、特殊な用途
にしか使用することができ才 なかった。こ
れは、混成集積回路装置、特に高出力装置においては多
徨品少量生産であり、前記誘電体支持基板２の放熱板１
上での位置か品種により異なる。このため、Ａｇろう材
３Ｖｃよ−りろう付番すするためのカーボン治具等を品
種ごとに製作しｆｘ（ｆればならず、非常にコスト高と
なっている。
止するとい５面では非常に信頼性の高い構造となってい
るが、製造コストｉい５面では高価であり、特殊な用途
にしか使用することができ才 なかった。こ
れは、混成集積回路装置、特に高出力装置においては多
徨品少量生産であり、前記誘電体支持基板２の放熱板１
上での位置か品種により異なる。このため、Ａｇろう材
３Ｖｃよ−りろう付番すするためのカーボン治具等を品
種ごとに製作しｆｘ（ｆればならず、非常にコスト高と
なっている。
また、半導体素子４を組み込むダイポンド、ワイヤボン
ド工程忙おいては、大きな放熱板１の亀付けられた、し
かも誘電体支持基板２の位置の異なる製品を取扱うこと
になるため自動化が困難であり、コスト高となる等の問
題点を有していた。
ド工程忙おいては、大きな放熱板１の亀付けられた、し
かも誘電体支持基板２の位置の異なる製品を取扱うこと
になるため自動化が困難であり、コスト高となる等の問
題点を有していた。
この発明は、上記従来の問題点を除去するため忙なされ
たもので、混成集積回路装置におげろ製造コストの上昇
を抑え、かつ、信頼性の高い装置を提供することを目的
とするものである。
たもので、混成集積回路装置におげろ製造コストの上昇
を抑え、かつ、信頼性の高い装置を提供することを目的
とするものである。
この発明に係る混成集積回路装置は、高出力部、すなわ
ち、半導体素子が取付けられる誘電体支持基板ＹＡｇろ
う材によって放熱支持板に取付け。
ち、半導体素子が取付けられる誘電体支持基板ＹＡｇろ
う材によって放熱支持板に取付け。
この放熱支持板を抵抗、コンデンサ等の電子部品が塔載
された低出力部の誘電体基板と同じｐｂ−８ｎ系半田に
よって前記放熱支持板と熱膨張係数か同程度の放熱板へ
取付けるようＩＣしたものである− 〔作用〕 この発明忙おいては、放熱板と、この放熱板へ取付けら
れる高出力部の放熱支持板とを同程度の熱膨張係数を有
する材質で形成したことくより、低出力部の誘電体基板
とともＫＰｂ−ａｎ系半田で前記放熱板へ取付けても高
低温の繰返し状態においても、前記半田部分に熱歪はほ
とんど発生しない。したがって、半田疲労による破断現
象に至ることはない。
された低出力部の誘電体基板と同じｐｂ−８ｎ系半田に
よって前記放熱支持板と熱膨張係数か同程度の放熱板へ
取付けるようＩＣしたものである− 〔作用〕 この発明忙おいては、放熱板と、この放熱板へ取付けら
れる高出力部の放熱支持板とを同程度の熱膨張係数を有
する材質で形成したことくより、低出力部の誘電体基板
とともＫＰｂ−ａｎ系半田で前記放熱板へ取付けても高
低温の繰返し状態においても、前記半田部分に熱歪はほ
とんど発生しない。したがって、半田疲労による破断現
象に至ることはない。
第１図はこの発明の一実施例を示す混成集積回路装置の
半導体素子を取付ける前の高出力部の断面図であり、ｇ
ｚ図は組立完了後の混成集積回路装置の断面図を示す。
半導体素子を取付ける前の高出力部の断面図であり、ｇ
ｚ図は組立完了後の混成集積回路装置の断面図を示す。
この発明の構造は、銅等からなる放熱支持板９を放熱板
１の熱膨張係数と同じ程度のものを用い、この放熱支持
板Ｓ上にＡｇろ５材３で接着されたＢｅＯ等からなる誘
電体支持基板２に半導体素子４が半田等で取付けられ、
金属細線５によるワイヤポンドかなされている。その後
、放熱支持板９はアルミナ基板上に抵抗、コンデンサ等
の電子部品（図示せず）が塔載された低出力部の誘電体
基板γとともに、放熱板１へＰｂ −Ｓｎ系半田８で取
付けられる。
１の熱膨張係数と同じ程度のものを用い、この放熱支持
板Ｓ上にＡｇろ５材３で接着されたＢｅＯ等からなる誘
電体支持基板２に半導体素子４が半田等で取付けられ、
金属細線５によるワイヤポンドかなされている。その後
、放熱支持板９はアルミナ基板上に抵抗、コンデンサ等
の電子部品（図示せず）が塔載された低出力部の誘電体
基板γとともに、放熱板１へＰｂ −Ｓｎ系半田８で取
付けられる。
上記のよう釦、この分明による高出力部には、Ｐｂ−Ｓ
ｎ系半田８を使用しているが、放熱支持板９と・放熱板
１は両方とも銅であり、したがって。
ｎ系半田８を使用しているが、放熱支持板９と・放熱板
１は両方とも銅であり、したがって。
両者の熱膨張係数が同じもので、温度の上昇、下降が繰
返されても、接合しているＰｂ−８ｎ系半田８の部分に
は熱歪はほとんど発生せず、半田疲労による破断現象に
は至らない。
返されても、接合しているＰｂ−８ｎ系半田８の部分に
は熱歪はほとんど発生せず、半田疲労による破断現象に
は至らない。
しかも、半導体素子４１取付ける餌のパッケージは、誘
電体支持基板２と放熱支持板９はほぼ同一寸法のため小
形であり、しかも、前記パッケージをＡｇろう材３でろ
う付げする場合もカーボン治具は１種類ですみ、コスト
の低減化を図ることができる。また、ダイポンド、ワイ
ヤポンド工程でも小形パッケージを使用しているので、
自動化を容易に行うことができる。さらに、放熱板１上
への取付は位置が変っても前記誘電体基板Ｔの穴部へ挿
入し半田接合すればよいので、多品種少量生産にも十分
対応可能である。
電体支持基板２と放熱支持板９はほぼ同一寸法のため小
形であり、しかも、前記パッケージをＡｇろう材３でろ
う付げする場合もカーボン治具は１種類ですみ、コスト
の低減化を図ることができる。また、ダイポンド、ワイ
ヤポンド工程でも小形パッケージを使用しているので、
自動化を容易に行うことができる。さらに、放熱板１上
への取付は位置が変っても前記誘電体基板Ｔの穴部へ挿
入し半田接合すればよいので、多品種少量生産にも十分
対応可能である。
この発明は以上説明したとおり、半導体素子を誘電体支
持基板に取付け、この！Ｉ誘電体支持基板放熱板と同程
度の熱膨張係数を有する放熱支持板にろう付けした後、
この放熱支持板を電子部品が塔載される誘電体基板とと
もに放熱板に半田付けして混成集積回路装置を構成した
ので、茜低源の繰返し状態においても熱歪を生ずること
なく、半田部分の疲労の発生を防止することができ、信
頼性の高い混成集積回路装置が得られる。さらに。
持基板に取付け、この！Ｉ誘電体支持基板放熱板と同程
度の熱膨張係数を有する放熱支持板にろう付けした後、
この放熱支持板を電子部品が塔載される誘電体基板とと
もに放熱板に半田付けして混成集積回路装置を構成した
ので、茜低源の繰返し状態においても熱歪を生ずること
なく、半田部分の疲労の発生を防止することができ、信
頼性の高い混成集積回路装置が得られる。さらに。
誘電体支持基板と放熱支持板とをろう付げした後、放熱
板へ半田接合するので半導体素子の取付位置が変っても
誘電体基板の穴部に挿入するだけで半導体素子、の位置
決めができる。したがって、多品種少量生産の場合にも
容易に対応することができ、コストの低減化を図ること
かできる等の利点が得られる。
板へ半田接合するので半導体素子の取付位置が変っても
誘電体基板の穴部に挿入するだけで半導体素子、の位置
決めができる。したがって、多品種少量生産の場合にも
容易に対応することができ、コストの低減化を図ること
かできる等の利点が得られる。
第１図はこの分Ｉ’Ａの一実施例！示す混成集積回路装
置の半導体素子を取付ける前の断面図、第２図はこの発
明による混成集積回路装置の組立完了後の断面図、第３
図は従来の混成集積回路装置の半導体素子を取付；する
前の断面図、第４図は従来の混成集積回路装置の組立完
了後の断面図である。 図中、１は放熱板、２は誘電体支持基板、３はＡｇろう
材、４は半導体素子、５は金ａｍ線、６はリード、７は
誘ｊｌＸ体基板、８はＰｂ−８ｎ系半田、９は放熱支持
板である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名） 第１図 第２図 第３図
置の半導体素子を取付ける前の断面図、第２図はこの発
明による混成集積回路装置の組立完了後の断面図、第３
図は従来の混成集積回路装置の半導体素子を取付；する
前の断面図、第４図は従来の混成集積回路装置の組立完
了後の断面図である。 図中、１は放熱板、２は誘電体支持基板、３はＡｇろう
材、４は半導体素子、５は金ａｍ線、６はリード、７は
誘ｊｌＸ体基板、８はＰｂ−８ｎ系半田、９は放熱支持
板である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名） 第１図 第２図 第３図
Claims (1)
- 半導体素子が接着された誘電体支持基板を硬ろう材に
より放熱支持板に接着し、前記放熱支持板を、この放熱
支持板と同程度の熱膨張係数を有する放熱板上に電子部
品が塔載された誘電体基板とともに、低融点半田によつ
て接着したことを特徴とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220903A JPS6199359A (ja) | 1984-10-19 | 1984-10-19 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220903A JPS6199359A (ja) | 1984-10-19 | 1984-10-19 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6199359A true JPS6199359A (ja) | 1986-05-17 |
Family
ID=16758335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59220903A Pending JPS6199359A (ja) | 1984-10-19 | 1984-10-19 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6199359A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5012322A (en) * | 1987-05-18 | 1991-04-30 | Allegro Microsystems, Inc. | Semiconductor die and mounting assembly |
| EP2590210A3 (en) * | 2011-11-04 | 2014-07-09 | Most Energy Corporation | Heat dissipating device and manufacture method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57114242A (en) * | 1981-01-07 | 1982-07-16 | Hitachi Ltd | Semiconductor device |
| JPS57132333A (en) * | 1981-02-09 | 1982-08-16 | Hitachi Ltd | Module device |
| JPS587337B2 (ja) * | 1979-05-08 | 1983-02-09 | 理化学研究所 | 酸化物還元法 |
| JPS58138056A (ja) * | 1982-02-12 | 1983-08-16 | Mitsubishi Electric Corp | 半導体装置 |
-
1984
- 1984-10-19 JP JP59220903A patent/JPS6199359A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS587337B2 (ja) * | 1979-05-08 | 1983-02-09 | 理化学研究所 | 酸化物還元法 |
| JPS57114242A (en) * | 1981-01-07 | 1982-07-16 | Hitachi Ltd | Semiconductor device |
| JPS57132333A (en) * | 1981-02-09 | 1982-08-16 | Hitachi Ltd | Module device |
| JPS58138056A (ja) * | 1982-02-12 | 1983-08-16 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5012322A (en) * | 1987-05-18 | 1991-04-30 | Allegro Microsystems, Inc. | Semiconductor die and mounting assembly |
| EP2590210A3 (en) * | 2011-11-04 | 2014-07-09 | Most Energy Corporation | Heat dissipating device and manufacture method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2901091B2 (ja) | 半導体装置 | |
| JP2779620B2 (ja) | 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法 | |
| JPS6199359A (ja) | 混成集積回路装置 | |
| JP2658967B2 (ja) | 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体 | |
| JPH08148647A (ja) | 半導体装置 | |
| JPH02122556A (ja) | 半導体装置の実装方法 | |
| JPS6220701B2 (ja) | ||
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JP2623952B2 (ja) | 集積回路パッケージ | |
| JPH05226575A (ja) | 半導体装置 | |
| JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 | |
| JPH0333068Y2 (ja) | ||
| JPH0120559B2 (ja) | ||
| JPH08181168A (ja) | 半導体装置 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPS59189659A (ja) | 半導体装置 | |
| JPH0442934Y2 (ja) | ||
| JPH0479260A (ja) | 半導体装置 | |
| JPH0319258Y2 (ja) | ||
| JPH10209213A (ja) | 半導体装置およびその製造方法 | |
| JPH0572135U (ja) | 半導体装置 | |
| JPH07321447A (ja) | 電子部品搭載用基板及びその製造方法、並びに電子部品搭載用基板製造用の金属板材及び接合防止マスク | |
| JP2000133920A (ja) | プリント配線板及び印刷ユニット構造 | |
| JPS6060743A (ja) | リ−ドフレ−ム |