JPS6035245Y2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6035245Y2
JPS6035245Y2 JP7224480U JP7224480U JPS6035245Y2 JP S6035245 Y2 JPS6035245 Y2 JP S6035245Y2 JP 7224480 U JP7224480 U JP 7224480U JP 7224480 U JP7224480 U JP 7224480U JP S6035245 Y2 JPS6035245 Y2 JP S6035245Y2
Authority
JP
Japan
Prior art keywords
conductor
bridge
lead
grounding
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7224480U
Other languages
English (en)
Other versions
JPS56174855U (ja
Inventor
修 塩崎
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP7224480U priority Critical patent/JPS6035245Y2/ja
Publication of JPS56174855U publication Critical patent/JPS56174855U/ja
Application granted granted Critical
Publication of JPS6035245Y2 publication Critical patent/JPS6035245Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 本考案は主に高周波帯で使用する高出力用トランジスタ
素子を内包する半導体素子容器の構造に関する。
VHF帯及びUHF帯での高周波高出力トランジスタは
低価格化、高性能化が要求され、それに伴い素子容器の
低コスト化、低寄生素子化が必要とされている。
従来これらの素子を内包する容器は比較的低価格で実現
できる構造として、ベリリアセラミック基板の上に電極
用メタライズ層が形成され、このメタライズ層にコバー
ル等のリード端子がロー着けされ、かつ基板裏面には放
熱体が接続された容器が採用されている。
また入力用リード端子と出力用リード端子とは夫々対向
して配置されるように、又接地用リード端子は上記の入
力及び出力リード端子の方向と平行かまたは直角の向き
にロー着けできるように夫々のリード取付けのためにメ
タライズ層が形成されている。
さらに接地用メタライズ層は、接地インダクタンスを可
能な限り小さくするように前記入出力メタライズ層をは
さんで基板の両側に形成され、これら両側のメタライズ
層を電気的かつ機械的に接続するように接地用リード端
子が接続され、その中央部はブリッジ状をなし出力メタ
ライズ層の上を跨ぐように形成されたものが一般化され
ている。
この様な素子容器の構造においては、上記接地用リード
端子を構成するブリッジ状導体は外部導出用の接地用リ
ード端子と同一材料でこれに一体化して形成されている
これはリード端子とブリッジ導体との加工費の低減、素
子容器の組立てにおける工数の低減及び歩留向上を得る
ためである。
一方、上述のリード端子とブリッジ導体とが一体化され
た素子容器では、リード端子金属の厚さとブリッジ導体
の厚さが必然的に同一になる為、厚いリード端子を用い
ることができない素子容器には採用できないという欠点
があった。
その一例として安価な封止技術として近年増加している
エポキシ樹脂でセラミックキャップを接着する素子容器
である。
これは厚いリード端子を用いるとリークパスが増加し封
止歩留を低下させてしまう。
したがってエポキシ樹脂キャップ封止用の素子容器にリ
ード端子とブリッジ導体とを一体化した接地用リードを
適用する場合、リード端子の厚さを厚くすることができ
ず、半導体チップの電極に接続されるボンディング線を
ブリッジ導体にボンディング接続する時のボンディング
圧力が制限されてしまい、高速化に適したネールへッド
サーマルボンディング(NTC)等のように比較的強い
圧力を必要とするボンディング方式を採用できないとい
う欠点があり量産性に欠けていた。
本考案の目的は低コストで機械的強度の強いブリッジ導
体を有する接地リード構造の半導体素子容器を提供する
ことにある。
本考案によればブリッジ状導体の一端がL字形に下方に
屈げられており、このL字形に屈けられた部分の先端部
に少なくとも1つ以上の突起部が形成され、突起部は半
導体基板に接触するように構成されており、突起部と基
板のメタライズ層との接触部にはメタライズ層と突起部
とを電気的に絶縁する手段が設けられているとを特徴と
する。
以下図面を用いて本考案の一実施例を詳細に説明する。
第1図は従来の素子容器の一例を示しべIJ IJア基
板1上に入力端子用メタライズパターン2、出力端子用
メタライズパターン3及び接地端子用メタライズパター
ン4a、4bがそれぞれ形成されている。
さらにベリリア基板1の裏面には放熱を目的とする銅板
等による放熱板5がロー着けされている。
また上記入力端子用メタライズパターン2の上には外部
導出用の入力リード端子6が出力端子用メタライズパタ
ーン3の上には出力リード端子7が、さらに接地端子用
メタライズパターン4a、4bの上には接地リード端子
8a、8bがそれぞれロー着けされており、接地リード
端子8a、8b間を接続するように出力用メタライズパ
ターンをまたいて接地用ブリッジ導体9が接地リード端
子8a、8bと一体化されて形成されている。
以上の構成において接地用リード端子8a。8bと接地
用ブリッジ導体9とは、コバー等のリード端子に適する
金属板をプレス加工法によって一体化された状態で形成
されている為に、材料費が削減でき歩留も含めて実質的
な組立工数が低減され、低コストの素子容器に適した構
造となる。
なお各リード端子69 79 8at abとブリッ
ジ導体9とは同一材料により形成されているため厚さは
同一である。
一方、エポキシ樹脂を封止用接着材としてセラミックキ
ャップを封止する素子容器においては、エポキシ樹脂の
高温硬化工程において内部の空気の膨張により空気圧が
高まる為、封止歩留を高く維持するにはべりリア基板1
とセラミックキャップとの間隙はできるだけ小さいこと
が要求される。
したがって各リード端子6゜7.8a、8bの厚さは0
.1mm程度以下にする必要がある。
しかし接地用ブリッジ導体9の機械的強度特にトランジ
スタチップと素子容器を電気的に接続するめに必要なワ
イヤボンディング時の上からの加圧力に対しては満足な
強度が得られない。
このためブリッジ導体9に加えられるボンディングに必
要な加重が制限され、ボンディングの高速化が可能なネ
イルヘッドサーマルボンディング(NTC)方式の採用
が不可能であるという欠点を有していた。
第2図は本考案による一実施例を示すもので、第1図と
同一の箇所に対しては同一符号を用いる。
この例において接地用ブリッジ導体部は従来のブリッジ
導体9に加えて、その先端が突起形状となった下方にL
字形に屈けられた機械的補強導体10が形成されている
上記補強導体10によって上方から強いボンディング加
重がかかつてもホンディングの際にたわむブリッジ導体
9を上記突起部分でささえることができる。
従って、比較的強い加圧力を要するNTC方式を採用し
ても高い信頼性でボンディングが可能となる。
更にこの接地用ブリッジ導体によって生じる接地インダ
クタンス成分は実効的に導体幅を増加させる補強導体1
0によって低下し、高周波特性、特に電力利得及び飽和
出力の改善が可能となる利点もある。
上記補強導体10は接地リード端子、ブリッジ導体のプ
レス加工時に同時に形成され得る為、製造コストを高く
することはない。
また補強導体10は素子容器の下方に形成されその先端
部が突起状になってブリッジ導体を支える構造となって
いる為、上記突起部が接触する出力用メタライズパクン
の部分にはメタライズを施さないようなアイランド部1
1を設は絶縁機構を形成する必要がある。
これはべりリア基板1上にメタライズパターンを形成す
る時、予めエツチングで除去してアイランド部11を形
成しておけばよい。
この作業はエツチングマスクの変更でよいので極めて簡
単である。
以上の如く本考案によれば、ブリッジ導体がリードと一
体化されたエポキシ樹脂封止が可能な低コストの素子容
器を実現できるとともに、ワイヤボンディングの加重条
件を大幅に拡大できる為に、ワイヤボンディングの高速
化が遠戚でき、総金的に低コストな半導体装置を提供で
き、さらに高周波特性も大幅に改善できる 尚、メタライズパターンの位置や外部導出用リード端子
の接続位置等は設計に応じて適宜変更してもよいし、そ
の材質及び形状等は任意のものでよい。
【図面の簡単な説明】
第1図は従来の高周波高出力トランジスタ用素子容器を
説明するための斜視図、第2図は本考案の一実施例を示
す斜視図である。 1・・・・・・ベリリア基板、2・・・・・・入力端子
用メタライズ層、3・・・・・・出力端子用メタライズ
層、4a。 4b・・・・・・接地端子用メタライズ層、5・・・・
・・放熱板、6・・・・・・入力端子用リード、7・・
・・・・出力電子用リード、8a、8b・・・・・・接
地端子用リード、9・・・・・・接地用ブリッジ導体、
10・・・・・・ブリッジ補強導体、11・・・・・・
アイランド部。

Claims (1)

    【実用新案登録請求の範囲】
  1. 絶縁基板上に設けられた入力用、出力用の各メタライス
    層、及びこれらメタライズ層の両側に位置する接地用メ
    タライズ層と、この両側に位置する接地用メタライズ層
    に両端が電気的に接続されたブリッジ状導体と、このブ
    リッジ状導体の橋渡し部分に設けられた該ブリッジ状導
    体から下方に突出する突起部とを含み、この突起部の先
    端は前記メタライズ層とは絶縁されて前記絶縁基板に接
    触していることを特徴とする半導体装置。
JP7224480U 1980-05-26 1980-05-26 半導体装置 Expired JPS6035245Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7224480U JPS6035245Y2 (ja) 1980-05-26 1980-05-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7224480U JPS6035245Y2 (ja) 1980-05-26 1980-05-26 半導体装置

Publications (2)

Publication Number Publication Date
JPS56174855U JPS56174855U (ja) 1981-12-23
JPS6035245Y2 true JPS6035245Y2 (ja) 1985-10-19

Family

ID=29435575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7224480U Expired JPS6035245Y2 (ja) 1980-05-26 1980-05-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS6035245Y2 (ja)

Also Published As

Publication number Publication date
JPS56174855U (ja) 1981-12-23

Similar Documents

Publication Publication Date Title
US5075759A (en) Surface mounting semiconductor device and method
US6518501B1 (en) Electronic part and method of assembling the same
US6002147A (en) Hybrid microwave-frequency integrated circuit
JPS6114668B2 (ja)
JPH0846073A (ja) 半導体装置
WO1994024698A1 (en) Semiconductor device
US5841183A (en) Chip resistor having insulating body with a continuous resistance layer and semiconductor device
JP2698278B2 (ja) 混成集積回路装置
JPS6035245Y2 (ja) 半導体装置
JP2925722B2 (ja) ハーメチックシール型電気回路装置
JPH03132101A (ja) 表面実装型半導体デバイスおよび方法
US4297722A (en) Ceramic package for semiconductor devices having metalized lead patterns formed like a floating island
JP2564771B2 (ja) 放熱板付き半導体装置及びその製造方法
JP2538072B2 (ja) 半導体装置
JP2001274278A (ja) マイクロ波半導体装置およびその製造方法
JPH05315467A (ja) 混成集積回路装置
JPS63284831A (ja) 混成集積回路の製造方法
JP2920066B2 (ja) 半導体装置及びその製造方法
JPS61247040A (ja) 半導体装置の製造方法
JPS6131618B2 (ja)
JP2799831B2 (ja) 電力用半導体モジュール
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
JPH04115540A (ja) 放熱板付き半導体装置の製造方法
JP2592869Y2 (ja) 混成ic装置
JPH07221425A (ja) 混成集積回路装置