JP4566046B2 - 多数個取り配線基板 - Google Patents

多数個取り配線基板 Download PDF

Info

Publication number
JP4566046B2
JP4566046B2 JP2005096832A JP2005096832A JP4566046B2 JP 4566046 B2 JP4566046 B2 JP 4566046B2 JP 2005096832 A JP2005096832 A JP 2005096832A JP 2005096832 A JP2005096832 A JP 2005096832A JP 4566046 B2 JP4566046 B2 JP 4566046B2
Authority
JP
Japan
Prior art keywords
frame
wiring board
region
wiring
metallized layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005096832A
Other languages
English (en)
Other versions
JP2006278808A (ja
Inventor
源太 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005096832A priority Critical patent/JP4566046B2/ja
Publication of JP2006278808A publication Critical patent/JP2006278808A/ja
Application granted granted Critical
Publication of JP4566046B2 publication Critical patent/JP4566046B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、広面積の母基板の中央部に各々が半導体素子や水晶振動子等の電子部品を搭載するための小型の配線基板となる多数の配線基板領域を縦横の並びに配列形成して成る多数個取り配線基板に関するものである。
従来、例えば半導体素子や圧電振動子等の電子部品を収納するための電子部品収納用パッケージに用いられる小型の配線基板は、酸化アルミニウム質焼結体等のセラミック材料から成り、表面にタングステン等の金属材料から成る配線導体が形成された四角平板状のセラミック絶縁層を複数層、上下に積層した構造である。
この配線基板に電子部品を収納し、電子部品の電極を配線導体の露出部分に半田やボンディングワイヤ等を介して電気的に接続することにより電子装置が形成される。
ところで、このような配線基板は、近時の電子装置の小型化・薄型化の要求に伴い、その大きさが数mm角程度、また、その厚みが0.5mm程度以下の極めて小さく薄いものとなってきており、多数個の配線基板の取り扱いを容易とするために、また配線基板および電子装置の製作を効率よくするために1枚の広面積の母基板中から多数個の配線基板を同時集約的に得るようになした、いわゆる多数個取り配線基板の形態で製作されている。
このような多数個取り配線基板の一例を図に示す。多数個取り配線基板は、主面の中央部に四角形状等の配線基板領域203が縦横に配列形成されるとともに外周部に枠状の捨て代領域202が形成された母基板201と、各配線基板領域203に形成された配線導体(図示せず)とを具備した構造である。

各配線基板領域203の主面(上面)には、電子部品(図示せず)を搭載するための搭載部(図示せず)が形成されており、配線導体は、その一部が配線基板領域203の搭載部、またはその周辺に露出するとともに、他の一部が配線基板領域203の搭載部と対向する主面(下面)や側面等に露出するようにして形成されている。
各配線基板領域203の搭載部に電子部品(図示せず)を搭載した後、個々の配線基板領域203に分割することにより多数個の製品としての電子装置が形成される。
このような多数個取り配線基板においては、分割を容易とするために、母基板201の主面に、配線基板領域203同士の境界、および配線基板領域203と捨て代領域202との境界に沿って分割溝が形成される場合もある。
このような多数個取り基板は、例えば、酸化アルミニウム等の原料粉末を有機溶剤,バインダーとともにシート状に成形して複数のセラミックグリーンシートを作製し、次に、セラミックグリーンシートに金型等で打抜き加工を施して、例えば、搭載部が凹部からなる場合であれば、搭載部を形成するための開口部等を形成し、次に、このセラミックグリーンシートに、配線導体や枠状メタライズ層204等となるタングステン等の金属ペーストを印刷し、その後、セラミックグリーンシートを積層し、高温で焼成することにより製作される。
特開2004−23051号公報
しかしながら、このような従来の多数個取り配線基板においては、近時の電子装置の小型化・薄型化の要求に伴い、各配線基板領域の大きさが、数mm角程度の極めて小さなものとなってきており、同時に配線基板の厚みも0.5mm以下と非常に薄くなってきている。多数個取り配線基板としての生産性の改善の要求に伴い、セラミックグリーンシートの面積を広く取り、母基板の1枚あたりの配線基板の生産数を増加させるために配線基板領域の取り個数を増加させる動きがある。
このように、セラミックグリーンシートの厚みが薄くなったり、面積が広くなったりすると、広面積となった母基板を焼成した際に配線導体となるメタライズペーストの塗布面積が大きい配線基板領域側と、配線導体がほとんど形成されずメタライズペーストの塗布面積が小さい捨て代領域側との焼成時の収縮の違いにより捨て代領域の幅方向に反って応力が作用し、母基板の外周側(捨て代領域や、それに近接する配線基板領域)が反るという問題点が発生するようになってきた。
特に、電子部品をフリップチップ実装するために小型化・薄型化が進んだ母基板においては、このように母基板の外周側が反るという問題点が顕著であった。
また、この多数個取り配線基板の各配線基板領域に電子部品を搭載する場合、例えばフリップチップ実装を行うための母基板が反っていると、電子部品の下面に形成された電極と各配線基板領域の配線導体とを半田バンプで接合する際に、全ての接続用の配線導体に接続できず、実装不良が発生し易くなる。
そこで、電子部品の良好な実装性を確保するために、母基板の下面の全面を吸引テーブルにより吸着し、母基板の反りを補正した状態にする技術が使用されている。この場合においても、吸引前に母基板の外周側が反っていると母基板の下面の全面を吸引テーブルにより吸着しても母基板と吸引テーブルとの間に若干の隙間が生じてしまい、母基板の反りを適切に補正することが出来ないという問題点もあった。
本発明は、かかる従来の問題点に鑑み完成されたものであり、その目的は、薄く広面積の母基板の外周側が反ることが防止された、例えば電子部品の(実装性)が良好で電気的な信頼性の高い配線基板を提供することにある。
本発明の多数個取り配線基板は、四角形状の配線基板領域が縦横に配列形成され、該配線基板領域を取り囲むようにして捨て代領域が形成された母基板と、前記配線基板領域の表面に形成された配線導体と、前記捨て代領域の表面に形成された枠状メタライズ層とを備え、該枠状メタライズ層が、前記捨て代領域の外周縁部に形成された第1の枠状メタライズ層と、前記配線基板領域と前記第1の枠状メタライズ層との間に形成された第2の枠状メタライズ層とから成るとともに、前記第1の枠状メタライズ層と前記第2の枠状メタライズ層との間に、凹部が形成されていることを特徴とするものである。

また、本発明の多数個取り配線基板は、好ましくは、前記第1の枠状メタライズ層および前記第2の枠状メタライズ層が同じ厚みで形成されていることを特徴とするものである。
また、本発明の多数個取り配線基板は、好ましくは、前記第1の枠状メタライズ層と前記第2の枠状メタライズ層とが、電気的に接続されていることを特徴とするものである。
本発明の多数個取り配線基板によれば、四角形状の配線基板領域が縦横に配列形成され、配線基板領域を取り囲むようにして捨て代領域が形成された母基板と、配線基板領域の表面に形成された配線導体と、捨て代領域の表面に形成された枠状メタライズ層とを備え、枠状メタライズ層が、捨て代領域の外周縁部に形成された第1の枠状メタライズ層と、配線基板領域と第1の枠状メタライズ層との間に形成された第2の枠状メタライズ層とから成ることから、メタライズ層が形成されない捨て代領域の表面の第1の枠状メタライズ層および第2の枠状メタライズ層により、捨て代領域の焼成時の収縮を、母基板の外周縁部に形成される第1の枠状メタライズ層から第2の枠状メタライズ層までの外周捨て代領域と、第2の枠状メタライズ層から母基板の最外周の配線基板領域までの内周捨て代領域との2つの領域により、徐々に抑制(メタライズ層がセラミックよりも焼成時の収縮が小さい)することができ、母基板の外周縁部から最外周の配線基板領域にかけて、配線基板領域側と捨て代領域側との焼成時の収縮の違いを緩和して、母基板の外周側が反ることを防止することができる。
また、本発明の多数個取り配線基板によれば、好ましくは、前記第1の枠状メタライズ層および前記第2の枠状メタライズ層が同じ厚みで形成されていることから、次のような効果がある。すなわち、母基板を吸引テーブルに真空吸引により吸着し、電子部品を配線基板領域に搭載する場合において、母基板の外周部で吸引テーブルと母基板の下面との間を第1および第2の枠状メタライズ層で2重に塞ぐことができるので、外周部との隙間から吸引圧力が漏れることを効果的に防止して母基板のずれ等を防ぐことができ、電子部品を容易に、位置精度を高めて搭載することができる。
また、第1の枠状メタライズ層と第2の枠状メタライズ層との厚みが同じとなるように形成されていることから、両方で同様な収縮抑制作用を得ることができるので、第1の枠状メタライズ層と第2の枠状メタライズ層との間で極端に抑制作用が異なるようなことが防止されて、さらに確実に母基板の反りを抑制できる。
また、本発明の多数個取り配線基板によれば、好ましくは、第1の枠状メタライズ層と第2の枠状メタライズ層との間に、凹部が形成されていることから、次のような効果がある。すなわち、電子部品の良好な実装性を確保するために、母基板の下面の全面を吸引テーブルにより吸着する場合、この第1の枠状メタライズ層と第2の枠状メタライズ層との間に形成された複数の凹部が吸引時の低圧保持容器として作用することから、凹部の分だけ吸引圧力を保持する効果を大きくすることができ、さらに強く吸引テーブルに母基板を吸引固定することができる。
また、本発明の多数個取り配線基板によれば、好ましくは、第1の枠状メタライズ層と第2の枠状メタライズ層とが、電気的に接続されていることから、
例えば、各配線基板領域の配線導体にめっき層を電解めっき法で被着させるような場合、各配線基板領域の主面に形成された配線導体に、均等にめっき層を被着させるための電流を供給することができ、各配線基板領域の配線導体に均一にめっき層を被着させることができる。すなわち、第2の枠状メタライズ層を配線基板領域の配線導体と電気的に接続させておくとともに、外部の電源から第1の枠状メタライズ層にめっき用の電流を供給することにより、第1および第2の枠状メタライズ層を介して配線導体に電流が供給される。この場合、第1および第2の枠状メタライズ層がいわゆる補助陰極として機能するため、めっき層の厚さのばらつきを抑えることができる。
よって、電子部品の搭載性、電気的な信頼性に優れた電子装置となる配線基板を製作可能な多数個取り配線基板を提供することができる。
次に、本発明の多数個取り配線基板を添付の図面を基に説明する。図1は本発明の多数個取り配線基板の実施の形態の一例を示す平面図である。この図において101は母基板、102は捨て代領域、103は配線基板領域、104は第1の枠状メタライズ層、105は第2の枠状メタライズ層である。
そして、主として母基板101、捨て代領域102、配線基板領域103、第1の枠状メタライズ層104および第2の枠状メタライズ層105で本発明の多数個取り配線基板が構成されている。
母基板101は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体,ムライト質焼結体,ガラスセラミックス等のセラミック材料から成るセラミック層を積層して成る。また、各配線基板領域103は、例えば一辺の長さが1.5〜5mm程度で厚みが0.2〜2mm程度の四角形状である。そして、各配線基板領域103の主面(上側主面)中央部に電子部品を収納し搭載するための搭載部(図示せず)が設けられている。搭載部は、例えば、配線基板領域103の中央部に複数の配線導体107を形成し、その搭載部を電子部品を搭載するための面とすること等により設けられる。
搭載される電子部品(図示せず)は、IC,LSI等の半導体集積回路素子、LD(半導体レーザ),LED(発光ダイオード),PD(フォトダイオード),CCD,ラインセンサ,イメージセンサ等の光半導体素子、圧電振動子,水晶振動子等の振動子、その他の種々の電子部品である。
また、母基板101の外周部に形成されている捨て代領域102は、多数個取り配線基板の取り扱いを容易としたり、後述するように、配線導体107の露出表面にめっき層を被着させる際に、配線導体107にめっき用電流を供給するための配線の引き回しを容易にしたりする機能をなす。
このような母基板101は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウムやガラス粉末等の原料粉末をシート状に成形したセラミックグリーンシートを複数枚準備するとともに縦横に区画して配線基板領域103を設け、次に、このセラミックグリーンシートの一部のものについて金型等を用いて適当な打ち抜き加工を施した後に積層するとともに、焼成することによって作製される。
各配線基板領域103の表面には、配線導体107が形成されており、この配線導体107は、搭載部に搭載される電子部品の電極とボンディングワイヤや半田等を介して電気的に接続し、これを配線基板領域103の下面や側面に導出する導電路として機能する。配線導体107は、母基板101の表面だけでなく、一部が内部(セラミック層の層間等)に形成されていてもよい。
配線導体107は、タングステンやモリブデン,銅,銀等の金属材料から成り、例えば、タングステンから成る場合であれば、タングステンの金属ペーストを母基板101となるグリーンシートに所定の配線導体107のパターンで印刷しておくことにより形成される。
また、捨て代領域102の表面には、枠状メタライズ層が形成されており、この枠状メタライズ層は、捨て代領域102の外周縁部に形成された第1の枠状メタライズ層104と、配線基板領域103と第1の枠状メタライズ層104との間に形成された第2の枠状メタライズ層105とから成る。
第1および第2の枠状メタライズ層104、105は、配線導体103と同様の金属材料からなり、例えば、上述したようなタングステンのペーストを、母基板101となるグリーンシートの表面に枠状のパターンで印刷しておくことにより形成される。
本発明の多数個取り配線基板は、このような構造としたことから、第1の枠状メタライズ層104および第2の枠状メタライズ層105により、捨て代領域102の焼成時の収縮を、母基板101の外周縁部に形成される第1の枠状メタライズ層104から第2の枠状メタライズ層105までの外周捨て代領域と、第2の枠状メタライズ層から母基板の最外周の配線基板領域までの内周捨て代領域との2つの領域により、徐々に抑制(メタライズ層がセラミックよりも焼成時の収縮が小さい)することができ、母基板101の外周縁部から最外周の配線基板領域103にかけて、配線基板領域103側と捨て代領域102側との焼成時の収縮の違いを緩和して、母基板101の外周側が反ることを防止することができる。
また、配線導体107の表面には、酸化腐食を防止するとともに、半田やボンディングワイヤを接続する際の半田の濡れ性、ボンディングワイヤのボンディング性等の特性を向上させるために、ニッケルや金等のめっき(図示せず)が被着される。
配線導体107に対するめっきの被着は、例えば電解めっき法により行なわれる。接続用の導体は、配線導体103と同様の金属材料を用い、同様の方法で形成することができる。
そして、各配線基板領域103に電子部品(図示せず)を搭載した後、個々の配線基板領域103に分割することにより多数個の製品としての電子装置が形成される。103への電子部品の搭載は、多数個取り配線基板を個々の配線基板領域103に分割して個片の配線基板とした後に行ってもよい。
配線基板領域103への電子部品の搭載は、例えば、母基板101を、真空吸引による吸着機構を備えた吸引テーブル上に位置決め載置して吸着させた後、各配線基板領域103に電子部品を順次位置合わせして搭載し、ガラス、ろう材、接着剤等の接合材、ボンディングワイヤ、金属バンプ等の導電性接続材を介して、電子部品を配線基板領域103に電気的、機械的に接続することにより行なわれる。
母基板101は、配線基板領域103同士の境界や、捨て代領域102の各配線基板領域103の境界線の延長線上に分割用のアライメントマーク(図示せず)が形成されており、このアライメントマークに沿って母基板101をスライシング加工等で分割することにより、母基板101は各配線基板領域103ごとに個片状に分割される。
また、本発明の多数個取り配線基板は、第1の枠状メタライズ層104および第2の枠状メタライズ層105が同じ厚みで形成されていることが好ましい。
このような構造とすることにより、次のような効果がある。すなわち、電子部品の良好な実装性を確保するために、母基板101の下面の全面を吸引テーブルに真空吸引により吸着し、母基板101の反りを補正する場合において、母基板101の外周部で、吸引テーブルと母基板101の下面との間を第1の枠状メタライズ層104、および第2の枠状メタライズ層105で2重に塞ぐことができるので、外周部との隙間から吸引圧力が漏れることを効果的に防止して、良好に母基板101の反りを補正することができる。
また、第1枠状メタライズ層104と第2の枠状メタライズ層105との厚みが同じとなるように形成されていることから、両方で同様な収縮抑制作用を得ることができるので、第1の枠状メタライズ層104と第2の枠状メタライズ層105との間で極端に抑制作用が異なるようなことが防止されて、さらに確実に母基板101の反りを抑制できる。
第1の枠状メタライズ層104および第2の枠状メタライズ層105を母基板101の表面に形成する方法としては、例えば、各配線導体が形成された絶縁層となるセラミックグリーンシートの外周部にめっき用導通端子106となり、各配線導体と接続される貫通孔を設けて、この貫通孔の内壁にメタライズペーストを塗布するとともに、母基板101の主面を形成するためのセラミックグリーンシートの表面に、第1の枠状メタライズ層104および第2の枠状メタライズ層105および貫通孔の周囲を取り囲むように形成されるメタライズ層を同時に従来周知のスクリーン印刷法により形成することができる。このように、第1の枠状メタライズ層104および第2の枠状メタライズ層105および貫通孔の周囲を取り囲むように形成されるメタライズ層を同時に形成することで、ほぼ同じ厚みでこれらのメタライズ層を形成することができる。さらに、これらの複数のセラミックグリーンシートを積層・密着させた後、積層体の各辺を貫通孔が二分割されるように切断することにより、母基板101となる積層体を得ることができる。
また、本発明の多数個取り配線基板は、第1の枠状メタライズ層104と第2の枠状メタライズ層105との間に、凹部108が形成されていることが好ましい。このような構成の多数個取り配線基板の実施の形態の例を図2の平面図および断面図に示す。
このような構造とすることにより、次のような効果がある。すなわち、電子部品の良好な実装性を確保するために、母基板101の下面の全面を吸引テーブルにより吸着し、母基板101の反りを補正する場合、この第1の枠状メタライズ層104と第2の枠状メタライズ層105との間に形成された複数の凹部108が吸引時の低圧保持容器として作用することから、凹部108の分だけ吸引圧力を保持する効果を大きくすることができ、さらに効果的に吸引テーブルに母基板101を吸引固定することができる。
本発明の実施の形態の例を示す図3では、凹部108の形状を長方形としたが、母基板101の厚みや形状にあわせて円形や楕円形としても、母基板101を吸引固定する際に吸引時の低圧保持容器として作用する効果が同一であれば特に問題はない。
また、本発明の多数個取り配線基板は、第1の枠状メタライズ層104と第2の枠状メタライズ層105とが、電気的に接続されていることが好ましい。
このような構造とすることにより、次のような効果がある。例えば、各配線基板領域103の配線導体107にめっき層を電解めっき法で被着させるような場合、各配線基板領域103の主面に形成された配線導体107に、均等にめっき層を被着させるための電流を供給することができ、各配線基板領域103の配線導体107に均一にめっき層を被着させることができる。すなわち、第2の枠状メタライズ層105を配線基板領域103の配線導体107と電気的に接続させておくとともに、外部の電源から第1の枠状メタライズ層104にめっき用の電流を供給することにより、第1の枠状メタライズ層104および第2の枠状メタライズ層105を介して配線導体107に電流が供給される。この場合、第1の枠状メタライズ層104および第2の枠状メタライズ層105がいわゆる補助陰極として機能するため、めっき層の厚さのばらつきを抑えることができる。
また、本発明の多数個取り配線基板において、母基板101は四角形状であり、第1の枠状メタライズ層104は、母基板101の最外周の端面に接するように形成されていることが望ましい。焼成時の収縮の影響を最も受け易い捨て代領域102の最外周部に接して第1の枠状メタライズ層104を形成することにより、さらに有効に配線基板領域103側と捨て代領域102側との焼成時の収縮の違いを緩和して、母基板101の外周側が反ることを防止することができる。
また、本発明の多数個取り配線基板において、第1の枠状メタライズ層104および第2の枠状メタライズ層105は、母基板101の表裏面に対象に形成されていることが望ましい。このように、表裏面に対象に形成することにより母基板101の厚み方向における母基板101側と第1および第2の枠状メタライズ層との焼成時の収縮の違いをさらに有効に緩和して、母基板101の外周側が反ることを防止することができる。
よって、電子部品の搭載性、電気的な信頼性に優れた電子装置となる配線基板を製作可能な多数個取り配線基板を提供することができる。
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えても差し支えない。例えば、この例ではめっき用導通端子を半円状としたが、四角形状や半楕円状の構成のめっき用導通端子としてもよい。
本発明の多数個取り配線基板の実施の形態の一例を示す平面図および断面図である。 本発明の多数個取り配線基板の他の実施の形態の一例を示す平面図および断面図である。 従来の多数個取り配線基板を示す平面図および断面図である。
符号の説明
101・・・・・母基板
102・・・・・捨て代領域
103・・・・・配線基板領域
104・・・・・第1の枠状メタライズ層
105・・・・・第2の枠状メタライズ層
106・・・・・分割溝
107・・・・・配線導体
108・・・・・凹部

Claims (3)

  1. 四角形状の配線基板領域が縦横に配列形成され、該配線基板領域を取り囲むようにして捨て代領域が形成された母基板と、前記配線基板領域の表面に形成された配線導体と、前記捨て代領域の表面に形成された枠状メタライズ層とを備え、該枠状メタライズ層が、前記捨て代領域の外周縁部に形成された第1の枠状メタライズ層と、前記配線基板領域と前記第1の枠状メタライズ層との間に形成された第2の枠状メタライズ層とから成るとともに、前記第1の枠状メタライズ層と前記第2の枠状メタライズ層との間に、凹部が形成されていることを特徴とする多数個取り配線基板。
  2. 前記第1の枠状メタライズ層および前記第2の枠状メタライズ層が同じ厚みで形成されていることを特徴とする請求項1記載の多数個取り配線基板。
  3. 前記第1の枠状メタライズ層と前記第2の枠状メタライズ層とが、電気的に接続されていることを特徴とする請求項1または請求項2記載の多数個取り配線基板。
JP2005096832A 2005-03-30 2005-03-30 多数個取り配線基板 Expired - Fee Related JP4566046B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005096832A JP4566046B2 (ja) 2005-03-30 2005-03-30 多数個取り配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005096832A JP4566046B2 (ja) 2005-03-30 2005-03-30 多数個取り配線基板

Publications (2)

Publication Number Publication Date
JP2006278808A JP2006278808A (ja) 2006-10-12
JP4566046B2 true JP4566046B2 (ja) 2010-10-20

Family

ID=37213234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005096832A Expired - Fee Related JP4566046B2 (ja) 2005-03-30 2005-03-30 多数個取り配線基板

Country Status (1)

Country Link
JP (1) JP4566046B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5049717B2 (ja) * 2007-09-21 2012-10-17 新光電気工業株式会社 多層配線基板
JP6258677B2 (ja) * 2013-11-28 2018-01-10 京セラ株式会社 多数個取り配線基板、配線基板および電子装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715144A (ja) * 1993-06-16 1995-01-17 Toshiba Corp マルチチップモジュール用セラミックス多層基板
JPH10107437A (ja) * 1996-09-30 1998-04-24 Kyocera Corp 回路基板の製造方法
JP2000165003A (ja) * 1998-11-25 2000-06-16 Kyocera Corp 多数個取り配線基板
JP2001015638A (ja) * 1999-06-30 2001-01-19 Mitsumi Electric Co Ltd Icパッケージの基板
JP2004023051A (ja) * 2002-06-20 2004-01-22 Kyocera Corp 多数個取り配線基板
JP2004103727A (ja) * 2002-09-06 2004-04-02 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法および集合電子部品
JP2005209761A (ja) * 2004-01-21 2005-08-04 Sumitomo Metal Electronics Devices Inc 多数個取り配線基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715144A (ja) * 1993-06-16 1995-01-17 Toshiba Corp マルチチップモジュール用セラミックス多層基板
JPH10107437A (ja) * 1996-09-30 1998-04-24 Kyocera Corp 回路基板の製造方法
JP2000165003A (ja) * 1998-11-25 2000-06-16 Kyocera Corp 多数個取り配線基板
JP2001015638A (ja) * 1999-06-30 2001-01-19 Mitsumi Electric Co Ltd Icパッケージの基板
JP2004023051A (ja) * 2002-06-20 2004-01-22 Kyocera Corp 多数個取り配線基板
JP2004103727A (ja) * 2002-09-06 2004-04-02 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法および集合電子部品
JP2005209761A (ja) * 2004-01-21 2005-08-04 Sumitomo Metal Electronics Devices Inc 多数個取り配線基板

Also Published As

Publication number Publication date
JP2006278808A (ja) 2006-10-12

Similar Documents

Publication Publication Date Title
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
WO2016136733A1 (ja) 発光素子搭載用パッケージ、発光装置および発光モジュール
US11315844B2 (en) Electronic device mounting board, electronic package, and electronic module
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP4566046B2 (ja) 多数個取り配線基板
JP5738109B2 (ja) 多数個取り配線基板
US11056635B2 (en) Electronic component housing package, electronic device, and electronic module
JP2004254251A (ja) 表面実装型圧電振動子及び絶縁性パッケージ
JP3538774B2 (ja) 配線基板
JP4484543B2 (ja) 多数個取り配線基板
JP4272560B2 (ja) 多数個取り配線基板
JP4272506B2 (ja) 多数個取り配線基板
JP4594253B2 (ja) 多数個取り配線基板
JP4557786B2 (ja) 多数個取り配線基板
JP2004221514A (ja) 多数個取り配線基板
JP4562473B2 (ja) 電子部品収納用パッケージの製造方法
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP4606303B2 (ja) 多数個取り配線基板、電子装置の製造方法
JP2006128299A (ja) 多数個取り配線基板および電子装置
JP2005302957A (ja) 多数個取り配線基板
JP2006179847A (ja) 電子部品収納用パッケージおよび電子装置
JP3840116B2 (ja) 多数個取り配線基板
JP2005277073A (ja) 多数個取り配線基板
JP2005285866A (ja) 多数個取り配線基板
JP2006128297A (ja) 多数個取り配線基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100803

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees