JP2001015638A - Icパッケージの基板 - Google Patents
Icパッケージの基板Info
- Publication number
- JP2001015638A JP2001015638A JP11186063A JP18606399A JP2001015638A JP 2001015638 A JP2001015638 A JP 2001015638A JP 11186063 A JP11186063 A JP 11186063A JP 18606399 A JP18606399 A JP 18606399A JP 2001015638 A JP2001015638 A JP 2001015638A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- package
- chip
- metal layer
- mounting position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
ボールグリッドアレイ(BGA)などのICパッケージ
では、厚みが0.2mmを下回るような基板は組立中の
反りが大きくなり、ライン中での搬送などに支障が有っ
た。 【解決手段】 ICパッケージの基板1の周囲に、IC
チップ搭載位置2を囲むようにメタル層3を形成してな
る。基板1としては、ガラスエポキシ、紙エポキシ、B
T(ビスマレイドトリアジンモノマー)レジン、ポリイ
ミドフィルム等を使用でき、厚みを0.2mm以下にで
きる。メタル層3は、Cu、Ni、Au、Pd等であ
り、メッキ及び貼付けにより形成する。単層でも、多層
でもかまわない。
Description
つ反りが抑制されるICパッケージの基板に関する。
い、外部端子をパッケージの底面に配列し、パッケージ
を限りなくICチップのサイズに近づけるチップサイズ
パッケージ(CSP),ボールグリッドアレイ(BG
A)が検討されている。BGAは端子間ピッチが0.8mm
以上のもので、CSPは0.8mmより小さいものである。
図4には、ICチップ搭載位置51が示された基板50
の平面図(A)と、ICチップ搭載位置51にICチッ
プ52が搭載された状態での断面図(B)を示す。IC
チップ52は樹脂パッケージ53で封止されている。
プサイズパッケージ(CSP),ボールグリッドアレイ
(BGA)などのパッケージでは、ガラスエポキシ、紙
エポキシ、BT(ビスマレイドトリアジンモノマー)レ
ジン、ポリイミドフィルム等様々な基板を利用するが、
基板厚みが0.2mmを下回るような場合には組立中の
反りが大きくなり、ライン中での搬送などに支障が有る
ので、一般的には使用されていなかった。
であり、薄型化が図られても、厚みの反りを抑制し、搬
送などに支障をきたさないICパッケージの基板の提供
を目的とする。
ージの基板は、ICチップを所定の位置に搭載するため
のICパッケージの基板において、上記ICチップの搭
載位置の周囲にメタル層を形成してなる。このため、上
記基板は薄型化されてもメタル層により反りが抑えられ
る
て図面を参照しながら説明する。図1〜図3に本発明の
具体例を示す。
の周囲に、ICチップ搭載位置2を囲むようにメタル層
3を形成した具体例を示す。図1の(a)はICパッケ
ージの基板1の平面図であり、図1の(b)はICチッ
プ搭載位置2にICチップ4を搭載し、樹脂パッケージ
7で封止した状態における図1の(a)のAA’での断
面図である。
キシ、BT(ビスマレイドトリアジンモノマー)レジ
ン、ポリイミドフィルム等を使用でき、厚みを0.2m
m以下にできる。メタル層3は、Cu、Ni、Au、P
d等であり、メッキ及び貼付けにより形成する。単層で
も、多層でもかまわない。
され、ICチップ4の上部電極は基板1の表面パターン
にボンディングワイヤ5で接続されている。したがっ
て、ICチップ4の上部電極は基板1の下面に印刷形成
された金属膜6と接続される。ICチップ4は上述した
ように樹脂パッケージ7で封止されている。
ば、基板1の周囲にIC搭載位置2を囲むようにメタル
層3を形成しているので、基板1の厚みを0.2mm以
下としても、組み立て中の反りを抑制することができ、
ラインでの搬送に支障を生じさせない。
周囲に、ICチップ搭載位置2を囲むように2重にメタ
ル層3a,3bを形成した具体例を示す。図2の(a)
はICパッケージの基板1の平面図であり、図2の
(b)はICチップ搭載位置2にICチップ4を搭載
し、樹脂パッケージ7で封止した状態における図2の
(a)のAA’での断面図である。
及び厚さは上記図1の具体例と同様である。またICチ
ップ4の上部電極、その他の接続に関しても上記具体例
と同様である。
っても、基板1の周囲にIC搭載位置2を囲むように2
重にメタル層3a,3bを形成しているので、基板1の
反りを抑制することができ、ラインでの搬送に支障を生
じさせない。
上に、ICチップ搭載位置2を囲むように十文字状にメ
タル層3を形成した具体例を示す。図3の(a)はIC
パッケージの基板1の平面図であり、図3の(b)はI
Cチップ搭載位置2にICチップ4を搭載し、樹脂パッ
ケージ7で封止した状態における図3の(a)のAA’
での断面図である。
及び厚さは上記図1の具体例と同様である。またICチ
ップ4の上部電極、その他の接続に関しても上記具体例
と同様である。
っても、基板1上のIC搭載位置2を囲むように十文字
状にメタル層3を形成しているので、基板1の反りを抑
制することができ、ラインでの搬送に支障を生じさせな
い。
具体例にのみ適用を限定されるのではなく、周囲に配置
するメタル層の材質としてはCu、Ni、Au、Pd等
が一般的であるが、その他全てのメタルでも可能であ
る。さらにメタル層は、基板の片面だけではなく、両面
に形成してもよい。またさらにその形状は1重、2重、
或いは十文字のみに限定されるのではなく、他の形状で
もよい。
も、組み立て中の反りを抑制し、搬送などに支障をきた
さないICパッケージの基板を提供できる。
る。
る。
る。
図である。
Claims (3)
- 【請求項1】 ICチップを所定の位置に搭載するため
のICパッケージの基板において、 上記ICチップの搭載位置の周囲にメタル層を形成して
なることを特徴とするICパッケージの基板。 - 【請求項2】 上記メタル層を上記基板の片面又は両面
に形成することを特徴とする請求項1記載のICパッケ
ージの基板。 - 【請求項3】 上記メタル層をメッキにより形成するこ
とを特徴とする請求項1記載のICパッケージの基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11186063A JP2001015638A (ja) | 1999-06-30 | 1999-06-30 | Icパッケージの基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11186063A JP2001015638A (ja) | 1999-06-30 | 1999-06-30 | Icパッケージの基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001015638A true JP2001015638A (ja) | 2001-01-19 |
Family
ID=16181751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11186063A Pending JP2001015638A (ja) | 1999-06-30 | 1999-06-30 | Icパッケージの基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001015638A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006278808A (ja) * | 2005-03-30 | 2006-10-12 | Kyocera Corp | 多数個取り配線基板 |
CN1295768C (zh) * | 2004-08-09 | 2007-01-17 | 江苏长电科技股份有限公司 | 集成电路或分立元件超薄无脚封装工艺及其封装结构 |
JP2007043061A (ja) * | 2005-06-28 | 2007-02-15 | Kyocera Corp | 多数個取り配線基板 |
US7288838B2 (en) | 2003-04-16 | 2007-10-30 | Oki Electric Industry Co., Ltd. | Circuit board for mounting a semiconductor chip and manufacturing method thereof |
CN100376021C (zh) * | 2005-07-18 | 2008-03-19 | 江苏长电科技股份有限公司 | 适用于集成电路或分立元件的平面凸点式封装工艺 |
JP2009076721A (ja) * | 2007-09-21 | 2009-04-09 | Shinko Electric Ind Co Ltd | 多層配線基板 |
JP2009123874A (ja) * | 2007-11-14 | 2009-06-04 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2009141121A (ja) * | 2007-12-06 | 2009-06-25 | Shinko Electric Ind Co Ltd | 配線基板、その製造方法及び電子部品装置 |
DE102008054932A1 (de) * | 2008-12-18 | 2010-07-01 | Infineon Technologies Ag | Leistungshalbleitermodul mit versteifter Bodenplatte |
US7884484B2 (en) | 2005-03-15 | 2011-02-08 | Shinko Electric Industries Co., Ltd. | Wiring board and method of manufacturing the same |
US8024857B2 (en) | 2008-11-07 | 2011-09-27 | Hynix Semiconductor Inc. | Substrate for semiconductor package having a reinforcing member that prevents distortions and method for fabricating the same |
-
1999
- 1999-06-30 JP JP11186063A patent/JP2001015638A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7288838B2 (en) | 2003-04-16 | 2007-10-30 | Oki Electric Industry Co., Ltd. | Circuit board for mounting a semiconductor chip and manufacturing method thereof |
CN1295768C (zh) * | 2004-08-09 | 2007-01-17 | 江苏长电科技股份有限公司 | 集成电路或分立元件超薄无脚封装工艺及其封装结构 |
US7884484B2 (en) | 2005-03-15 | 2011-02-08 | Shinko Electric Industries Co., Ltd. | Wiring board and method of manufacturing the same |
JP4566046B2 (ja) * | 2005-03-30 | 2010-10-20 | 京セラ株式会社 | 多数個取り配線基板 |
JP2006278808A (ja) * | 2005-03-30 | 2006-10-12 | Kyocera Corp | 多数個取り配線基板 |
JP2007043061A (ja) * | 2005-06-28 | 2007-02-15 | Kyocera Corp | 多数個取り配線基板 |
JP4721926B2 (ja) * | 2005-06-28 | 2011-07-13 | 京セラ株式会社 | 多数個取り配線基板 |
CN100376021C (zh) * | 2005-07-18 | 2008-03-19 | 江苏长电科技股份有限公司 | 适用于集成电路或分立元件的平面凸点式封装工艺 |
JP2009076721A (ja) * | 2007-09-21 | 2009-04-09 | Shinko Electric Ind Co Ltd | 多層配線基板 |
JP2009123874A (ja) * | 2007-11-14 | 2009-06-04 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
KR101508782B1 (ko) | 2007-11-14 | 2015-04-03 | 신코 덴키 코교 가부시키가이샤 | 배선기판 및 그 제조방법 |
JP2009141121A (ja) * | 2007-12-06 | 2009-06-25 | Shinko Electric Ind Co Ltd | 配線基板、その製造方法及び電子部品装置 |
US8024857B2 (en) | 2008-11-07 | 2011-09-27 | Hynix Semiconductor Inc. | Substrate for semiconductor package having a reinforcing member that prevents distortions and method for fabricating the same |
DE102008054932A1 (de) * | 2008-12-18 | 2010-07-01 | Infineon Technologies Ag | Leistungshalbleitermodul mit versteifter Bodenplatte |
DE102008054932B4 (de) * | 2008-12-18 | 2011-12-01 | Infineon Technologies Ag | Leistungshalbleitermodul mit versteifter Bodenplatte |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6876074B2 (en) | Stack package using flexible double wiring substrate | |
US6577004B1 (en) | Solder ball landpad design to improve laminate performance | |
US6982488B2 (en) | Semiconductor package and method for fabricating the same | |
US6995448B2 (en) | Semiconductor package including passive elements and method of manufacture | |
US7091619B2 (en) | Semiconductor device, semiconductor package, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device | |
US6982485B1 (en) | Stacking structure for semiconductor chips and a semiconductor package using it | |
US6265783B1 (en) | Resin overmolded type semiconductor device | |
JP4633971B2 (ja) | 半導体装置 | |
US20060125093A1 (en) | Multi-chip module having bonding wires and method of fabricating the same | |
US7285847B2 (en) | Chip stack package, connecting board, and method of connecting chips | |
US7473989B2 (en) | Flip-chip package | |
JP2001015638A (ja) | Icパッケージの基板 | |
US8063313B2 (en) | Printed circuit board and semiconductor package including the same | |
KR100394030B1 (ko) | 적층형 반도체 패키지 | |
US20040195668A1 (en) | Semiconductor device, electronic device, electronic equipment, method of manufacturing semiconductor device, and method of manufacturing electronic device | |
US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
US7307352B2 (en) | Semiconductor package having changed substrate design using special wire bonding | |
US20040212067A1 (en) | Multi-chips stacked package | |
KR100401018B1 (ko) | 반도체패키지를 위한 웨이퍼의 상호 접착 방법 | |
US20080087999A1 (en) | Micro BGA package having multi-chip stack | |
JPH11204565A (ja) | 半導体装置 | |
KR100352115B1 (ko) | 반도체패키지 | |
KR100501878B1 (ko) | 반도체패키지 | |
KR20020022268A (ko) | 반도체패키지 | |
JP2001015646A (ja) | Icパッケージの基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071120 |