DE102008054932A1 - Leistungshalbleitermodul mit versteifter Bodenplatte - Google Patents

Leistungshalbleitermodul mit versteifter Bodenplatte Download PDF

Info

Publication number
DE102008054932A1
DE102008054932A1 DE102008054932A DE102008054932A DE102008054932A1 DE 102008054932 A1 DE102008054932 A1 DE 102008054932A1 DE 102008054932 A DE102008054932 A DE 102008054932A DE 102008054932 A DE102008054932 A DE 102008054932A DE 102008054932 A1 DE102008054932 A1 DE 102008054932A1
Authority
DE
Germany
Prior art keywords
power semiconductor
semiconductor module
bottom plate
module according
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008054932A
Other languages
English (en)
Other versions
DE102008054932B4 (de
Inventor
Frank Broermann
Thomas Hunger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102008054932A priority Critical patent/DE102008054932B4/de
Publication of DE102008054932A1 publication Critical patent/DE102008054932A1/de
Application granted granted Critical
Publication of DE102008054932B4 publication Critical patent/DE102008054932B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Leistungshalbleitermodul mit einer Bodenplatte (1), die eine dem Modulinneren zugewandte Montagefläche (11) aufweist, auf der eine Leistungshalbleiterschaltung mit wenigstens einem Leistungshalbleiterchip (6) angeordnet ist. Zur Versteifung der Bodenplatte (1) ist wenigstens eine Versteifungsrippe (2) vorgesehen, die über die Montagefläche (11) hinausragt und die fest mit der Bodenplatte (1) verbunden oder einstückig mit dieser ausgebildet ist.

Description

  • Die Erfindung betrifft ein Leistungshalbleitermodul mit einer Bodenplatte. Bei derartigen Leistungshalbleitermodulen sind ein oder mehrere Leistungshalbleiterchips auf einer Bodenplatte montiert. Die Bodenplatte ist thermisch gut leitend, so dass die beim Betrieb des Leistungshalbleitermoduls in den Leistungshalbleiterchips anfallende Abwärme über die Bodenplatte an die Umgebung, beispielsweise an einem Kühlkörper, abgeführt werden kann. Zur Erzielung eines möglichst geringen Wärmeübergangswiderstandes ist es vorteilhaft, wenn die Bodenplatte möglichst dünn ausgebildet ist. Allerdings muss die Bodenplatte auch eine gewisse Mindeststabilität aufweisen, beispielsweise wenn das Leistungshalbleitermodul mit der Bodenplatte punktuell gegen einen Kühlkörper gepresst, geschraubt oder mittels einer anderen Verbindungstechnik mit diesem verbunden wird. Je dünner nämlich die Bodenplatte ausgebildet ist, desto größer ist die Gefahr, dass sie sich seitlich neben den Anpress- oder Verbindungsstellen vom Kühlkörper abhebt, so dass die Wärmeabfuhr von den Leistungshalbleiterchips in Richtung des Kühlkörpers signifikant beeinträchtigt sein kann und die Gefahr einer Überhitzung der Leistungshalbleiterchips besteht.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Leistungshalbleitermodul mit einer Bodenplatte bereitzustellen, die die in den Halbleiterchips anfallenden Abwärme gut ableitet und die dennoch eine ausreichende Eigenstabilität gegen Durchbiegung besitzt. Diese Aufgabe wird durch ein Leistungshalbleitermodul gemäß Patentanspruch 1 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Ein solches Leistungshalbleitermodul umfasst eine Bodenplatte, die eine dem Modulinneren zugewandte Montagefläche aufweist, auf der eine Leistungshalbleiterschaltung mit wenigstens einem Leistungshalbleiterchip angeordnet ist. Zur Ver steifung der Bodenplatte ist wenigstens eine Versteifungsrippe vorgesehen, die in einer Richtung senkrecht zur Montagefläche über die Montagefläche hinausragt und die fest mit der Bodenplatte verbunden oder einstückig mit dieser ausgebildet ist.
  • Die Erfindung wird nachfolgend anhand verschiedener Beispiele unter Bezugnahme auf Figuren näher erläutert. Die Figuren dienen zur Veranschaulichung des Grundprinzips der Erfindung, weshalb im wesentlichen nur die zum Verständnis dieses Grundprinzips erforderlichen Elemente dargestellt sind. Ergänzend zu den dargestellten Elementen kann ein Leistungshalbleitermodul gemäß der vorliegenden Erfindung noch beliebige weitere Komponenten aufweisen. In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher oder einander entsprechender Funktion.
  • 1 zeigt eine Bodenplatte für ein Leistungshalbleitermodul mit einer durch die Mitte der Bodenplatte verlaufenden Versteifungsrippe, in Draufsicht;
  • 2 zeigt eine Bodenplatte für ein Leistungshalbleitermodul, wie sie in 1 gezeigt ist, mit dem Unterschied, dass die Bodenplatte mehrere, parallel zueinander verlaufende Versteifungsrippen aufweist, in Draufsicht;
  • 3 zeigt eine Bodenplatte für ein Leistungshalbleitermodul mit zwei parallel verlaufenden Versteifungsrippen, die im Randbereich der Bodenplatte auf einander gegenüberliegenden Seiten parallel zueinander verlaufen, in Draufsicht;
  • 4 zeigt eine Bodenplatte für ein Leistungshalbleitermodul mit mehreren Versteifungsrippen, die sich in zueinander senkrechte Richtungen erstrecken, und von denen sich zumindest einige überkreuzen, in Draufsicht;
  • 5 zeigt einen Vertikalschnitt durch die Bodenplatte gemäß 1 in einer Schnittebene A-A';
  • 6 zeigt einen Vertikalschnitt durch die Bodenplatte gemäß 1 in einer zur Schnittebene A-A' senkrechten Schnittebene B-B', wobei die Versteifungsrippe einen rechteckigen Querschnitt aufweist;
  • 7 zeigt einen Vertikalschnitt durch eine Bodenplatte entsprechend dem Vertikalschnitt gemäß 6, mit dem Unterschied, dass die Versteifungsrippe einen dreieckigen Querschnitt aufweist;
  • 8 zeigt einen Vertikalschnitt durch eine Bodenplatte entsprechend den Bodenplatten gemäß den 6 und 7 mit dem Unterschied, dass die Versteifungsrippe einen halbkreisförmigen Querschnitt aufweist;
  • 9 zeigt einen Vertikalschnitt durch eine Bodenplatte gemäß 6 mit dem Unterschied, dass die Bodenplatte und die Versteifungsrippe einstückig ausgebildet sind;
  • 10 zeigt einen Vertikalschnitt durch eine Bodenplatte gemäß 7 mit dem Unterschied, dass die Bodenplatte und die Versteifungsrippe einstückig ausgebildet sind;
  • 11 zeigt einen Vertikalschnitt durch eine Bodenplatte gemäß 8 mit dem Unterschied, dass die Bodenplatte und die Versteifungsrippe einstückig ausgebildet sind;
  • 12 zeigt eine perspektivische Ansicht eines Leistungshalbleitermoduls, das einen Gehäusedeckel sowie eine Bodenplatte mit wenigstens einer Versteifungsrippe aufweist, während des Aufsetzens des Gehäusedeckels auf die mit Schaltungsträgern bestückte Bodenplatte;
  • 13 zeigt einen Vertikalschnitt durch ein Leistungshalbleitermodul, das eine Bodenplatte gemäß 9 aufweist;
  • 14 zeigt einen Vertikalschnitt durch ein Leistungshalbleitermodul, das sich von dem Leistungshalbleitermodul gemäß 13 dadurch unterscheidet, dass sich die Versteifungsrippe in einer Richtung senkrecht zur Montagefläche bis über die Leistungshalbleiterchips hinaus erstreckt;
  • 15 zeigt einen Vertikalschnitt durch ein Leistungshalbleitermodul, das sich von dem Leistungshalbleitermodul gemäß 13 dadurch unterscheidet, dass die Bodenplatte auf ihrer dem Modulinneren abgewandten Unterseite eine Kühlfinnenstruktur aufweist;
  • 16 zeigt einen Vertikalschnitt durch ein Leistungshalbleitermodul mit einer Bodenplatte, dir drei parallel zueinander verlaufende Versteifungsrippen aufweist, die in eine Nut des Gehäuserahmens eingreifen;
  • 17 zeigt einen Vertikalschnitt durch ein Leistungshalbleitermodul, dessen Bodenplatte als metallisiertes Keramiksubstrat ausgebildet ist; und
  • 18 zeigt eine Bodenplatte für ein Leistungshalbleitermodul, deren Montagefläche mittels mehrerer senk recht zueinander verlaufender Versteifungsrippen in Abschnitte unterteilt wird, die in lateraler Richtung jeweils von einem System aus Versteifungsrippen vollständig umschlossen werden, in Draufsicht.
  • 1 zeigt eine Draufsicht auf die Montagefläche 11 einer Bodenplatte 1 für ein Leistungshalbleitermodul. Eine Versteifungsrippe 2, die parallel zu zwei einander gegenüberliegenden Außenkanten 13, 14 der Bodenplatte 1 verläuft und die die Montagefläche 11 in zwei etwa gleich große Abschnitte unterteilt, ist mit der Bodenplatte 1 fest verbunden oder einstückig mit dieser ausgebildet.
  • Bei dem fertiggestellten Leistungshalbleitermodul ist die Montagefläche 11 der Modulinnenseite zugewandt. Auf der Montagefläche 11 können ein Leistungshalbleiterchips oder mehrere Leistungshalbleiterchips nebeneinander, ggf. zusammen mit weiteren optionalen elektronischen Komponenten – mittelbar (z. B. auf einem keramischen Schaltungsträgern montiert) oder unmittelbar auf der Montagefläche 11 angeordnet sein. Wie in 1 gezeigt ist, können die Enden der Versteifungsrippe 2 vom seitlichen Rand der Bodenplatte 1 beabstandet sein, so dass ein Modulgehäuserahmen oder -deckel ohne weiteres bündig auf die Montagefläche 11 aufgesetzt und mit dieser verbunden werden kann und dabei die Versteifungsrippe 2 zumindest in seitlicher Richtung umschließt.
  • In der Ebene der der Montagefläche 11 weist die Versteifungsrippe 2 senkrecht zu ihrer Längsrichtung eine Breite b2 auf, die beispielsweise von 1 mm bis 10 mm betragen kann.
  • Um das Leistungshalbleitermodul an einem Kühlkörper befestigen zu können, sind in den Eckbereichen der Bodenplatte 1 angeordnete Montageöffnungen 15 vorgesehen. Optional können solche Montageöffnungen 15 auch zwischen den Eckbereichen in der Nähe des seitlichen Randes der Bodenplatte 1 vorgesehen sein. Zusätzlich oder alternativ zu Montageöffnungen 15, die in Eckbereichen der Bodenplatte 1 angeordnet sind, können eine oder mehrere entsprechende Montageöffnungen auch im Innenbereich der Bodenplatte 1 vorgesehen sein. Beispielsweise kann die Bodenplatte 1 eine zentrale Montageöffnung aufweisen.
  • Anstelle oder ergänzend zu Montageöffnungen sind auch andere Vorrichtungen einsetzbar, die es ermöglichen, dass das Leistungshalbleitermodul mit der Bodenplatte 1 gegen einen Kühlkörper gepresst wird.
  • Abweichend von der Bodenplatte gemäß 1 weist die Bodenplatte 1 gemäß 2 zusätzlich zwei weitere Versteifungsrippen 2 auf, die parallel zu einander auf einander gegenüberliegenden seitlichen Rändern 13, 14 der Bodenplatte 1 sowie parallel zu der mittleren Versteifungsrippe 2 nahe der seitlichen Ränder 13 bzw. 14 verlaufen.
  • Ein weiteres Beispiel einer Bodenplatte 1 zeigt 3, welche zwei Versteifungsrippen 2 aufweist, die oberhalb der Montagefläche 11 an einander gegenüberliegenden seitlichen Rändern der Bodenplatte 1 parallel zueinander sowie parallel zu einander gegenüberliegenden seitlichen Rändern 13 bzw. 14 der Bodenplatte 1 verlaufen. Abgesehen von der fehlenden mittleren Versteifungsrippe 2 ist die Bodenplatte 1 gemäß 3 identisch mit der Bodenplatte 1 gemäß 1.
  • Die Bodenplatte gemäß 4 weist drei Versteifungsrippen 2 auf, die wie die Versteifungsrippen 2 der Bodenplatte 1 gemäß 2 in einer ersten lateralen Richtung parallel zueinander verlaufen, sowie ergänzend dazu eine weitere Versteifungsrippe 2, welche etwa in der Mitte der Montagefläche 11 in einer zur ersten lateralen Richtung senkrechten zweiten lateralen Richtung verläuft und dabei die mittlere der parallel verlaufenden Versteifungsrippen 2 überschneidet.
  • Die Anzahl und die Anordnung der in den 1 bis 4 gezeigten Versteifungsrippen 2 ist lediglich beispielhaft. Grundsätzlich können solche Versteifungsrippen 2 auch andere Verläufe aufweisen.
  • Unter Bezugnahme auf die 5 bis 11 werden nachfolgend verschiedene mögliche Ausgestaltungen einer mit einer Bodenplatte 1 verbundenen Versteifungsrippe 2 am Beispiel der Bodenplatte 1 und deren Versteifungsrippe 2 gemäß 1 erläutert.
  • 5 zeigt einen Vertikalschnitt durch die Bodenplatte 1 gemäß 1 in einer Schnittebene A-A'. Die Bodenplatte 1 weist oberseitig eine Montagefläche 11 auf, die bei dem fertigen Leistungshalbleitermodul dem Modulinneren zugewandt ist. Eine der Montagefläche 11 gegenüberliegende Unterseite 12 der Bodenplatte 1 kann mit einem Kühlkörper (nicht dargestellt) in thermischen Kontakt gebracht werden, um die in einem oder mehreren auf der Montagefläche 11 montierten Leistungshalbleiterchips (nicht dargestellt) anfallende Verlustwärme zum Kühlkörper hin abzuführen.
  • Die Bodenplatte 1 weist in einer Richtung senkrecht zur Montagefläche 11 eine Dicke d1 auf, die beispielsweise 3 mm bis 4 mm betragen kann. Die Versteifungsrippe 2 weist in einer Richtung senkrecht zur Montagefläche 11 eine Höhe h2 auf, d. h. sie erstreckt sich um die Höhe h2 über das Niveau der Montagefläche 11 hinaus. Die Höhe h2 kann beispielsweise wenigstens 2 mm betragen.
  • 6 zeigt einen Vertikalschnitt durch die Bodenplatte 1 gemäß 1 in einer zur Schnittebene A-A' senkrechten Schnittebene B-B'. Hieraus ist ersichtlich, dass die Versteifungsrippe 2 beispielsweise einen rechteckigen Querschnitt aufweisen kann. Gemäß anderen, in den 7 und 8 dargestellten Beispielen, die im Übrigen der Schnittansicht gemäß 6 entsprechen, ist ersichtlich, dass Versteifungsrippen 2 auch andere, beispielsweise dreieckige (7) oder halbkreisförmige (8) Querschnitte aufweisen können.
  • In der Ebene der Montagefläche 11 weisen die Versteifungsrippen 2 senkrecht zu ihrer Längsrichtung eine Breite b2 auf, die beispielsweise 1 mm bis 10 mm betragen kann. Die in den 6 bis 8 gezeigten Versteifungsrippen 2 sind in der Montageebene 11, d. h. an ihrer der Bodenplatte 1 zugewandten Unterseite, flächig mit der Bodenplatte 1 fest verbunden. Als Verbindungstechnik eignet sich beispielsweise Einpressen, Löten, Kleben, Schweißen oder Sintern.
  • Als Materialien für derartige mit der Bodenplatte 1 verbundene Versteifungsrippen 2 eignen sich beispielsweise Metalle, z. B. Kupfer, Messing, Stahl, AlSic, CuSiC. Im Falle einer Lötung kann es vorteilhaft sein, die der Bodenplatte 1 zugewandte Unterseite 2 und/oder die Montagefläche 11 der Bodenplatte 1 mit einer lötbaren Beschichtung zu versehen, um die Lötbarkeit zu verbessern.
  • Gemäß anderen möglichen Ausgestaltungen, wie sie beispielsweise anhand der 9, 10 und 11 gezeigt sind, können die Versteifungsrippen 2 auch einstückig mit der Bodenplatte 1 ausgebildet sein. Abgesehen von der einstückigen Ausgestaltung der Bodenplatte 1 und der Versteifungsrippe 2 entsprechen die Ausführungsbeispiele gemäß den 9, 10 und 11 den Beispielen gemäß den 6, 7 bzw. 8.
  • Insbesondere im Fall einer einstückigen Ausgestaltung einer Bodenplatte 1 und einer oder mehrerer Versteifungsrippen 2 können die Bodenplatte 1 und die Versteifungsrippen 2 aus demselben Material gebildet sein. Bei derartigen Ausgestaltungen kann die Bodenplatte 1 zusammen mit der wenigstens einen Versteifungsrippe 2 beispielsweise durch Gießen, Fräsen oder Prägen nach Ausstanzen hergestellt werden.
  • Die Anordnung gemäß 12 zeigt die perspektivische Ansicht Bodenplatte 1, die auf ihrer Montagefläche 11 beispielhaft mit sechs Schaltungsträgern 3 bestückt ist. Bei den Schaltungsträgern 3 handelt es sich um einzelne, flache Plättchen, die jeweils auf ihrer dem Modulinneren zugewandten Oberseite mit einer Leiterbahnstruktur (nicht dargestellt) versehen sind, auf der elektronische Komponenten, beispielsweise wenigstens ein Leistungshalbleiterchip (nicht dargestellt), angeordnet sein können. Die einzelnen Schaltungsträger 3 sind seitlich neben der Versteifungsrippe 2 flächig mit der Montagefläche 11 und damit mit der Bodenplatte 1 verbunden. Als Verbindungstechniken eignen sich beispielsweise Kleben, Löten oder eine Niedertemperaturverbindungstechnik (NTV; engl.: LTJT = Low Temperature Joining Technique), bei der eine ein Lösungsmittel aufweisende, silberhaltige Paste zwischen die Substrate 3 und die Bodenplatte 1 eingebracht und unter Druck getempert wird. Zur Erzeugung des Druckes werden die Substrate 3 gegen die Bodenplatte 1 gepresst.
  • Abweichend von der Anordnung gemäß der 12 kann eine solche Bodenplatte 1 natürlich auch mehrere, grundsätzlich beliebig verlaufende Versteifungsrippen 2 aufweisen. Die Schaltungsträger 3 werden dabei seitlich neben den Versteifungsrippen 2 positioniert und mit der Montagefläche 11 der Bodenplatte 1 verbunden.
  • Zum Schutz und zur elektrischen Isolierung der auf den Substraten 3 angeordneten elektronischen Komponenten kann ein Gehäuserahmen 41 vorgesehen sein, der in Richtung des dargestellten Pfeils auf die Bodenplatte 1 aufgesetzt wird und die Schaltungsträger 3 seitlich umschließt. Optional kann der Gehäuserahmen 41 auch mit einem Gehäusedeckel 42 versehen sein. Nach dem Aufsetzen des Gehäuserahmens 41 auf die Bodenplatte 1 kann das Leistungshalbleitermodul optional mit einer oder mehreren Vergussmassen gefüllt werden, um die Isolationsfestigkeit zu erhöhen und das Eindringen von Feuchtigkeit zu verhindern.
  • Der Gehäuserahmen 41 bildet zusammen mit der Bodenplatte 1 und – sofern vorgesehen – mit dem optionalen Gehäusedeckel 42 ein Gehäuse des Leistungshalbleitermoduls, in dem die Schaltungsträger 3, die darauf befindlichen Leistungshalbleiterchips, sowie die Versteifungsrippen 2 angeordnet sind.
  • 13 zeigt einen Vertikalschnitt durch ein Leistungshalbleitermodul, das entsprechend dem Leistungshalbleitermodul gemäß 12 aufgebaut ist und das eine Bodenplatte 1 aufweist, die beispielhaft wie die Bodenplatte 1 gemäß 9 ausgebildet ist.
  • Die Schaltungsträger 3 sind als Keramiksubstrate 30 ausgebildet und mit einer strukturierten, oberseitigen Metallisierung 31 sowie mit einer optionalen, unterseitigen Metallisierung 32 versehen. Die Keramiksubstrate 30 können z. B. aus Aluminiumoxid (Al2O3) oder aus Aluminiumnitrid (AlN) oder aus Siliziumnitrid (Si3N4) bestehen. Die Metallisierungen 31 und/oder 32 können beispielsweise aus Kupfer oder aus Aluminium bestehen, oder aus einer Legierung mit zumindest einem dieser Metalle.
  • Auf jeden der Schaltungsträger 3 können ein oder mehrere Leistungshalbleiterchips 6 angeordnet und elektrisch leitend mit der oberseitigen Metallisierung 31 verbunden sein. Um die Leistungshalbleiterchips 6 elektrisch zu verschalten, können beispielsweise Bonddrähte 7, aber auch andere elektrisch leitende Verbindungselemente wie z. B. Verschienungen, Kontaktlaschen, Kontaktbleche etc. vorgesehen sein.
  • Das Modulinnere ist mit einer Weichvergussmasse 51 gefüllt, die sich beispielsweise ausgehend von der Bodenplatte 1 bis über die Oberseite der Leistungshalbleiterchips 6 erstrecken kann. Optional kann oberhalb der Weichvergussmasse 51 eine Hartvergussmasse 52 vorgesehen sein, in die beispielsweise auch eine im Modulinneren befindliche Steuerplatine (nicht dargestellt) eingebettet sein kann. Als Weichvergussmasse 51 eignen sich beispielsweise silikonbasierte Vergussmassen. Als Hartvergussmassen 52 können z. B. hochspannungsfeste Epoxidharze verwendet werden. Bei der Montage kann das Leistungshalbleitermodul nach dem Aufsetzen des Rahmens 41 zunächst mit der Weichvergussmasse 51 und der Hartvergussmasse 52 vergossen und anschließend mit dem Gehäusedeckel 42 verschlossen werden.
  • Das Leistungshalbleitermodul gemäß 14 unterscheidet sich von dem Leistungshalbleitermodul gemäß 13 darin, dass sich die Versteifungsrippe 2 in einer Richtung senkrecht zur Montagefläche 11 weiter über das Niveau der Montagefläche 11 hinaus erstreckt als die Leistungshalbleiterchips 6. Die Versteifungsrippe 2 bildet zusammen mit dem Gehäuserahmen 41 mehrere Wannen, in die jeweils ein oder mehrere bestückte Schaltungsträger 3 eingesetzt und bei Bedarf separat mit Weichvergussmasse 51 vergossen werden können.
  • Das Leistungshalbleitermodul gemäß 15 unterscheidet sich von dem Leistungshalbleitermodul gemäß 13 darin, dass die Bodenplatte auf ihrer dem Modulinneren abgewandten Unterseite 12 Kühlfinnen 19 aufweist, bei denen es sich beispielsweise um säulenartige oder um rippenartige Fortsätze handeln kann, die sich über das Niveau der Unterseite 12 hinauserstrecken. Solche Kühlfinnen 19 dienen dazu, die thermische Kontaktfläche mit einem Kühlmedium, beispielsweise einer Kühlflüssigkeit, zu erhöhen. Bei der Ermittlung der Dicke d1 der Bodenplatte 1 wird die Höhe der Kühlfinnen 19 jedoch nicht mitgerechnet. Im Sinne der vorliegenden Erfindung wird die Dicke d1 als der Abstand angesehen, den die Ebene der Unterseite 12 von der Ebene der Montagefläche 11 aufweist. Als Ebene der Unterseite 12 wird dabei diejenige der von der Montagefläche 11 am weitesten beabstandeten, zur Montagefläche 11 parallelen Ebenen angesehen, die wenigstens 90% der maximal möglichen Schnittfläche einer zur Montagefläche 11 parallelen Schnittebene mit der Bodenplatte aufweist.
  • Gemäß einem weiteren, in 16 gezeigten Ausführungsbeispiel kann ein Gehäuserahmen 41 eines Leistungshalbleitermoduls auf seiner der Bodenplatte 1 zugewandten Unterseite eine oder mehrere Nute 43 aufweisen, in die zumindest einige der Versteifungsrippen 2 des Leistungshalbleitermoduls eingreifen, wenn der Gehäuserahmen 41 auf die Bodenplatte 1 aufgesetzt wird. Durch das Ineinandergreifen der Versteifungsrippen 2 und der Nute 43 entsteht ein Abdichtungseffekt, der ein Auslaufen der Vergussmasse 51 beim späteren Vergießen des Innenraums des Leistungshalbleitermoduls verhindert.
  • Bei dem Leistungshalbleitermodul gemäß 17 wird als Bodenplatte 1 ein Keramiksubstrat 16 verwendet, das auf seiner dem Modulinneren zugewandten Oberseite mit einer strukturierten Metallisierung 17 und optional auf seiner dem Modulinneren abgewandten Unterseite mit einer Metallisierung 18 versehen ist. Das Keramiksubstrat 16 kann beispielsweise aus Aluminiumoxid (Al2O3) oder aus Aluminiumnitrid (AlN) oder aus Siliziumnitrid (Si3N4) gebildet sein. Die oberseitige Metallisierung 17 und/oder die unterseitige Metallisierung 18 können beispielsweise aus Kupfer oder aus Aluminium oder aus einer Legierung mit zumindest einem dieser Metalle bestehen. Auf die strukturierte oberseitige Metallisierung 17 können die Leistungshalbleiterchips 6 optional auch ohne zusätzliche Schaltungsträger 3, wie sie anhand der 12 bis 16 erläutert wurden, verschaltet werden.
  • Eine oder mehrere Versteifungsrippen 2 können auf einfache Weise auf die oberseitige Metallisierung 17 der Bodenplatte 1 gelötet, geschweißt oder geklebt werden.
  • Die Erfindung wurde vorangehend anhand verschiedener Beispiele erläutert. Soweit verschiedene Merkmale verschiedener Beispiele einander nicht ausschließen, können diese Merkmale in beliebiger Kombination miteinander eingesetzt werden. Insbe sondere können die erläuterten Leistungshalbleitermodule genau eine aber auch mehrere Versteifungsrippen 2 aufweisen. Gemäß einem weiteren, in 18 gezeigten Ausführungsbeispiel können die auf einer Bodenplatte 1 angeordneten Versteifungsrippen 2 die Montagefläche 11 in Abschnitte 11a, 11b, 11c, 11d unterteilen, von denen jeder in seitlicher Richtung vollständig von System aus Versteifungsrippen 2 umschlossen ist. Auf einem jeden der Abschnitte 11a, 11b, 11c, 11d können ein oder mehrere mit wenigstens einem Leistungshalbleiterchip 6 bestückte Schaltungsträger 3 angeordnet sein.
  • Die vorangehend erläuterten Leistungshalbleitermodule wurden nur schematisch dargestellt, soweit dies für das Verständnis der Erfindung erforderlich ist. Selbstverständlich weisen die Leistungshalbleitermodule insbesondere elektrische Außenanschlüsse auf, um die Module elektrisch zu kontaktieren. Auf die Darstellung solcher Anschlüsse wurde jedoch verzichtet.

Claims (23)

  1. Leistungshalbleitermodul mit einer Bodenplatte (1), die eine dem Modulinneren zugewandte Montagefläche (11) aufweist, auf der eine Leistungshalbleiterschaltung mit wenigstens einem Leistungshalbleiterchip (6) angeordnet ist; wenigstens eine zur Versteifung der Bodenplatte (1) dienende Versteifungsrippe (2), die über die Montagefläche (11) hinaus ragt, und die fest mit der Bodenplatte (1) verbunden oder einstückig mit dieser ausgebildet ist.
  2. Leistungshalbleitermodul gemäß Anspruch 1, bei dem die wenigstens einer Versteifungsrippe (2) auf der Montagefläche (11) der Bodenplatte (1) angeordnet ist.
  3. Leistungshalbleitermodul gemäß Anspruch 1, bei dem die Bodenplatte (1) vollständig oder zumindest überwiegend aus Metall besteht.
  4. Leistungshalbleitermodul gemäß Anspruch 3, bei dem das Metall Kupfer oder eine Kupferlegierung ist.
  5. Leistungshalbleitermodul gemäß Anspruch 1, bei dem die Bodenplatte (1) vollständig oder zumindest überwiegend aus Aluminium-Silizium-Karbid (AlSiC) oder Kupfer-Silizium-Karbid (CuSiC) besteht.
  6. Leistungshalbleitermodul gemäß Anspruch 1, bei dem die Bodenplatte (1) als zumindest modulinnenseitig metallisiertes Keramiksubstrat (16) ausgebildet ist.
  7. Leistungshalbleitermodul gemäß Anspruch 6, bei dem das Keramiksubstrat (16) aus Aluminiumoxid (Al2O3) oder aus Alumi niumnitrid (AlN) oder aus Siliziumnitrid (Si3N4) gebildet ist.
  8. Leistungshalbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem die Bodenplatte (1) und die wenigstens eine Versteifungsrippe (2) mittels zumindest einer der folgenden Verbindungstechniken miteinander verbunden sind: Einpressen, Löten, Kleben, Schweißen, Sintern.
  9. Leistungshalbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem zumindest eine der Versteifungsrippen (2) parallel zu zwei einander gegenüberliegenden Außenkanten (13, 14) der Bodenplatte (1) verläuft.
  10. Leistungshalbleitermodul gemäß Anspruch 9, bei dem die zumindest eine der Versteifungsrippen (2) die Montagefläche (11) in zwei im wesentlichen flächengleiche Abschnitte teilt.
  11. Leistungshalbleitermodul gemäß einem der vorangehenden Ansprüche, mit wenigstens zwei Schaltungsträgern (3), die auf der Montagefläche (11) angeordnet sind und zwischen denen zumindest eine der Versteifungsrippen (2) verläuft.
  12. Leistungshalbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem wenigstens zwei der Versteifungsrippen (2) parallel zueinander verlaufen.
  13. Leistungshalbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem wenigstens zwei der Versteifungsrippen (2) senkrecht zueinander verlaufen.
  14. Leistungshalbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem sich wenigstens zwei der Versteifungsrippen (2) überschneiden.
  15. Leistungshalbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem zumindest vier der Versteifungsrippen (2) zusammen mit der Bodenplatte (1) einen Verbund bilden, innerhalb dessen seitlicher Grenzen eine Vergussmasse (51, 52) des Moduls angeordnet ist.
  16. Leistungshalbleitermodul gemäß einem der Ansprüche 9 bis 14 mit genau einer Versteifungsrippe (2).
  17. Leistungshalbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem zumindest eine der Versteifungsrippen (2) einen rechteckigen oder einen dreieckigen oder einen halbkreisförmigen Querschnitt aufweist.
  18. Leistungshalbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem die Bodenplatte (1) eine Dicke (d1) von 3 mm bis 4 mm aufweist.
  19. Leistungshalbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem die wenigstens eine Versteifungsrippe (2) die Montagefläche (11) um eine Höhe (h2) von mehr wenigstens 2 mm überragt.
  20. Leistungshalbleitermodul gemäß einem der vorangehenden Ansprüche, das einen Gehäuserahmen (41) und einen Gehäusedeckel (42) aufweist, die zusammen mit der Bodenplatte (1) ein Modulgehäuse bilden, in dem die wenigstens eine Versteifungsrippe (2) angeordnet ist.
  21. Leistungshalbleitermodul gemäß Anspruch 20, bei dem wenigstens eine der Versteifungsrippen (2) in eine Nut (43) eingreift, die in die der Bodenplatte (1) zugewandte Unterseite des Gehäuserahmens (41) eingebracht ist.
  22. Leistungshalbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem die Montagefläche (11) im wesentlichen eben ist.
  23. Leistungshalbleitermodul gemäß einem der vorangehenden Ansprüche, bei dem wenigstens eine dienende Versteifungsrippe (2) sich in einer Längsrichtung erstreckt und senkrecht zu dieser Längsrichtung eine Breite (b2) von 1 mm bis 10 mm aufweist.
DE102008054932A 2008-12-18 2008-12-18 Leistungshalbleitermodul mit versteifter Bodenplatte Active DE102008054932B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102008054932A DE102008054932B4 (de) 2008-12-18 2008-12-18 Leistungshalbleitermodul mit versteifter Bodenplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008054932A DE102008054932B4 (de) 2008-12-18 2008-12-18 Leistungshalbleitermodul mit versteifter Bodenplatte

Publications (2)

Publication Number Publication Date
DE102008054932A1 true DE102008054932A1 (de) 2010-07-01
DE102008054932B4 DE102008054932B4 (de) 2011-12-01

Family

ID=42220578

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008054932A Active DE102008054932B4 (de) 2008-12-18 2008-12-18 Leistungshalbleitermodul mit versteifter Bodenplatte

Country Status (1)

Country Link
DE (1) DE102008054932B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2600399A3 (de) * 2011-11-30 2017-08-09 Hitachi Power Semiconductor Device, Ltd. Leistungshalbleiterbauelement
EP3806142A1 (de) * 2019-10-08 2021-04-14 Infineon Technologies AG Halbleitermodul und verfahren zur herstellung davon
EP3958302A1 (de) * 2020-08-17 2022-02-23 Infineon Technologies AG Bodenplatte für ein halbleitermodul und verfahren zum herstellen einer bodenplatte

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19860415A1 (de) * 1998-12-28 2000-06-29 Abb Research Ltd Halbleitermodul
EP0484353B2 (de) * 1989-07-24 2000-11-29 SCHNEIDER, Edgar Trägerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten
JP2001015638A (ja) * 1999-06-30 2001-01-19 Mitsumi Electric Co Ltd Ｉｃパッケージの基板
JP2003338666A (ja) * 2002-05-17 2003-11-28 Mitsubishi Electric Corp プリント配線板
DE10333329A1 (de) * 2003-07-23 2005-03-10 Semikron Elektronik Gmbh Leistungshalbleitermodul mit biegesteifer Grundplatte
EP1753025A2 (de) * 2005-08-09 2007-02-14 Semikron Elektronik GmbH & Co. KG Patentabteilung Leistungshalbleitermodul mit wannenförmigem Grundkörper

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0484353B2 (de) * 1989-07-24 2000-11-29 SCHNEIDER, Edgar Trägerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten
DE19860415A1 (de) * 1998-12-28 2000-06-29 Abb Research Ltd Halbleitermodul
JP2001015638A (ja) * 1999-06-30 2001-01-19 Mitsumi Electric Co Ltd Ｉｃパッケージの基板
JP2003338666A (ja) * 2002-05-17 2003-11-28 Mitsubishi Electric Corp プリント配線板
DE10333329A1 (de) * 2003-07-23 2005-03-10 Semikron Elektronik Gmbh Leistungshalbleitermodul mit biegesteifer Grundplatte
EP1753025A2 (de) * 2005-08-09 2007-02-14 Semikron Elektronik GmbH & Co. KG Patentabteilung Leistungshalbleitermodul mit wannenförmigem Grundkörper

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2600399A3 (de) * 2011-11-30 2017-08-09 Hitachi Power Semiconductor Device, Ltd. Leistungshalbleiterbauelement
EP3806142A1 (de) * 2019-10-08 2021-04-14 Infineon Technologies AG Halbleitermodul und verfahren zur herstellung davon
EP3958302A1 (de) * 2020-08-17 2022-02-23 Infineon Technologies AG Bodenplatte für ein halbleitermodul und verfahren zum herstellen einer bodenplatte
US11935811B2 (en) 2020-08-17 2024-03-19 Infineon Technologies Ag Baseplate for a semiconductor module and method for producing a baseplate

Also Published As

Publication number Publication date
DE102008054932B4 (de) 2011-12-01

Similar Documents

Publication Publication Date Title
DE102005016650B4 (de) Leistungshalbleitermodul mit stumpf gelöteten Anschluss- und Verbindungselementen
DE102009028360B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung
DE102005049872B4 (de) IC-Bauelement mit Kühlanordnung
DE102011083218B4 (de) Halbleitermodul mit einem Einsatz und Verfahren zur Herstellung eines Halbleitermoduls mit einem Einsatz
DE102013226544B4 (de) Halbleitervorrichtung
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE102008054923B4 (de) Leistungshalbleitermodul mit in Gehäusewand integriertem Kondensator hoher Kapazität
DE102010003533B4 (de) Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE4218112B4 (de) Elektrisches Gerät, insbesondere Schalt- und Steuergerät für Kraftfahrzeuge
WO2012016760A1 (de) Optoelektronisches leuchtmodul und kfz-scheinwerfer
DE102010041714A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102015223300B4 (de) Halbleitervorrichtung
DE102008054932B4 (de) Leistungshalbleitermodul mit versteifter Bodenplatte
WO2007045112A1 (de) Leistungsgehäuse für halbleiterchips und deren anordnung zur wärmeabfuhr
EP0652694B1 (de) Steuergerät für ein Kraftfahrzeug
DE19609929B4 (de) Leistungshalbleitermodul
DE10249331B4 (de) Kühlvorrichtung
DE102010000908A1 (de) Leistungshalbleitermodul mit niederinduktiven Hochstromkontakten
DE10200372A1 (de) Leistungshalbleitermodul
DE10196942T5 (de) Halbleiter-Leistungsmodul
DE102016219174A1 (de) Zweiseitig gekühlter Schaltkreis
DE102019113021A1 (de) Elektronikkomponente für ein Fahrzeug mit verbesserter elektrischer Kontaktierung eines Halbleiterbauelements sowie Herstellungsverfahren
DE102007005234B4 (de) Leistungselektronisches Modul mit einer Keramikumhüllung
DE102014203310A1 (de) Elektronikmodul
DE10217214A1 (de) Kühlanordnung für eine Schaltungsanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R020 Patent grant now final

Effective date: 20120302