JP2003338666A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JP2003338666A JP2003338666A JP2002143609A JP2002143609A JP2003338666A JP 2003338666 A JP2003338666 A JP 2003338666A JP 2002143609 A JP2002143609 A JP 2002143609A JP 2002143609 A JP2002143609 A JP 2002143609A JP 2003338666 A JP2003338666 A JP 2003338666A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- solid pattern
- wiring board
- solder
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 曲げ剛性を向上したプリント配線板を得る。
【解決手段】 マザー基板側ランド４が配置されない中
央部の絶縁基板１３上に形成されたベタパターン７と、
ベタパターン７を被覆すると共に、上部が開口されたソ
ルダレジスト１１と、開口されたソルダレジスト１１の
ベタパターン７上に施されたＮｉ／Ａｕメッキ１２とを
備え、ソルダレジスト１１に比較して硬度の高いＮｉ
（ニッケル）がベタパターン７上に施されるので、プリ
ント配線板の曲げ剛性を向上させることができる。
央部の絶縁基板１３上に形成されたベタパターン７と、
ベタパターン７を被覆すると共に、上部が開口されたソ
ルダレジスト１１と、開口されたソルダレジスト１１の
ベタパターン７上に施されたＮｉ／Ａｕメッキ１２とを
備え、ソルダレジスト１１に比較して硬度の高いＮｉ
（ニッケル）がベタパターン７上に施されるので、プリ
ント配線板の曲げ剛性を向上させることができる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体チップ搭
載パッケージ、特に小型多ピン化を図った構造のＣＳＰ
（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）を搭載する
プリント配線板に関するものである。
載パッケージ、特に小型多ピン化を図った構造のＣＳＰ
（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）を搭載する
プリント配線板に関するものである。
【０００２】
【従来の技術】図５は従来のパッケージ実装後のプリン
ト配線板を示す断面図、図６はパッケージ実装後のプリ
ント配線板のＢ部詳細を示す断面図であり、図におい
て、１はケース、２は半導体チップが搭載されたパッケ
ージ、３はプリント配線板となるマザー基板である。４
はマザー基板側ランド、５はパッケージ側ランド、６は
マザー基板側ランド４およびパッケージ側ランド５を接
合する半田ボール、７はマザー基板３上に形成されたベ
タパターン、８はベタパターン７を被覆するソルダレジ
ストである。
ト配線板を示す断面図、図６はパッケージ実装後のプリ
ント配線板のＢ部詳細を示す断面図であり、図におい
て、１はケース、２は半導体チップが搭載されたパッケ
ージ、３はプリント配線板となるマザー基板である。４
はマザー基板側ランド、５はパッケージ側ランド、６は
マザー基板側ランド４およびパッケージ側ランド５を接
合する半田ボール、７はマザー基板３上に形成されたベ
タパターン、８はベタパターン７を被覆するソルダレジ
ストである。
【０００３】次に動作について説明する。図５および図
６において、半導体チップが搭載されたパッケージ２
は、半田ボール６によりマザー基板側ランド４およびパ
ッケージ側ランド５を接合することによってマザー基板
３上に配置される。また、マザー基板３上において、パ
ッケージ側ランド５が配置されない中央部は、信号配線
領域として使用されるか、または、グランド領域として
使用される。グランド領域として使用される場合には、
マザー基板３上にベタパターン７が形成され、表面をソ
ルダレジスト８によって被覆することが一般的である。
また、マザー基板３の剛性向上を目的として、ベタパタ
ーン７を形成する場合も同様にソルダレジスト８によっ
て被覆することが一般的である。
６において、半導体チップが搭載されたパッケージ２
は、半田ボール６によりマザー基板側ランド４およびパ
ッケージ側ランド５を接合することによってマザー基板
３上に配置される。また、マザー基板３上において、パ
ッケージ側ランド５が配置されない中央部は、信号配線
領域として使用されるか、または、グランド領域として
使用される。グランド領域として使用される場合には、
マザー基板３上にベタパターン７が形成され、表面をソ
ルダレジスト８によって被覆することが一般的である。
また、マザー基板３の剛性向上を目的として、ベタパタ
ーン７を形成する場合も同様にソルダレジスト８によっ
て被覆することが一般的である。
【０００４】
【発明が解決しようとする課題】従来のプリント配線板
は以上のように構成されているので、マザー基板３の剛
性向上を目的として、マザー基板３上のパッケージ側ラ
ンド５が配置されない中央部にベタパターン７を形成す
る場合においてもソルダレジスト８によって被覆され
る。図７はマザー基板の裏面から外力が加わった状態を
示す説明図であり、従来のプリント配線板では、この図
７に示すように、マザー基板３の裏面から外力Ｗが加わ
った場合、パッケージ２は、ケース１との間に挟まれ
て、マザー基板３が変形することになる。この変形を繰
り返し受けることにより、最内周に設けられる半田ボー
ル６に応力疲労が発生し、マザー基板側ランド４および
パッケージ側ランド５の接合部が破断してしまう課題が
あった。なお、この接合部の破断を解決するために、マ
ザー基板３を厚板化したり、マザー基板３およびパッケ
ージ２間の隙間に樹脂を注入する等の手段も考えられた
が、工程が多くなってしまう等、製造コストが増大して
しまう課題があった。
は以上のように構成されているので、マザー基板３の剛
性向上を目的として、マザー基板３上のパッケージ側ラ
ンド５が配置されない中央部にベタパターン７を形成す
る場合においてもソルダレジスト８によって被覆され
る。図７はマザー基板の裏面から外力が加わった状態を
示す説明図であり、従来のプリント配線板では、この図
７に示すように、マザー基板３の裏面から外力Ｗが加わ
った場合、パッケージ２は、ケース１との間に挟まれ
て、マザー基板３が変形することになる。この変形を繰
り返し受けることにより、最内周に設けられる半田ボー
ル６に応力疲労が発生し、マザー基板側ランド４および
パッケージ側ランド５の接合部が破断してしまう課題が
あった。なお、この接合部の破断を解決するために、マ
ザー基板３を厚板化したり、マザー基板３およびパッケ
ージ２間の隙間に樹脂を注入する等の手段も考えられた
が、工程が多くなってしまう等、製造コストが増大して
しまう課題があった。
【０００５】この発明は上記のような課題を解決するた
めになされたもので、曲げ剛性を向上したプリント配線
板を得ることを目的とする。
めになされたもので、曲げ剛性を向上したプリント配線
板を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係るプリント
配線板は、開口されたソルダレジストのベタパターン上
に施されたニッケル／金メッキを備えたものである。
配線板は、開口されたソルダレジストのベタパターン上
に施されたニッケル／金メッキを備えたものである。
【０００７】この発明に係るプリント配線板は、半導体
チップ搭載パッケージの実装時に、半田付けランドおよ
びニッケル／金メッキ上に施されたクリーム半田を備え
たものである。
チップ搭載パッケージの実装時に、半田付けランドおよ
びニッケル／金メッキ上に施されたクリーム半田を備え
たものである。
【０００８】この発明に係るプリント配線板は、開口さ
れたソルダレジストのベタパターン上に施された半田コ
ートを備えたものである。
れたソルダレジストのベタパターン上に施された半田コ
ートを備えたものである。
【０００９】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるプ
リント配線板を示す平面図、図２はパッケージ実装後の
プリント配線板のＡＡ矢視部詳細を示す断面図であり、
図において、２は半導体チップが搭載されたパッケージ
（半導体チップ搭載パッケージ）、３はプリント配線板
となるマザー基板である。４はマザー基板側ランド（半
田付けランド）、６はマザー基板側ランド４およびパッ
ケージ２側を接合する半田ボール、７はマザー基板側ラ
ンド４が配置されないマザー基板３上に形成されたベタ
パターン、１１はベタパターン７を被覆すると共に、上
部が開口されたソルダレジスト、１２は開口されたソル
ダレジスト１１のベタパターン７に施されたＮｉ／Ａｕ
メッキ（ニッケル／金メッキ）である。１３は絶縁基板
である。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるプ
リント配線板を示す平面図、図２はパッケージ実装後の
プリント配線板のＡＡ矢視部詳細を示す断面図であり、
図において、２は半導体チップが搭載されたパッケージ
（半導体チップ搭載パッケージ）、３はプリント配線板
となるマザー基板である。４はマザー基板側ランド（半
田付けランド）、６はマザー基板側ランド４およびパッ
ケージ２側を接合する半田ボール、７はマザー基板側ラ
ンド４が配置されないマザー基板３上に形成されたベタ
パターン、１１はベタパターン７を被覆すると共に、上
部が開口されたソルダレジスト、１２は開口されたソル
ダレジスト１１のベタパターン７に施されたＮｉ／Ａｕ
メッキ（ニッケル／金メッキ）である。１３は絶縁基板
である。
【００１０】次に動作について説明する。図１におい
て、マザー基板側ランド４は、パターン形成した導体パ
ターンを、ソルダレジスト１１の開口によって表面に露
出させる。絶縁基板１３としては、ガラスエポキシ等の
樹脂基板を用いる。ソルダレジスト１１としては、液体
ソルダレジストまたは熱硬化型等を用いる。マザー基板
側ランド４は、銅箔の祖面化表面のアンカー効果によっ
て絶縁基板１３に接着している。マザー基板側ランド４
は、表面の酸化腐食防止および半田付けの媒体として、
Ｎｉ／Ａｕメッキ１２の処理、またはフラックス塗布が
施される。
て、マザー基板側ランド４は、パターン形成した導体パ
ターンを、ソルダレジスト１１の開口によって表面に露
出させる。絶縁基板１３としては、ガラスエポキシ等の
樹脂基板を用いる。ソルダレジスト１１としては、液体
ソルダレジストまたは熱硬化型等を用いる。マザー基板
側ランド４は、銅箔の祖面化表面のアンカー効果によっ
て絶縁基板１３に接着している。マザー基板側ランド４
は、表面の酸化腐食防止および半田付けの媒体として、
Ｎｉ／Ａｕメッキ１２の処理、またはフラックス塗布が
施される。
【００１１】半導体チップが搭載されたパッケージ２の
マザー基板３上への実装は、図２に示すように、マザー
基板側ランド４上に、例えば、クリーム半田を塗布した
後、半田ボール６が接触するようにパッケージ２を載置
する。次いで、これを加熱溶融炉に入れてクリーム半田
と半田ボール６とを溶融する。これにより、マザー基板
側ランド４上に、半田ボール６が接合される。また、マ
ザー基板３上において、パッケージ２の接続端子が存在
せず、マザー基板側ランド４が配置されない中央部に、
ベタパターン７をマザー基板側ランド４と同一形成にて
設ける。また、ソルダレジスト１１によって、ベタパタ
ーン７を被覆すると共に、上部を開口し、開口されたソ
ルダレジスト１１のベタパターン７にＮｉ／Ａｕメッキ
１２を施す。
マザー基板３上への実装は、図２に示すように、マザー
基板側ランド４上に、例えば、クリーム半田を塗布した
後、半田ボール６が接触するようにパッケージ２を載置
する。次いで、これを加熱溶融炉に入れてクリーム半田
と半田ボール６とを溶融する。これにより、マザー基板
側ランド４上に、半田ボール６が接合される。また、マ
ザー基板３上において、パッケージ２の接続端子が存在
せず、マザー基板側ランド４が配置されない中央部に、
ベタパターン７をマザー基板側ランド４と同一形成にて
設ける。また、ソルダレジスト１１によって、ベタパタ
ーン７を被覆すると共に、上部を開口し、開口されたソ
ルダレジスト１１のベタパターン７にＮｉ／Ａｕメッキ
１２を施す。
【００１２】以上のように、この実施の形態１によれ
ば、ソルダレジスト１１に比較して硬度の高いＮｉ（ニ
ッケル）がベタパターン７上に施されるので、マザー基
板３の曲げ剛性を向上させることができる。これによ
り、マザー基板３の裏面からの外力に対してマザー基板
３の曲がり量が抑制され、パッケージ２の最内周に設け
られる半田ボール６の発生応力を低減することができ、
半田ボール６による接合信頼性を向上させることができ
る。また、絶縁基板１３上に、ベタパターン７とマザー
基板側ランド４とを同一形成にて設け、次いでソルダレ
ジスト１１を設け、さらにベタパターン７およびマザー
基板側ランド４上にＮｉ／Ａｕメッキ１２を一括して施
すことにより、製造工程が増えることなく、製造コスト
の増大を抑えることができる。なお、ソルダレジスト１
１から露出したベタパターン７の表面処理として、Ｎｉ
／Ａｕメッキ１２とフラックス塗布とを選択的に施す場
合においても例外ではない。
ば、ソルダレジスト１１に比較して硬度の高いＮｉ（ニ
ッケル）がベタパターン７上に施されるので、マザー基
板３の曲げ剛性を向上させることができる。これによ
り、マザー基板３の裏面からの外力に対してマザー基板
３の曲がり量が抑制され、パッケージ２の最内周に設け
られる半田ボール６の発生応力を低減することができ、
半田ボール６による接合信頼性を向上させることができ
る。また、絶縁基板１３上に、ベタパターン７とマザー
基板側ランド４とを同一形成にて設け、次いでソルダレ
ジスト１１を設け、さらにベタパターン７およびマザー
基板側ランド４上にＮｉ／Ａｕメッキ１２を一括して施
すことにより、製造工程が増えることなく、製造コスト
の増大を抑えることができる。なお、ソルダレジスト１
１から露出したベタパターン７の表面処理として、Ｎｉ
／Ａｕメッキ１２とフラックス塗布とを選択的に施す場
合においても例外ではない。
【００１３】実施の形態２．図３はこの発明の実施の形
態２によるパッケージ実装後のプリント配線板の詳細を
示す断面図であり、図において、１４はパッケージ２の
実装時に、マザー基板側ランド４上およびＮｉ／Ａｕメ
ッキ１２上に施されたクリーム半田である。その他の構
成については、図２と同一である。
態２によるパッケージ実装後のプリント配線板の詳細を
示す断面図であり、図において、１４はパッケージ２の
実装時に、マザー基板側ランド４上およびＮｉ／Ａｕメ
ッキ１２上に施されたクリーム半田である。その他の構
成については、図２と同一である。
【００１４】次に動作について説明する。上記実施の形
態１では、ベタパターン７の表面処理として、Ｎｉ／Ａ
ｕメッキ１２を施したものを示したが、この実施の形態
２では、パッケージ２の実装時に、マザー基板側ランド
４上にクリーム半田を供給すると共に、Ｎｉ／Ａｕメッ
キ１２上にクリーム半田を供給し、溶融させるものであ
る。
態１では、ベタパターン７の表面処理として、Ｎｉ／Ａ
ｕメッキ１２を施したものを示したが、この実施の形態
２では、パッケージ２の実装時に、マザー基板側ランド
４上にクリーム半田を供給すると共に、Ｎｉ／Ａｕメッ
キ１２上にクリーム半田を供給し、溶融させるものであ
る。
【００１５】以上のように、この実施の形態２によれ
ば、ベタパターン７上にＮｉ／Ａｕメッキ１２を施し、
さらに、クリーム半田を溶融させることにより、さらな
る剛性の向上を図ることができる。また、このクリーム
半田の供給および溶融は、マザー基板側ランド４上と一
括して処理できるので、製造工程が増えることなく、製
造コストの増大を抑えることができる。
ば、ベタパターン７上にＮｉ／Ａｕメッキ１２を施し、
さらに、クリーム半田を溶融させることにより、さらな
る剛性の向上を図ることができる。また、このクリーム
半田の供給および溶融は、マザー基板側ランド４上と一
括して処理できるので、製造工程が増えることなく、製
造コストの増大を抑えることができる。
【００１６】実施の形態３．図４はこの発明の実施の形
態３によるパッケージ実装後のプリント配線板の詳細を
示す断面図であり、図において、１５は開口されたソル
ダレジスト１１のベタパターン７上およびマザー基板側
ランド４上に施された半田コートである。その他の構成
については、図２と同一である。
態３によるパッケージ実装後のプリント配線板の詳細を
示す断面図であり、図において、１５は開口されたソル
ダレジスト１１のベタパターン７上およびマザー基板側
ランド４上に施された半田コートである。その他の構成
については、図２と同一である。
【００１７】次に動作について説明する。上記実施の形
態１では、ベタパターン７およびマザー基板側ランド４
上に、Ｎｉ／Ａｕメッキ１２を施したものを示したが、
この実施の形態３では、そのＮｉ／Ａｕメッキ１２の代
わりに半田コート１５を施したものである。
態１では、ベタパターン７およびマザー基板側ランド４
上に、Ｎｉ／Ａｕメッキ１２を施したものを示したが、
この実施の形態３では、そのＮｉ／Ａｕメッキ１２の代
わりに半田コート１５を施したものである。
【００１８】以上のように、この実施の形態３によれ
ば、ソルダレジスト１１に比較して硬度の高い半田コー
ト１５がベタパターン７上に施されるので、マザー基板
３の曲げ剛性を向上させることができる。これにより、
マザー基板３の裏面からの外力に対してマザー基板３の
曲がり量が抑制され、パッケージ２の最内周に設けられ
る半田ボール６の発生応力を低減することができ、半田
ボール６による接合信頼性を向上させることができる。
また、絶縁基板１３上に、ベタパターン７とマザー基板
側ランド４とを同一形成にて設け、次いでソルダレジス
ト１１を設け、さらにベタパターン７およびマザー基板
側ランド４上に半田コート１５を一括して施すことによ
り、製造工程が増えることなく、製造コストの増大を抑
えることができる。
ば、ソルダレジスト１１に比較して硬度の高い半田コー
ト１５がベタパターン７上に施されるので、マザー基板
３の曲げ剛性を向上させることができる。これにより、
マザー基板３の裏面からの外力に対してマザー基板３の
曲がり量が抑制され、パッケージ２の最内周に設けられ
る半田ボール６の発生応力を低減することができ、半田
ボール６による接合信頼性を向上させることができる。
また、絶縁基板１３上に、ベタパターン７とマザー基板
側ランド４とを同一形成にて設け、次いでソルダレジス
ト１１を設け、さらにベタパターン７およびマザー基板
側ランド４上に半田コート１５を一括して施すことによ
り、製造工程が増えることなく、製造コストの増大を抑
えることができる。
【００１９】
【発明の効果】以上のように、この発明によれば、開口
されたソルダレジストのベタパターン上に施されたニッ
ケル／金メッキを備えるように構成したので、ニッケル
／金メッキを施すことにより、ソルダレジストと比較し
て硬質のニッケルが表面に存在することになり、曲げ剛
性を得ることができる。したがって、半導体チップ搭載
パッケージを半田ボールでプリント配線板に接続する場
合において、プリント配線板側の半田付けランドが配置
されない中央部にこの構造を適用することで、この部分
へのプリント配線板の裏面からの外力に対して曲げ剛性
が上昇し、近傍の接合部への応力緩和を実現することが
できる効果がある。
されたソルダレジストのベタパターン上に施されたニッ
ケル／金メッキを備えるように構成したので、ニッケル
／金メッキを施すことにより、ソルダレジストと比較し
て硬質のニッケルが表面に存在することになり、曲げ剛
性を得ることができる。したがって、半導体チップ搭載
パッケージを半田ボールでプリント配線板に接続する場
合において、プリント配線板側の半田付けランドが配置
されない中央部にこの構造を適用することで、この部分
へのプリント配線板の裏面からの外力に対して曲げ剛性
が上昇し、近傍の接合部への応力緩和を実現することが
できる効果がある。
【００２０】この発明によれば、半導体チップ搭載パッ
ケージの実装時に、半田付けランドおよびニッケル／金
メッキ上に施されたクリーム半田を備えるように構成し
たので、ニッケル／金メッキ上にクリーム半田を施すこ
とで、外力に対してさらに曲げ剛性が上昇し、近傍の接
合部へのさらなる応力緩和を実現することができる。ま
た、クリーム半田のニッケル／金メッキ上への供給は、
半田付けランドへの供給時に行われるので、製造工程が
増えることなく、したがって、製造コストの増大を抑え
ることができる効果がある。
ケージの実装時に、半田付けランドおよびニッケル／金
メッキ上に施されたクリーム半田を備えるように構成し
たので、ニッケル／金メッキ上にクリーム半田を施すこ
とで、外力に対してさらに曲げ剛性が上昇し、近傍の接
合部へのさらなる応力緩和を実現することができる。ま
た、クリーム半田のニッケル／金メッキ上への供給は、
半田付けランドへの供給時に行われるので、製造工程が
増えることなく、したがって、製造コストの増大を抑え
ることができる効果がある。
【００２１】この発明によれば、開口されたソルダレジ
ストのベタパターン上に施された半田コートを備えるよ
うに構成したので、半田コートを施すことにより、ソル
ダレジストと比較して硬質の半田コートが表面に存在す
ることになり、曲げ剛性を得ることができる。したがっ
て、半導体チップ搭載パッケージを半田ボールでプリン
ト配線板に接続する場合において、プリント配線板側の
半田付けランドが配置されない中央部にこの構造を適用
することで、この部分へのプリント配線板の裏面からの
外力に対して曲げ剛性が上昇し、近傍の接合部への応力
緩和を実現することができる効果がある。
ストのベタパターン上に施された半田コートを備えるよ
うに構成したので、半田コートを施すことにより、ソル
ダレジストと比較して硬質の半田コートが表面に存在す
ることになり、曲げ剛性を得ることができる。したがっ
て、半導体チップ搭載パッケージを半田ボールでプリン
ト配線板に接続する場合において、プリント配線板側の
半田付けランドが配置されない中央部にこの構造を適用
することで、この部分へのプリント配線板の裏面からの
外力に対して曲げ剛性が上昇し、近傍の接合部への応力
緩和を実現することができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるプリント配線
板を示す平面図である。
板を示す平面図である。
【図２】 パッケージ実装後のプリント配線板のＡＡ矢
視部詳細を示す断面図である。
視部詳細を示す断面図である。
【図３】 この発明の実施の形態２によるパッケージ実
装後のプリント配線板の詳細を示す断面図である。
装後のプリント配線板の詳細を示す断面図である。
【図４】 この発明の実施の形態３によるパッケージ実
装後のプリント配線板の詳細を示す断面図である。
装後のプリント配線板の詳細を示す断面図である。
【図５】 従来のパッケージ実装後のプリント配線板を
示す断面図である。
示す断面図である。
【図６】 パッケージ実装後のプリント配線板のＢ部詳
細を示す断面図である。
細を示す断面図である。
【図７】 マザー基板の裏面から外力が加わった状態を
示す説明図である。
示す説明図である。
２ パッケージ（半導体チップ搭載パッケージ）、３
マザー基板（プリント配線板）、４ マザー基板側ラン
ド（半田付けランド）、６ 半田ボール、７ベタパター
ン、１１ ソルダレジスト、１２ Ｎｉ／Ａｕメッキ
（ニッケル／金メッキ）、１３ 絶縁基板、１４ クリ
ーム半田、１５ 半田コート。
マザー基板（プリント配線板）、４ マザー基板側ラン
ド（半田付けランド）、６ 半田ボール、７ベタパター
ン、１１ ソルダレジスト、１２ Ｎｉ／Ａｕメッキ
（ニッケル／金メッキ）、１３ 絶縁基板、１４ クリ
ーム半田、１５ 半田コート。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 3/28 Ｈ０５Ｋ 3/28 Ｂ
3/34 ５０１ 3/34 ５０１Ｅ
Ｆターム(参考） 5E314 AA25 BB06 BB11 FF05 GG19
5E319 AA03 AA07 AB06 AC02 AC18
BB05 CC33 CD26 GG20
5E336 AA04 BB15 CC34 CC58 EE03
GG16
5E338 AA16 BB72 CC09 CD23 EE26
5E343 AA02 AA17 BB17 BB23 BB44
DD33 EE52 GG20
Claims (3)
- 【請求項１】 半導体チップ搭載パッケージが配置さ
れ、半田付けランドが配置されない中央部の絶縁基板上
に形成されたベタパターンと、 上記ベタパターンを被覆すると共に、上部が開口された
ソルダレジストと、 上記開口されたソルダレジストのベタパターン上に施さ
れたニッケル／金メッキとを備えたプリント配線板。 - 【請求項２】 半導体チップ搭載パッケージの実装時
に、半田付けランドおよびニッケル／金メッキ上に施さ
れたクリーム半田を備えたことを特徴とするプリント配
線板。 - 【請求項３】 半導体チップ搭載パッケージが配置さ
れ、半田付けランドが配置されない中央部の絶縁基板上
に形成されたベタパターンと、 上記ベタパターンを被覆すると共に、上部が開口された
ソルダレジストと、 上記開口されたソルダレジストのベタパターン上に施さ
れた半田コートとを備えたプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002143609A JP3889311B2 (ja) | 2002-05-17 | 2002-05-17 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002143609A JP3889311B2 (ja) | 2002-05-17 | 2002-05-17 | プリント配線板 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003338666A true JP2003338666A (ja) | 2003-11-28 |
| JP2003338666A5 JP2003338666A5 (ja) | 2005-08-11 |
| JP3889311B2 JP3889311B2 (ja) | 2007-03-07 |
Family
ID=29703566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002143609A Expired - Fee Related JP3889311B2 (ja) | 2002-05-17 | 2002-05-17 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3889311B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008047741A (ja) * | 2006-08-18 | 2008-02-28 | Fujitsu Ltd | 回路基板及び半導体装置 |
| DE102008054932A1 (de) * | 2008-12-18 | 2010-07-01 | Infineon Technologies Ag | Leistungshalbleitermodul mit versteifter Bodenplatte |
| CN111052880A (zh) * | 2017-09-15 | 2020-04-21 | 斯天克有限公司 | 电路板及其制造方法 |
-
2002
- 2002-05-17 JP JP2002143609A patent/JP3889311B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008047741A (ja) * | 2006-08-18 | 2008-02-28 | Fujitsu Ltd | 回路基板及び半導体装置 |
| US7755203B2 (en) | 2006-08-18 | 2010-07-13 | Fujitsu Semiconductor Limited | Circuit substrate and semiconductor device |
| DE102008054932A1 (de) * | 2008-12-18 | 2010-07-01 | Infineon Technologies Ag | Leistungshalbleitermodul mit versteifter Bodenplatte |
| DE102008054932B4 (de) * | 2008-12-18 | 2011-12-01 | Infineon Technologies Ag | Leistungshalbleitermodul mit versteifter Bodenplatte |
| CN111052880A (zh) * | 2017-09-15 | 2020-04-21 | 斯天克有限公司 | 电路板及其制造方法 |
| CN111052880B (zh) * | 2017-09-15 | 2023-10-20 | 斯天克有限公司 | 电路板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3889311B2 (ja) | 2007-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541848B2 (en) | Semiconductor device including stud bumps as external connection terminals | |
| JP4308608B2 (ja) | 半導体装置 | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置 | |
| JP4477966B2 (ja) | 半導体装置の製造方法 | |
| JP2003338518A (ja) | 半導体チップのバンプ及びその製造方法 | |
| JP2005101031A (ja) | 半導体集積回路装置、及び電子機器 | |
| JP4494249B2 (ja) | 半導体装置 | |
| JP4759041B2 (ja) | 電子部品内蔵型多層基板 | |
| JP2005347488A (ja) | 半導体装置 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| JP3889311B2 (ja) | プリント配線板 | |
| JP2007158024A (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JP3801188B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4364181B2 (ja) | 半導体装置の製造方法 | |
| JP3824545B2 (ja) | 配線基板、それを用いた半導体装置、それらの製造方法 | |
| JP3417292B2 (ja) | 半導体装置 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JPH10284846A (ja) | ボールグリッドアレイパッケージ形半導体部品の実装構造 | |
| JP2010021392A (ja) | 半導体装置及びその製造方法 | |
| JP2007012748A (ja) | 積層型半導体装置およびその製造方法 | |
| JP2001291820A (ja) | 半導体装置及びその製造方法 | |
| KR20060128655A (ko) | 반도체 장치 및 그 제조방법 | |
| JP2005064274A (ja) | プリント回路板及びプリント回路板の製造方法 | |
| JP4844735B2 (ja) | 半導体装置の製造方法 | |
| JPH09172042A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061129 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |