DE102013226544B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102013226544B4
DE102013226544B4 DE102013226544.1A DE102013226544A DE102013226544B4 DE 102013226544 B4 DE102013226544 B4 DE 102013226544B4 DE 102013226544 A DE102013226544 A DE 102013226544A DE 102013226544 B4 DE102013226544 B4 DE 102013226544B4
Authority
DE
Germany
Prior art keywords
pattern
semiconductor device
conductive material
insulating layer
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013226544.1A
Other languages
English (en)
Other versions
DE102013226544A1 (de
Inventor
Yoshitaka Kimura
Mariko ONO
Akira Goto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arigna Technology Ltd Ie
Original Assignee
Arigna Tech Ltd
Arigna Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arigna Tech Ltd, Arigna Technology Ltd filed Critical Arigna Tech Ltd
Publication of DE102013226544A1 publication Critical patent/DE102013226544A1/de
Application granted granted Critical
Publication of DE102013226544B4 publication Critical patent/DE102013226544B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

Halbleitervorrichtung, die umfasst:ein Metallsubstrat (11), das eine Metallplatte (12), eine Isolierschicht (14), die auf einer oberen Oberfläche der Metallplatte (12) ausgebildet ist, und ein Muster aus einem leitenden Material, das auf der Isolierschicht (14) vorgesehen ist, enthält;ein Halbleiterelement (30, 32), das auf dem Muster aus leitendem Material vorgesehen ist;ein Dichtungsharz (50), das das Halbleiterelement (30, 32) abdichtet; undeinen Isolator (18), der einen Abschnitt einer Oberfläche der Isolierschicht (14) und wenigstens einen Abschnitt eines Rands des Musters aus leitendem Material bedeckt und das Halbleiterelement (30, 32) nicht bedeckt,wobei sich der Isolator (18) bis auf das Muster aus leitendem Material erstreckt;ein Abschnitt des Isolators (18) auf dem Muster aus leitendem Material angeordnet ist;das Muster aus leitendem Material unter dem Abschnitt des Isolators (18), der auf dem Muster aus leitendem Material angeordnet ist, ein Loch aufweist; undder Isolator (18) den Rand des Musters aus leitendem Material und eine Innenoberfläche des Lochs des Musters aus leitendem Material durchgängig bedeckt.

Description

  • Die Erfindung betrifft das Gebiet der Halbleitervorrichtungen und insbesondere eine Halbleitervorrichtung, die ein Metallsubstrat enthält, auf dem Halbleiterelemente und andere Bauelemente angebracht sind, in der die Ablösung des leitenden Materialmusters von der Isolierschicht minimiert ist.
    US 2010 / 0 201 002 Al offenbart eine Halbleitervorrichtung mit einer Basisplatte, einer thermisch leitenden Harzschicht auf der Basisplatte, einer integrierten Schicht auf der thermisch leitenden Harzschicht, die eine Elektrode und eine isolierende Harzschicht aufweist, und einem Halbleiterelement auf der Elektrode. Die isolierende Harzschicht bedeckt die gesamte Seitenoberfläche der Elektrode.
    JP 2007 - 281 189 A offenbart eine metallbasierte Leiterplatte, die durch Befestigen einer Schaltungsschicht auf einer Metallplatte mittels einer isolierenden Harzschicht ausgebildet ist. Ein Teil der Schaltungsschicht ist in der isolierenden Harzschicht eingebettet. Eine Oberfläche der Metallplatte, die an der isolierenden Harzschicht anhaftet, ist größer als eine Bodenfläche der Schaltungsschicht auf der isolierenden Harzschicht.
    JP 2005 - 243 899 A beschreibt eine Schaltungsplatine mit einer Verdrahtung auf einer Isolierschicht, die auf einer Oberfläche der Schaltungsplatine ausgebildet ist. Ein Teil der Bodenfläche der Verdrahtung ist im Randbereich der Isolierschicht
    vergraben.
  • JP H06 - 13 501 A offenbart eine harzversiegelte Halbleitervorrichtung mit einer Chipbasis, einem Halbleiterchip, Anschlussleitern, einer Wärmesenken-Metallbasis, einem Gehäuse und einem Formharz. Die Chipbasis weist eine Nut in ihrem Umfang auf. JP H01278757 A offenbart einen Leiterrahmen mit einem Chipkissen, auf dem ein Halbleiterchip montiert ist. Entweder Ankerbolzen oder Ankerlöcher sind auf dem Chipkissen vorhanden. Entweder sind die Ankerbolzen in einem Formharz vergraben oder die Ankerlöcher sind mit dem Formharz gefüllt.
  • JP 2006 032 617 A offenbart ein Leistungshalbleitermodul mit einer Wärmesenke, einem isolierenden Substrat auf der Wärmesenke, einem Leiter auf dem isolierenden Substrat und einem Halbleiterchip auf dem Leiter. Ferner weist das Leistungshalbleitermodul Polyimid-Überzugsharz auf, das auf Oberflächen von Bauelementen des Leistungshalbleitermoduls einschließlich des Halbleiterchips abgebraucht ist, sowie ein Epoxid-Versiegelungsharz, das auf dem Polyimid-Überzugsharz ausgebildet ist.
  • Halbleitervorrichtungen, in denen Halbleiterelemente auf einem Metallsubstrat angebracht sind, wie sie z. B. in JP H05 -67 727 A offenbart sind, sind bekannt. In der in der genannten Veröffentlichung offenbarten Halbleitervorrichtung sind Kupferschaltungen auf die auf der gesamten Oberfläche des Metallsubstrats ausgebildete Isolierschicht gebondet oder gelötet. Genauer wird bei der Herstellung der Halbleitervorrichtung Lötpaste auf Abschnitte einer auf das Metallsubstrat geschichteten Kupferschaltung gedruckt, werden daraufhin Leistungshalbleiterchips auf dem Kupferschaltungsmuster angebracht und werden diese und andere Komponenten in einem Schmelzofen miteinander verlötet. Daraufhin werden die Schaltungen auf dem Metallsubstrat durch Drahtbonden miteinander verbunden und wird das Substrat (mit den miteinander verbundenen Schaltungen darauf) in einem Gehäuse angebracht, wodurch die Herstellung der Halbleitervorrichtung abgeschlossen wird.
  • Zu weiteren Veröffentlichungen des Standes der Technik zählen JP H05– 67 727 A, JP H05– 37 105 A, JP 2007– 184 315 A, JP H09– 232 512 A, JP 2000– 216 332 A, JP 2002– 76 197 A, JP 2001– 36 004 A und JP 2007– 157 863 A.
  • Somit enthält die obige Halbleitervorrichtung des Standes der Technik ein Metallsubstrat, auf dem Halbleiterelemente und andere Bauelemente angebracht sind. Dieses Metallsubstrat umfasst eine Metallplatte aus Kupfer usw. mit einer Isolierschicht darauf, die z. B. durch Bonden einer isolierenden Lage auf die Oberfläche der Metallplatte ausgebildet worden ist. Auf der Isolierschicht ist ein Schaltungsmuster aus einem leitenden Material wie etwa Kupfer ausgebildet. Allerdings ist festgestellt worden, dass die unterschiedlichen linearen Ausdehnungskoeffizienten zwischen der Isolierschicht und dem Schaltungsmuster aus einem leitenden Material darauf zur Rissbildung in dem Metallsubstrat führen können, die zur Ablösung des Schaltungsmusters von der Isolierschicht führt.
  • Die Erfindung soll das obige Problem lösen.
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleitervorrichtung des oben beschriebenen Typs zu schaffen, in der die Ablösung des Musters aus einem leitenden Material von der Isolierschicht minimiert ist.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch eine Halbleitervorrichtung nach Anspruch 1. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • In Übereinstimmung mit einem Aspekt der Erfindung enthält eine Halbleitervorrichtung: ein Metallsubstrat, ein Halbleiterelement, ein Dichtungsharz und einen Isolator. Das Metallsubstrat enthält eine Metallplatte, eine Isolierschicht, die auf einer oberen Oberfläche der Metallplatte ausgebildet ist, und ein Muster aus einem leitenden Material, das auf der Isolierschicht vorgesehen ist. Das Halbleiterelement ist auf dem Muster aus einem leitenden Material vorgesehen. Das Dichtungsharz dichtet das Halbleiterelement ab. Der Isolator bedeckt einen Abschnitt einer Oberfläche der Isolierschicht und wenigstens einen Abschnitt eines Rands des Musters aus einem leitenden Material.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
    • 1 eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit eines ersten Beispiels zur Erläuterung von Teilaspekten der Erfindung, die ihre Innenkonfiguration zeigt;
    • 2 eine perspektivische Ansicht eines Abschnitts des Metallsubstrats der Halbleitervorrichtung des ersten Beispiels;
    • 3 eine vergrößerte schematische Ansicht des mit Strichlinien umrandeten Abschnitts X aus 1;
    • 4 eine vergrößerte schematische Querschnittsansicht eines Abschnitts des Metallsubstrats der Halbleitervorrichtung des zweiten Beispiels, wobei dieser Abschnitt dem mit Strichlinien umrandeten Abschnitt X aus 1 entspricht;
    • 5 eine Darstellung einer Abwandlung der Halbleitervorrichtung des zweiten Beispiels;
    • 6 eine vergrößerte schematische Querschnittsansicht eines Abschnitts des Metallsubstrats der Halbleitervorrichtung des dritten Beispiels zur Erläuterung von Teilaspekten der Erfindung, wobei dieser Abschnitt dem mit Strichlinien umrandeten Abschnitt X aus 1 entspricht;
    • 7 eine vergrößerte schematische Querschnittsansicht eines Abschnitts des Metallsubstrats der Halbleitervorrichtung des vierten Beispiels zur Erläuterung von Teilaspekten der Erfindung, wobei dieser Abschnitt dem mit Strichlinien umrandeten Abschnitt X aus 1 entspricht;
    • 8 eine vergrößerte schematische Querschnittsansicht eines Abschnitts des Metallsubstrats der Halbleitervorrichtung des fünften Beispiels zur Erläuterung von Teilaspekten der Erfindung, wobei dieser Abschnitt dem mit Strichlinien umrandeten Abschnitt X aus 1 entspricht;
    • 9 eine vergrößerte schematische Querschnittsansicht eines Abschnitts des Metallsubstrats der Halbleitervorrichtung des sechsten Beispiels zur Erläuterung von Teilaspekten der Erfindung, wobei dieser Abschnitt dem mit Strichlinien umrandeten Abschnitt X aus 1 entspricht;
    • 10 eine vergrößerte schematische Querschnittsansicht eines Abschnitts des Metallsubstrats der Halbleitervorrichtung des siebenten Beispiels zur Erläuterung von Teilaspekten der Erfindung, wobei dieser Abschnitt dem mit Strichlinien umrandeten Abschnitt X aus 1 entspricht;
    • 11 eine vergrößerte schematische Querschnittsansicht eines Abschnitts des Metallsubstrats der Halbleitervorrichtung des achten Beispiels zur Erläuterung von Teilaspekten der Erfindung, wobei dieser Abschnitt dem mit Strichlinien umrandeten Abschnitt X aus 1 entspricht
    • 12 eine Draufsicht eines Abschnitts des Metallsubstrats in Richtung des Pfeils A in 11;
    • 13-15 Darstellungen der Konfiguration des Metallsubstrats der Halbleitervorrichtung der neunten Ausführungsform;
    • 16 eine vergrößerte schematische Querschnittsansicht eines Abschnitts des Metallsubstrats der Halbleitervorrichtung der zehnten Ausführungsform, wobei dieser Abschnitt dem mit Strichlinien umrandeten Abschnitt X aus 1 entspricht; und
    • 17 eine vergrößerte schematische Querschnittsansicht eines Abschnitts des Metallsubstrats der Halbleitervorrichtung des elften Beispiels zur Erläuterung von Teilaspekten der Erfindung, wobei dieser Abschnitt dem mit Strichlinien umrandeten Abschnitt X aus 1 entspricht.
  • Erstes Beispiel zur Erläuterung von Teilaspekten der Erfindung
  • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung 10 in Übereinstimmung mit einem ersten Beispiels zur Erläuterung von Teilaspekten der Erfindung, die ihre Innenkonfiguration zeigt. Die Halbleitervorrichtung 10 weist ein Metallsubstrat 11 auf. Das Metallsubstrat 11 enthält eine Metallplatte 12. Auf die obere Oberfläche 12a der Metallplatte 12 ist eine Isolierschicht 14 geschichtet und auf die Isolierschicht 14 sind Elektrodenmuster 16 geschichtet. Außer der oberen Oberfläche 12a weist die Metallplatte 12 eine Seite 12b und eine untere Oberfläche 12c auf. Die Metallplatte 12 und die Elektrodenmuster 16 sind aus Kupfer (Cu) ausgebildet. Das Material der Isolierschicht 14 ist ein Epoxidharz.
  • Auf unterschiedlichen der Elektrodenmuster 16 sind durch Lötmittel 34 ein Halbleiterelement 30 und eine Halbleitervorrichtung 32 befestigt. Die Halbleiterelemente 30 und 32 können jeweils einer von verschiedenen Typen bekannter Leistungshalbleiterelemente wie etwa Leistungshalbleiter-Schaltelemente (IGBTs, MOSFETs usw.), Freilaufdioden und dergleichen sein. Die Einzelheiten dieser Halbleiterelemente werden nicht weiter beschrieben.
  • Ein Draht 35 verbindet das Halbleiterelement 30 elektrisch mit einem Steueranschluss 40. Ein Draht 36 verbindet das Halbleiterelement 30 elektrisch mit dem Halbleiterelement 32. Ein Draht 37 verbindet das Halbleiterelement 32 elektrisch mit einem der Elektrodenmuster 16. Ein Draht 38 verbindet dieses Elektrodenmuster 16 elektrisch mit einem Hauptelektrodenanschluss 42. Auf dem Steueranschluss 40 ist ein Steuersubstrat 44 eingefügt und elektrisch mit ihm verbunden.
  • Der durch das Metallsubstrat 11 und ein Gehäuse 20 (in dem das Metallsubstrat 11 angebracht ist) eingeschlossene Raum ist mit einem Dichtungsharz 50 gefüllt. Da das Dichtungsharz 50 gute Wärmeableitungseigenschaften aufweisen muss, ist es vorzugsweise ein Gel- oder Epoxidharz. Das heißt, das Dichtungsharz 50 ist so gewählt, dass es ausreichende Wärmeleitfähigkeit aufweist, um Wärme, die erzeugt wird, wenn die Halbleiterelemente 30 und 32 unter Strom gesetzt werden, abzuleiten. Die Metallplatte 12 und weitere in das Gehäuse 20 eingebaute Komponenten sind mit dem Dichtungsharz 50 abgedichtet. Ferner enthält die Halbleitervorrichtung 10 eine Abdeckung 45, die auf der oberen Oberfläche des Dichtungsharzes 50 angebracht ist.
  • Wie oben beschrieben wurde, weist das Metallsubstrat 11 auf der Isolierschicht 14 die Elektrodenmuster 16 auf. Wie in 1 gezeigt ist, sind die Elektrodenmuster 16 auf der oberen Oberfläche der Isolierschicht 14 voneinander beabstandet. Jedes Elektrodenmuster 16 weist einen Rand 16b auf, wobei entlang dieser Ränder 16b ein Isolator 18 vorgesehen ist.
  • 2 ist eine perspektivische Ansicht eines Abschnitts des Metallsubstrats 11 der Halbleitervorrichtung 10 des ersten Beispiels. Wie in 2 gezeigt ist, weist jedes Elektrodenmuster 16 eine obere Oberfläche 16a auf und ist ein Rand 16b ein diskretes Muster (oder Inselmuster). Das heißt, der Rand 16b des Elektrodenmusters 16 erstreckt sich um den gesamten Umfang des Elektrodenmusters 16. Das heißt, der Rand 16b des Elektrodenmusters 16 liegt, wie in 2 gezeigt ist, dem zentralen Abschnitt des Metallsubstrats 11 sowie dem Umfang des Metallsubstrats 11 gegenüber.
  • 3 ist eine vergrößerte schematische Ansicht des mit Strichlinien umrandeten Abschnitts X aus 1. Es wird angemerkt, dass sich die in 3 gezeigte Querschnittskonfiguration um den gesamten Umfang des Elektrodenmusters 16 erstreckt. Der Isolator 18 erstreckt sich in der in 3 gezeigten Weise entlang des Rands 16b jedes Elektrodenmusters 16. Der Isolator 18 bedeckt Abschnitte der Oberfläche der Isolierschicht 14 und einen Abschnitt des Rands 16b jedes Elektrodenmusters 16. Wie in 3 gezeigt ist, weist der Isolator 18 in des ersten Beispiels näherungsweise die halbe Dicke jedes Elektrodenmusters 16 auf. Der Isolator 18 dient dazu, eine Ablösung der Elektrodenmuster 16 von der Isolierschicht 14 zu verhindern.
  • Der Isolator 18 ist ein Epoxidharz. Vorzugsweise weist der Isolator 18 den gleichen oder im Wesentlichen den gleichen linearen Ausdehnungskoeffizienten wie die Isolierschicht 14 auf. Vorzugsweise genügen die linearen Ausdehnungskoeffizienten der Isolierschicht 14, des Isolators 18 und der Elektrodenmuster 16 der folgenden Gleichung:
    • Ausdehnungskoeffizient des Materials der Isolierschicht 14 ≤ Ausdehnungskoeffizient des Materials der Isolierschicht 18 < Ausdehnungskoeffizient des Elektrodenmusters 16 (Kupfer)
  • Wie in 3 gezeigt ist, ist der Rand 16b jedes Elektrodenmusters 16 in dem ersten Beispiel im Querschnitt abgeschrägt; genauer steht die Unterseite des Rands 16b jedes Elektrodenmusters 16 in den Isolator 18 vor und ist von ihm bedeckt. Dies erhöht die Haftfläche zwischen dem Elektrodenmuster 16 und dem Isolator 18 und verbessert dadurch die Grenzflächenhaftung, so dass der Isolator 18 eine Ablösung des Elektrodenmusters 16 wirksamer verhindert. Darüber hinaus ist weniger Spannung an dem Rand 16b konzentriert.
  • Die Halbleitervorrichtung des ersten Beispiels ist mit dem Gehäuse 20 versehen, d. h., die Halbleitervorrichtung ist von dem in einem Gehäuse angebrachten Typ. Allerdings wird angemerkt, dass die Erfindung nicht auf diesen Halbleitervorrichtungstyp beschränkt ist. Zum Beispiel können das Metallsubstrat 11 und die Halbleiterelemente 30 und 32 usw. durch ein Formharz bedeckt oder gekapselt sein.
  • Obwohl die Metallplatte 12 in des ersten Beispiels aus Kupfer ausgebildet ist, wird ferner angemerkt, dass sie in anderen Ausführungsformen aus Aluminium (Al) ausgebildet sein kann, um ihr Gewicht zu verringern.
  • Zweites Beispiel zur Erläuterung von Teilaspekten der Erfindung
  • Abgesehen davon, dass das Metallsubstrat 11 durch ein Metallsubstrat 111 ersetzt ist, weist die Halbleitervorrichtung in Übereinstimmung mit einem zweiten Beispiel zur Erläuterung von Teilaspekten der Erfindung eine ähnliche Konfiguration wie die in 1 gezeigte der Halbleitervorrichtung 10 des ersten Beispiels auf.
  • 4 ist eine vergrößerte schematische Querschnittsansicht eines Abschnitts des Metallsubstrats 111 der Halbleitervorrichtung des zweiten Beispiels, wobei dieser Abschnitt dem mit Strichlinien umrandeten Abschnitt X aus 1 entspricht. Das Metallsubstrat 111 enthält eine Metallplatte 112 aus Kupfer (Cu). Die obere Oberfläche 112a der Metallplatte 112 ist mit mehreren Aussparungen 112b versehen.
  • Die Aussparungen 112b werden dadurch ausgebildet, dass der oberen Oberfläche 112a der Metallplatte 112 eine Mattierung verliehen wird. Die Aussparungen 112b werden mit einem Abschnitt einer auf der oberen Oberfläche 112a ausgebildeten Isolierschicht 114 gefüllt. Die Isolierschicht 114 besteht wie die Isolierschicht 14 des ersten Beispiels aus Epoxidharz. Die oben beschriebene Konfiguration der Metallplatte 112 und der Isolierschicht 114 erhöht die Haftfläche und somit die Haftfestigkeit zwischen der Metallplatte 112 und der Isolierschicht 114. Es wird angemerkt, dass die obige Mattierung durch Abstrahlen erzielt werden kann.
  • 5 ist eine Darstellung einer Abwandlung der Halbleitervorrichtung des zweiten Beispiels. Diese Halbleitervorrichtung enthält anstelle des Metallsubstrats 111 ein Metallsubstrat 121. Das Metallsubstrat 121 enthält eine Metallplatte 122 aus Kupfer (Cu). Die obere Oberfläche 122a der Metallplatte 122 ist mit mehreren Aussparungen 122b versehen. Diese Aussparungen sind halbkugelförmig (siehe die Querschnittsansicht aus 5). Eine Isolierschicht 124 eines Epoxidharzes bedeckt die obere Oberfläche 122a und füllt die Aussparungen 122b. Außerdem erhöht diese Konfiguration die Haftfläche zwischen der Metallplatte 122 und der Isolierschicht 124, was zu einer erhöhten Haftfestigkeit zwischen ihnen führt.
  • Obwohl die Metallplatte 112 in der zweiten Beispiels aus Kupfer ausgebildet ist, wird angemerkt, dass sie in anderen Beispiels aus Aluminium (Al) ausgebildet sein kann. Dies erleichtert die Oberflächenbehandlung der Metallplatte 112 und somit das Ausbilden der Aussparungen 112b (oder der Aussparungen 122b).
  • Drittes Beispiel zur Erläuterung von Teilaspekten der Erfindung
  • Abgesehen davon, dass das Metallsubstrat 11 durch ein Metallsubstrat 131 ersetzt ist, weist die Halbleitervorrichtung in Übereinstimmung mit einem dritten Beispiel zur Erläuterung von Teilaspekten der Erfindung eine ähnliche Konfiguration wie die in 1 gezeigte der Halbleitervorrichtung 10 des ersten Beispiels auf.
  • 6 ist eine vergrößerte schematische Querschnittsansicht eines Abschnitts des Metallsubstrats 131 der Halbleitervorrichtung des dritten Beispiels, wobei dieser Abschnitt dem mit Strichlinien umrandeten Abschnitt X aus 1 entspricht. Das Metallsubstrat 131 enthält wie das Metallsubstrat 111 des zweiten Beispiels die Metallplatte 112.
  • Auf der Metallplatte 112 ist eine Isolierschicht 134 aus einem Epoxidharz ausgebildet und der Abschnitt der oberen Oberfläche der Isolierschicht 134, der mit jedem Elektrodenmuster 16 in Kontakt steht, ist mit mehreren abwechselnden Vorsprüngen 135a und Aussparungen 135b versehen. Diese Vorsprünge und Aussparungen dienen dazu, die Haftung zwischen der Isolierschicht 134 und den Elektrodenmustern 16 zu verbessern. Wie im Fall der oberen Oberfläche 112a der Metallplatte 112 des zweiten Beispiels können die Vorsprünge 135a und Aussparungen 135b durch Mattierung oder Abstrahlen der oberen Oberfläche der Isolierschicht 134 ausgebildet werden. Alternativ können sie durch irgendein anderes geeignetes Verfahren ausgebildet werden.
  • Es wird angemerkt, dass das Metallsubstrat 131 in anderen Ausführungsformen anstelle der Metallplatte 112 die Metallplatte 12 des ersten Beispiels enthalten kann. In diesen Fällen ist die Isolierschicht 134, die die Vorsprünge 135a und Aussparungen 135b aufweist, auf der ebenen oberen Oberfläche 12a der Metallplatte 12 ausgebildet. (Anders als die obere Oberfläche 112a der Metallplatte 112 der zweiten und des dritten Beispiels ist die obere Oberfläche 12a der Metallplatte 12 nicht mit Aussparungen versehen.) Da die Vorsprünge 135a und Aussparungen 135b die Haftung zwischen der Isolierschicht 134 und den Elektrodenmustern 16 verbessern, ist diese Konfiguration weiterhin vorteilhaft. Ferner kann die obere Oberfläche der Isolierschicht 134 in dem gesamten Kontaktbereich mit der unteren Oberfläche jedes Elektrodenmusters 16 mit Vorsprüngen 135a und Aussparungen 135b versehen sein oder kann die obere Oberfläche alternativ nur in den an den Rand 16b jedes Elektrodenmusters 16 angrenzenden Bereichen Vorsprünge 135a und Aussparungen 135b aufweisen, da der Rand 16b dazu neigt, sich von der Isolierschicht 134 abzulösen.
  • Viertes Beispiel zur Erläuterung von Teilaspekten der Erfindung
  • Abgesehen davon, dass das Metallsubstrat 11 durch ein Metallsubstrat 141 ersetzt ist, weist die Halbleitervorrichtung in Übereinstimmung mit einem vierten Beispiel der Erfindung eine ähnliche Konfiguration wie die in 1 gezeigte der Halbleitervorrichtung 10 des ersten Beispiels auf.
  • 7 ist eine vergrößerte schematische Querschnittsansicht eines Abschnitts des Metallsubstrats 141 der Halbleitervorrichtung des vierten Beispiels, wobei dieser Abschnitt dem mit Strichlinien umrandeten Abschnitt X aus 1 entspricht. Das Metallsubstrat 141 ist dadurch ähnlich dem Metallsubstrat 11, dass es die Metallplatte 12 und die Isolierschicht 14 enthält, unterscheidet sich von diesem aber dadurch, dass es anstelle der Elektrodenmuster 16 und des Isolators 18 Elektrodenmuster 146 und einen Isolator 148 enthält. Die Elektrodenmuster 146 bestehen aus Kupfer (Cu) und der Isolator 148 aus einem Epoxidharz.
  • Jedes Elektrodenmuster 146 weist eine obere Oberfläche, eine gegenüberliegende untere Oberfläche und einen Rand, der sich zwischen der oberen und der unteren Oberfläche erstreckt, auf. Der Rand jedes Elektrodenmusters 146 weist einen ersten Vorsprung 146a, der an die obere Oberfläche angrenzt, einen zweiten Vorsprung 146c, der an die untere Oberfläche angrenzt, und eine Aussparung 146b, die zwischen dem ersten Vorsprung 146a und dem zweiten Vorsprung 146c durch Ätzen ausgebildet ist, auf. Der zweite Vorsprung 146c weist an seinem Ende eine abgeschrägte Fläche 146d auf. Der Isolator 148 bedeckt die Innenoberfläche der Aussparung 146b.
  • Diese Konfiguration erhöht die Kontaktfläche und somit die Haftfestigkeit zwischen dem Isolator 148 und den Rändern der Elektrodenmuster 146, so dass der Isolator 148 die Ablösung der Elektrodenmuster 146 wirksamer verhindert.
  • Es wird angemerkt, dass der Isolator 148 und die Elektrodenmuster 146 im Fall des Metallsubstrats 141 genauso dick sein können, so dass die obere Oberfläche des Isolators 148 mit den oberen Oberflächen der Elektrodenmuster 146 bündig ist. Dies stellt sicher, dass die obere Oberfläche des Metallsubstrats 141 im Wesentlichen stufenlos und eben ist, wodurch die Operation des Lötpastendruckprozesses und andere Prozesse erleichtert werden.
  • Ferner wird angemerkt, dass der Rand jedes Elektrodenmusters in den Metallsubstraten der oben beschriebenen ersten bis dritten Beispiele und in den Metallsubstraten der im Folgenden beschriebenen fünften und nachfolgenden Ausführungsformen mit einer ähnlichen Aussparung wie die Elektrodenmuster 146 des vierten Beispiels versehen sein können.
  • Fünftes Beispiel zur Erläuterung von Teilaspekten der Erfindung
  • Abgesehen davon, dass das Metallsubstrat 11 durch ein Metallsubstrat 151 ersetzt ist, weist die Halbleitervorrichtung in Übereinstimmung mit einem fünften Beispiel der Erfindung eine ähnliche Konfiguration wie die in 1 gezeigte der Halbleitervorrichtung 10 des ersten Beispiel auf. Abgesehen davon, dass das Metallsubstrat 151 anstelle des Isolators 18 einen Isolator 158 enthält, ist es ähnlich dem Metallsubstrat 11.
  • 8 ist eine vergrößerte schematische Querschnittsansicht eines Abschnitts des Metallsubstrats 151 der Halbleitervorrichtung des fünften Beispiels, wobei dieser Abschnitt dem mit Strichlinien umrandeten Abschnitt X aus 1 entspricht. Der Isolator 18 in dem Metallsubstrat 11 des ersten Beispiels ist näherungsweise halb so dick wie das Elektrodenmuster 16.
  • Dagegen sind der Isolator 158 und die Elektrodenmuster 16 in dem Metallsubstrat 151 des vorliegenden Beispiels genauso dick, so dass die obere Oberfläche des Isolators 158 mit den oberen Oberflächen der Elektrodenmuster 16 bündig ist. Dies stellt sicher, dass die obere Oberfläche des Metallsubstrats 151 im Wesentlichen stufenlos und eben ist, was die Operation des Lötpastendruckprozesses und anderer Prozesse erleichtert.
  • Es wird angemerkt, dass der Isolator und die Elektrodenmuster in den Metallsubstraten der oben beschriebenen ersten bis dritten Beispiels und in den Metallsubstraten der im Folgenden beschriebenen sechsten Beispiels und der zehnten Ausführungsform genauso dick sein können, so dass die obere Oberfläche des Isolators wie im Fall des Metallsubstrats 151 des fünften Beispiels mit den oberen Oberflächen der Elektrodenmuster bündig ist.
  • Sechstes Beispiel zur Erläuterung von Teilaspekten der Erfindung
  • Abgesehen davon, dass das Metallsubstrat 11 durch ein Metallsubstrat 161 ersetzt ist, weist die Halbleitervorrichtung in Übereinstimmung mit einem sechsten Beispiel zur Erläuterung von Teilaspekten der Erfindung eine ähnliche Konfiguration wie die in 1 gezeigte der Halbleitervorrichtung 10 des ersten Beispiels auf.
  • 9 ist eine vergrößerte schematische Querschnittsansicht eines Abschnitts des Metallsubstrats 161 der Halbleitervorrichtung des sechsten Beispiels, wobei dieser Abschnitt dem mit Strichlinien umrandeten Abschnitt X aus 1 entspricht. Das Metallsubstrat 161 enthält wie das Metallsubstrat 11 des ersten Beispiels die Metallplatte 12, die Isolierschicht 14 und die Elektrodenmuster 16.
  • Allerdings unterscheidet sich das Metallsubstrat 161 von dem Metallsubstrat 11 dadurch, dass es einen Isolator 168 aus einem Epoxidharz enthält, der im Unterschied zu dem Isolator 18 des ersten Beispiels die obere Oberfläche 12a, die Seite 12b und die untere Oberfläche 12c der Metallplatte 12 durchgängig bedeckt. Diese Konfiguration verhindert die Ablösung des Rands der Isolierschicht 14, der an die Seite 12b der Metallplatte 12 angrenzt (oder der an den Umfang des Metallsubstrats 161 angrenzt), und verhindert ebenfalls die Ablösung der Elektrodenmuster 16. Es wird angemerkt, dass der Isolator 168 nur die obere Oberfläche 12a und die Seite 12b der Metallplatte 12 bedecken kann, ohne die untere Oberfläche 12c der Metallplatte 12 zu bedecken.
  • Ferner wird angemerkt, dass der Isolator in den Metallsubstraten der oben beschriebenen ersten bis fünften Beispiele und in dem Metallsubstrat der im Folgenden beschriebenen siebenten Beispiels und den nachfolgenden Ausführungsformen wie im Fall des Metallsubstrats 161 des sechsten Beispiels wenigstens die obere Oberfläche und eine Seite der Metallplatte bedecken kann.
  • Siebentes Beispiel zur Erläuterung von Teilaspekten der Erfindung
  • Abgesehen davon, dass das Metallsubstrat 11 durch ein Metallsubstrat 171 ersetzt ist, weist die Halbleitervorrichtung in Übereinstimmung mit einem siebenten Beispiel Beispiels zur Erläuterung von Teilaspekten der Erfindung eine ähnliche Konfiguration wie die in 1 gezeigte der Halbleitervorrichtung 10 des ersten Beispiels auf.
  • 10 ist eine vergrößerte schematische Querschnittsansicht eines Abschnitts des Metallsubstrats 171 der Halbleitervorrichtung des siebenten Beispiels, wobei dieser Abschnitt dem mit Strichlinien umrandeten Abschnitt X aus 1 entspricht. Das Metallsubstrat 171 enthält wie das Metallsubstrat 11 des ersten Beispiels die Metallplatte 12, die Isolierschicht 14 und die Elektrodenmuster 16.
  • Allerdings unterscheidet sich das Metallsubstrat 171 von dem Metallsubstrat 11 dadurch, dass es einen Isolator 178 aus einem Epoxidharz enthält, der sich anders als der Isolator 18 des ersten Beispiels bis auf die obere Oberfläche 16a jedes Elektrodenmusters 16 erstreckt. Das heißt, der Isolator 178 ist dicker als jedes Elektrodenmuster 16, so dass die obere Oberfläche 178a des Isolators 178 höher als die obere Oberfläche 16a des Elektrodenmusters 16 ist. Ein Rand 178b des Isolators 178 ist auf der oberen Oberfläche des Elektrodenmusters 16 angeordnet.
  • Im Ergebnis dieser Konfiguration ist jedes Elektrodenmuster 16 vertikal durch den Isolator 178 befestigt, wodurch eine Ablösung des Elektrodenmusters 16 wirksamer verhindert wird.
  • Achtes Beispiel zur Erläuterung von Teilaspekten der Erfindung
  • Abgesehen davon, dass das Metallsubstrat 11 durch ein Metallsubstrat 181 ersetzt ist, weist die Halbleitervorrichtung in Übereinstimmung mit einem achten Beispiel zur Erläuterung von Teilaspekten der Erfindung eine ähnliche Konfiguration wie die in 1 gezeigte der Halbleitervorrichtung 10 des ersten Beispiels auf.
  • 11 ist eine vergrößerte schematische Querschnittsansicht eines Abschnitts des Metallsubstrats 181 der Halbleitervorrichtung des achten Beispiels, wobei dieser Abschnitt dem mit Strichlinien umrandeten Abschnitt X aus 1 entspricht. 12 ist eine Draufsicht eines Abschnitts des Metallsubstrats 181 in Richtung des Pfeils A in 11.
  • Das Metallsubstrat 181 enthält wie das Metallsubstrat 11 des ersten Beispiels die Metallplatte 12, die Isolierschicht 14 und die Elektrodenmuster 16. Allerdings unterscheidet sich das Metallsubstrat 181 von dem Metallsubstrat 11 dadurch, dass es einen Isolator 188 aus einem Epoxidharz enthält, der sich anders als der Isolator 18 des ersten Beispiels bis auf die obere Oberfläche 16a jedes Elektrodenmusters 16 erstreckt.
  • Es wird angemerkt, dass sich das Metallsubstrat 181 des achten Beispiels von dem Metallsubstrat 171 des siebenten Beispiels dadurch unterscheidet, dass der Isolator 188 dünner als der Isolator 178 des siebenten Beispiels ist, was die Operation des Lötpastendruckprozesses und andere Prozesse erleichtert. Ein weiteres Merkmal des Metallsubstrats 181 ist, dass der Isolator 188, wie in 12 gezeigt ist, mehrere Positionierabschnitte 188a aufweist, von denen sich einige entlang der Ränder der Elektrodenmuster 16 erstrecken und von denen sich andere über die zentralen Abschnitte der oberen Oberflächen 16a der Elektrodenmuster 16 erstrecken.
  • Diese Positionierabschnitte 188a sind in der Weise ausgebildet, dass sie die Flächen definieren, auf denen die Halbleiterelemente 30 und 32 angebracht werden sollen. Somit dienen die in 12 gezeigten Positionierabschnitte 188a zum Positionieren der Halbleiterelemente 30 und 32.
  • Es wird angemerkt, dass ein herkömmliches Verfahren zum Positionieren eines Halbleiterelements das Ausbilden eines Resistmusters zum Positionieren des Halbleiterelements ist. Das oben beschriebene Positionierverfahren des achten Beispiels beseitigt die Notwendigkeit eines solchen Resistausbildungsprozesses.
  • Neunte Ausführungsform
  • Abgesehen davon, dass das Metallsubstrat 11 durch ein Metallsubstrat 191 ersetzt ist, weist die Halbleitervorrichtung in Übereinstimmung mit einer neunten Ausführungsform der Erfindung eine ähnliche Konfiguration wie die in 1 gezeigte der Halbleitervorrichtung 10 des ersten Beispiels auf. Das Metallsubstrat 191 ist dadurch ähnlich dem Metallsubstrat 11, dass es die Metallplatte 12 und die Isolierschicht 14 enthält, unterscheidet sich von diesem aber dadurch, dass die Elektrodenmuster 16 und der Isolator 18 durch Metallmuster 196 und durch einen Isolator 198 ersetzt sind.
  • 13 bis 15 sind Darstellungen der Konfiguration des Metallsubstrats 191 der Halbleitervorrichtung der neunten Ausführungsform. Genauer ist 13 eine perspektivische Ansicht des Metallsubstrats 191. 14 ist eine vergrößerte schematische Querschnittsansicht eines Abschnitts des Metallsubstrats 191, wobei dieser Abschnitt dem mit Strichlinien umrandeten Abschnitt X aus 1 entspricht. 15 ist eine perspektivische Ansicht des Metallsubstrats 191, wobei der Isolator 198 zur zweckmäßigen Darstellung entfernt ist.
  • Der Isolator 198 bedeckt die Isolierschicht 14 und den Rand 196b jedes Metallmusters 196 und erstreckt sich bis auf die obere Oberfläche 196a des Metallmusters 196. Jedes Metallmuster 196 weist unter dem Abschnitt des Isolators 198, der auf der oberen Oberfläche 196a des Metallmusters 196 angeordnet ist, mehrere Löcher 197 auf. Wie in 15 gezeigt ist, sind diese Löcher 197 an voneinander beabstandeten Orten entlang des Rands jedes Metallmusters 196 angeordnet. Der Isolator 198 bedeckt den Rand 196b des Metallmusters 196 und erstreckt sich in der Weise, dass er die Löcher 197 füllt und Füllabschnitte 198a bildet, von denen jedes an seiner Spitze in Kontakt mit der Isolierschicht 14 steht.
  • Diese Konfiguration erhöht die Kontaktfläche zwischen der Isolierschicht 14 und dem Isolator 198 und darüber hinaus sind die Metallmuster 196 durch den Isolator 198 vertikal befestigt, wodurch die Haftung zwischen den Metallmustern 196 und der Isolierschicht 14 verbessert ist.
  • Das oben beschriebene Merkmal des achten Beispiels kann mit der neunten Ausführungsform kombiniert werden. Genauer kann der Isolator 198 ähnliche Positionierabschnitte wie die Positionierabschnitte 188a des Isolators 188 des achten Beispiels aufweisen, so dass diese Positionierabschnitte zum Positionieren der Halbleiterelemente 30 und 32 verwendet werden können.
  • Zehnte Ausführungsform
  • Abgesehen davon, dass das Metallsubstrat 11 durch ein Metallsubstrat 211 ersetzt ist, weist die Halbleitervorrichtung in Übereinstimmung mit einer zehnten Ausführungsform der Erfindung eine ähnliche Konfiguration wie die in 1 gezeigte der Halbleitervorrichtung 10 des ersten Beispiels auf.
  • 16 ist eine vergrößerte schematische Querschnittsansicht eines Abschnitts des Metallsubstrats 211 der Halbleitervorrichtung der zehnten Ausführungsform, wobei dieser Abschnitt dem mit Strichlinien umrandeten Abschnitt X aus 1 entspricht. Das Metallsubstrat 211 enthält die Isolierschicht 14, die Elektrodenmuster 16 und den Isolator 18, die in Verbindung mit dem Metallsubstrat 11 des ersten Beispiels beschrieben worden sind, und enthält ferner eine Metallplatte 212 und isolierende Schrauben 220.
  • Jede isolierende Schraube 220 durchdringt ein jeweiliges Elektrodenmuster 16 und die Isolierschicht 14 und ist in die Metallplatte 212 geschraubt. Die Metallplatte 212 weist Gewindeaussparungen 212a auf. Die isolierenden Schrauben 220 sind vorzugsweise Keramikschrauben, die eine Durchschlagspannung von wenigstens 5,0 kV aufweisen. Genauer können die isolierenden Schrauben 220 aus Al2O3 oder ZrO3 bestehen. Die Verwendung solcher isolierender Schrauben ermöglicht, die Elektrodenmuster 16 mechanisch an der Metallplatte 212 zu befestigen und dadurch eine Ablösung der Elektrodenmuster 16 wirksamer zu verhindern.
  • Es wird angemerkt, dass die Elektrodenmuster in den oben beschriebenen Metallsubstraten der ersten bis neunten Beispiele/Ausführungsform wie im Fall des Metallsubstrats 211 der zehnten Ausführungsform durch isolierende Schrauben an der Metallplatte befestigt sein können.
  • Elftes Beispiel zur Erläuterung von Teilaspekten der Erfindung
  • Abgesehen davon, dass das Metallsubstrat 11 durch ein Metallsubstrat 221 ersetzt ist, weist die Halbleitervorrichtung in Übereinstimmung mit eines elften Beispiels zur Erläuterung von Teilaspekten der Erfindung eine ähnliche Konfiguration wie die in 1 gezeigte der Halbleitervorrichtung 10 des ersten Beispiels auf.
  • 17 ist eine vergrößerte schematische Querschnittsansicht eines Abschnitts des Metallsubstrats 221 der Halbleitervorrichtung des elften Beispiels zur Erläuterung von Teilaspekten der Erfindung, wobei dieser Abschnitt dem mit Strichlinien umrandeten Abschnitt X aus 1 entspricht. Abgesehen davon, dass der Isolator 18 durch einen Isolator 214 ersetzt ist, weist das Metallsubstrat 221 eine ähnliche Konfiguration wie das Metallsubstrat 11 des ersten Beispiels auf. Der Isolator 214 ist aus demselben Material wie die Isolierschicht 14 ausgebildet. Der Isolator 214 bedeckt durchgängig die obere Oberfläche 12a der Metallplatte 12 und den unteren Abschnitt des Rands 16b jedes Elektrodenmusters 16.
  • Da die Isolierschicht 14 und der Isolator 214 aus demselben Material bestehen, unterscheiden sich ihre linearen Ausdehnungskoeffizienten nicht voneinander. Dagegen können z. B. im Fall des Metallsubstrats 11 des ersten Beispiels die Isolierschicht 14 und der Isolator 18, der auf der Isolierschicht 14 ausgebildet ist, unterschiedliche lineare Ausdehnungskoeffizienten aufweisen, da sie aus unterschiedlichen Materialien bestehen. Das heißt, dass sich in dem Metallsubstrat 11 wegen dieses Unterschieds des linearen Ausdehnungskoeffizienten Risse bilden können, während das Metallsubstrat 221 des elften Beispiels zur Erläuterung von Teilaspekten der Erfindung sicher gegen eine solche Rissbildung ist.
  • Es wird angemerkt, dass in den Metallsubstraten der oben beschriebenen Ausführungsformen die Isolierschicht und der auf der Isolierschicht ausgebildete Isolator wie im Fall des Metallsubstrats 221 des elften Beispiels zur Erläuterung von Teilaspekten der Erfindung aus demselben Material bestehen können.
  • Die Merkmale und Vorteile der Erfindung können wie folgt zusammengefasst werden. In Übereinstimmung mit einem Aspekt schafft die Erfindung eine Halbleitervorrichtung mit einem Metallsubstrat, die so konfiguriert ist, dass die Ablösung des Musters aus einem leitenden Material auf der Isolierschicht des Metallsubstrats minimiert ist.

Claims (12)

  1. Halbleitervorrichtung, die umfasst: ein Metallsubstrat (11), das eine Metallplatte (12), eine Isolierschicht (14), die auf einer oberen Oberfläche der Metallplatte (12) ausgebildet ist, und ein Muster aus einem leitenden Material, das auf der Isolierschicht (14) vorgesehen ist, enthält; ein Halbleiterelement (30, 32), das auf dem Muster aus leitendem Material vorgesehen ist; ein Dichtungsharz (50), das das Halbleiterelement (30, 32) abdichtet; und einen Isolator (18), der einen Abschnitt einer Oberfläche der Isolierschicht (14) und wenigstens einen Abschnitt eines Rands des Musters aus leitendem Material bedeckt und das Halbleiterelement (30, 32) nicht bedeckt, wobei sich der Isolator (18) bis auf das Muster aus leitendem Material erstreckt; ein Abschnitt des Isolators (18) auf dem Muster aus leitendem Material angeordnet ist; das Muster aus leitendem Material unter dem Abschnitt des Isolators (18), der auf dem Muster aus leitendem Material angeordnet ist, ein Loch aufweist; und der Isolator (18) den Rand des Musters aus leitendem Material und eine Innenoberfläche des Lochs des Musters aus leitendem Material durchgängig bedeckt.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass: eine Unterseite des Rands des Musters aus leitendem Material in Richtung des Isolators (18) vorsteht; und der Isolator (18) wenigstens die Unterseite des Rands des Musters aus leitendem Material bedeckt.
  3. Halbleitervorrichtung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der Rand des Musters aus leitendem Material eine Aussparung (146b) aufweist und dass der Isolator (18) eine Innenoberfläche der Aussparung bedeckt.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Isolator (18) aus einem Material mit dem gleichen linearen Ausdehnungskoeffizienten wie die Isolierschicht (14) besteht.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass eine obere Oberfläche des Musters aus einem leitenden Material mit einer oberen Oberfläche des Isolators (18) bündig ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleiterelement (30, 32) durch einen Rand des Abschnitts des Isolators (18), der auf dem Muster aus leitendem Material angeordnet ist, positioniert ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, gekennzeichnet durch Vorsprünge und Aussparungen (135), die zwischen der Isolierschicht (14) und dem Muster aus leitendem Material ausgebildet sind.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Isolator (18) wenigstens die obere Oberfläche und eine Seite der Metallplatte (12) durchgängig bedeckt.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die obere Oberfläche der Metallplatte (12) mit Aussparungen (112b, 122b, 135b) versehen ist und dass die Aussparungen mit einem Abschnitt der Isolierschicht (114, 123, 134) gefüllt sind.
  10. Halbleitervorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass die Aussparungen dadurch ausgebildet worden sind, dass der oberen Oberfläche der Metallplatte (12) eine Mattierung verliehen worden ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, gekennzeichnet durch eine isolierende Schraube (220), die das Muster aus leitendem Material und die Isolierschicht (14) durchdringt und in die Metallplatte (12) geschraubt ist.
  12. Halbleitervorrichtung, die umfasst: ein Metallsubstrat (11), das eine Metallplatte (12), eine Isolierschicht (14), die auf einer oberen Oberfläche der Metallplatte (12) ausgebildet ist, und ein Muster aus einem leitenden Material, das auf der Isolierschicht (14) vorgesehen ist, enthält; ein Halbleiterelement (30, 32), das auf dem Muster aus leitendem Material vorgesehen ist; ein Dichtungsharz (50), das das Halbleiterelement (30, 32) abdichtet; einen Isolator (18), der einen Abschnitt einer Oberfläche der Isolierschicht (14) und wenigstens einen Abschnitt eines Rands des Musters aus leitendem Material bedeckt und das Halbleiterelement (30, 32) nicht bedeckt; und eine isolierende Schraube (220), die das Muster aus leitendem Material und die Isolierschicht (14) durchdringt und in die Metallplatte (12) geschraubt ist.
DE102013226544.1A 2013-02-13 2013-12-18 Halbleitervorrichtung Active DE102013226544B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-025670 2013-02-13
JP2013025670A JP5987719B2 (ja) 2013-02-13 2013-02-13 半導体装置

Publications (2)

Publication Number Publication Date
DE102013226544A1 DE102013226544A1 (de) 2014-08-14
DE102013226544B4 true DE102013226544B4 (de) 2021-02-18

Family

ID=51226331

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013226544.1A Active DE102013226544B4 (de) 2013-02-13 2013-12-18 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US9048227B2 (de)
JP (1) JP5987719B2 (de)
CN (1) CN103985691B (de)
DE (1) DE102013226544B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016052454A1 (ja) * 2014-09-30 2016-04-07 住友ベークライト株式会社 放熱板および放熱板の製造方法
CN106604540B (zh) * 2015-10-19 2019-08-13 南昌欧菲光电技术有限公司 电路板
CN109152214B (zh) * 2017-06-19 2023-02-24 松下知识产权经营株式会社 布线基板及其制造方法
JP6848802B2 (ja) * 2017-10-11 2021-03-24 三菱電機株式会社 半導体装置
CN107993984A (zh) * 2017-12-28 2018-05-04 南京皓赛米电力科技有限公司 一种提高功率半导体器件可靠性的封装用基板及制造工艺
DE102018104532B4 (de) 2018-02-28 2023-06-29 Rogers Germany Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats
JP7207867B2 (ja) * 2018-05-30 2023-01-18 京セラ株式会社 配線基板
JP7238565B2 (ja) * 2019-04-12 2023-03-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
KR102283906B1 (ko) * 2019-12-27 2021-07-29 이종은 반도체용 방열기판 및 그 제조 방법
US20210175155A1 (en) * 2019-12-06 2021-06-10 Alpha And Omega Semiconductor (Cayman) Ltd. Power module having interconnected base plate with molded metal and method of making the same
JP7494521B2 (ja) * 2020-03-30 2024-06-04 富士電機株式会社 半導体装置及び半導体装置の製造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01278757A (ja) * 1988-05-02 1989-11-09 Matsushita Electron Corp リードフレーム
JPH0537105A (ja) * 1991-07-29 1993-02-12 Sanyo Electric Co Ltd 混成集積回路
JPH0567727A (ja) * 1991-09-06 1993-03-19 Sansha Electric Mfg Co Ltd 半導体装置用回路基板
JPH0613501A (ja) * 1992-06-29 1994-01-21 Fuji Electric Co Ltd 樹脂封止形半導体装置
JPH09232512A (ja) * 1996-02-22 1997-09-05 Hitachi Ltd パワー半導体モジュール
JP2000216332A (ja) * 1999-01-20 2000-08-04 Hitachi Ltd 半導体装置
JP2001036004A (ja) * 1999-07-21 2001-02-09 Matsushita Electric Ind Co Ltd 電子部品用基板
JP2002076197A (ja) * 2000-08-24 2002-03-15 Toshiba Corp 半導体装置用基板及び半導体装置
JP2005243899A (ja) * 2004-02-26 2005-09-08 Toppan Printing Co Ltd プリント配線板及びその製造方法
JP2006032617A (ja) * 2004-07-15 2006-02-02 Hitachi Ltd 半導体パワーモジュール
JP2007157863A (ja) * 2005-12-02 2007-06-21 Hitachi Ltd パワー半導体装置及びその製造方法
JP2007184315A (ja) * 2006-01-04 2007-07-19 Hitachi Ltd 樹脂封止型パワー半導体モジュール
JP2007281189A (ja) * 2006-04-06 2007-10-25 Matsushita Electric Works Ltd 金属ベース回路板及びその製造方法、実装部品、モジュール
US20100201002A1 (en) * 2007-07-17 2010-08-12 Mitsubishi Electric Corporation Semiconductor device and process for producing same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS537105A (en) 1976-07-09 1978-01-23 Hitachi Ltd Transmission relay exchange system for aural and facsimile signals
DE2924962A1 (de) 1979-06-21 1981-01-29 Hoechst Ag Verfahren zur herstellung von sauerstoffhaltigen kohlenstoffverbindungen und olefinen aus synthesegas
JPS6450592A (en) * 1987-08-21 1989-02-27 Shinko Chem Super-heat dissipation type composite circuit board
JPH07118487B2 (ja) * 1991-09-06 1995-12-18 株式会社三社電機製作所 半導体装置
EP0962974B1 (de) 1998-05-28 2005-01-26 Hitachi, Ltd. Halbleiteranordnung
TW511422B (en) * 2000-10-02 2002-11-21 Sanyo Electric Co Method for manufacturing circuit device
JP2005347356A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP4459883B2 (ja) * 2005-04-28 2010-04-28 三菱電機株式会社 半導体装置
JP5716590B2 (ja) 2011-07-25 2015-05-13 沖電気工業株式会社 自動取引装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01278757A (ja) * 1988-05-02 1989-11-09 Matsushita Electron Corp リードフレーム
JPH0537105A (ja) * 1991-07-29 1993-02-12 Sanyo Electric Co Ltd 混成集積回路
JPH0567727A (ja) * 1991-09-06 1993-03-19 Sansha Electric Mfg Co Ltd 半導体装置用回路基板
JPH0613501A (ja) * 1992-06-29 1994-01-21 Fuji Electric Co Ltd 樹脂封止形半導体装置
JPH09232512A (ja) * 1996-02-22 1997-09-05 Hitachi Ltd パワー半導体モジュール
JP2000216332A (ja) * 1999-01-20 2000-08-04 Hitachi Ltd 半導体装置
JP2001036004A (ja) * 1999-07-21 2001-02-09 Matsushita Electric Ind Co Ltd 電子部品用基板
JP2002076197A (ja) * 2000-08-24 2002-03-15 Toshiba Corp 半導体装置用基板及び半導体装置
JP2005243899A (ja) * 2004-02-26 2005-09-08 Toppan Printing Co Ltd プリント配線板及びその製造方法
JP2006032617A (ja) * 2004-07-15 2006-02-02 Hitachi Ltd 半導体パワーモジュール
JP2007157863A (ja) * 2005-12-02 2007-06-21 Hitachi Ltd パワー半導体装置及びその製造方法
JP2007184315A (ja) * 2006-01-04 2007-07-19 Hitachi Ltd 樹脂封止型パワー半導体モジュール
JP2007281189A (ja) * 2006-04-06 2007-10-25 Matsushita Electric Works Ltd 金属ベース回路板及びその製造方法、実装部品、モジュール
US20100201002A1 (en) * 2007-07-17 2010-08-12 Mitsubishi Electric Corporation Semiconductor device and process for producing same

Also Published As

Publication number Publication date
US20140225238A1 (en) 2014-08-14
CN103985691B (zh) 2017-06-13
JP2014154824A (ja) 2014-08-25
JP5987719B2 (ja) 2016-09-07
US9048227B2 (en) 2015-06-02
CN103985691A (zh) 2014-08-13
DE102013226544A1 (de) 2014-08-14

Similar Documents

Publication Publication Date Title
DE102013226544B4 (de) Halbleitervorrichtung
DE102008036112B4 (de) Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015118633B4 (de) Ein Leistungshalbleitermodul mit einem Direct Copper Bonded Substrat und einem integrierten passiven Bauelement und ein integriertes Leistungsmodul sowie ein Verfahren zur Herstellung des Leistungshalbleitermoduls
DE102014212376B4 (de) Halbleitervorrichtung
DE10013189B4 (de) Substrat für ein Leistungsmodul
DE102015113208B4 (de) Modul mit integriertem Leistungselektronikschaltkreis und Logikschaltkreis und Verfahren zur Zusammenschaltung eines Leistungselektronikschaltkreises mit einem Logikschaltkreis
DE10054962B4 (de) Leistungsmodul
DE102014116383B4 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102004018469B3 (de) Leistungshalbleiterschaltung
DE112017004739B4 (de) Halbleitereinheit und Leistungswandler
DE102015215133B4 (de) Halbleitervorrichtung
DE102018207955B4 (de) Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu dessen Herstellung
DE102011088218B4 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
DE102007015534A1 (de) Leistungshalbleitermodul
DE69923374T2 (de) Halbleitervorrichtung
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102014115815B4 (de) Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE4133199C2 (de) Halbleiterbauelement mit isolationsbeschichtetem Metallsubstrat
DE102013219959B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
WO2003001594A2 (de) Hochspannungsmodul und verfahren zu dessen herstellung
DE69417329T2 (de) In Harz versiegelte Halbleiteranordnung
DE102016101698B4 (de) Elektronische Komponente und Verfahren zur Herstellung derselben
DE102015113503A1 (de) Elektronisches Schaltelement und modular aufgebauter Stromrichter

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: PETERREINS SCHLEY PATENT- UND RECHTSANWAELTE P, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: ARIGNA TECHNOLOGY LTD., IE

Free format text: FORMER OWNER: MITSUBISHI ELECTRIC CORPORATION, TOKYO, JP

R082 Change of representative

Representative=s name: PETERREINS SCHLEY PATENT- UND RECHTSANWAELTE P, DE

R020 Patent grant now final