WO2003001594A2 - Hochspannungsmodul und verfahren zu dessen herstellung - Google Patents

Hochspannungsmodul und verfahren zu dessen herstellung Download PDF

Info

Publication number
WO2003001594A2
WO2003001594A2 PCT/EP2002/006199 EP0206199W WO03001594A2 WO 2003001594 A2 WO2003001594 A2 WO 2003001594A2 EP 0206199 W EP0206199 W EP 0206199W WO 03001594 A2 WO03001594 A2 WO 03001594A2
Authority
WO
WIPO (PCT)
Prior art keywords
main side
voltage module
metal layer
gel
particles
Prior art date
Application number
PCT/EP2002/006199
Other languages
English (en)
French (fr)
Other versions
WO2003001594A3 (de
Inventor
Reinhold Bayerer
Volker Gabler
Thomas Licht
Original Assignee
eupec Europäische Gesellschaft für Leistungshalbleiter mbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eupec Europäische Gesellschaft für Leistungshalbleiter mbH filed Critical eupec Europäische Gesellschaft für Leistungshalbleiter mbH
Publication of WO2003001594A2 publication Critical patent/WO2003001594A2/de
Publication of WO2003001594A3 publication Critical patent/WO2003001594A3/de
Priority to US10/742,366 priority Critical patent/US7078795B2/en
Priority to US11/202,879 priority patent/US7407836B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass

Definitions

  • the invention relates to a high-voltage module with a housing for accommodating at least one component, which is arranged on a substrate made of a ceramic layer with a first main side and a second main side opposite the first main side, an upper metal layer on the first main side and a lower metal layer on the second Main side is fastened, the circuit structure being cast in a calibration casting, and a method for producing such a high-voltage module.
  • components are usually mounted on plates or a double-sided metallized insulating material.
  • copper-coated ceramic plates are used on both sides in power electronics, the ceramic plate representing an insulator with a predetermined dielectric constant.
  • the components are mounted on the structured metal layer and filled with potting compound, for example.
  • Very high electric field strengths occur in particular at the lateral edges of the upper metal layer due to the high voltages present between the contact surfaces.
  • the field strength is up to 50 kV / mm at a voltage of 5000 V. With this field strength, the breakdown voltage can be exceeded at the
  • Figure 1 shows a typical structure of a potted circuit element according to the prior art.
  • the AlN substrate shown in FIG. 1, on which the circuit is built, is denoted by 1.
  • the substrate is a high quality insulator, generally a ceramic plate, which has a dielectric constant of about 10.
  • the insulator 1 is fastened, for example, to a copper base plate 2 (or AlSiC base plate), which serves both to mechanically stabilize the circuit and to thermally connect the circuit to the outside.
  • the copper base plate 2 thus holds the components of the circuit on the one hand and on the other hand ensures that heat is dissipated from the components to a heat sink (not shown in FIG. 1).
  • the AlN substrate is connected to the copper base plate 2 via solder connections 3.
  • the electronic circuit comprises an IGBT 4 and a diode 5, which are designed for voltages of 1600 V, for example. These components 4 and 5 are connected to one another, for example, with aluminum thick wire bonding wires 6 and / or via metallizations on the insulator.
  • the Al wires in thick wire bonding preferably have a thickness of approximately 200 to 500 ⁇ m.
  • the entire circuit structure according to the prior art is poured into a soft potting 8, for example made of silicone gel, and then installed in a plastic housing 9.
  • the plastic housing 9 is preferably attached directly to the copper base plate 2 and is filled with a hard casting compound 7. Only the supply lines with load current contacts 10 are made from the plastic housing 9. The load current contacts 10 are also connected to the circuit in the housing 9 via solder connections 3.
  • FIG. 2 The course of the equipotential lines in such a construction according to the prior art is shown in FIG. 2 in an enlarged detail from the illustration in FIG. 1.
  • the lower metal layer 16 of the structure shown in FIG. 2 can be in thermal contact via a solder connection with the Cu base plate 2 and thus with a heat sink.
  • WO 00/08686 discloses a way of shifting the breakdown voltage to higher values by lowering the field strength at the edges of the metallization 14.
  • a dielectric layer is arranged on the ceramic layer with a second dielectric constant, which adjoins the upper metallization.
  • the present invention has for its object to develop a high-voltage module of the type mentioned in such a way that high peak field strengths caused by edges The metallizations of the ceramic substrates and other parts are essentially prevented.
  • the high-voltage module according to the invention has a housing in which there is at least one component.
  • the component or components are attached to a (metal-ceramic) substrate.
  • the said (metal-ceramic) substrate consists of
  • a ceramic layer with a first main side and a second main side opposite the first main side, an upper metal layer on the first main side and a lower metal layer on the second main side.
  • the entire circuit structure is cast in a soft potting.
  • the soft encapsulation either exists at least in the area of the outer edges of the (metal-ceramic) substrate
  • the total soft encapsulation can accordingly be spatially limited on the one hand, ie in the area of the outer edges of the (metal-ceramic) substrate, in addition to the gel, also have the weakly conductive particles or the electrically insulating particles, while outside the area of the outer edges, pure gel can be present. Alternatively, however, the entire soft encapsulation can also contain weakly conductive particles or electrically insulating particles.
  • the high-voltage module is first filled with weakly conductive particles at the level of the outer edges of the substrate in accordance with the method according to the invention, wherein, for example, a vibration method ensures that the particles are optimally distributed at the edge regions of the substrates.
  • the module is then cast with a suitable gel, for example a silicone gel, in particular in a vacuum process.
  • a suitable gel for example a silicone gel, in particular in a vacuum process.
  • the electrical conductivity of the weakly conductive particles is selected so that the insulation resistances - in accordance with the applicable standards - are maintained. This is achieved, for example, by the weakly conductive particles being a mixture of conductive and non-conductive material.
  • Preferred weakly conductive particles consist of conductive plastics, resins or elastomers.
  • electrically isolating particles with a very high dielectric constant compared to the gel are used.
  • values of more than 2, in particular values of more than 6, such as a value of 8, are considered to be high dielectric constants.
  • the resulting dielectric inhomogeneous structure has the property of changing the field distribution by a quasi-scattering effect and the Homogenize fields. This achieves the desired field reduction on the edges of the metal parts on the ceramic.
  • Preferred electrically insulating particles are glass balls or glass granules, or non-conductive plastics, resins, elastomers or oxide and non-oxide ceramics. Glass balls or glass granules have a dielectric constant of about 8.
  • the particle size of the electrically insulating particles or the weakly conductive particles is selected, for example, in the range from 50-300 ⁇ . This ensures, in particular, a maximum surface area of the particles and thus contact between the particles, so that the gel can fill the gaps during the pouring and ultimately the elasticity of the mixture of particles and potting remains.
  • the particles essentially do not consist of a single grain size, but are subject to a grain size distribution, so that the different grain sizes allow more freedom.
  • the potting solution described above using electrically insulating particles or the weakly conductive particles prevents high peak field strengths, which essentially occur due to edges on the metallizations of the ceramic substrates and other parts. This enables the implementation of a high-voltage module for insulation of at least about 6 kV rm s.
  • the advantage of the method according to the invention is in particular the comparatively simple feasibility, in particular compared to the solution proposed in WO 00/08686.
  • FIG. 1 shows a typical structure of a potted switching element according to the prior art.
  • FIG. 2 shows the course of the field in a structure according to the prior art.
  • FIGS. 3a to 3c each show a section of a preferred arrangement of the high-voltage module according to the invention for a suitable component.
  • FIG. 3a comprises a preferred embodiment in which electrically insulating particles or weakly conductive particles with essentially the same particle size are used.
  • the ceramic layer 1 is connected to the base plate 2 via the lower metal layer 16 and the solder connection 3 (to the load current constructions 10 not shown).
  • the edge of the upper metal layer 15 is at a greater distance from the edge of the ceramic layer 1 than the edge of the lower metal layer 16.
  • the upper metal layer 15 from the edge of the ceramic layer 1 can be at a shorter or the same length as the edge of the lower
  • the module is on the outer edges 14, for example with a glass granulate 17 of about 100-120 microns to the level of top soldered connection 3 and poured with a silicone gel 8.
  • FIG. 3b shows a preferred embodiment in which electrically insulating particles or weakly conductive particles with different particle sizes are used. This creates a gradient mix with large and small scattering centers.
  • the ceramic layer 1 is in turn connected to the base plate 2 via the lower metal layer 16 and the solder connection 3.
  • the edge of the upper metal layer 15 is at a greater distance from the edge of the ceramic layer 1 than the edge of the lower metal layer 16.
  • the upper metal layer 15 from the edge of the ceramic layer 1 can be at a shorter or the same length as the edge of the lower one Metal layer 16.
  • the module is heaped up on the outer edges 14, for example with a mixture of weakly conductive plastic granules 17 of different particle sizes, for example from 80-90 ⁇ m and 250-300 ⁇ m, to the level of the upper solder joint 3 and cast with a silicone gel 8.
  • FIG. 3 c shows a particularly preferred embodiment corresponding to FIG. 3 b, in which electrically insulating particles or weakly conductive particles with different particle sizes are heaped up beyond the upper solder joint 3 and cast with a silicone gel 8.
  • the gel encapsulation according to the invention and the weakly conductive particles or the electrically insulating particles produce a dielectrically inhomogeneous structure which has the property of changing the field distribution by means of a quasi-scattering effect and homogenizing the fields. Ren. This achieves the desired field reduction on the edges of the metal parts on the ceramic.
  • the ceramic layer 1 typically consists of AlN.
  • the thickness of the ceramic layer 1 is, for example, between 0.25-4 mm (typically 1 mm).
  • the dielectric constant of the ceramic layer 1 is approximately 8.9.
  • the thickness of the upper and lower metal layers 15, 16 is set at approximately 300 ⁇ m.
  • the dielectric constant of the silicone gel 8 is approximately 3.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

Hochspannungsmodul mit einem Gehäuse (9), in welchem sich mindestens ein Bauelement (4, 5) befindet, das auf einem Metall-Keramik-Substrat aus einer Keramikschicht (1) mit einer ersten Hauptseite (11) und einer der ersten Hauptseite gegenüberliegenden zweiten Hauptseite (12), einer oberen Metallschicht (15) auf der ersten Hauptseite (11) und einer unteren Metallschicht (16) auf der zweiten Hauptseite (12) befestigt ist. Erfindungsgemäss weist das Hochspannungsmodul zumindest an den Aussenkanten (14) des Substrats entweder aus einem Verguss aus schwach leitfähigen Partikeln (17) und einem Gel, oder aus einem Verguss aus Partikeln mit hoher Dielektrizitätskonstante im Vergleich zum Vergussgel (17) und einem Gel auf.

Description

Beschreibung
Hochspannungsmodul und Verfahren zu dessen Herstellung
Die Erfindung betrifft ein Hochspannungsmodul mit einem Gehäuse zur Aufnahme mindestens eines Bauelements, das auf einem Substrat aus einer Keramikschicht mit einer ersten Haupt- seite und einer der ersten Hauptseite gegenüberliegenden zweiten Hauptseite, einer oberen Metallschicht auf der ersten Hauptseite und einer unteren Metallschicht auf der zweiten Hauptseite befestigt ist, wobei der Schaltungsaufbau in einen eichverguss eingegossen ist, sowie ein Verfahren zur Herstellung eines derartigen Hochspannungsmoduls.
In der Elektronik und der Elektrotechnik werden in der Regel Bauelemente auf Platten oder einem zweiseitig metallisierten Isoliermaterial montiert. So werden beispielsweise in der Leistungselektronik beidseitig Cu-beschichtete Keramik- platten verwendet, wobei die Keramikplatte einen Isolator mit einer vorgegebenen Dielektrizitätskonstante darstellt. Auf der strukturierten Metallschicht werden die Bauelemente montiert und beispielsweise mit Vergussmasse ausgefüllt.
Dabei treten insbesondere an den seitlichen Rändern der oberen Metallschicht auf Grund der zwischen den Kontaktflächen anliegenden hohen Spannungen sehr hohe elektrische Feldstärken auf. Beispielsweise beträgt die Feldstärke bis zu 50 kV/mm bei einer Spannung von 5000 V. Bei dieser Feldstärke können wegen der Überschreitung der Durchbruchspannung an dem
Übergang zur Vergussmasse, also zum Isolator, die Isolationsanforderungen, die an Leistungsmodule gestellt werden, nicht mehr zuverlässig eingehalten werden.
Figur 1 zeigt einen typischen Aufbau eines vergossenen Schaltungselements nach dem Stand der Technik. Das in der Figur 1 gezeigte AlN-Substrat, auf dem die Schaltung aufgebaut ist, ist mit 1 bezeichnet. Das Substrat ist ein Isolator hoher Güte, im allgemeinen eine Keramikplatte, die eine Dielektrizitätskonstante von etwa 10 aufweist.
Der Isolator 1 ist beispielsweise auf einer Kupferbodenplatte 2 (oder AlSiC-Bodenplatte) befestigt, die sowohl zur mechanischen Stabilisierung der Schaltung als auch zur thermischen Verbindung der Schaltung nach außen dient . Die Kupferbodenplatte 2 haltert damit einerseits die Bauelemente der Schal- tung und sorgt andererseits dafür, dass Wärme von den Bauelementen zu einem in der Figur 1 nicht dargestellten Kühlkörper abgeleitet wird. Dabei ist das AlN-Substrat über Lötverbindungen 3 mit der Kupferbodenplatte 2 verbunden.
Die elektronische Schaltung umfasst in der dargestellten Form einen IGBT 4 und eine Diode 5, die beispielsweise für Spannungen von 1600 V ausgelegt sind. Diese Bauelemente 4 und 5 sind beispielsweise mit Aluminium-Dickdrahtbonding-Drähten 6 und/oder über Metallisierungen auf dem Isolator miteinander verbunden. Die AI-Drähte haben bei dem Dickdrahtbonding vorzugsweise eine Dicke von etwa 200 bis 500 μm.
Der gesamte Schaltungsaufbau gemäss dem Stand der Technik wird in einen Weichverguss 8, beispielsweise aus Silikon-Gel eingegossen und anschließend in ein Gehäuse aus Kunststoff 9 eingebaut. Das Kunststoff-Gehäuse 9 ist vorzugsweise direkt auf der Kupferbodenplatte 2 befestigt und ist mit einer Hart- vergussmasse 7 aufgefüllt . Aus dem Kunststoffgehäuse 9 sind lediglich die Zufuhrleitungen mit Laststromkontakten 10 her- ausgeführt. Auch die LastStromkontakte 10 sind über Lötverbindungen 3 mit der Schaltung in dem Gehäuse 9 verbunden.
Bei einem derartigen Gehäuse nach dem Stand der Technik kommt es in der Regel an den Kanten, Spitzen und Strukturen von spannungsführenden Elementen, die einen kleinen Krümmungsradius aufweisen, zu hohen Feldstärken. Insbesondere am Substratrand 14, d.h. an der Metallisierungskante, aber auch be- dingt einerseits durch die geometrische Anordnung und andererseits durch die Materialeigenschaften treten Feldstärken auf, welche die lokale Spannungsfestigkeit überschreiten können. Die Folge sind elektrische Überschläge, die einen loka- len Schaden und somit einen Isolationsverlust des Moduls verursachen können.
Der Verlauf der Äquipotenziallinien bei einem solchen Aufbau gemäß dem Stand der Technik ist in der Figur 2 in einem ver- größerten Ausschnitt aus der Darstellung in Figur 1 dargestellt. Auf der oberen und der unteren Oberfläche 11, 12 der AlN-Keramikschicht 1 befindet sich eine obere und eine untere Metallschicht 15, 16, so dass sich eine "Sandwich-Struktur" ergibt. Die untere Metallschicht 16 des in Figur 2 gezeigten Aufbaus kann über eine Lötverbindung mit der Cu-Bodenplatte 2 und damit mit einem Kühlkörper in thermischen Kontakt stehen.
Aus der Dichte der Äquipotenziallinien 13 in Figur 2 ist ersichtlich, dass an den Kanten 14 bei diesem Aufbau gemäss dem Stand der Technik eine hohe Feldstärke herrscht, so dass es bei Überschreiten einer materialabhängigen Durchbruchfeidstärke zu unkontrollierten Entladungen kommt, durch die empfindliche Bauelemente der Schaltung zerstört werden können.
In der WO 00/08686 wird ein Weg offenbart die Durchbruchspannung zu höheren Werten zu verschieben, indem die Feldstärke an den Kanten der Metallisierung 14 gesenkt wird. Dazu wird eine auf der Keramikschicht angeordnete dielektrische Schicht mit einer zweiten Dielektrizitätskonstante vorgesehen, die an die obere Metallisierung angrenzt. Dadurch kann die maximale Feldstärke an dem Übergang vom Substrat (Keramik und Metallisierung) zu seiner Umgebung gesenkt werden.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Hochspannungsmodul der eingangs genannten Art derart weiterzubilden, dass hohe Spitzenfeldstärken, die durch Kanten an den Metallisierungen der Keramiksubstrate und anderen Teilen entstehen im wesentlichen verhindert werden.
Die Aufgabe wird mittels eines Hochspannungsmoduls gemäß An- spruch 1 oder 2 sowie einem Herstellungsverfahren gemäß Anspruch 12 oder 13 gelöst. Bevorzugte Ausführungsformen und vorteilhafte Weiterbildungen sind in den nachgeordneten abhängigen Patentansprüchen aufgeführt .
Vorteil der Erfindung ist es, dass der Isolationsschutz für das Hochspannungsmodul mit vergleichsweise geringem Aufwand und damit kostengünstig realisierbar ist.
Das erfindungsgemäße Hochspannungsmodul weist ein Gehäuse auf, in welchem sich mindestens ein Bauelement befindet. Das bzw. die Bauelemente sind auf einem (Metall-Keramik-) Substrat befestigt. Das besagte (Metall-Keramik-) Substrat besteht aus
einer Keramikschicht mit einer ersten Hauptseite und einer der ersten Hauptseite gegenüberliegenden zweiten Hauptseite, einer oberen Metallschicht auf der ersten Hauptseite und einer unteren Metallschicht auf der zweiten Haupt- seite auf .
Der gesamte Schaltungsaufbau ist in einem Weichverguss eingegossen. Dabei besteht der Weichverguss zumindest im Bereich der Außenkanten des (Metall-Keramik-) Substrats entweder
aus einer Mischung enthaltend ein Gel sowie schwach leitfähige Partikel, oder alternativ aus einer Mischung enthaltend ein Gel sowie Partikel mit hoher Dielektrizitätskonstante im Vergleich zum Gel. Der Gesamt-Weichverguss kann demnach einerseits räumlich begrenzt, d.h. im Bereich der Außenkanten des (Metall-Keramik-) Substrats, neben dem Gel noch die schwach leitfähigen Partikel bzw. die elektrisch isolierenden Partikel aufweisen, wäh- rend außerhalb des Bereichs der Außenkanten reines Gel vorhanden sein kann. Alternativ kann aber auch der gesamte Weichverguss schwach leitfähige Partikel bzw. elektrisch isolierende Partikel enthalten.
Das Hochspannungsmodul wird demnach gemäß dem erfindungsgemäßen Verfahren auf der Höhe der Außenkanten des Substrats mit schwach leitfähigen Partikeln zunächst aufgefüllt, wobei beispielsweise mit einem Rüttelverfahren dafür gesorgt wird, dass sich die Partikel an den Randbereichen der Substrate op- timal verteilen. Anschließend wird das Modul mit einem geeigneten Gel, beispielsweise einem Silikon-Gel, insbesondere in einem Vakuumverfahren, vergossen. Dadurch wird erreicht, dass nach Aushärtung des Vergusses (Gel) eine schwache Leitfähigkeit im Verguss bestehen bleibt .
Die elektrische Leitfähigkeit der schwach leitfähigen Partikel wird dabei so gewählt, dass die Isolationswiderstände - den geltenden Normen entsprechend - eingehalten werden. Dies wird beispielsweise dadurch erreicht, dass die schwach leit- fähigen Partikel eine Mischung aus leitfähigen und nicht leitfähigem Material darstellen. Bevorzugte schwach leitfähige Partikel bestehen aus leitenden Kunststoffen, Harzen oder Elastomeren.
Alternativ zu den leitfähigen Partikeln werden elektrisch i- solierende Partikel mit, im Vergleich zum Gel sehr hohen Dielektrizitätskonstanten, eingesetzt. Unter hohen Dielektrizitätskonstanten werden dabei beispielsweise Werte von mehr als 2, insbesondere aber Werte von mehr als 6 wie etwa ein Wert von 8 angesehen. Die dadurch entstehende dielektrisch inhomogene Struktur hat die Eigenschaft, die Feldverteilung durch einen Quasi-Streueffekt zu verändern und die Felder zu homogenisieren. Dadurch wird die gewünschte Feldreduktion an den Kanten der Metallteile auf der Keramik erzielt .
Bevorzugte elektrisch isolierende Partikel sind Glaskugeln oder Glasgranulate, oder nichtleitende Kunststoffe, Harze, Elastomere oder Oxid- und Nichtoxid-Keramiken. Glaskugeln bzw. Glasgranulate weisen eine Dielektrizitätskonstante von etwa 8 auf .
Die Partikelgröße der elektrisch isolierenden Partikel bzw. der schwach leitfähigen Partikel wird beispielsweise im Bereich von 50-300 μ gewählt. Dadurch wird insbesondere eine maximale Oberfläche der Partikel und damit Berührung zwischen den Partikeln sichergestellt, so dass das Gel beim Vergießen die Zwischenräume ausfüllen kann und letztendlich eine gute Elastizität der Mischung aus Partikeln und Verguss bestehen bleibt. Bevorzugt bestehen die Partikel im wesentlichen aber nicht aus einer einzigen Korngröße, sondern unterliegen einer Korngrößenverteilung, so dass die verschiedenen Korngrößen mehr Freiräume ermöglichen.
Durch die oben beschriebene Vergusslösung mittels elektrisch isolierenden Partikel bzw. der schwach leitfähigen Partikel werden hohe Spitzenfeldstärken, die durch Kanten an den Metallisierungen der Keramiksubstrate und anderen Teilen entstehen im wesentlichen verhindert. Dadurch ist die Realisierung eines Hochspannungsmoduls für eine Isolation von mindestens etwa 6 kVrms möglich. Der Vorteil des erfindungsgemäßen Verfahrens besteht insbesondere in der vergleichsweise einfachen Realisierbarkeit, insbesondere gegenüber der in WO 00/08686 vorgeschlagenen Lösung.
Eine Verbesserung der Feldverteilung durch RandbeSchichtungen dielektrischer Schichten zu erzielen, erfordert äußerst präzise Beschichtungsverfahren. Demgegenüber wird im vorliegenden Verfahren durch einfaches Einschütten von elektrisch iso- lierenden Partikeln bzw. von schwach leitfähigen Partikeln in das Modul, Rütteln zur optimalen Verteilung der Partikel, sowie anschließendem Verguss mit einem geeigneten Gel eine wesentlich rationellere und damit kostengünstigere Lösung be- reitgestellt.
Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung dargestellten Ausführungsbeispiele näher erläutert.
Die Figur 1 zeigt dabei einen typischen Aufbau eines vergossenen Schaltelements nach dem Stand der Technik.
Die Figur 2 zeigt den Feldverlauf bei einem Aufbau nach dem Stand der Technik.
Die Figuren 3a bis 3c zeigen jeweils einen Ausschnitt einer bevorzugten Anordnung des erfindungsgemäßen Hochspannungsmoduls für ein geeignetes Bauelement.
Die Figur 3a umfasst eine bevorzugte Ausführungsform, in welcher elektrisch isolierende Partikel bzw. schwach leitfähige Partikel mit im wesentlichen gleicher Partikelgröße verwendet werden. Die Keramikschicht 1 ist über die untere Metallschicht 16 und die Lötverbindung 3 (zu den nicht dargestell- ten Laststromkonstrukten 10) mit der Bodenplatte 2 verbunden. Der Rand der oberen Metallschicht 15 weist zum Rand der Keramikschicht 1 einen größeren Abstand auf wie der Rand der unteren Metallschicht 16. Alternativ kann aber die obere Metallschicht 15 zum Rand der Keramikschicht 1 einen kürzeren oder gleich langen Abstand aufweisen wie der Rand der unteren
Metallschicht 16.
Auf der oberen und der unteren Oberfläche 11, 12 der AlN- Keramikschicht 1 befindet sich eine obere und eine untere Me- tallschicht 15, 16, so dass sich eine "Sandwich-Struktur" ergibt. Das Modul ist an den Außenkanten 14 beispielsweise mit einem Glasgranulat 17 von etwa 100-120 μm bis auf Höhe der oberen Lötverbindung 3 aufgeschüttet und mit einem Silikon- Gel 8 vergossen.
Die Figur 3b zeigt eine bevorzugte Ausführungsform, in wel- eher elektrisch isolierende Partikel bzw. schwach leitfähige Partikel mit unterschiedlicher Partikelgröße verwendet werden. Dadurch entsteht eine Gradientenmischung mit großen sowie kleinen Streuzentren. Die Keramikschicht 1 ist wiederum über die untere Metallschicht 16 und die Lötverbindung 3 mit der Bodenplatte 2 verbunden. Der Rand der oberen Metallschicht 15 weist zum Rand der Keramikschicht 1 einen größeren Abstand auf wie der Rand der unteren Metallschicht 16. Alternativ kann aber die obere Metallschicht 15 zum Rand der Keramikschicht 1 einen kürzeren oder gleich langen Abstand auf- weisen wie der Rand der unteren Metallschicht 16.
Auf der oberen und der unteren Oberfläche 11, 12 der A1N- Keramikschicht 1 befindet sich eine obere und eine untere Metallschicht 15, 16, so dass sich eine "Sandwich-Struktur" er- gibt. Das Modul ist an den Aussenkanten 14 beispielsweise mit einem Gemisch aus schwach leitfähigen Kunststoffgranulat 17 unterschiedlicher Partikelgröße, beispielsweise von 80-90 μm und 250-300 μm, bis auf Höhe der oberen Lötverbindung 3 aufgeschüttet und mit einem Silikon-Gel 8 vergossen.
Die Figur 3c zeigt eine der Figur 3b entsprechende besonders bevorzugte Ausführungsform, in welcher elektrisch isolierende Partikel bzw. schwach leitfähige Partikel mit unterschiedlicher Partikelgröße über die obere Lötverbindung 3 hinaus auf- geschüttet und mit einem Silikon-Gel 8 vergossen sind.
Durch den erfindungsgemäßen Verguss aus Gel sowie den schwach leitfähigen Partikel bzw. die elektrisch isolierenden Partikel wird eine dielektrisch inhomogene Struktur erzeugt, wel- ehe die Eigenschaft aufweist, die Feldverteilung durch einen Quasi-Streueffekt zu verändern und die Felder zu homogenisie- ren. Dadurch wird die gewünschte Feldreduktion an den Kanten der Metallteile auf der Keramik erzielt.
Die Keramikschicht 1 besteht - wie bereits erwähnt - typi- scherweise aus AlN. Die Dicke der Keramikschicht 1 beträgt beispielsweise zwischen 0,25-4 mm (typisch 1 mm) . Die Dielektrizitätskonstante der Keramikschicht 1 ist etwa 8,9. Die Dicke der oberen und der unteren Metallschicht 15, 16 wird jeweils bei etwa 300 μm eingestellt. Die Dielektrizitätskons- tante des Silikon-Gels 8 beträgt etwa 3.

Claims

Patentansprüche
1. Hochspannungsmodul mit einem Gehäuse (9) zur Aufnahme mindestens eines Bauelements, das auf einem Substrat aus ei- ner Keramikschicht (1) mit einer ersten Hauptseite (11) und einer der ersten Hauptseite gegenüberliegenden zweiten Hauptseite (12) , einer oberen Metallschicht (15) auf der ersten Hauptseite (11) und einer unteren Metallschicht (16) auf der zweiten Hauptseite (12) befestigt ist, wobei der Schaltungs- aufbau in einen Weichverguss (8) eingegossen ist, dadurch gekennzeichnet, dass der Weichverguss zumindest im Bereich der Aussenkanten (14) des Substrats aus einer Mischung aus einem Gel sowie schwach leitfähigen Partikeln (17) besteht.
2. Hochspannungsmodul mit einem Gehäuse (9) zur Aufnahme mindestens eines Bauelements, das auf einem Substrat aus einer Keramikschicht (1) mit einer ersten Hauptseite (11) und einer der ersten Hauptseite gegenüberliegenden zweiten Haupt- seite (12) , einer oberen Metallschicht (15) auf der ersten Hauptseite (11) und einer unteren Metallschicht (16) auf der zweiten Hauptseite (12) befestigt ist, wobei der Schaltungsaufbau in einen Weichverguss (8) eingegossen ist, dadurch gekennzeichnet, dass der Weichverguss zumindest im Bereich der Aussenkanten (14) des Substrats aus einer Mischung aus einem Gel sowie elektrisch isolierenden Partikeln mit hoher Dielektrizitätskonstante im Vergleich zum Gel (17) besteht.
3. Hochspannungsmodul nach Anspruch 2, dadurch gekennzeich- net, dass die elektrisch isolierenden Partikel (17) eine Dielektrizitätskonstante von mindestens 2,0 aufweisen, insbesondere von mehr als 6.
4. Hochspannungsmodul nach Anspruch 2 oder 3, dadurch ge- kennzeichnet, dass die elektrisch isolierenden Partikel (17) aus Glaskugeln, Glasgranulat, nichtleitenden Kunststoffen, Harzen, Elastomeren, Oxiden und/oder Nichtoxid-Keramiken bestehen.
5. Hochspannungsmodul nach Anspruch 1 , dadurch gekennzeich- net, dass die schwach leitfähigen Partikel (17) aus leitenden
Kunststoffen, Harzen und/oder Elastomeren bestehen.
6. Hochspannungsmodul nach einem der Ansprüche 1 oder 5, dadurch gekennzeichnet, dass die schwach leitfähigen Partikel bzw. die elektrisch isolierenden Partikel (17) eine Größe von etwa 50-300 μm aufweisen.
7. Hochspannungsmodul nach einem der Ansprüche 1, 5 oder 6, dadurch gekennzeichnet, dass die schwach leitfähigen Partikel bzw. die elektrisch isolierenden Partikel (17) eine breite Korngrößenverteilung aufweisen.
8. Hochspannungsmodul nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass das Gel ein Silikon-Gel ist.
9. Hochspannungsmodul nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der Weichverguss (8) lediglich im Bereich der Aussenkanten (14) des Substrats schwach leitfähige Partikel bzw. elektrisch isolierende Partikel aufweist.
10. Hochspannungsmodul nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der gesamte Weichverguss (8) schwach leitfähige Partikel bzw. elektrisch isolierende Partikel enthält .
11. Hochspannungsmodul nach einem der vorangegangenen Ansprüche, mit einem Gehäuse (9) , in welchem sich mindestens ein Bauelement (4, 5) befindet, das auf einem Substrat aus einer Keramikschicht (1) mit einer ersten Hauptseite (11) und einer der ersten Hauptseite gegenüberliegenden zweiten Haupt- seite (12) , einer oberen Metallschicht (15) auf der ersten Hauptseite (11) und einer unteren Metallschicht (16) auf der zweiten Hauptseite (12) befestigt ist, wobei der gesamte Schaltungsbereich und insbesondere der Bereich der Kanten (14) ein Weichverguss (8) aus einer Mischung aus einem Silikon-Gel sowie schwach leitfähigen Kunststoff-Partikeln (17) aufweist und mit einer Hartvergussmasse (7) aufgefüllt ist.
12. Verfahren zur Herstellung eines Hochspannungsmoduls mit einem Gehäuse (9) , in welchem sich mindestens ein Bauelement
(4, 5) befindet, das auf einem Substrat aus einer Keramikschicht (1) mit einer ersten Hauptseite (11) und einer der ersten Hauptseite gegenüberliegenden zweiten Hauptseite (12) , einer oberen Metallschicht (15) auf der ersten Hauptseite (11) und einer unteren Metallschicht (16) auf der zweiten
Hauptseite (12) befestigt ist, wobei der Schaltungsaufbau in einen Weichverguss (8) eingegossen ist, bei dem das Hochspannungsmodul in einem ersten Schritt zumindest im Bereich der Aussenkanten (14) des Substrats mit schwach leitfähigen Par- tikeln (17) zumindest teilweise aufgefüllt und anschließend in einem weiteren Schritt mit einem Gel vergossen wird.
13. Verfahren zur Herstellung eines Hochspannungsmoduls mit einem Gehäuse (9) , in welchem sich mindestens ein Bauelement (4, 5) befindet, das auf einem Substrat aus einer Keramikschicht (1) mit einer ersten Hauptseite (11) und einer der ersten Hauptseite gegenüberliegenden zweiten Hauptseite (12) , einer oberen Metallschicht (15) auf der ersten Hauptseite (11) und einer unteren Metallschicht (16) auf der zweiten Hauptseite (12) befestigt ist, wobei der Schaltungsaufbau in einen Weichverguss (8) eingegossen ist, bei dem das Hochspannungsmodul in einem ersten Schritt zumindest im Bereich der Aussenkanten (14) des Substrats mit Partikeln von hoher Dielektrizitätskonstante zumindest teilweise aufgefüllt und anschließend in einem weiteren Schritt mit einem Gel vergossen wird.
14. Verfahren nach Anspruch 12 oder 13 , dadurch gekennzeichnet, dass das Hochspannungsmodul in einem Vakuumverfahren mit einem Gel vergossen wird.
PCT/EP2002/006199 2001-06-25 2002-06-06 Hochspannungsmodul und verfahren zu dessen herstellung WO2003001594A2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/742,366 US7078795B2 (en) 2001-06-25 2003-12-19 High voltage module and method for producing same
US11/202,879 US7407836B2 (en) 2001-06-25 2005-08-12 High-voltage module and method for producing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10130517A DE10130517C2 (de) 2001-06-25 2001-06-25 Hochspannungsmodul und Verfahren zu dessen Herstellung
DE10130517.6 2001-06-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/742,366 Continuation US7078795B2 (en) 2001-06-25 2003-12-19 High voltage module and method for producing same

Publications (2)

Publication Number Publication Date
WO2003001594A2 true WO2003001594A2 (de) 2003-01-03
WO2003001594A3 WO2003001594A3 (de) 2003-11-06

Family

ID=7689323

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2002/006199 WO2003001594A2 (de) 2001-06-25 2002-06-06 Hochspannungsmodul und verfahren zu dessen herstellung

Country Status (3)

Country Link
US (2) US7078795B2 (de)
DE (1) DE10130517C2 (de)
WO (1) WO2003001594A2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2936097A1 (fr) * 2008-09-12 2010-03-19 Alstom Transport Sa Procede d'encapsulation d'un composant electronique a semi-conducteur.
EP3648156A1 (de) * 2018-11-02 2020-05-06 Infineon Technologies AG Halbleitersubstrat
EP3937214A1 (de) * 2020-07-07 2022-01-12 Siemens Aktiengesellschaft Verfahren zur herstellung einer leistungseinheit

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005051269B3 (de) * 2005-10-26 2007-05-31 Infineon Technologies Ag Verbundwerkstoff und Bodenplatte
US8821778B2 (en) 2006-02-24 2014-09-02 Hilmar Kraus Method for encapsulating electrical and/or electronic components in a housing
DE102006011757A1 (de) * 2006-02-24 2007-09-06 Hilmar Kraus Verfahren zum Vergießen elektrischer und/oder elektronischer Bauteile in einem Gehäuse
US7768109B2 (en) * 2007-08-24 2010-08-03 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
DE102008034075B4 (de) 2008-07-22 2012-06-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren zu dessen Herstellung
JP5113815B2 (ja) * 2009-09-18 2013-01-09 株式会社東芝 パワーモジュール
US8520389B2 (en) * 2009-12-02 2013-08-27 Hamilton Sundstrand Corporation Power semiconductor module for wide temperature applications
US20150001700A1 (en) * 2013-06-28 2015-01-01 Infineon Technologies Ag Power Modules with Parylene Coating
DE102014115815B4 (de) 2014-10-30 2022-11-17 Infineon Technologies Ag Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
US10629513B2 (en) * 2015-06-04 2020-04-21 Eaton Intelligent Power Limited Ceramic plated materials for electrical isolation and thermal transfer
FR3052295B1 (fr) * 2016-06-06 2018-11-09 Universite Toulouse Iii - Paul Sabatier Procede de traitement d'un materiau electriquement isolant lui conferant des proprietes de gradation de champ electrique auto-adaptatives pour composants electriques
EP3279935B1 (de) 2016-08-02 2019-01-02 ABB Schweiz AG Leistungshalbleitermodul
US10177057B2 (en) 2016-12-15 2019-01-08 Infineon Technologies Ag Power semiconductor modules with protective coating
CN109906509B (zh) * 2017-10-10 2022-10-28 新电元工业株式会社 模块以及电力转换装置
EP3511977B1 (de) * 2018-01-16 2021-11-03 Infineon Technologies AG Halbleitermodul und verfahren zur herstellung desselben
FR3084964A1 (fr) * 2018-08-09 2020-02-14 Universite Toulouse Iii - Paul Sabatier Dispositif electronique presentant une isolation electrique multicouche, et procede de fabrication correspondant.
CN112530888A (zh) * 2019-09-17 2021-03-19 珠海格力电器股份有限公司 一种功率模块及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5580493A (en) * 1994-06-08 1996-12-03 Raychem Corporation Conductive polymer composition and device
WO1999024992A1 (en) * 1997-11-08 1999-05-20 Littelfuse, Inc. Polymer composites for overvoltage protection
EP0921565A2 (de) * 1997-12-08 1999-06-09 Kabushiki Kaisha Toshiba Packung für Leistungshalbleiteranordnung und Verfahren zur Zusammensetzung derselben
EP0962974A2 (de) * 1998-05-28 1999-12-08 Hitachi, Ltd. Halbleiteranordnung
WO2000008686A2 (de) * 1998-08-05 2000-02-17 Infineon Technologies Ag Substrat für hochspannungsmodule
DE19958915A1 (de) * 1998-12-08 2000-06-29 Littelfuse Inc Schutz eines integrierten Schaltkreises mit spannungsvariablen Materialien

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0308676A3 (de) * 1987-09-25 1990-01-10 Siemens Aktiengesellschaft Spannungsarme Umhüllung für elektrische und elektronische Bauelemente, insbesondere Hybridschaltungen
US5294374A (en) * 1992-03-20 1994-03-15 Leviton Manufacturing Co., Inc. Electrical overstress materials and method of manufacture
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5580493A (en) * 1994-06-08 1996-12-03 Raychem Corporation Conductive polymer composition and device
WO1999024992A1 (en) * 1997-11-08 1999-05-20 Littelfuse, Inc. Polymer composites for overvoltage protection
EP0921565A2 (de) * 1997-12-08 1999-06-09 Kabushiki Kaisha Toshiba Packung für Leistungshalbleiteranordnung und Verfahren zur Zusammensetzung derselben
EP0962974A2 (de) * 1998-05-28 1999-12-08 Hitachi, Ltd. Halbleiteranordnung
WO2000008686A2 (de) * 1998-08-05 2000-02-17 Infineon Technologies Ag Substrat für hochspannungsmodule
DE19958915A1 (de) * 1998-12-08 2000-06-29 Littelfuse Inc Schutz eines integrierten Schaltkreises mit spannungsvariablen Materialien

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2936097A1 (fr) * 2008-09-12 2010-03-19 Alstom Transport Sa Procede d'encapsulation d'un composant electronique a semi-conducteur.
EP2166570A1 (de) * 2008-09-12 2010-03-24 Alstom Transport S.A. Verfahren zur Verkapselung einer elektronischen Halbleiterkomponente
RU2519077C2 (ru) * 2008-09-12 2014-06-10 Альстом Транспорт Са Способ покрытия оболочкой полупроводникового электронного компонента
EP3648156A1 (de) * 2018-11-02 2020-05-06 Infineon Technologies AG Halbleitersubstrat
US11211307B2 (en) 2018-11-02 2021-12-28 Infineon Technologies Ag Semiconductor substrate
EP3937214A1 (de) * 2020-07-07 2022-01-12 Siemens Aktiengesellschaft Verfahren zur herstellung einer leistungseinheit
WO2022008121A1 (de) * 2020-07-07 2022-01-13 Siemens Aktiengesellschaft Verfahren zur herstellung eines leistungsmoduls, entsprechender zwischenprodukte, resultierendes leistungsmoduls sowie eines umrichtersystems mit diesem leistungsmodul

Also Published As

Publication number Publication date
DE10130517C2 (de) 2003-07-24
US7407836B2 (en) 2008-08-05
WO2003001594A3 (de) 2003-11-06
US20040140116A1 (en) 2004-07-22
US7078795B2 (en) 2006-07-18
DE10130517A1 (de) 2003-01-09
US20050269683A1 (en) 2005-12-08

Similar Documents

Publication Publication Date Title
DE10130517C2 (de) Hochspannungsmodul und Verfahren zu dessen Herstellung
DE10221891C5 (de) Leistungshalbleitervorrichtung
DE1815989A1 (de) Halbleiter-Anordnung
DE102015215133B4 (de) Halbleitervorrichtung
DE112017004739T5 (de) Halbleitereinheit und Leistungswandler
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102013226544A1 (de) Halbleitervorrichtung
CH663491A5 (en) Electronic circuit module
EP1775769B1 (de) Leistungshalbleitermodul
EP1063700B1 (de) Substrat für Hochspannungsmodule
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
WO2000008686A2 (de) Substrat für hochspannungsmodule
WO2018001883A1 (de) Leistungsmodul
DE102020129423A1 (de) Linearer Abstandshalter zum Beabstanden eines Trägers eines Packages
DE112014006796B4 (de) Halbleiteranordnung
DE102012222012B4 (de) Leistungshalbleitereinrichtung und ein Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
EP2037498A1 (de) Hochwärmebeständiges Leistungshalbleitermodul
DE602004012235T2 (de) Halbleiterbauelement, halbleiterkörper und verfahren zu seiner herstellung
DE10121969C1 (de) Schaltungsanordnung in Druckkontaktierung und Verfahren zu seiner Herstellung
WO2024125986A1 (de) Elektronikanordnung und verfahren zum ausbilden einer elektronikanordnung
DE102021003748A1 (de) Anordnung zur Kühlung eines Hochvoltbauteils
DE102022213499A1 (de) Elektronikanordnung und Verfahren zum Ausbilden einer Elektronikanordnung
DE102016119597B4 (de) Doppelseitig kühlbares elektronikmodul und verfahren zu dessen herstellung
EP2964004A2 (de) Elektronische bauteilanordnung
DE102020124149A1 (de) Leistungsmodul

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 10742366

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2004106601

Country of ref document: RU

Kind code of ref document: A

Ref document number: 2004106602

Country of ref document: RU

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP