FR3084964A1 - Dispositif electronique presentant une isolation electrique multicouche, et procede de fabrication correspondant. - Google Patents

Dispositif electronique presentant une isolation electrique multicouche, et procede de fabrication correspondant. Download PDF

Info

Publication number
FR3084964A1
FR3084964A1 FR1857417A FR1857417A FR3084964A1 FR 3084964 A1 FR3084964 A1 FR 3084964A1 FR 1857417 A FR1857417 A FR 1857417A FR 1857417 A FR1857417 A FR 1857417A FR 3084964 A1 FR3084964 A1 FR 3084964A1
Authority
FR
France
Prior art keywords
layer
electronic device
insulating layer
parylene
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1857417A
Other languages
English (en)
Inventor
Zarel Valdez Nava
Sombel DIAHAM
Lionel Laudebat
Marie-Laure LOCATELLI
Thierry Lebey
Cyril Pelvillain
Philippe Cussac
Cyrille Duchesne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institut National Univ Jean Francois Champollion
Centre National de la Recherche Scientifique CNRS
Universite Toulouse III Paul Sabatier
Original Assignee
Institut National Univ Jean Francois Champollion
Centre National de la Recherche Scientifique CNRS
Universite Toulouse III Paul Sabatier
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institut National Univ Jean Francois Champollion, Centre National de la Recherche Scientifique CNRS, Universite Toulouse III Paul Sabatier filed Critical Institut National Univ Jean Francois Champollion
Priority to FR1857417A priority Critical patent/FR3084964A1/fr
Publication of FR3084964A1 publication Critical patent/FR3084964A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Laminated Bodies (AREA)

Abstract

L'invention concerne un dispositif électronique (30), comprenant un substrat (10) recouvert au moins partiellement d'une couche métallique conductrice (11), présentant une isolation électrique multicouche. Selon l'invention, un tel dispositif électronique comprend : - une première couche isolante mince (41) recouvrant une surface supérieure dudit substrat et de ladite couche métallique conductrice, dont l'épaisseur est sensiblement comprise entre 5 µm et 50 µm, et présentant une tenue diélectrique et une résistivité très élevées ; - une deuxième couche (42) de volume à conductivité électrique contrôlée, recouvrant ladite première couche isolante mince. Une telle isolation électrique multicouche trouve notamment application à la réalisation de modules de puissance double face, dans lesquels elle permet d'augmenter de façon conséquente le seuil d'apparition des décharges partielles.

Description

Dispositif électronique présentant une isolation électrique multicouche, et procédé de fabrication correspondant.
1. Domaine de l'invention
Le domaine de l'invention est celui de l'isolation électrique des dispositifs électroniques à base de semi-conducteurs. Plus précisément, l'invention concerne un système d'isolation électrique multicouche de tels dispositifs électroniques, qui trouve notamment des applications avantageuses dans le domaine de l'électronique de puissance.
2. Art antérieur et ses inconvénients
Les modules de puissance, qui intègrent par exemple des transistors bipolaires à grille isolée (ou IGBT pour l'anglais « Insulated Gate Bipolar Transistor »), fonctionnent classiquement dans une gamme de tension allant de 600 à 6500 V environ, et pour des courants de plus de 1000 A, pouvant aller jusqu'à 2400 A par module.
La structure d'un tel module de puissance est illustrée en figure 1. Elle comprend classiquement plusieurs puces 19, généralement brasées (12) sur un substrat en céramique 10, par exemple en nitrure d'aluminium (AIN), recouvert en grande partie d'une couche conductrice métallique 11. Ce substrat 10 repose sur une semelle 13, par laquelle on assure la tenue mécanique et le refroidissement des puces 19. L'ensemble des composants sont encapsulés dans un gel silicone 15, et regroupés dans un boîtier 18, au travers duquel est prévue une connectique de puissance 14.
On a constaté, à l'intérieur de tels modules de puissance, des problèmes de renforcement de champ électrique, qui, d'une part, limitent leur développement pour un fonctionnement à plus haute tension, et d'autre part, provoquent leur vieillissement prématuré, en raison notamment de l'apparition de décharges partielles.
De telles décharges partielles prennent plus particulièrement naissance au niveau du point triple PT correspondant à la jonction entre la métallisation 11 du substrat, la céramique 10 du substrat, et le matériau d'encapsulation 15, comme illustré en figure 2.
Ce point particulier PT correspond à la zone de renforcement de champ électrique la plus intense, qui contraint le plus le matériau d'encapsulation 15, et dans laquelle une activité de décharges partielles peut donc apparaître. Ce phénomène de décharges partielles est à l'origine de la défaillance de nombreux équipements électriques travaillant sous haute tension, i.e. à des tensions très supérieures à 1 kV.
Plusieurs solutions ont été proposées, afin de contrôler les renforcements de champ électrique dans les modules de puissance au niveau du point triple encapsulant/céramique/métallisation.
Mitic et al., dans IGBT Module Technology with High Partial Discharge Resistance, [Industry Applications Conference, 2001, Thirty-Sixth IAS Annual Meeting, Conference Record of the 2001 IEEE (Volume:3)], ont montré qu'un dépôt plasma PECVD (pour Plasma-Enhanced Chemical Vapor Deposition, dépôt chimique en phase vapeur assisté par plasma) d'une couche mince (épaisseur de 300 nm) semi-résistive de silicium amorphe hydrogéné (a-Si:H), au niveau de la seule zone du point triple, permettait de réduire le pic de champ électrique en bord de métallisation, et ainsi limiter le phénomène d'apparition de décharges partielles.
Cette technique présente cependant deux inconvénients principaux. D'une part, le dépôt plasma est une technique relativement coûteuse et difficile à mettre en œuvre industriellement à ce jour. D'autre part, la couche mince semi-résistive n'étant appliquée qu'au niveau du point triple, il est nécessaire de procéder, préalablement au dépôt PECVD, à un masquage des autres zones du module, ce qui peut s'avérer compliqué, au vu de la topologie complexe formée par les différents éléments le constituant.
Une autre grande famille de solutions vise à changer la configuration du champ électrique par applications de matériaux présentant des propriétés différentes par rapport au polymère d'encapsulation classiquement utilisé. Cette famille de solutions vise à dévier le champ électrique, et les lignes de potentiel, par changement de permittivité ou de conductivité du matériau d'encaspulation, afin de diminuer le niveau de champ à proximité du point triple à une limite acceptable. Pour ce faire, il a été proposé d'utiliser des polymères chargés en particules inorganiques à conductivité élevée ou à forte permittivité, comme décrit par exemple dans les documents de brevet EP 2 660 865, EP 1 736 998, US 2005/218380, US 2011/011640.
Selon ces différentes solutions, les matériaux gradateurs de potentiel sont chargés de façon homogène en particules. Cependant, pour bénéficier de performances optimales, il convient de charger toute la résine d'encapsulation selon un taux de chargement volumique supérieur à 10 vol. %, ce qui, selon le type de particules insérées, peut affaibilir sa rigidité diélectrique.
De ce fait, si la réduction du pic de champ, que l'utilisation de tels matériaux rend possible, permet effectivement de repousser le seuil d'apparition des décharges partielles, elle présente également une limite à la montée en tension du dispositif électrique, ce qui est préjudiciable.
Enfin, certaines de ces solutions, bien que théoriquement intéressantes, paraissent difficiles à mettre en œuvre de manière industrielle.
Il existe donc un besoin d'une technique d'isolation électrique permettant d'améliorer la fiabilité à long terme des dispositifs électroniques, en augmentant la tension de seuil d'apparition des décharges partielles, sans altérer le fonctionnement de ces dispositifs, par rapport aux techniques de l'art antérieur. Il existe également un besoin d'une telle technique, qui permette une fabrication plus facile, et moins onéreuse, de dispositifs électroniques équipés d'un tel système d'isolation électrique.
3. Exposé de l'invention
L'invention répond à ce besoin en proposant un dispositif électronique, comprenant un substrat recouvert au moins partiellement d'une couche métallique conductrice, et caractérisé en ce qu'il comprend :
une première couche isolante mince recouvrant une surface supérieure du substrat et de la couche métallique conductrice, dont l'épaisseur est sensiblement comprise entre 5 pm et 50 pm, et présentant les paramètres suivants, mesurés à une température de 25°C :
o un champ de rupture diélectrique en courant alternatif AC supérieur à lOOkV/mm;
o une conductivité électrique inférieure à 1014S/m ;
o une permittivité diélectrique dont la partie réelle est sensiblement comprise entre 2 et 4 ;
une deuxième couche de volume recouvrant la première couche isolante mince présentant une conductivité électrique inférieure à 104 S/m et au moins cent fois supérieure à la conductivité électrique de la première couche isolante mince, mesurée à une température de 25°C.
Ainsi, l'invention repose sur une approche tout à fait nouvelle et inventive de l'isolation électrique de dispositifs électroniques, visant à réduire l'apparition de décharges partielles néfastes au bon fonctionnement et à la longévité de tels dispositifs.
En effet, alors que la plupart des solutions de l'art antérieur visent à diminuer l'ampleur du champ électrique dans le matériau polymère d'encapsulation, la solution revendiquée repose sur un système d'isolation multi-couches, dans lequel on dépose, en contact direct avec le substrat métallisé, une couche mince de matériau parfait électriquement, là où le champ électrique est le plus élevé. A cette couche mince, on superpose une couche de volume, dont on contrôle les propriétés électriques, et notamment la conductivité, afin d'y contrôler la répartition du champ électrique et permettre la gradation de potentiel. On notera qu'un isolant électrique parfait a une conductance nulle et une résistance infinie, mais n'existe pas en pratique car il contient toujours une faible quantité de charges libres susceptibles de créer un courant. Par matériau parfait électriquement, on entend donc ici, et dans l'ensemble de ce document, un matériau isolant dont la tension de claquage, mesurée à 25°C pour une épaisseur entre 5pm et 50pm, est supérieure à 100kV/mm et une conductivité électrique mesurée à 25°C inférieure à 10 14 S/m. Ainsi, en cas de renforcement de champ électrique sur les matériaux isolants, les charges électriques, susceptibles de s'accumuler autour de vacuoles (ou imperfections, ou bulles) potentiellement présentes dans le matériau formant la couche de volume, sont drainées vers la première couche mince isolante, grâce à la conductivité augmentée du matériau formant la couche de volume. Cette solution permet d'augmenter avantageusement le seuil d'apparition des décharges partielles vers des tensions supérieures. En effet, la majeure partie du potentiel électrique (et donc du champ électrique) se retrouve alors reportée sur la couche mince isolante, qui est dépourvue de vacuoles dans son volume. Les excellentes propriétés d'isolation électrique de cette couche mince isolante permettent en outre de tenir de tels champs électriques intensifiés.
Selon un premier aspect, la première couche isolante mince est réalisée en matériau polymère appartenant au groupe comprenant :
des polymères poly-para-xylylène (PPX) ou parylène (PA) ;
des polyimides ;
des polyamides-imides.
Selon un autre aspect, la deuxième couche de volume est réalisée en matériau polymère nanocomposite à matrice époxy ou à matrice silicone, chargée en particules submicroniques, et plus particulièrement en nanoparticules.
Selon un aspect complémentaire, ces particules appartiennent au groupe comprenant : des particules de graphène ;
des particules carbonées (Graphite, nanotube de Carbone, noir de carbone etc.) ;
des particules métalliques (Au, Ag, Pt, etc.);
des particules à forte permittivité (BatiO3, SrTiO3, AIN etc.).
Selon un autre aspect, les particules de graphène présentent une taille moyenne comprise entre 20 et 100 nm et sont dispersées dans la matrice époxy par sonication dans une proportion volumique sensiblement comprise entre 0,28 et 0,55%vol.
Selon encore un autre aspect, la première couche isolante mince est un film de parylène N d'épaisseur sensiblement égale à 20 pm et la deuxième couche de volume est réalisée en matériau polymère nanocomposite à matrice époxy chargée en nanoparticules de graphène avec un taux de chargement massique inférieur ou égal à 0,5%wt.
Selon encore un autre aspect, le dispositif est un module de puissance double face, comprenant deux substrats céramiques métallisés par exemple de type DBC (pour « Direct Bonded Copper ») AIN/Cu en vis-à-vis connectés par brasure, la première couche isolante recouvre chacune des faces en vis-à-vis des substrats, et la deuxième couche de volume est en contact direct avec chacune des premières couches isolantes recouvrant chacune des faces en visà-vis des substrats.
L'invention concerne également un procédé de fabrication d'un dispositif électronique comprenant un substrat recouvert au moins partiellement d'une couche métallique conductrice, qui comprend :
un dépôt, sur une surface supérieure du substrat et de la couche métallique conductrice, d'une couche mince isolante de polymère d'épaisseur sensiblement comprise entre 5 pm et 50 pm, présentant les paramètres suivants, mesurés à une température de 25°C :
o un champ de rupture diélectrique en courant alternatif AC supérieur à lOOkV/mm ;
o une conductivité électrique inférieure à 1014S/m ;
o une permittivité diélectrique dont la partie réelle est sensiblement comprise entre 2 et 4 ;
une encapsulation de la première couche isolante mince par une deuxième couche de volume présentant une conductivité électrique, mesurée à une température de 25°C inférieure à 104S/m et au moins cent fois supérieure à la conductivité électrique de ladite première couche isolante mince.
Selon un aspect de ce procédé de fabrication, le dépôt d'une couche mince isolante est une polymérisation de dépôt en phase vapeur de parylène à température ambiante.
Selon un autre aspect de ce procédé de fabrication, la polymérisation de dépôt en phase vapeur comprend :
une sublimation d'un dimère de parylène solide à une température comprise entre 140°C et 170°C sous vide ;
une pyrolyse du dimère de parylène en phase gazeuse à environ 650°C sous vide, produisant deux monomères de parylène en phase gazeuse ;
une polymérisation des monomères de parylène dans une chambre de polymérisation à une température d'environ 20°C et sous une pression de quelques dizaines de millibars.
Selon un autre aspect de ce procédé de fabrication, l'encapsulation est une encapsulation par résine polymère nanocomposite à matrice époxy chargée en nanoparticules de graphène.
4. Liste des figures
D'autres buts, caractéristiques et avantages de l'invention apparaîtront plus clairement à la lecture de la description suivante, donnée à titre de simple exemple illustratif, et non limitatif, en relation avec les figures, parmi lesquelles :
la figure 1 illustre la structure d'un module de puissance de l'art antérieur ;
la figure 2 présente une vue en coupe du module de puissance de la figure 1 ;
la figure 3 présente une photographie d'un module de puissance double face ;
la figure 4 propose une représentation d'une vue en coupe du système d'isolation multicouche de l'invention dans le module de puissance de la figure 3 ;
les figures 5A à 5D présentent des vues en coupe du système d'isolation multicouche de l'invention (figures 5A et 5C) et du système d'isolation classique de l'art antérieur (figures 5B et 5D) ;
les figures 6A à 6D représentent schématiquement la position d'une vacuole par rapport au point triple PT pour différentes épaisseurs du film isolant mince du système de la figure 4 ;
les figures 7A et 7B représentent respectivement l'évolution de la différence de potentiel
Vab aux bornes de la vacuole de la figure 6 en fonction de l'épaisseur du film isolant mince et de la conductivité du matériau de volume du système de la figure 4 ;
les figures 8A et 8B présentent respectivement le champ de rupture diélectrique statistique de films de parylène N et d'échantillons d'époxy/graphène utilisés dans le système d'isolation multicouche de l'invention ;
la figure 9 présente une vue en coupe par microscopie optique d'un système d'isolation multicouche dans un mode de réalisation de l'invention ;
les figures 10A à 10G résument de façon schématique différents essais réalisés d'incorporation du système d'isolation classique de l'art antérieur ou multicouche selon l'invention, dans des modules de puissance double face ;
la figure 11 présente des mesures de la quantité de charge dans les modules de puissance double face pour les différents systèmes d'isolation de la figure 10 ;
la figure 12 illustre sous forme schématique le procédé de dépôt en phase vapeur d'une couche mince de parylène selon un mode de réalisation de l'invention ;
la figure 13 propose un schéma général des différentes étapes de préparation des nanocomposites époxy/graphène selon un mode de réalisation de l'invention ;
la figure 14 illustre les différentes étapes d'assemblage d'un module de puissance double face intégrant le système d'isolation multicouche selon un mode de réalisation de l'invention.
5. Description détaillée de modes de réalisation de l'invention
Le principe général de l'invention repose sur un système d'isolation électrique multicouche gradateur de potentiel, comprenant une première couche isolante mince, réalisée en un matériau parfait électriquement, et donc dépourvu de vacuoles, à laquelle on superpose une couche de volume réalisée en un matériau dont la conductivité élevée permet la gradation de potentiel, et le drainage des charges électriques vers la couche isolante mince. Comme on le verra plus en détail par la suite, en relation avec la description d'un mode de réalisation particulier, on réduit ainsi fortement l'apparition de décharges partielles, tout en proposant une solution industriellement réalisable, à des coûts modérés.
On s'attache plus particulièrement dans la suite à décrire une application de ce principe d'isolation électrique multicouche à un module de puissance double face, dans lequel le phénomène d'apparition de décharges partielles est particulièrement sensible. L'invention s'applique bien sûr également à l'isolation électrique de tout autre type de dispositif électronique, et n'est pas réservée au seul domaine de l'électronique de puissance.
La figure 3 présente un tel module de puissance double face 30. La figure 4 propose une représentation d'une vue en coupe du système d'isolation multicouche de l'invention dans le module de puissance double face 30 de la figure 3. Les figures 5A à 5D présentent cette même vue en coupe, mais permettent de comparer plus précisément le principe d'isolation multicouche de l'invention (figures 5A et 5C) et le principe d'isolation classique mono-matériau (gel silicone ou époxy seul) de l'art antérieur (figures 5B et 5D).
Comme illustré sur la figure 4, dont la partie inférieure constitue un agrandissement du rectangle référencé 40 dans la partie supérieure de la figure, la surface supérieure du substrat céramique 10 en nitrure d'aluminium AIN, et de sa métallisation 11 en cuivre, est recouverte d'une mince couche isolante 41 en parylène N. En effet comme détaillé dans la suite de ce document, les matériaux de type parylène N sont avantageux pour leur procédé de dépôt en phase vapeur et à température ambiante. D'autres types de parylène (C, D, E, VT4, AF4...) peuvent être utilisés pour la réalisation de cette couche mince 41, selon la température de fonctionnement du système électrique à protéger. On pourrait également, en variante, utiliser des matériaux polymères isolants, déposés à partir de solutions liquides (polyimides, polyamideimides...), à condition d'avoir un procédé de dépôt conforme ou une géométrie le permettant.
Cette première couche isolante 41 est un polymère mince (5 à 50 microns d'épaisseur) déposé en phase vapeur, avec une tenue diélectrique et une résistivité très élevée, permettant de tenir à elle seule (par son épaisseur) les contraintes électriques (tension) du système. Son épaisseur faible et son procédé de dépôt le rendent exempt de décharges partielles.
Cette couche mince isolante 41 est recouverte d'un matériau de volume 42 à conductivité contrôlée, réalisé en élaborant un polymère nanocomposite à matrice époxy chargée en nanoparticules de graphène. L'avantage de ce type de nanoparticules est la possibilité de contrôler la conductivité électrique du nanocomposite de façon large, en introduisant une faible quantité de nanoparticules de graphène (<1 % en masse). Cependant, des résultats similaires pourraient être obtenus par l'introduction d'autres particules carbonées, particules métalliques au sens large mais également par l'introduction de particules à forte permittivité (la gradation se ferait alors à travers l'augmentation de la permittivité globale du composite).
En d'autres termes, la deuxième couche 42 est donc un matériau qui complète l'encapsulation (polymère composite, nano ou micro), dont la conductivité électrique (réglable par fabrication) permet de diminuer suffisamment la contrainte électrique pour éliminer la possibilité d'avoir des décharges partielles au sein de ce deuxième matériau et donc au sein du système électrique global.
La figure 5 permet de comparer ce système multicouche avec le système classique monomatériau de l'art antérieur. La figure 5c) constitue un agrandissement d'une zone du module double face de la figure 5a), sur lequel on observe, comme sur la figure 4, le substrat céramique en nitrure d'aluminium 10, partiellement recouvert d'une couche de métallisation en cuivre 11. La surface supérieure du substrat 10 et de la métallisation 11 est recouverte d'une couche mince isolante 41, et d'une couche de volume 42. La figure 5d) constitue un agrandissement d'une zone du module double face de la figure 5b), selon l'art antérieur, dans lequel le substrat céramique en nitrure d'aluminium 10, partiellement recouvert d'une couche de métallisation en cuivre 11, est encapsulé dans un mono-matériau polymère 15, de type gel silicone ou résine époxy.
Dans de tels modules de puissance 30, les décharges partielles apparaissent principalement en présence de vacuoles (qui correspondent à des imperfections des matériaux) dans la zone dans laquelle le champ électrique est maximal. En référence à la figure 4, on considère le pire cas où une vacuole (d'un diamètre extérieur d'environ 10 pm) est présente à l'interface entre le film isolant mince 41 et le matériau de volume 42 : lors d'un fonctionnement du module de puissance 30 à haute tension, si la différence de potentiel aux bornes de la vacuole (Vab) excède 320 V, une décharge électrique se produira dans cette vacuole. Ce seuil correspond au seuil d'apparition des décharges partielles de l'air à la pression atmosphérique. Une façon originale, selon un mode de réalisation de l'invention, de maintenir cette différence de potentiel Vab θη dessous de cette valeur critique est de combiner la garantie d'absence de vacuole dans l'environnement immédiat du point triple PT du module de puissance 30 via la couche mince 41 avec un effet « gradateur de potentiel » dans le matériau de volume 42 afin d'évacuer les charges électriques pouvant s'accumuler autour de la vacuole.
Les figures 6A à 6D représentent schématiquement la position de cette vacuole 60 par rapport au point triple PT pour différentes épaisseurs du film de parylène 41. On considère sur ces figures une épaisseur de cuivre de 300 pm pour la couche de métallisation 11 recouvrant partiellement le substrat en céramique 10. Sur la figure 6A, le film 41 de parylène présente une épaisseur de 10 pm, de 20 pm pour la figure 6B, de 30 pm pour la figure 6C, et enfin de 40 pm pour la figure 6D. La vacuole 60 est située à l'interface entre le film mince isolant 41 et le matériau de volume à conductivité contrôlée 42, au voisinage du point triple PT. Vab représente la différence de potentiel aux bornes de la vacuole 60.
La Fig. 7a illustre l'effet purement géométrique d'un éloignement de la vacuole 60 du point triple PT en jouant avec l'épaisseur du film 41 de parylène PA (de 10 à 40 pm, voir fig. 6A à 6D) sur l'évolution de la différence de potentielle Vab à ses bornes, obtenue par simulations. Plus précisément, la figure 7A illustre l'évolution de la différence de potentiel Vab aux bornes de la vacuole 60 en fonction de la tension appliquée entre les électrodes du module de puissance 30, pour différentes épaisseurs de film mince 41 et pour une conductivité du matériau de volume 42 de 1015S/m.
En l'absence de film 41 de PA et pour une faible conductivité du matériau de volume 42, la différence de potentiel Vab atteint la valeur critique de 320 V (seuil de Paschen) à partir d'une tension de fonctionnement du module de puissance 30 de 4 kV (ce qui correspond à la gamme de tension d'application visée pour un module de puissance double face). En revanche, la présence de la couche 41 de parylène entre le substrat céramique métallisé type DBC (pour l'anglais « Direct Bonded Copper », à savoir un substrat sous forme de tuile céramique sur lequel une feuille de cuivre est fixée par un procédé d'oxydation à haute température) et le matériau de volume 42 permet d'augmenter ce seuil en tension à 6,5 kV, voire même plus de 7 kV pour des films 41 de PA de 10 et 20 pm d'épaisseur, respectivement.
Cependant, un tel effet purement géométrique ne suffit pas à réduire la différence de potentiel Vab aux bornes de la vacuole 60, surtout pour des tensions de fonctionnement élevées. En jouant sur les propriétés de conduction électrique du matériau de volume 42 (voir Fig. 7B), il est possible de réduire encore plus significativement la différence de potentiel Vab aux bornes de la vacuole, pour une épaisseur donnée de la couche 41 de parylène et pour une tension appliquée donnée. De plus, une conductivité électrique de l'isolant de volume élevée contribue également, sous tension appliquée pouvant induire une création de charges (aux bornes d'une vacuole), à favoriser l'écoulement de ces charges, donc à réduire le risque d'apparition d'une décharge partielle liée à leur accumulation dans la zone de renforcement de champ. Il est alors envisageable, soit de pouvoir augmenter les tensions de fonctionnement des modules de puissance 30, soit de pouvoir atteindre la caractéristique de module à 'zéro décharge partielle' (en anglais « free partial discharge »).
Ainsi, des simulations par éléments finis permettent d'estimer qu'à partir de valeurs de conductivité électrique de 108 S/m pour le matériau de volume 42, la différence de potentiel Vab aux bornes de la vacuole 60 est fortement réduite en dessous de la valeur critique (pour des films 41 d'épaisseur 20, 30 ou 40 microns). Ceci est illustré sur la figure 7B, sur laquelle on a représenté l'évolution de la différence de potentiel Vab aux bornes de la vacuole 60 en fonction de la conductivité du matériau de volume 42, pour différentes épaisseurs de film 41, et pour une tension appliquée entre les électrodes du module de puissance 30 de 6,9 kV. Sur la figure 7B, la ligne pointillée représente la différence de potentiel minimale (soit 320 V) nécessaire au sens de Paschen pour induire une décharge partielle dans la vacuole 60.
Afin d'atteindre un tel objectif de conductivité électrique, il a été retenu de réaliser le matériau de volume 42 à conductivité contrôlée à partir d'un mélange composite entre une matrice polymère (époxy) et des nanoparticules carbonées de graphène. L'avantage du graphène de taille nanométrique est la possibilité de pouvoir largement contrôler la conductivité électrique du matériau composite tout en dispersant une très faible quantité de nanoparticules (<l%vol). On peut ainsi également s'attendre à ne modifier que très peu les propriétés mécaniques du matériau 42.
Le Tableau 1 présente un état de l'art des valeurs de seuil de percolation de plusieurs polymères chargés en particules (micro- ou nanométriques) conductrices métalliques et carbonées. On peut ainsi remarquer que les composites contenant des particules carbonées de taille nanométrique présentent des seuils de percolation beaucoup plus faibles que ceux chargés avec des particules métalliques.
Dans le mode de réalisation décrit dans le présent document, des nanoparticules de graphène (en anglais, « Graphite nanoflakes »), présentant un diamètre extérieur moyen compris entre 20 et 100 nm, ont été dispersées dans la résine époxy par sonication. Le seuil de percolation des nanocomposites époxy/graphène a été obtenu entre 0.5 et 1 % en masse (soit entre 0.28 et 0.55 %vol).
Le fait d'accroître la conductivité électrique du matériau de volume 42, par ajout de ces particules de graphène, reporte une large partie du potentiel électrique sur le film mince 41, qui se doit donc d'être un très bon isolant avec un fort champ de rupture.
Type de particule Dimension des particules Matrice isolante Seuil de percolation
Particules métalliques Or Diamètre de 0.2 à 2.5 pm Polystyrène 11 % Vol.
Diamètre de 10 pm Polystyrène 30 % Vol.
Argent Diamètre de 0.2 à 2.5 pm Polystyrène 12 % Vol.
Nano fils de 25 nm de diamètre Polystyrène 0.75 % Vol.
Platine 50 nm Polyuréthane 10 % Vol.
Palladium Diamètre de 0.3 Polyuréthane 31 % Vol.
pm
Cobalt 98.8 pm Résine époxy 19 % Vol.
Cuivre 100 pm Résine époxy 6.5 % Vol.
Sphère d 5 pm Styrène-Butadiène 10 % Vol.
Nano fils de 25 nm de diamètre Polystyrène 0.75 % Vol.
Zinc 15 pm Nylon 6 18 % Vol.
Nickel 116. pm Résine époxy 35 % Vol
9.2 pm Polypropylène 27.5 % Vol.
2-9 pm Polyéthylène 23 % Vol.
Particules Carbonées Noir de carbone 30 nm High Density Polyéthylène 0.8% Vol.
Graphite 100 nm Résine Epoxy 0.375 % Vol.
Nanotube de carbone Diamètre de 1.4 nm, longueur de 1-3 pm poly(3- octylthiophene) 4 % wt.
Nano feuillet de graphite Epaisseur de 100 nm Résine époxy 1.3 % Vol.
Graphène 1 nm Polystyrène 0.15% Vol.
TABLEAU 1
La Fig. 8A présente le champ de rupture diélectrique statistique des films 41 de parylène N pour différentes épaisseurs de ce dernier, sous forme d'une probabilité de défaillance, exprimée en %, en fonction du champ électrique, exprimé en MV/cm. La Fig. 8B illustre le champ de rupture diélectrique statistique d'échantillons d'époxy/graphène de 1 mm d'épaisseur sous forme d'une probabilité de défaillance, exprimée en %, en fonction du champ électrique, exprimé en kV/mm pour différents taux de chargement massique en nanoparticules.
Comme on peut le constater sur la figure 8A, le champ de rupture AC statistique des films de PA-N atteint de fortes valeurs, globalement supérieures à 2 MV/cm. Sur la figure 8B, la forte chute des valeurs de probabilité de défaillance pour des taux de chargement compris entre 0,1 %wt et 0,5 %wt, par rapport aux valeurs de probabilité pour un taux de 1 %wt, illustre l'existence d'un seuil de percolation entre 0,5 %wt et 1 %wt.
Au vu de l'ensemble de ces données expérimentales, un mode de réalisation avantageux de l'invention repose sur la conception d'un système d'isolation multicouche comprenant un film de PA-N d'environ 20 pm d'épaisseur et un nanocomposite d'époxy/graphène jusqu'à 0,5 %wt (soit une conductivité de 109S/m à 50Hz faible signal).
La Fig. 9 présente une vue en coupe par microscopie optique d'un tel système d'isolation multicouche (parylène-N 20 pm + époxy/graphène à 0,5 %wt) incorporé dans un module de puissance double face 30. Cette observation est réalisée par microscopie optique sur la section d'un module 30 découpé. Afin de vérifier la conformité du dépôt de PA-N 41, on procède à plusieurs grossissements de portions de la partie supérieure de la figure, correspondant aux éléments encadrés de la partie inférieure de la figure, en les focalisant sur trois zones différentes : la première, située au point triple PT, une autre à l'angle de la métallisation 11 et du composite 42, et enfin la troisième, au niveau de l'interface avec la céramique 10. Les mêmes références numériques sont utilisées que dans la description précédente des figures 1 à 8.
On peut observer sur cette figure 9 la bonne adhésion et conformité du film 41 de PA-N tout autour des zones de singularité, ce qui permet de prémunir le module de puissance 30 de la présence de vacuoles 60 dans cette couche 41. En effet, dans chaque cas, on constate qu'il n'y a pas de présence de défaut dans la couche 41 de PA-N et à ses interfaces avec les métallisations 11, la céramique 10 et le composite 42. Le film 41 de PA-N épouse parfaitement les formes géométriques complexes du module double face 30.
Pour un objectif de dépôt d'une couche de parylène de 20 pm d'épaisseur, il a été constaté une épaisseur du film 41 sur les surfaces planes proche de 22 pm, et une épaisseur sur les zones de formes complexes tendant plutôt vers 18 pm.
La Fig. 10 résume de façon schématique différents essais réalisés d'incorporation du système d'isolation classique de l'art antérieur ou multicouche selon l'invention, dans des modules de puissance double face 30. Plus précisément :
la figure 10A illustre un système d'isolation classique, dans lequel le matériau d'encapsulation 15i est un gel silicone. Sur la figure 10E, ce gel silicone 15i est associé à un film de PA-N 41 ;
de même, la figure 10B illustre un système d'isolation classique, dans lequel le matériau d'encapsulation 152 est une résine époxy. Sur la figure 10F, l'époxy 152 est associée à un film de PA-N 41.
Ces deux configurations permettent de tester le seul effet d'éloignement géométrique de vacuoles 60 par rapport au point triple PT ou d'autres effets de pointe sur le seuil d'apparition des décharges partielles.
Les figures 10C et 10D illustrent un système d'isolation dans lequel les matériaux d'encapsulation 42η 422 sont respectivement des matériaux composites seuls de 0,5 et 1 %wt (soit 0,28 et 0,55 %vol). Ces configurations permettent de vérifier les limites de tenue de tension du matériau de volume 42i, 422.
Enfin, le film de PA-N 41 a été associé à des composites époxy/graphène chargés à 0,3 et 0,5 %wt (soit 0,17 et 0,28 %vol) (respectivement figures 10G et 10H) pour vérifier l'effet conjugué d'éloignement géométrique et de gradation de potentiel (ou drainage des charges autour des vacuoles 60) dans le matériau de volume 423, 42i.
Les tests de décharges partielles dans les modules de puissance double face 30 ont été réalisés en courant alternatif AC jusqu'à 7 kVrms (limite de qualification de ces objets). La Fig. 11 présente, pour une rampe de tension AC appliquée jusqu'à 7 kVrms en 10 s et un plateau à cette tension pendant 10 s, l'évolution de la quantité de charge détectée au cours du temps. Une ligne horizontale pointillée représente la quantité de charge limite de 10 pC à ne pas dépasser dans les tests de qualification. Ainsi, on peut remarquer que pour l'isolation monocouche (gel (fig. 10A), époxy (fig. 10B), composite 0,5 %wt (fig. 10C)), la quantité de charge dépasse largement le seuil de 10 pC. Cela peut s'expliquer par une mauvaise conformité des matériaux au niveau des singularités des électrodes du module 30. A noter que dans le cas du nanocomposite à 1 %wt, le claquage est apparu à chaque essai durant la rampe de montée autour de 3 kVrms (non présenté sur la figure 11). Au contraire, dès que l'on incorpore la couche 41 de parylène entre le substrat céramique métallisé et le matériau de volume 42, on remarque une forte diminution de la quantité de charge détectée qui devient comprise entre 10 et 20 pC. Cela met en évidence l'effet d'éloignement des vacuoles 60 ou de délaminations des zones de renforcement de champ.
Enfin, l'association du film 41 de parylène avec les nanocomposites époxy/graphène 423 (0,3 %wt) et 42i (0,5 %wt) présente une réduction supplémentaire de la quantité de charge détectée qui devient dès lors inférieure à 5 pC. L'activité de décharges partielles devient ainsi quasi inexistante.
On présente désormais, en relation avec les figures 12 et suivantes, un exemple de réalisation du procédé de fabrication du système d'isolation multicouche selon un mode de réalisation de l'invention.
Le parylène (PA) est le nom générique de la famille des polymères poly-para-xylylène (PPX). Cette famille est constituée de plusieurs types de parylène. Le parylène N, utilisé dans un mode de réalisation de l'invention pour réaliser la couche mince isolante 41, est composé d'un noyau aromatique sur lequel sont greffés deux groupes méthyles. D'autres parylènes sont des dérivés de cette base où l'on vient greffer des atomes de chlore ou de fluor (familles PA-D et PAVT4 ou PA-AF4). Ces parylènes sont obtenus par le procédé de Gorham. Cette méthode de synthèse utilise le procédé de polymérisation de dépôt en phase vapeur (VDP). Cette technique permet d'obtenir des couches homogènes et conformes dans une plage d'épaisseur allant de 100 nm à 50 pm (comme décrit par exemple par W. F. Gorham dans A New, General Synthetic Method for the Preparation of Linear Polyp-xylylenes, J. Polym. ScL, Part A: Polym. Chem., Volume 4 Issue 12, Pages 3027 - 3039, 1966).
Comme illustré sur la figure 12, l'élaboration du parylène se fait en trois étapes. Au cours d'une étape référencée 120, le dimère de PA se sublime à une température comprise entre 140°C et 170 °C sous vide (environ 1,33 mBar). Après cette étape de sublimation, le dimère est sous une phase vapeur et transite au sein du réacteur vers une zone de pyrolyse à environ 650 °C. Cette étape 121 permet aux dimères d'être séparés en deux monomères. Ensuite, les monomères entrent dans la chambre de polymérisation chauffée à 20 °C et sous une pression de quelques dizaines de mbar. Dans cette enceinte 123, les monomères vont se déposer et se recombiner sur la surface de l'échantillon, au cours d'une étape de polymérisation 122. Le dépôt en phase vapeur permet d'obtenir une couche 41 conforme, qui adhère à la surface de l'objet sur lequel elle est déposée, en épousant sa géométrie, aussi complexe soit elle. Un promoteur d'adhérence peut être déposé lors d'une étape préliminaire.
Cette couche mince isolante 41 de parylène est recouverte d'un matériau de volume 42, qui est un nanocomposite graphène-époxy. Les poly-époxydes (époxy) sont généralement fabriqués à partir de deux composés: une résine (époxyde) et un durcisseur (le plus souvent des amines). Sous l'effet de la température, l'époxyde et le durcisseur réagissent pour se durcir et atteindre un état solide. Le processus mis en jeu sous l'effet de la chaleur est une réaction dite de « polyaddition ». L'époxyde et le durcisseur réagissent entre eux, conduisant à la formation d'un réseau de chaînes rigidifiées : l'époxy. Dans un mode de réalisation de l'invention, l'époxy utilisée dans l'élaboration des composites 42 est la EP 630 LV de Polytec®.
L'inclusion des particules de graphène (graphite fortement divisé, avec une taille nanométrique entre 1 et 100 nm) a été réalisée. Les particules de graphène, qui sont conductrices, dans une matrice isolante permettent de modifier sa conductivité électrique. La teneur en masse des particules et leur taille permettent d'atteindre une large gamme de conductivité. Un avantage du graphène est son fort impact dans la conductivité électrique dès les très faibles taux de chargement.
Les nanocomposites époxy/graphène 42 ont été préparés en suivant un procédé en six étapes résumé sur la Figure 13, qui ont été adaptées pour effectuer la dispersion des nanoparticules de graphène.
Le procédé consiste lors d'une première étape 130, à préchauffer la résine époxyde (partie A) à 70°C pendant 20 minutes afin de faire chuter sa viscosité. La deuxième étape 131 consiste à mélanger manuellement la solution liquide avec les particules de graphène (0,0221,1 g) pendant 1 minute dans la partie A de la résine époxyde 630 LV (20 g) à l'aide d'une spatule.
La troisième étape 132 consiste à disperser les nanoparticules dans la matrice époxyde liquide ainsi qu'à casser les agglomérats en utilisant une sonde à ultrasons de forte puissance (750 W). Les paramètres utilisés durant cette étape de « sonication » sont les suivants : puissance de 300 W (40% de 750 W), durée de 40 minutes avec un cycle d'exposition carré (2s ON et 9s OFF), température de la solution de 70 °C. La quatrième étape 133 consiste en une étape d'exfoliation des particules de graphène en utilisant les forces de cisaillement entre la matrice et les particules. Pour cette étape, un mélangeur planétaire a été utilisé. Les solutions époxy/graphène, pour les différents taux de chargement, ont été placées dans des flacons (10 ml) puis soumis à une rotation de 3000 tr/min pendant 10 minutes. Ensuite, on ajoute le durcisseur (partie B) à la solution, puis on réapplique le même cycle avec le mélangeur planétaire. En parallèle de cette étape, les moules sont préchauffés dans un four à 70 °C sous air. La cinquième étape 134 consiste à dégazer le moule contenant la solution finale pendant 5 minutes à une pression de 0,2 bar. Un agent de démoulage (référence QZ-13) est préalablement déposé à la surface du moule en contact avec la solution époxy/graphène pour favoriser le démoulage des échantillons si nécessaire. Lors de la sixième étape 135, les solutions époxy/graphène sont solidifiées par un recuit à 120°C durant 30 minutes.
La figure 14 illustre les différentes étapes d'assemblage d'un module de puissance double face intégrant le système d'isolation multicouche selon un mode de réalisation de l'invention.
Une première étape 141 consiste à placer le substrat métallisé (10+11) sur un plateau permettant d'effectuer différents brasages. Lors de la deuxième étape 142, on brase des bumps (en français, bille ou bosse conductrice) sur le substrat métallisé (10+11) avec de la pâte à braser. La troisième étape 143 consiste à braser le second substrat métallisé sur les bumps. Lors de la quatrième étape 144, on applique un coffrage/mur en silicone sur trois côtés de la structure pour la rendre étanche avant remplissage de l'encapsulant. Au cours de la cinquième étape 145, on effectue des mesures de décharges partielles sans le système d'isolation multicouche mais en immergeant le module 30 dans un liquide isolant (de type fluoré). Une fois que la structure double face est passée à l'étape 145, on dépose le film de PA-N (20 pm) dans les modules (étape 146). Dans la septième étape 147, on effectue des mesures de décharges partielles sur la structure double face contenant le film de PA-N 41. Lors de la dernière étape 148, on incorpore le nanocomposite époxy/graphène 42 dans la structure contenant déjà le film de PA-N 41 tel que présenté précédemment.
Le système d'isolation multicouche de l'invention présente de nombreux avantages, par rapport aux solutions de l'art antérieur. Notamment, du point de vue des performances, il permet de tendre vers un système haute tension 'zéro décharge partielle' lui assurant une meilleure fiabilité à long terme (par haute tension, on entend une tension supérieure à 20 kV). En outre, le procédé de fabrication d'un tel système est moins onéreux que la plupart des solutions de l'art antérieur, car il repose sur l'utilisation de matériaux et procédés de dépôts qui, pris individuellement, sont déjà existants. Seuls interviennent en plus l'ajout de particules pour fonctionnaliser l'isolant de volume (époxy ou gel) et le dépôt de parylène. Cependant, les 5 particules de graphène sont commerciales, bon marché et multi-sources, donc faciles d'approvisionnement. Pour les dispositifs électroniques devant travailler à haute température, des versions de parylène fonctionnant jusqu'à 300 °C de façon stable existent. Des gels et des époxys peuvent être trouvés avec une température maximale d'utilisation jusqu'à 200-250 °C.

Claims (11)

1. Dispositif électronique, comprenant un substrat (10) recouvert au moins partiellement d'une couche métallique conductrice (11), caractérisé en ce qu'il comprend :
une première couche isolante mince (41) recouvrant une surface supérieure dudit substrat et de ladite couche métallique conductrice, dont l'épaisseur est sensiblement comprise entre 5 pm et 50 pm, et présentant les paramètres suivants, mesurés à une température de 25°C :
o un champ de rupture diélectrique en courant alternatif AC supérieur à lOOkV/mm ;
o une conductivité électrique inférieure à 1014S/m ;
o une permittivité diélectrique dont la partie réelle est sensiblement comprise entre 2 et 4 ;
une deuxième couche de volume (42) recouvrant ladite première couche isolante mince présentant une conductivité électrique, mesurée à une température de 25°C, inférieure à 104S/m et au moins cent fois supérieure à la conductivité électrique de ladite première couche isolante mince.
2. Dispositif électronique selon la revendication 1, caractérisé en ce que ladite première couche isolante mince (41) est réalisée en matériau polymère appartenant au groupe comprenant :
des polymères poly-para-xylylène (PPX) ou parylène (PA);
des polyimides ;
des polyamides-imides.
3. Dispositif électronique selon l'une quelconque des revendications 1 et 2, caractérisé en ce que ladite deuxième couche de volume (42) est réalisée en matériau polymère nanocomposite à matrice époxy chargée en particules submicroniques et/ou en nanoparticules.
4. Dispositif électronique selon la revendication 3, caractérisé en ce que lesdites particules appartiennent au groupe comprenant :
des particules de graphène ;
des particules carbonées ;
des particules métalliques ;
des particules à forte permittivité.
5. Dispositif électronique selon la revendication 4, caractérisé en ce que lesdites particules de graphène présentent un diamètre moyen compris entre 20 et 100 nm et sont dispersées dans ladite matrice époxy par sonication dans une proportion volumique sensiblement comprise entre 0,28 et 0,55%vol.
6. Dispositif électronique selon l'une quelconque des revendications 1 à 5, caractérisé en ce que ladite première couche isolante mince (41) est un film de parylène N d'épaisseur sensiblement égale à 20 pm et en ce que ladite deuxième couche de volume (42) est réalisée en matériau polymère nanocomposite à matrice époxy chargée en nanoparticules de graphène avec un taux de chargement massique inférieur ou égal à 0,5%wt.
7. Dispositif électronique selon l'une quelconque des revendications 1 à 6, caractérisé en ce que ledit dispositif est un module de puissance double face (30), comprenant deux substrats céramiques métallisés en vis-à-vis connectés par brasure, en ce que ladite première couche isolante (41) recouvre chacune desdites faces en vis-à-vis desdits substrats, et en ce que ladite deuxième couche de volume (42) est en contact direct avec chacune desdites premières couches isolantes recouvrant chacune desdites faces en vis-à-vis desdits substrats.
8. Procédé de fabrication d'un dispositif électronique comprenant un substrat recouvert au moins partiellement d'une couche métallique conductrice, caractérisé en ce qu'il comprend :
un dépôt (146 ; 120-122), sur une surface supérieure dudit substrat et de ladite couche métallique conductrice, d'une couche mince isolante (41) de polymère d'épaisseur sensiblement comprise entre 5 pm et 50 pm, présentant les paramètres suivants, mesurés à une température de 25°C :
o un champ de rupture diélectrique en courant alternatif AC supérieur à lOOkV/mm ;
o une conductivité électrique inférieure à 1014S/m ;
o une permittivité diélectrique dont la partie réelle est sensiblement comprise entre 2 et 4 ;
une encapsulation (148) de ladite première couche isolante mince par une deuxième couche de volume (42) présentant une conductivité électrique, mesurée à une température de 25°C, inférieure à 104 S/m et au moins cent fois supérieure à la conductivité électrique de ladite première couche isolante mince.
9. Procédé de fabrication selon la revendication 8, caractérisé en ce que ledit dépôt d'une couche mince isolante est une polymérisation de dépôt en phase vapeur de parylène à température ambiante.
10. Procédé de fabrication selon la revendication 9, caractérisé en ce que ladite polymérisation de dépôt en phase vapeur comprend :
une sublimation (120) d'un dimère de parylène solide à une température comprise entre 140°C et 170°C sous vide ;
une pyrolyse (121) dudit dimère de parylène en phase gazeuse à environ 650°C sous vide, produisant deux monomères de parylène en phase gazeuse ;
5 - une polymérisation (122) desdits monomères de parylène dans une chambre de polymérisation à une température d'environ 20°C et sous une pression de quelques dizaines de millibars.
11. Procédé de fabrication selon l'une quelconque des revendications 8 à 10, caractérisé en ce que ladite encapsulation (148) est une encapsulation par résine polymère nanocomposite à 10 matrice époxy chargée en nanoparticules de graphène.
FR1857417A 2018-08-09 2018-08-09 Dispositif electronique presentant une isolation electrique multicouche, et procede de fabrication correspondant. Withdrawn FR3084964A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1857417A FR3084964A1 (fr) 2018-08-09 2018-08-09 Dispositif electronique presentant une isolation electrique multicouche, et procede de fabrication correspondant.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1857417A FR3084964A1 (fr) 2018-08-09 2018-08-09 Dispositif electronique presentant une isolation electrique multicouche, et procede de fabrication correspondant.

Publications (1)

Publication Number Publication Date
FR3084964A1 true FR3084964A1 (fr) 2020-02-14

Family

ID=65201060

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1857417A Withdrawn FR3084964A1 (fr) 2018-08-09 2018-08-09 Dispositif electronique presentant une isolation electrique multicouche, et procede de fabrication correspondant.

Country Status (1)

Country Link
FR (1) FR3084964A1 (fr)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0962974A2 (fr) * 1998-05-28 1999-12-08 Hitachi, Ltd. Dispositif semi-conducteur
US20040140116A1 (en) * 2001-06-25 2004-07-22 Reinhold Bayerer High voltage module and method for producing same
US20050218380A1 (en) 2004-04-06 2005-10-06 Abb Research Ltd. Nonlinear electrical material for high and medium voltage applications
EP1736998A1 (fr) 2005-06-21 2006-12-27 Abb Research Ltd. Bande à la propriété de varistor pour le contrôle d'un champ électrique
US20110011640A1 (en) 2008-02-21 2011-01-20 The University Of Manchester Insulating medium and its use in high voltage devices
EP2660865A1 (fr) 2012-04-30 2013-11-06 ABB Technology AG Dispositif semi-conducteur haute tension à terminaison de bord graduée de manière résistive non linéaire
US20150001700A1 (en) * 2013-06-28 2015-01-01 Infineon Technologies Ag Power Modules with Parylene Coating
US20170287880A1 (en) * 2016-04-04 2017-10-05 Infineon Technologies Ag Electronic Device Package Having a Dielectric Layer and an Encapsulant

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0962974A2 (fr) * 1998-05-28 1999-12-08 Hitachi, Ltd. Dispositif semi-conducteur
US20040140116A1 (en) * 2001-06-25 2004-07-22 Reinhold Bayerer High voltage module and method for producing same
US20050218380A1 (en) 2004-04-06 2005-10-06 Abb Research Ltd. Nonlinear electrical material for high and medium voltage applications
EP1736998A1 (fr) 2005-06-21 2006-12-27 Abb Research Ltd. Bande à la propriété de varistor pour le contrôle d'un champ électrique
US20110011640A1 (en) 2008-02-21 2011-01-20 The University Of Manchester Insulating medium and its use in high voltage devices
EP2660865A1 (fr) 2012-04-30 2013-11-06 ABB Technology AG Dispositif semi-conducteur haute tension à terminaison de bord graduée de manière résistive non linéaire
US20150001700A1 (en) * 2013-06-28 2015-01-01 Infineon Technologies Ag Power Modules with Parylene Coating
US20170287880A1 (en) * 2016-04-04 2017-10-05 Infineon Technologies Ag Electronic Device Package Having a Dielectric Layer and an Encapsulant

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MITIC ET AL.: "IGBT Module Technology with High Partial Discharge Résistance", INDUSTRY APPLICATIONS CONFERENCE, 2001, THIRTY-SIXTH IAS ANNUAL MEETING, CONFÉRENCE RECORD OF THE 2001 IEEE, vol. 3, 2001, XP010561947, DOI: doi:10.1109/IAS.2001.955789
W. F. GORHAM: "A New, General Synthetic Method for the Préparation of Linear Polyp-xylylenes", J. POLYM. SCI., PART A: POLYM. CHEM., vol. 4, no. 12, 1966, pages 3027 - 3039

Similar Documents

Publication Publication Date Title
EP3020050A1 (fr) Matériau composite électriquement isolant, procédé de fabrication d&#39;un tel matériau et son utilisation en tant qu&#39;isolant électrique
EP3251468B1 (fr) Dispositif chauffant, en particulier semi-transparent
EP3696834B1 (fr) Capacite metal-polymere comprenant un film dielectrique a forte constante dielectrique et a fort champ de claquage
EP2729973A1 (fr) Electrode transparente conductrice multicouche et procédé de fabrication associé
EP2022816B1 (fr) Couche d&#39;accroche sur des polymères fluorés
EP3154082A1 (fr) Structure dbc amelioree dotee d&#39;un support integrant un materiau a changement de phase
Alhendi et al. Assessing Current‐Carrying Capacity of Aerosol Jet Printed Conductors
JP2022008952A (ja) 粒子、接続材料及び接続構造体
EP3203511A1 (fr) Dispositif electronique hybride protege contre l&#39;humidite et procede de protection contre l&#39;humidite d&#39;un dispositif electronique hybride
JP2022008953A (ja) 粒子、接続材料及び接続構造体
WO2005088797A1 (fr) Materiau de controle de champ electrique
FR3084964A1 (fr) Dispositif electronique presentant une isolation electrique multicouche, et procede de fabrication correspondant.
US20220377887A1 (en) Transparent composite nanowire electrodes
FR2570383A1 (fr) Composition stable conductrice de la chaleur et bloc de dispositif semi-conducteur dans lequel cette composition est utilisee
JP6672042B2 (ja) 応力緩和剤、接続構造体組立用接着剤、接続構造体組立用接合材、半導体装置及び電子機器
FR3057873A1 (fr) Materiau composite electriquement et thermiquement conducteur
EP2208543A1 (fr) Procédé de dépôt d&#39;un matériau à la surface d&#39;un objet
EP2920811B1 (fr) Interposeur en graphene et procede de fabrication d&#39;un tel interposeur
FR3074087A1 (fr) Procede pour fabriquer un objet thermoforme metallise
FR3087992A1 (fr) Systeme thermoretractable
EP1789975B1 (fr) Dispositif de haute- ou moyenne-tension comprenant un systeme dielectrique particulier
EP3776640B1 (fr) Substrat pour applications radiofrequences et procede de fabrication associe
FR3057571A1 (fr) Materiau de repartition de champ electrique, son procede de fabrication et dispositif comprenant un tel materiau
EP3548578B1 (fr) Polymere pour interface thermique de faible resistance thermique et interface thermique
WO2023118723A1 (fr) Procédé de formation d&#39;un dispositif comprenant du graphène

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20200214

ST Notification of lapse

Effective date: 20210405