JP2000216332A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000216332A JP2000216332A JP11011465A JP1146599A JP2000216332A JP 2000216332 A JP2000216332 A JP 2000216332A JP 11011465 A JP11011465 A JP 11011465A JP 1146599 A JP1146599 A JP 1146599A JP 2000216332 A JP2000216332 A JP 2000216332A
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- resin
- insulating substrate
- semiconductor device
- end part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】パワー半導体装置の絶縁耐電圧性を向上する。
【解決手段】絶縁基板(3a)上の導電パターン(3
b)端部と絶縁基板端部との間の絶縁基板の沿面に高絶
縁耐電圧性樹脂剤(4)を設けるとともに、絶縁基板の
端部とケース構造体との間のベース板表面を高絶縁耐電
圧性樹脂剤(7)で覆う。 【効果】高絶縁耐電圧性樹脂剤(4,7)により、絶縁
耐圧及びその信頼性が向上する。
b)端部と絶縁基板端部との間の絶縁基板の沿面に高絶
縁耐電圧性樹脂剤(4)を設けるとともに、絶縁基板の
端部とケース構造体との間のベース板表面を高絶縁耐電
圧性樹脂剤(7)で覆う。 【効果】高絶縁耐電圧性樹脂剤(4,7)により、絶縁
耐圧及びその信頼性が向上する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置に関す
る。
る。
【0002】
【従来の技術】従来の装置は、特開平7−58282号公報に
示す構造の半導体装置のように、ベース板(取付け基
板)の端部にケース材を配置し、ベース板(取付け基
板)の内面に絶縁基板(セラミックス基板)を介して半
田付けされた金属板の端部面に、枠体(仕切部材)を接
合し、その内部を耐絶縁性ゲル剤(ゲル状合成樹脂)で
充填させ、枠体(仕切部材)の外部領域をゴム状合成樹
脂剤で全面被覆してその上に硬質合成樹脂剤を覆いかぶ
せ、蓋ケースを接着した構造である。
示す構造の半導体装置のように、ベース板(取付け基
板)の端部にケース材を配置し、ベース板(取付け基
板)の内面に絶縁基板(セラミックス基板)を介して半
田付けされた金属板の端部面に、枠体(仕切部材)を接
合し、その内部を耐絶縁性ゲル剤(ゲル状合成樹脂)で
充填させ、枠体(仕切部材)の外部領域をゴム状合成樹
脂剤で全面被覆してその上に硬質合成樹脂剤を覆いかぶ
せ、蓋ケースを接着した構造である。
【0003】この構造の主目的としているのは、ゴム状
合成樹脂剤がベース板(取付け基板)からケース材の剥離
を押さえ水分の侵入を防ぐことであり、またゴム状合成
樹脂剤が弾力性に富むことにより亀裂発生がなく、絶縁
基板表面に対しても接着性が良く、耐圧特性劣化の恐れ
がない高耐圧のパワー半導体装置を得ることである。ま
た、他の従来装置として、特開平8−125071 号公報に示
す半導体装置においては、絶縁基板の沿面部とベース板
の一部をシリコーン系ゴム接着剤で被覆し、その上部の
全域に耐絶縁性ゲル剤を充填させ、さらにその上層部を
硬質合成樹脂剤(エポキシ樹脂)を形成させる。
合成樹脂剤がベース板(取付け基板)からケース材の剥離
を押さえ水分の侵入を防ぐことであり、またゴム状合成
樹脂剤が弾力性に富むことにより亀裂発生がなく、絶縁
基板表面に対しても接着性が良く、耐圧特性劣化の恐れ
がない高耐圧のパワー半導体装置を得ることである。ま
た、他の従来装置として、特開平8−125071 号公報に示
す半導体装置においては、絶縁基板の沿面部とベース板
の一部をシリコーン系ゴム接着剤で被覆し、その上部の
全域に耐絶縁性ゲル剤を充填させ、さらにその上層部を
硬質合成樹脂剤(エポキシ樹脂)を形成させる。
【0004】この構造の主目的は、絶縁基板の導体パタ
ーン端部の剥がれを押さえることで、シリコーン系ゴム
接着剤での被覆により耐圧特性を優位にする半導体装置
を得ることである。
ーン端部の剥がれを押さえることで、シリコーン系ゴム
接着剤での被覆により耐圧特性を優位にする半導体装置
を得ることである。
【0005】
【発明が解決しようとする課題】前者の従来構造におい
ては、ゴム状合成樹脂剤の上部が全面硬質合成樹脂剤で
披覆されており、従って内部に閉じ込められた状態のゴ
ム状合成樹脂剤は、装置稼働時の昇温降下によって、膨
張収縮の繰り返しを受けることになり、内部応力が発生
する。一般に、同系の樹脂剤の密着力は他構造材とのそ
れよりも強い。
ては、ゴム状合成樹脂剤の上部が全面硬質合成樹脂剤で
披覆されており、従って内部に閉じ込められた状態のゴ
ム状合成樹脂剤は、装置稼働時の昇温降下によって、膨
張収縮の繰り返しを受けることになり、内部応力が発生
する。一般に、同系の樹脂剤の密着力は他構造材とのそ
れよりも強い。
【0006】従って、内部応力の発生、特に低温側収縮
時の応力発生時には金属板や絶縁基板(セラミックス基
板)との間で剥離力が働き、剥離欠陥が生じてしまう。
このような剥離欠陥は絶縁破壊に至らしめるものであ
る。特に、金属板の端部面が枠体(仕切部材)より外部
領域に位置した構造では、ゴム状合成樹脂剤の剥離欠陥
発生が高絶縁耐圧用半導体装置として致命的な問題であ
る。
時の応力発生時には金属板や絶縁基板(セラミックス基
板)との間で剥離力が働き、剥離欠陥が生じてしまう。
このような剥離欠陥は絶縁破壊に至らしめるものであ
る。特に、金属板の端部面が枠体(仕切部材)より外部
領域に位置した構造では、ゴム状合成樹脂剤の剥離欠陥
発生が高絶縁耐圧用半導体装置として致命的な問題であ
る。
【0007】また、後者の従来装置では、上層部が硬質
合成樹脂剤(エポキシ樹脂)で覆われているため、絶縁
基板(セラミックス基板)の沿面部を被覆したシリコー
ン系ゴム接着剤が、その膨張収縮による内部応力によっ
て回路基板周縁部を持ち上げたり、また下げたりする。
このため、絶縁基板の沿面部(セラミックス基板)を脆
性破壊させてしまう恐れがある。その結果、絶縁耐電圧
を持たせる役目の沿面距離が短くなり、ひいては耐電圧
性能を低下させてしまう懸念がある。
合成樹脂剤(エポキシ樹脂)で覆われているため、絶縁
基板(セラミックス基板)の沿面部を被覆したシリコー
ン系ゴム接着剤が、その膨張収縮による内部応力によっ
て回路基板周縁部を持ち上げたり、また下げたりする。
このため、絶縁基板の沿面部(セラミックス基板)を脆
性破壊させてしまう恐れがある。その結果、絶縁耐電圧
を持たせる役目の沿面距離が短くなり、ひいては耐電圧
性能を低下させてしまう懸念がある。
【0008】また、絶縁基板(セラミックス基板)の沿
面を被覆したシリコーン系ゴム接着剤と耐絶縁性ゲル剤
の間においても、前述した公知例構造の場合と同様の理
由により剥離欠陥が発生し、絶縁破壊に至らしめるもの
である。
面を被覆したシリコーン系ゴム接着剤と耐絶縁性ゲル剤
の間においても、前述した公知例構造の場合と同様の理
由により剥離欠陥が発生し、絶縁破壊に至らしめるもの
である。
【0009】本発明の目的は、上記の問題点を考慮して
なされたものであり、内部構造の絶縁耐電圧耐量を向上
できるパワー半導体装置を提供する。
なされたものであり、内部構造の絶縁耐電圧耐量を向上
できるパワー半導体装置を提供する。
【0010】
【課題を解決するための手段】本発明による半導体装置
は、半導体チップと、半導体チップが接合される導電パ
ターンを有する絶縁基板と、絶縁基板が搭載されるベー
ス板と、ベース板の外周部に接着されるケース構造体
と、ケース構造体内に充填される絶縁性ゲル剤と、を備
える。さらに、本発明による半導体装置においては、上
記構成に加え、導電パターンの端部と絶縁基板k端部と
の間の絶縁基板の沿面に設けられる第1の絶縁性樹脂
と、絶縁基板の端部とケース構造体との間におけるベー
ス板の表面を覆う第2の絶縁性樹脂と、を備える。
は、半導体チップと、半導体チップが接合される導電パ
ターンを有する絶縁基板と、絶縁基板が搭載されるベー
ス板と、ベース板の外周部に接着されるケース構造体
と、ケース構造体内に充填される絶縁性ゲル剤と、を備
える。さらに、本発明による半導体装置においては、上
記構成に加え、導電パターンの端部と絶縁基板k端部と
の間の絶縁基板の沿面に設けられる第1の絶縁性樹脂
と、絶縁基板の端部とケース構造体との間におけるベー
ス板の表面を覆う第2の絶縁性樹脂と、を備える。
【0011】このような第1及び第2の樹脂により、半
導体装置の絶縁耐圧が向上するとともに、絶縁耐圧の信
頼性が向上する。
導体装置の絶縁耐圧が向上するとともに、絶縁耐圧の信
頼性が向上する。
【0012】
【発明の実施の形態】以下に、本発明の実施例を図1〜
図9により説明する。
図9により説明する。
【0013】図1は、本発明の一実施例のパワー半導体
装置を説明するための部分拡大断面図である。
装置を説明するための部分拡大断面図である。
【0014】図1に示すように、導電パターン(例えば
Cu箔)3bの形成された絶縁基板(例えば窒化アルミ
ニューム:AlN)3aを、ベース材(モリブデン:M
oまたはAl−SiC複合材あるいはCuCuO2 焼結
材)1に半田(例えばSn−40wt%Pb半田)2で
接合する。ついで、導電パターン3b端部と絶縁基板3
a端部間すなわち絶縁基板3a外周部における絶縁基板
沿面部を、絶縁性ゲル剤(例えばシリコーン系ゲル:絶
縁破壊電圧14kVrms)8aよりも絶縁破壊電圧が高い
高絶縁耐電圧性樹脂剤(例えばシリコーン系樹脂:絶縁
破壊電圧21kVrms或いはポリアミド系樹脂:絶縁破
壊電圧約230kVrms)4で被覆する。そしてベース
板1の外周部に絶縁樹脂からなるケース構造体5を接着
剤6で接着する。さらに、被覆した絶縁基板3a端部と
ケース構造体5の間のベース材1の表面を別の高絶縁耐
電圧性樹脂剤7で覆い、その上部層へ絶縁性ゲル剤8a
を充填する。高絶縁耐電圧性樹脂剤7は、ケース構造体
5の内壁と絶縁基板3a及びその上の高絶縁耐電圧性樹
脂剤4の側面に接触するまで、充填される。すなわち、
ベース板表面がすきまなく、樹脂剤7で覆われる。な
お、高絶縁耐電圧性樹脂剤4,7は、絶縁性ゲル剤8a
よりも絶縁破壊電圧が高い樹脂であれば、同じ樹脂剤で
もよいし、異なる樹脂剤でもよい。
Cu箔)3bの形成された絶縁基板(例えば窒化アルミ
ニューム:AlN)3aを、ベース材(モリブデン:M
oまたはAl−SiC複合材あるいはCuCuO2 焼結
材)1に半田(例えばSn−40wt%Pb半田)2で
接合する。ついで、導電パターン3b端部と絶縁基板3
a端部間すなわち絶縁基板3a外周部における絶縁基板
沿面部を、絶縁性ゲル剤(例えばシリコーン系ゲル:絶
縁破壊電圧14kVrms)8aよりも絶縁破壊電圧が高い
高絶縁耐電圧性樹脂剤(例えばシリコーン系樹脂:絶縁
破壊電圧21kVrms或いはポリアミド系樹脂:絶縁破
壊電圧約230kVrms)4で被覆する。そしてベース
板1の外周部に絶縁樹脂からなるケース構造体5を接着
剤6で接着する。さらに、被覆した絶縁基板3a端部と
ケース構造体5の間のベース材1の表面を別の高絶縁耐
電圧性樹脂剤7で覆い、その上部層へ絶縁性ゲル剤8a
を充填する。高絶縁耐電圧性樹脂剤7は、ケース構造体
5の内壁と絶縁基板3a及びその上の高絶縁耐電圧性樹
脂剤4の側面に接触するまで、充填される。すなわち、
ベース板表面がすきまなく、樹脂剤7で覆われる。な
お、高絶縁耐電圧性樹脂剤4,7は、絶縁性ゲル剤8a
よりも絶縁破壊電圧が高い樹脂であれば、同じ樹脂剤で
もよいし、異なる樹脂剤でもよい。
【0015】図2は、絶縁基板に対して高絶縁耐電圧性
樹脂剤4を被覆するその方法を示した平面図で、図3
は、本発明のパワー半導体装置全体構造の断面図であ
る。
樹脂剤4を被覆するその方法を示した平面図で、図3
は、本発明のパワー半導体装置全体構造の断面図であ
る。
【0016】高絶縁耐電圧性樹脂剤4の被覆方法は、図
2に示す平面図(絶縁基板1枚の平面拡大図)のよう
に、あらかじめ半導体チップ16a,16bを高融点半
田材(例えばPb−5wt%Sn−1.5wt%Ag:融
点296〜305℃)で絶縁基板3aに、H2 ガス中で
加熱(温度:350℃)して接合させた後、Alワイヤ
17でボンデング配線する。その絶縁基板3aを、低融
点半田材(例えばPb−60wt%Sn)でベース材1
に、H2 ガス中で加熱(温度:240℃)して接合させ
る。
2に示す平面図(絶縁基板1枚の平面拡大図)のよう
に、あらかじめ半導体チップ16a,16bを高融点半
田材(例えばPb−5wt%Sn−1.5wt%Ag:融
点296〜305℃)で絶縁基板3aに、H2 ガス中で
加熱(温度:350℃)して接合させた後、Alワイヤ
17でボンデング配線する。その絶縁基板3aを、低融
点半田材(例えばPb−60wt%Sn)でベース材1
に、H2 ガス中で加熱(温度:240℃)して接合させ
る。
【0017】ベース材1に接合された絶縁基板3aの外
周沿面全域部に、例えばデスペンサー等を用い、高絶縁
耐電圧性樹脂剤4を絶縁基板3aの導電パターン3b端
部と絶縁基板3a端部間の外周沿面全域部を被覆する。
ついで、絶縁基板の高絶縁耐電圧性樹脂剤4を、高温槽
中で加熱(150℃×1h)して硬化させる。そして絶縁
基板上に導電端子12,13を搭載し、半田ペースト
(Pb−60wt%Sn)を加熱(温度:240℃)して
接合する。ベース板の外周部に絶縁樹脂からなるケース
構造体5を配置して接着剤(図1の6)で接着する。さ
らに、被覆した絶縁基板3a端部とケース構造体5の間
のベース板1の表面全域を高絶縁耐電圧性樹脂剤7で覆
う。その後、ふたとなる端子ブロック11直下のケース
構造体5内に空げき部14が残るように、シリコーン系
絶縁性ゲル剤8bを注入し、1Trr×80分の脱泡処理
を行った後、加熱(150℃×2h)硬化させて半導体
装置が完成される。
周沿面全域部に、例えばデスペンサー等を用い、高絶縁
耐電圧性樹脂剤4を絶縁基板3aの導電パターン3b端
部と絶縁基板3a端部間の外周沿面全域部を被覆する。
ついで、絶縁基板の高絶縁耐電圧性樹脂剤4を、高温槽
中で加熱(150℃×1h)して硬化させる。そして絶縁
基板上に導電端子12,13を搭載し、半田ペースト
(Pb−60wt%Sn)を加熱(温度:240℃)して
接合する。ベース板の外周部に絶縁樹脂からなるケース
構造体5を配置して接着剤(図1の6)で接着する。さ
らに、被覆した絶縁基板3a端部とケース構造体5の間
のベース板1の表面全域を高絶縁耐電圧性樹脂剤7で覆
う。その後、ふたとなる端子ブロック11直下のケース
構造体5内に空げき部14が残るように、シリコーン系
絶縁性ゲル剤8bを注入し、1Trr×80分の脱泡処理
を行った後、加熱(150℃×2h)硬化させて半導体
装置が完成される。
【0018】本実施例によれば、絶縁基板の外周沿面及
びその周囲のベース板表面が絶縁性樹脂剤で覆われてい
るので、絶縁耐電圧性が向上する。特に、本実施例で
は、ゲル材よりも絶縁破壊電圧が高い樹脂剤を用いてい
るので、絶縁耐電圧性が大幅に向上する。また、導電パ
ターン端部と絶縁基板端との間の絶縁基板沿面全域に樹
脂剤で覆われ、かつそのためにベース板表面を覆う樹脂
剤が絶縁基板や導電パターン上に流れ出して延びては行
かない。すなわち、導電パターンは、樹脂剤4の内側に
位置し、樹脂剤7は導電パターンと接触しない。このた
め、樹脂剤,ベース板及び絶縁基板の相互界面における
応力が緩和され、剥離が起きにくくなる。従って、絶縁
破壊電圧が劣化しにくくなり、信頼性が向上する。
びその周囲のベース板表面が絶縁性樹脂剤で覆われてい
るので、絶縁耐電圧性が向上する。特に、本実施例で
は、ゲル材よりも絶縁破壊電圧が高い樹脂剤を用いてい
るので、絶縁耐電圧性が大幅に向上する。また、導電パ
ターン端部と絶縁基板端との間の絶縁基板沿面全域に樹
脂剤で覆われ、かつそのためにベース板表面を覆う樹脂
剤が絶縁基板や導電パターン上に流れ出して延びては行
かない。すなわち、導電パターンは、樹脂剤4の内側に
位置し、樹脂剤7は導電パターンと接触しない。このた
め、樹脂剤,ベース板及び絶縁基板の相互界面における
応力が緩和され、剥離が起きにくくなる。従って、絶縁
破壊電圧が劣化しにくくなり、信頼性が向上する。
【0019】図4は、本発明の他の実施例の拡大断面図
である。絶縁基板3a沿面全域部とその外周のベース板
1表面の一部分まで高絶縁耐電圧性樹脂剤4を被覆して
硬化させ、さらにその外部のケース構造体5との間のベ
ース材1表面の一部を高絶縁耐電圧性樹脂剤4で被覆し
た構造である。この場合、絶縁基板3aのベース材1に
面する側の導体パターン3bが、絶縁基板3aとほぼ同
寸法の構造であることが好ましい。本構造によれば、樹
脂剤4の、絶縁基板3aとベース基板1との間すなわち
絶縁基板3a裏面への回り込みを抑えることができる。
このため、樹脂の回り込みに伴う絶縁基板3a端部の破
損を防止できる。
である。絶縁基板3a沿面全域部とその外周のベース板
1表面の一部分まで高絶縁耐電圧性樹脂剤4を被覆して
硬化させ、さらにその外部のケース構造体5との間のベ
ース材1表面の一部を高絶縁耐電圧性樹脂剤4で被覆し
た構造である。この場合、絶縁基板3aのベース材1に
面する側の導体パターン3bが、絶縁基板3aとほぼ同
寸法の構造であることが好ましい。本構造によれば、樹
脂剤4の、絶縁基板3aとベース基板1との間すなわち
絶縁基板3a裏面への回り込みを抑えることができる。
このため、樹脂の回り込みに伴う絶縁基板3a端部の破
損を防止できる。
【0020】本実施例においても前述した図1の構造の
絶縁破壊電圧と同等の高絶縁耐電圧が得られる。
絶縁破壊電圧と同等の高絶縁耐電圧が得られる。
【0021】図5は、本発明の他の一実施例の拡大断面
図で、図6は、本実施例のパワー半導体装置全体構造の
断面図である。
図で、図6は、本実施例のパワー半導体装置全体構造の
断面図である。
【0022】絶縁基板3a沿面全域部に枠状の絶縁性樹
脂構造体9を高絶縁耐圧性樹脂剤4で接合させ、さらに
その外部のケース構造体5との間のベース材1表面を前
実施例と同様に高絶縁耐電圧性樹脂剤4で被覆した構造
である。
脂構造体9を高絶縁耐圧性樹脂剤4で接合させ、さらに
その外部のケース構造体5との間のベース材1表面を前
実施例と同様に高絶縁耐電圧性樹脂剤4で被覆した構造
である。
【0023】あらかじめ、絶縁基板3a沿面全域部に渡
るように作製された絶縁性樹脂構造体(例えばPPS
(ポリフェニレンサルファイド)樹脂材或いはセラミッ
クス材)9を用いることにより、絶縁基板3aの沿面距
離を実質2倍以上に確保できる構造が可能となる。ま
た、ケース構造体5との間のベース材1表面を高絶縁耐
電圧性樹脂剤7で厚く被覆することができ、従って、絶
縁基板3aとベース板1間の絶縁耐電圧耐量を大幅に向
上させることが出来る。
るように作製された絶縁性樹脂構造体(例えばPPS
(ポリフェニレンサルファイド)樹脂材或いはセラミッ
クス材)9を用いることにより、絶縁基板3aの沿面距
離を実質2倍以上に確保できる構造が可能となる。ま
た、ケース構造体5との間のベース材1表面を高絶縁耐
電圧性樹脂剤7で厚く被覆することができ、従って、絶
縁基板3aとベース板1間の絶縁耐電圧耐量を大幅に向
上させることが出来る。
【0024】図7Aは、図5及び図6で示した実施例に
用いた絶縁性樹脂構造体(例えばPPS(ポリフェニレ
ンサルファイド)樹脂材或いはセラミックス材)9の外
形斜視図で、図7Bは、その絶縁性樹脂構造体5の断面
構造と搭載される絶縁基板3a側の断面構造図である。
また図8は図7A,7Bに示す絶縁性樹脂構造体の変形
例であり、図7Bに対応する図である。
用いた絶縁性樹脂構造体(例えばPPS(ポリフェニレ
ンサルファイド)樹脂材或いはセラミックス材)9の外
形斜視図で、図7Bは、その絶縁性樹脂構造体5の断面
構造と搭載される絶縁基板3a側の断面構造図である。
また図8は図7A,7Bに示す絶縁性樹脂構造体の変形
例であり、図7Bに対応する図である。
【0025】絶縁性樹脂構造体9の端部が、導電パター
ン3b部をAgろう付けして構成した絶縁基板3aの外
周沿面全域部に対応した突起構造9aを有する枠体形状
とすることで、容易に位置決めが可能でかつ確実に絶縁
基板3aの沿面距離を確保することが出来る。また、絶
縁性樹脂構造体9の端部が、該絶縁基板3aの外周沿面
に対象的に3ケ所以上の突起構造9aを有する枠体形状
とすることにより、絶縁基板3aの外周沿面部との高絶
縁耐電圧性樹脂剤4の厚さを一定とし、高接着強度が確
保でき、信頼性の高い高絶縁耐圧構造が得られる。
ン3b部をAgろう付けして構成した絶縁基板3aの外
周沿面全域部に対応した突起構造9aを有する枠体形状
とすることで、容易に位置決めが可能でかつ確実に絶縁
基板3aの沿面距離を確保することが出来る。また、絶
縁性樹脂構造体9の端部が、該絶縁基板3aの外周沿面
に対象的に3ケ所以上の突起構造9aを有する枠体形状
とすることにより、絶縁基板3aの外周沿面部との高絶
縁耐電圧性樹脂剤4の厚さを一定とし、高接着強度が確
保でき、信頼性の高い高絶縁耐圧構造が得られる。
【0026】図9は、本発明を実施したパワー半導体装
置の絶縁耐電圧耐量を絶縁破壊電圧で示し、従来構造の
それと比較した一例の説明図である。
置の絶縁耐電圧耐量を絶縁破壊電圧で示し、従来構造の
それと比較した一例の説明図である。
【0027】絶縁基板3aバルク材の絶縁耐電圧耐量
は、絶縁破壊電圧で10〜13kVrmsである。ゲル剤バ
ルクでは、それが14kVrms 前後である。このため、
これまでの半導体装置における絶縁耐圧耐量の限界は、
14kVrms 程度であった。
は、絶縁破壊電圧で10〜13kVrmsである。ゲル剤バ
ルクでは、それが14kVrms 前後である。このため、
これまでの半導体装置における絶縁耐圧耐量の限界は、
14kVrms 程度であった。
【0028】本発明を実施し、導電パターン3b端部と
ベース板1間の絶縁基板3aの沿面全域部を、絶縁破壊
電圧の高い高絶縁耐電圧性樹脂剤4で被覆することに加
え、さらにその外部のケース構造体5との間のベース材
1表面を高絶縁耐電圧性樹脂剤4で被覆した構造および
絶縁性樹脂構造体9を用いた構造では、図9に示すよう
に、従来構造の絶縁破壊電圧よりも高絶縁耐電圧(約1
6kVrms)の結果が得られた。この結果から、従来の絶
縁破壊モードがゲル剤バルク中か絶縁基板との界面であ
るのに対し、本発明を実施した構造では高絶縁耐電圧性
樹脂剤4中を通るか或いは絶縁基板3aバルク中で破壊
されるモードとなることが一因となり、高絶縁耐電圧の
結果が得られると言える。この結果は、従来構造で絶縁
基板の沿面距離を長くした場合よりも格段の効果であ
る。従って、絶縁基板のサイズを大きくすることなく、
高絶縁耐電圧性が得られる。
ベース板1間の絶縁基板3aの沿面全域部を、絶縁破壊
電圧の高い高絶縁耐電圧性樹脂剤4で被覆することに加
え、さらにその外部のケース構造体5との間のベース材
1表面を高絶縁耐電圧性樹脂剤4で被覆した構造および
絶縁性樹脂構造体9を用いた構造では、図9に示すよう
に、従来構造の絶縁破壊電圧よりも高絶縁耐電圧(約1
6kVrms)の結果が得られた。この結果から、従来の絶
縁破壊モードがゲル剤バルク中か絶縁基板との界面であ
るのに対し、本発明を実施した構造では高絶縁耐電圧性
樹脂剤4中を通るか或いは絶縁基板3aバルク中で破壊
されるモードとなることが一因となり、高絶縁耐電圧の
結果が得られると言える。この結果は、従来構造で絶縁
基板の沿面距離を長くした場合よりも格段の効果であ
る。従って、絶縁基板のサイズを大きくすることなく、
高絶縁耐電圧性が得られる。
【0029】
【発明の効果】本発明の構造によれば、パワー半導体装
置において、高い絶縁耐圧を確保することが出来る。
置において、高い絶縁耐圧を確保することが出来る。
【図1】本発明の一実施例であるパワー半導体装置の部
分断面図。
分断面図。
【図2】本発明(図1)のAlN絶縁基板の全体を示す
平面図。
平面図。
【図3】本発明のパワー半導体装置全体構造の断面図。
【図4】本発明の他の実施例であるパワー半導体装置の
部分断面図。
部分断面図。
【図5】本発明の他の実施例であるパワー半導体装置の
部分断面図。
部分断面図。
【図6】本発明の図5の実施例のパワー半導体装置全体
構造の断面図。
構造の断面図。
【図7】Aは本発明の図5の実施例である絶縁性樹脂構
造体全体の斜視図、Bは本発明の第4の実施例である絶
縁性樹脂構造体の断面図。
造体全体の斜視図、Bは本発明の第4の実施例である絶
縁性樹脂構造体の断面図。
【図8】本発明の第5の実施例である絶縁性樹脂構造体
の断面図。
の断面図。
【図9】本発明の実施例における絶縁基板沿面距離と絶
縁破壊電圧との関係の一例。
縁破壊電圧との関係の一例。
1…ベース材、2…半田、3a…絶縁基板、3b…導電
パターン、3c…絶縁基板沿面部、3d…絶縁基板端
部、4…高絶縁耐電圧性樹脂(シリコーン系)剤、5…
ケース構造体(PPS樹脂)、6…シリコーンゴム接着
剤、7…絶縁耐電圧樹脂剤、8a,8b…絶縁性ゲル
(シリコーン系)剤、9…絶縁性樹脂構造体、10…硬
質エポキシ樹脂、11…端子ブロック樹脂、12…導電
端子、13…補助端子、14…中空構造部、15…Cu
金属板、16…半導体チップ、17…Alワイヤ、18
…内部応力矢図、19…膨張収縮矢図、20…剥離欠
陥、21a…アルミナ基板、21b…Cu板、21c…ア
ルミナ基板端部。
パターン、3c…絶縁基板沿面部、3d…絶縁基板端
部、4…高絶縁耐電圧性樹脂(シリコーン系)剤、5…
ケース構造体(PPS樹脂)、6…シリコーンゴム接着
剤、7…絶縁耐電圧樹脂剤、8a,8b…絶縁性ゲル
(シリコーン系)剤、9…絶縁性樹脂構造体、10…硬
質エポキシ樹脂、11…端子ブロック樹脂、12…導電
端子、13…補助端子、14…中空構造部、15…Cu
金属板、16…半導体チップ、17…Alワイヤ、18
…内部応力矢図、19…膨張収縮矢図、20…剥離欠
陥、21a…アルミナ基板、21b…Cu板、21c…ア
ルミナ基板端部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斎藤 隆一 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 鈴木 和弘 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 Fターム(参考) 4M109 AA02 BA03 CA02 DB09 DB16 EA02 EA07 EA10 EC07 EE02 EE06
Claims (5)
- 【請求項1】半導体チップと、 前記半導体チップが接合される導電パターンを有する絶
縁基板と、 前記絶縁基板が搭載されるベース板と、 前記ベース板の外周部に接着されるケース構造体と、 前記ケース構造体内に充填される絶縁性ゲル剤と、を備
え、さらに、 前記導電パターンの端部と前記絶縁基板の端部との間の
前記絶縁基板の沿面に設けられる第1の絶縁性樹脂と、 前記絶縁基板の前記端部と前記ケース構造体との間にお
ける前記ベース板の表面を覆う第2の絶縁性樹脂と、を
備えることを特徴とする半導体装置。 - 【請求項2】請求項1において、前記第1の絶縁性樹脂
及び前記第2の絶縁性樹脂の絶縁耐圧が前記絶縁性ゲル
剤よりも高いことを特徴とする半導体装置。 - 【請求項3】請求項1において、前記第1の絶縁性樹脂
が前記絶縁基板の外周沿面全域に設けられていることを
特徴とする半導体装置。 - 【請求項4】請求項1において、前記第1の樹脂が前記
ベース板の一部を被覆することを特徴とする半導体装
置。 - 【請求項5】請求項1において、前記第1の樹脂が枠状
の樹脂構造体であることを特徴とする半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11011465A JP2000216332A (ja) | 1999-01-20 | 1999-01-20 | 半導体装置 |
EP99303988A EP0962974B1 (en) | 1998-05-28 | 1999-05-24 | Semiconductor device |
DE69923374T DE69923374T2 (de) | 1998-05-28 | 1999-05-24 | Halbleitervorrichtung |
RU99111593/28A RU2165115C2 (ru) | 1998-05-28 | 1999-05-27 | Полупроводниковое устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11011465A JP2000216332A (ja) | 1999-01-20 | 1999-01-20 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000216332A true JP2000216332A (ja) | 2000-08-04 |
Family
ID=11778841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11011465A Pending JP2000216332A (ja) | 1998-05-28 | 1999-01-20 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000216332A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003303939A (ja) * | 2002-04-08 | 2003-10-24 | Hitachi Ltd | パワー半導体装置及びインバータ装置 |
EP1465250A1 (en) * | 2003-04-02 | 2004-10-06 | Abb Research Ltd. | Insulated power semiconductor module with reduced partial discharge and manufacturing method |
WO2005096374A1 (de) * | 2004-03-15 | 2005-10-13 | Siemens Aktiengesellschaft | Elektrotechnisches erzeugnis mit einem elektrischen bauelement und einer vergussmasse zur elektrischen isolierung des bauelements sowie verfahren zum herstellen des erzeugnisses |
JP2007049131A (ja) * | 2005-08-09 | 2007-02-22 | Semikron Elektronik Gmbh & Co Kg | 桶形状のベースボディを備えたパワー半導体モジュール |
JP2012009815A (ja) * | 2010-05-28 | 2012-01-12 | Mitsubishi Electric Corp | パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法 |
JP2012015222A (ja) * | 2010-06-30 | 2012-01-19 | Hitachi Ltd | 半導体装置 |
DE102013226544A1 (de) | 2013-02-13 | 2014-08-14 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
JP2015018865A (ja) * | 2013-07-09 | 2015-01-29 | 日新電機株式会社 | コンデンサ装置 |
JP6081042B1 (ja) * | 2015-12-16 | 2017-02-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
WO2017104159A1 (ja) * | 2015-12-16 | 2017-06-22 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
EP3477694A1 (en) * | 2017-10-26 | 2019-05-01 | Infineon Technologies AG | Power semiconductor module with partially coated power terminals |
WO2019176199A1 (ja) * | 2018-03-14 | 2019-09-19 | 三菱電機株式会社 | 半導体パワーモジュールおよび電力変換装置 |
-
1999
- 1999-01-20 JP JP11011465A patent/JP2000216332A/ja active Pending
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003303939A (ja) * | 2002-04-08 | 2003-10-24 | Hitachi Ltd | パワー半導体装置及びインバータ装置 |
EP1465250A1 (en) * | 2003-04-02 | 2004-10-06 | Abb Research Ltd. | Insulated power semiconductor module with reduced partial discharge and manufacturing method |
WO2004088748A1 (en) * | 2003-04-02 | 2004-10-14 | Abb Research Ltd | Insulated power semiconductor module with reduced partial discharge and manufacturing method |
JP2006522468A (ja) * | 2003-04-02 | 2006-09-28 | アーベーベー・リサーチ・リミテッド | 部分的放電挙動が小さく抑えられた絶縁型電力半導体モジュール及びその製造方法 |
CN100444358C (zh) * | 2003-04-02 | 2008-12-17 | Abb研究有限公司 | 局部放电减少的绝缘功率半导体模块及制造方法 |
JP4723479B2 (ja) * | 2003-04-02 | 2011-07-13 | アーベーベー・リサーチ・リミテッド | 部分的放電挙動が小さく抑えられた絶縁型電力半導体モジュール及びその製造方法 |
WO2005096374A1 (de) * | 2004-03-15 | 2005-10-13 | Siemens Aktiengesellschaft | Elektrotechnisches erzeugnis mit einem elektrischen bauelement und einer vergussmasse zur elektrischen isolierung des bauelements sowie verfahren zum herstellen des erzeugnisses |
JP2007049131A (ja) * | 2005-08-09 | 2007-02-22 | Semikron Elektronik Gmbh & Co Kg | 桶形状のベースボディを備えたパワー半導体モジュール |
JP2012009815A (ja) * | 2010-05-28 | 2012-01-12 | Mitsubishi Electric Corp | パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法 |
JP2012015222A (ja) * | 2010-06-30 | 2012-01-19 | Hitachi Ltd | 半導体装置 |
DE102013226544A1 (de) | 2013-02-13 | 2014-08-14 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
US9048227B2 (en) | 2013-02-13 | 2015-06-02 | Mitsubishi Electric Corporation | Semiconductor device |
DE102013226544B4 (de) * | 2013-02-13 | 2021-02-18 | Arigna Technology Ltd. | Halbleitervorrichtung |
JP2015018865A (ja) * | 2013-07-09 | 2015-01-29 | 日新電機株式会社 | コンデンサ装置 |
JP6081042B1 (ja) * | 2015-12-16 | 2017-02-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
WO2017104159A1 (ja) * | 2015-12-16 | 2017-06-22 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
EP3477694A1 (en) * | 2017-10-26 | 2019-05-01 | Infineon Technologies AG | Power semiconductor module with partially coated power terminals |
US10283447B1 (en) | 2017-10-26 | 2019-05-07 | Infineon Technologies Ag | Power semiconductor module with partially coated power terminals and method of manufacturing thereof |
WO2019176199A1 (ja) * | 2018-03-14 | 2019-09-19 | 三菱電機株式会社 | 半導体パワーモジュールおよび電力変換装置 |
JPWO2019176199A1 (ja) * | 2018-03-14 | 2021-01-07 | 三菱電機株式会社 | 半導体パワーモジュールおよび電力変換装置 |
US11916001B2 (en) | 2018-03-14 | 2024-02-27 | Mitsubishi Electric Corporation | Semiconductor power module and power conversion device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110494977B (zh) | 电力用半导体模块、电子部件以及电力用半导体模块的制造方法 | |
JP6398270B2 (ja) | 半導体装置 | |
JP2002076197A (ja) | 半導体装置用基板及び半導体装置 | |
US9466542B2 (en) | Semiconductor device | |
JP2012204366A (ja) | 半導体装置 | |
JP2003068979A (ja) | 半導体装置 | |
JP2007012831A (ja) | パワー半導体装置 | |
RU2165115C2 (ru) | Полупроводниковое устройство | |
JP2000216332A (ja) | 半導体装置 | |
JP3440824B2 (ja) | 半導体装置 | |
JP4967701B2 (ja) | 電力半導体装置 | |
JP2017028159A (ja) | 半導体装置およびその製造方法 | |
JP2000340719A (ja) | パワー半導体装置 | |
JP2913247B2 (ja) | パワー半導体モジュール及び車両用インバータ装置 | |
US20220051960A1 (en) | Power Semiconductor Module Arrangement and Method for Producing the Same | |
JPH10173098A (ja) | パワー半導体装置およびその製法 | |
JP4098414B2 (ja) | 半導体装置 | |
JPH08125071A (ja) | 半導体装置 | |
JP2013105761A (ja) | パワー半導体装置の製造方法 | |
JP2000323647A (ja) | モジュール型半導体装置及びその製造方法 | |
JP6891075B2 (ja) | パワー半導体モジュール | |
JP2000349231A (ja) | パワー半導体モジュール | |
JPH0864759A (ja) | 樹脂封止型パワーモジュール装置及びその製法 | |
JP2021093441A (ja) | 半導体モジュール | |
JPH06334070A (ja) | 混成集積回路装置 |