JP4723479B2 - 部分的放電挙動が小さく抑えられた絶縁型電力半導体モジュール及びその製造方法 - Google Patents

部分的放電挙動が小さく抑えられた絶縁型電力半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP4723479B2
JP4723479B2 JP2006504165A JP2006504165A JP4723479B2 JP 4723479 B2 JP4723479 B2 JP 4723479B2 JP 2006504165 A JP2006504165 A JP 2006504165A JP 2006504165 A JP2006504165 A JP 2006504165A JP 4723479 B2 JP4723479 B2 JP 4723479B2
Authority
JP
Japan
Prior art keywords
electrically insulating
insulating substrate
conductive layer
insulating material
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006504165A
Other languages
English (en)
Other versions
JP2006522468A (ja
Inventor
ハミディ、アミナ
ナップ、ボルフガング
メイサン、ルック
ケセル、ヘルムート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Abb Research Ltd
Original Assignee
Abb Research Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Abb Research Ltd filed Critical Abb Research Ltd
Publication of JP2006522468A publication Critical patent/JP2006522468A/ja
Application granted granted Critical
Publication of JP4723479B2 publication Critical patent/JP4723479B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142Sealing arrangements between parts, e.g. adhesion promotors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

ここに記載される本発明は、半導体デバイスの分野に関係する。本発明は、特に、独立クレームの前提部分に記載されているような、部分的放電挙動が小さく抑えられた電力半導体モジュールのための製造方法に係る。
電子デバイスまたはモジュールの電極を完全にはブリッジしない電気的放電は、部分的放電と呼ばれている。高電圧(HV)コンポーネント及び装置、例えば、HVキャパシタ、HVケーブル、HVトランス、HV絶縁型電力モジュール、特に、電力半導体モジュール等は、特に、部分的放電のために破損し易い。通常、そのような放電の強度は低いが、それらは、進行性の劣化を生じさせ、半導体デバイスまたはモジュールの最終的破壊を引き起こす。
シリコーン・ゲルが充填された絶縁型のHVモジュールの中で、部分的放電により損傷を受けされやすいコンポーネントは、シリコーン・ゲルの中に埋め込まれた、メタライゼイション付きのセラミック基板である。これについて一つの理由は、メタライゼイションのエッジでの鋭角構造における、電界の増大である。
それに加えて、モジュールの内部での電気的絶縁を確保する目的で使用されているシリコーン・ゲルは、湿分に対して絶対的なバリアとはならず、且つ、セラミック基板に対するその接着は、しばしば、完全ではない。その結果生ずるゲルの剥離、および/または、湿分の吸収から生ずる気泡の存在、及び、それに伴う当該モジュールの運転中の加熱に起因する蒸発は、深刻な部分的放電現象の原因となる。
これらの問題は、米国特許第6,201,696B1号に記載されているように、電気的に絶縁性のポリエステルまたはエポキシ樹脂を用いて、セラミック基板の上に配置されたメタライゼイションの境界部を覆うことによって、部分的には解決することができる。しかしながら、セラミック基板及びメタライゼイションの表面粗さのため、メタライゼイションの境界部近傍のメタライゼイションの下で、キャビティの中に、少量の空気が残される。
この問題については、PCT出願−WO−01/87500A2の中に記載されている。この問題を解決するため、WO−01/87500A2では、コーティング液をキャビティの中に押し込むために、セラミック基板および/またはメタライゼイションのエッジに配置されたコーティング液に、圧力を加えることを示唆している。
それに加えて、セラミック基板上でのメタライゼイションのレイアウトは、一般的に、エッチング・プロセスで作られ、エッチング・プロセスは、通常、メタルに多くの不均質性を含む境界部を形成し、その不均質性のために、当該モジュールの運転中に、局所的に高い電界密度が生ずることになる。シリコーン・ゲルのコーティングを行うとき、そのようなクリティカルな位置では、接着状態が良好ではなく、しばしば気泡が発生し、部分的放電現象を引き起こす。
本発明の目的は、最初に説明した種類の電力半導体モジュールを製造するための方法を提供することにあり、それによれば、部分的放電の発生が効果的に抑えられる。また、対応する電力半導体モジュールを提供することも、本発明の目的である。
これらの目的は、請求項1による電力半導体モジュールを製造するための方法及び、請求項7による電力半導体モジュールによって達成される。
本発明によれば、請求項1の電力半導体モジュールを製造するための方法においては、非常に少量の低粘度のモノマーまたはオリゴマーが、第一の導電層と電気的絶縁基板の周辺領域とで形成される第一のコーナー部に分散される。分散される量及び粘度は、第一の導電層のエッジの近傍で電気的絶縁基板と第一の導電層の間に存在する全てのキャビティの中に、モノマーまたはオリゴマーが入り込むことができる程度に、十分に小さく選択されなければならない。
好ましくは、粘度vとして、1.0Pa−s以下の粘度、好ましくは0.5Pa−s未満の粘度の粘度が選択される。モノマーまたはオリゴマーは、後に重合して、ポリマーを形成する。このポリマーの形成は、時間経過により自動的に生じても良いし、モノマーまたはオリゴマーの物理的または化学的処理によって、生じさせても良い。このようにして、電気的絶縁基板、その上に配置された第一の導電層と、ポリマーとの間に、ガスで満たされたキャビティが残されない。これに加えて、モノマーまたはオリゴマーの重合によって作られる第一の絶縁材料が、導電層の境界部で、湿分に対するバリアとして働く。結果として、得られたモジュールは、例えば高温度に曝すなどの、更なるプロセス・ステップを行う必要無しで、部分的放電性能が小さく抑えられる。
本発明によれば、請求項7の電力半導体モジュールにおいて、ポリイミドが、電気的絶縁基板の周辺領域と前記絶縁基板上に配置された導電層とで形成されるコーナー部の中で、第一の絶縁材料として使用される。ポリイミドは、好ましくは、対応するモノマーまたはオリゴマーの重合により形成される。そのため、この電力半導体モジュールを、コスト効率良く製造することが可能になる。
以下のテクストにおいて、本発明を、実施例を用いて、且つ図面を参照しながら、より詳細に説明する。図面の中で使用されている参照符号は、末尾の参照符号リストの中で、説明されている。
図1a−eに、本発明に基づく電力半導体モジュールを製造する方法の例を示す。
図1aに示されているように、出発点は、電気的に絶縁性のセラミック基板2である。このセラミック基板2の上に、トップ・メタライゼイション層4及びボトム・メタライゼイション層3が配置される。トップ・メタライゼイション層4は、セラミック基板2の上面の一部のみを覆い、その結果、第一のコーナー部24が、トップ・メタライゼイション層4とセラミック基板2とによって形成される。同様に、ボトム・メタライゼイション層3は、セラミック基板2の底面の一部のみを覆い、その結果、第二のコーナー部23が形成される。
次いで、図1bに示されているように、低粘度ポリイミド・プリカーサ51が、コーナー部24に塗布される。好ましくは、ポリイミドのプリカーサ51は、ポリアミック酸(polyamic acid)を含み、溶媒として、例えN−メチル−2ピロリドン(N-methyl-2-pyrrolidone)が使用され、その粘度vは、1.0Pa−s以下である。プリカーサ51の塗布は、好ましくは、滴下分散(drop dispensing)によって行われる。
好ましくは、ポリイミド・プリカーサ51は、高い毛細引力を有しており、金属とセラミックの双方に対する接着能力を高めるために、接着プロモータ、好ましくはシロキサンベ−スのプロモータが予め配合されている。
極く僅かのプリカーサ51を塗布することによって、即ち一滴ずつ塗布することによって、小さな気泡が巻き揉まれることを防止することができる。毛管引力により、プリカーサがメタライゼイションとセラミックの間の接合部に沿って分散され、微差なギャップまでもが絶縁材料で満されることが確保される。良好なハンダ継手の場合と同様に、表面張力による分配の結果、プリカーサは凹面形状となる。もし、より大量のプリカーサがコーナー領域の全体に渡って注がれた場合には、メタライゼイション層とセラミック基板の間の微小なギャップから発生した気泡が、閉じ込められることになる。高電圧下の使用の際、そのような気泡は、半導体デバイスのエイジングを加速し、その破壊をもたらす。
次に、ポリイミド プリカーサ51は、高温に曝すことにより、養生される。代表的には、200−350°Cで数十分間、好ましくは約1時間、養生される。この養生の結果、ポリイミド プリカーサ51は、図1cに示すように、ポリイミド・プリカーサ51に含まれているモノマーおよび/またはオリゴマーの重合により、ポリイミド5を形成する。
後続のステップにおいて、半導体チップ6は、トップ・メタライゼイション層4の上にハンダ付けされる。その結果、図1dに示すような構成が得られる。この構成は、以下において、チップ・キャリアと呼ばれる。
次のステップにおいて、図1eに示すように、このチップ・キャリアは、ボトム・プレート11に上に接合される。このステップは、好ましくは、低温ハンダ付けで行われるが、高温ハンダ付けを採用することもできる。
好ましくは、半導体チップ6が取り付けられた後、電力端子および/または接続配線が、半導体および/またはトップ・メタライゼイション層4に取り付けられる。その方法(例えばワイヤ・ボンディング)については、当業者に良く知られている。
次に、ハウジングの側壁12が、ボトム・プレート11の上に接着される。その結果得られるモジュール・ハウジングのボトム部は、次に、シリコーン・ゲル8で満たされ、その結果、トップ・メタライゼイション層4、半導体チップ6、セラミック基板2、及びポリイミド5が、このシリコーン・ゲル8によって覆われる。好ましくは、シリコーン・ゲル8は、その後に、高温で硬化される。
当業者であれば理解できるように、本発明に基づく方法において、プロセス・ステップを入れ替えることができる。
図2a−fに、本発明に基づく方法の代替えの実施形態を示す。このケースでは、電気的に絶縁性のセラミック基板2が、第一ステップで、ボトム・プレート11の上に接合される。この接合は、セラミック基板2とボトム・プレート11の間に配置されたボトム・メタライゼイション層3によって、もたらされる。
次のプロセス・ステップにおいて、図2cに示されているように、トップ・メタライゼイション層4が、セラミック基板2の上面の一部の上に、形成される。それに続くステップにおいて、図2dに示されているように、半導体チップ6が、トップ・メタライゼイション層4の上に接合される。次に、図2eに示されているように、ポリイミド・プリカーサ51が、トップ・メタライゼイション層4とセラミック基板2とで形成されるコーナー部24に塗布される。次に、図2fに示されているように、モジュール・ハウジングのボトム部が、ハウジング 側壁12をボトム・プレート11に取り付けることによって、形成される。その後、チップ・キャリア(順に、トップ・メタライゼイション層4、半導体チップ6、セラミック基板2、及びポリイミド5を備えている)が、モジュール・ハウジングのボトム部を満たすシリコーン・ゲル8によって覆われる。
本発明に基づく方法の好ましい変形形態において、シリコーン・ゲル8でハウジングのボトム部の中を満たす前に、プライマーが、トップ・メタライゼイション層4、半導体チップ6及びセラミック基板2の、少なくとも一部に塗布される。好ましくは、使用されるプライマーは、低粘度の液体であり、好ましくは、溶媒の中に反応性シリコーン樹脂を含有するものである。プライマーを塗布した後、且つ溶媒が蒸発した後、樹脂の剛性フィルム7が、室温または高温で、大気中の湿分への曝されることにより形成される。この樹脂の剛性フィルム7は、チップ・キャリア及びシリコーン・ゲル8に対して接着すると言う、二つの機能を有している。
好ましくは、シリコーン・ゲル8でハウジングのボトム部を満たす直前に、プライマーが塗布される。しかしながら、チップ・キャリアをプライマーの中に浸漬することによって、効果的に塗布することもできる。この浸漬は、好ましくは、チップ・キャリアがボトム・プレート11の上に取り付けられた後で行われる。
この方法の他の好ましい変形形態において、セラミック基板2の少なくとも一つの底面の周辺領域が、ボトム・メタライゼイション層3によって覆われることなく、残される。次に、ポリイミド プリカーサが、ボトム・メタライゼイション層3とセラミック基板2の底面の周辺領域とで形成される第二のコーナー部23に塗布される。
この方法の他の好ましい変形形態において、チップ・キャリアは、ボトム・プレート11の上には取り付けられない。この変形形態において、チップ・キャリアは、固定手段によって、好ましくは粘着テープまたは粘着フォイルによって、ハウジングのトップ部分に対して保持され、シリコーン・ゲル8が、ハウジングのトップ部分に設けられた孔を介して、チップ・キャリアに充填される。シリコーン・ゲル8の養生の後で、上記粘着テープまたは粘着フォイルが取り除かれる。これによって、セラミック基板2とクーラーの間にボトム・プレート11を配置することなく、モジュールをクーラーに取り付けることができる。この結果、熱的な接触が改善される。
図3に、本発明に基づく電力半導体モジュールのボトム部を示す。電気的に絶縁性のセラミック基板2の上には、ボトム・メタライゼイション層3及びトップ・メタライゼイション層4が配置されており、このセラミック基板2が、ボトム・プレート11の上に接合される。このボトム・プレート11は、電気的に絶縁性の材料からなる側壁12とともにハウジングのボトム部を構成する。ボトム・メタライゼイション層3とボトム・プレート11の間には、第一のハンダ層(図3中には示されていない)が配置され、このハンダ層が接合をもたらす。
半導体チップ6は、トップ・メタライゼイション層4の上に、第二のハンダ層(図3中には示されていない)によって取り付けられる。ポリイミド5が、トップ・メタライゼイション層4とセラミック基板2とで形成されるコーナー部24に塗布される。トップ・メタライゼイション層4、半導体チップ6、セラミック基板2、及びポリイミド5は、シリコーン・ゲル8により覆われる。
好ましくは、ポリイミドは、高い相対誘電率(即ち、εr>3.0)を有している。好ましくは、ポリイミドは、高い温度安定性および/または高い絶縁耐力を有していて、例えば、少なくとも300°Cまでの温度、15kV/mmまでの電界に耐えることができる。好ましくは、ポリイミドは、湿分の吸収が少ない。
図4に、本発明に基づく電力モジュールの好ましい実施形態のボトム部を示す。プライマーを大気中の湿分および/または高温に曝すことにより、樹脂の剛性フィルム7が形成され、この剛性フィルム7は、セラミック基板2、半導体チップ6、ポリイミド5、及びトップ・メタライゼイション層4の周辺領域の上面と、シリコーン・ゲル8との間に配置される。
図5に、本発明に基づく電力モジュールの他の好ましい実施形態のボトム部を示す。この実施形態においては、ポリイミド9が、ボトム・メタライゼイション層3とセラミック基板2の底面の周辺領域とで形成される第二のコーナー部23にも、第三の絶縁材料として配置される。このことにより、更に、モジュール内での部分的放電が小さく抑えられる。
図6に、本発明に基づく電力モジュールの他の好ましい実施形態を示す。この実施形態は、樹脂の剛性フィルム7及びポリイミド9の双方を有し、ポリイミド9は第二のコーナー部23に配置されている。この図に示されているのは、ハウジングのトップ・プレート13、第一の電力端子15、第二の電力端子16、及び当該モジュールの電気的接続のための制御端子17である。第一及び第二の電力端子15、16は、それぞれ、トップ・メタライゼイション層4及び半導体チップ6の第一の主電極に接触し、これに対して、制御端子17は、半導体チップ6のゲート・パッドに接触している。全ての端子は、トップ・プレート13に設けられた開口の中を通る。
本発明に基づく電力半導体モジュールを製造する方法の例を示す図。 本発明に基づく電力半導体モジュールを製造する方法の例を示す図。 本発明に基づく電力半導体モジュールを製造する方法の例を示す図。 本発明に基づく電力半導体モジュールを製造する方法の例を示す図。 本発明に基づく電力半導体モジュールを製造する方法の例を示す図。 本発明に基づく電力半導体モジュールを製造する方法の例を示す図。 本発明に基づく電力半導体モジュールを製造する方法の他の実施形態の例を示す図。 本発明に基づく電力半導体モジュールを製造する方法の他の実施形態の例を示す図。 本発明に基づく電力半導体モジュールを製造する方法の他の実施形態の例を示す図。 本発明に基づく電力半導体モジュールを製造する方法の他の実施形態の例を示す図。 本発明に基づく電力半導体モジュールを製造する方法の他の実施形態の例を示す図。 本発明に基づく電力半導体モジュールを製造する方法の他の実施形態の例を示す図。 本発明に基づく電力半導体モジュールのボトム部を示す図。 本発明に基づく電力半導体モジュールのボトム部の好ましい実施形態を示す。 本発明に基づく電力半導体モジュールのボトム部の他の好ましい実施形態を示す図。 本発明に基づく電力半導体モジュールの他の好ましい実施形態を示す。
符号の説明
11・・・ボトム・プレート、12・・・ハウジングの側壁、13・・・トップ・プレート、15・・・第一の電力端子、16・・・第二の電力端子、17・・・制御端子、2・・・電気的絶縁基板(セラミック基板)、24・・・第一のコーナー部、23・・・第二のコーナー部、3・・・第二の導電層(ボトム・メタライゼイション層)、4・・・第一の導電層(トップ・メタライゼイション層)、5・・・第一の電気的絶縁材料(ポリイミド)、51・・・第一の電気的絶縁材料(ポリイミド)のプリカーサ、6・・・半導体チップ、7・・・樹脂の剛性層、8・・・第二の電気的に絶縁性の材料(シリコーン・ゲル)、9・・・第三の電気的絶縁材料(ポリイミド)。

Claims (10)

  1. − 第一の導電層(4)を、電気的絶縁基板(2)の上面の少なくとも一部の上に、前記電気的絶縁基板(2)の上面の少なくとも一つの周辺領域が当該第一の導電層(4)で覆われることなく残されるように、配置し;
    − 第一の絶縁材料(5)のプリカーサ(51)を、前記第一の導電層(4)と前記電気的絶縁基板(2)の前記周辺領域とで形成される第一のコーナー部(24)に、配置し;
    − 前記第一の絶縁材料(5)のプリカーサ(51)を重合させて、第一の絶縁材料(5)を形成し;
    − 半導体チップ(6)を前記第一の導電層(4)の上に接合し;
    − 前記電気的絶縁基板(2)をボトム・プレート(11)の上に接合し;
    − 前記半導体チップ(6)、前記電気的絶縁基板(2)、前記第一の導電層(4)及び前記第一の電気的絶縁材料(5)を、第二の電気的絶縁材料(8)で少なくとも部分的に覆う;ステップを備えた電力半導体モジュールを組み立てるための方法において、
    下記構成を備えたことを特徴とする方法:
    − 前記第一の電気的絶縁材料(5)のプリカーサ(51)は、重合してポリイミドを形成するモノマーまたはオリゴマーであり;
    前記プリカーサ(51)が、前記導電層(4)と前記電気的絶縁基板の間にエア・ギャップが閉じ込められることがないように、前記第一の導電層(4)と前記電気的絶縁基板(2)の前記周辺領域との接合部に塗布されていて;
    − 前記プリカーサは、それが前記接合部に沿って分散するような低い粘度を有し;
    − 前記第一の導電層(4)と前記電気的絶縁基板(2)の前記周辺領域とにより形成される前記コーナー領域に配置される前記プリカーサ(51)の表面は、凹面形状を形成する。
  2. 下記特徴を備えた請求項1に記載の方法:
    滴下分散のメカニズムが、プリカーサ(51)の液滴を、前記第一の導電層(4)と前記電気的絶縁基板(2)の前記周辺領域との接合部に塗布するために用いられ、且つ、
    前記プリカーサは、前記接合部に沿って、毛管引力により分散される。
  3. 下記特徴を備えた請求項1に記載の方法:
    前記電気的絶縁基板(2)は、前記第二の電気的絶縁材料(8)が取り付けられる前に、ボトム・プレート(11)の上に接合される。
  4. 更に下記ステップを備えた請求項1から3のいずれか1項に記載の方法:
    − 少なくとも一つの第二の導電層(3)を、前記電気的絶縁基板(2)の少なくとも一つの底面の周辺領域が選択的に露出されるように、前記ボトム・プレート(11)と前記電気的絶縁基板(2)の底面の少なくとも一部の間に配置し;
    − 第三の電気的絶縁材料のプリカーサを、第二の導電層(3)と前記電気的絶縁基板(2)の底面の周辺領域とで形成される第二のコーナー部(23)の中に配置する。
  5. 下記特徴を備えた請求項4に記載の方法:
    前記第三の電気的絶縁材料のプリカーサは、前記第一の電気的絶縁材料のプリカーサと同一である。
  6. 下記特徴を備えた請求項1から5のいずれか1項に記載の方法:
    前記第二の絶縁材料が取り付けられる前に、前記半導体チップ(6)、前記電気的絶縁基板(2)、前記第一の導電層(4)、及び前記第一の電気的絶縁材料(5)を少なくとも部分的に覆うように、プライマーが配置される。
  7. − 電気的絶縁基板(2)と;
    − 前記電気的絶縁基板(2)の上面の周辺領域の少なくとも一つが選択的に露出されるように、前記電気的絶縁基板(2)の上面の少なくとも一部分の上に配置された第一の導電層(4)と;
    − 前記導電層(4)上に接合された少なくとも一つの電力半導体チップと;
    − ボトム・プレート(11)上に接合された電気的絶縁基板(2)と;
    − 前記第一の導電層(4)と前記電気的絶縁基板(2)の前記周辺領域とで形成されたコーナー領域に配置された第一の電気的絶縁材料(5)と;
    − 前記電力半導体チップ、前記電気的絶縁基板(2)、前記第一の導電層(4)、及び前記第一の電気的絶縁材料(5)を、少なくとも部分的に包む第二の絶縁材料(8)と;を備えた電力半導体モジュールにおいて、
    下記構成を備えたことを特徴とする電力半導体モジュール:
    − 前記第一の電気的絶縁材料(5)はポリイミドであり;且つ、
    − 前記第一の導電層(4)と前記電気的絶縁基板(2)の周辺領域とで形成されたコーナー領域に配置された前記第一の電気的絶縁材料(5)の表面は、凹面の形状である。
  8. 下記特徴を備えた請求項7に記載の電力半導体モジュール:
    前記電気的絶縁基板(2)は、ボトム・プレート(11)の上に載せられている。
  9. 下記特徴を備えた請求項7または8に記載の電力半導体モジュール:
    少なくとも一つの第二の導電層(3)が、前記電気的絶縁基板(2)の少なくとも一つの底面の周辺領域が選択的に露出されるように、前記ボトム・プレート(11)と前記電気的絶縁基板(2)の底面の少なくとも一部の間に配置され、且つ、
    第三の絶縁材料(9)が、前記第二の導電層(3)と前記電気的絶縁基板(2)の底面の周辺領域とで形成される第二のコーナー部(23)の中に配置されている。
  10. 下記特徴を備えた請求項7から9のいずれか1項に記載の電力半導体モジュール:
    樹脂の剛性層(7)が、前記第二の電気的絶縁材料(8)と、前記半導体チップ(6)、前記絶縁基板(2)、前記第一の導電層(4)及び前記第一の電気的絶縁材料(5)との間に、設けられている。
JP2006504165A 2003-04-02 2004-04-01 部分的放電挙動が小さく抑えられた絶縁型電力半導体モジュール及びその製造方法 Expired - Fee Related JP4723479B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03405223.3 2003-04-02
EP03405223A EP1465250A1 (en) 2003-04-02 2003-04-02 Insulated power semiconductor module with reduced partial discharge and manufacturing method
PCT/CH2004/000204 WO2004088748A1 (en) 2003-04-02 2004-04-01 Insulated power semiconductor module with reduced partial discharge and manufacturing method

Publications (2)

Publication Number Publication Date
JP2006522468A JP2006522468A (ja) 2006-09-28
JP4723479B2 true JP4723479B2 (ja) 2011-07-13

Family

ID=32842897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006504165A Expired - Fee Related JP4723479B2 (ja) 2003-04-02 2004-04-01 部分的放電挙動が小さく抑えられた絶縁型電力半導体モジュール及びその製造方法

Country Status (5)

Country Link
US (2) US20060214186A1 (ja)
EP (2) EP1465250A1 (ja)
JP (1) JP4723479B2 (ja)
CN (1) CN100444358C (ja)
WO (1) WO2004088748A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7995356B2 (en) * 2005-08-26 2011-08-09 Siemens Aktiengesellschaft Power semiconductor module comprising load connection elements applied to circuit carriers
WO2011047157A1 (en) * 2009-10-14 2011-04-21 Latitude Holdings, Llc Spinous process fixation plate and minimally invasive method for placement
JP5987297B2 (ja) * 2011-11-10 2016-09-07 富士電機株式会社 パワー半導体装置の製造方法
KR101983420B1 (ko) * 2011-12-12 2019-05-29 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판, 히트 싱크가 형성된 파워 모듈용 기판, 파워 모듈, 플럭스 성분 침입 방지층 형성용 페이스트 및 접합체의 접합 방법
CN103594505A (zh) * 2013-11-21 2014-02-19 西安永电电气有限责任公司 一种局部放电减弱的高压igbt模块及其制造方法
CN103633035A (zh) * 2013-12-04 2014-03-12 西安永电电气有限责任公司 一种igbt模块结构
JP6584333B2 (ja) * 2016-01-28 2019-10-02 三菱電機株式会社 パワーモジュール
JP6546892B2 (ja) * 2016-09-26 2019-07-17 株式会社 日立パワーデバイス 半導体装置
DE102018104532B4 (de) 2018-02-28 2023-06-29 Rogers Germany Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats
JP7087495B2 (ja) 2018-03-16 2022-06-21 株式会社デンソー パワー半導体装置、それを備える回転電機、及び、パワー半導体装置の製造方法
WO2020016958A1 (ja) * 2018-07-18 2020-01-23 三菱電機株式会社 パワーモジュール及びその製造方法
EP3648159B1 (en) 2018-10-31 2021-12-15 Infineon Technologies Austria AG Semiconductor package and method of fabricating a semiconductor package
US11502012B2 (en) 2020-01-28 2022-11-15 Infineon Technologies Ag Semiconductor packages and methods of manufacturing thereof
US11532541B2 (en) * 2020-01-28 2022-12-20 Infineon Technologies Ag Semiconductor package having a solderable contact pad formed by a load terminal bond pad of a power semiconductor die
CN116042085A (zh) * 2023-02-20 2023-05-02 江苏富乐华功率半导体研究院有限公司 改善陶瓷基板局放性能的复合材料及制备工艺及应用方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0757815B2 (ja) * 1991-01-14 1995-06-21 インターナショナル・ビジネス・マシーンズ・コーポレイション 基板上にポリイミド層を形成する方法および硬化されている複合構造体
JPH11340374A (ja) * 1998-05-28 1999-12-10 Hitachi Ltd 半導体装置
JP2000216332A (ja) * 1999-01-20 2000-08-04 Hitachi Ltd 半導体装置
JP2002076197A (ja) * 2000-08-24 2002-03-15 Toshiba Corp 半導体装置用基板及び半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3453292A (en) * 1964-07-07 1969-07-01 Sumitomo Electric Industries Method of manufacturing tetracarboxylic acid dianhydride
US5386342A (en) * 1992-01-30 1995-01-31 Lsi Logic Corporation Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device
KR100307465B1 (ko) * 1992-10-20 2001-12-15 야기 추구오 파워모듈
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
JP2912526B2 (ja) * 1993-07-05 1999-06-28 三菱電機株式会社 半導体パワーモジュールおよび複合基板
JP2973792B2 (ja) * 1993-09-21 1999-11-08 富士電機株式会社 樹脂封止形半導体装置
DE69535775D1 (de) * 1994-10-07 2008-08-07 Hitachi Ltd Halbleiteranordnung mit einer Mehrzahl von Halbleiterelementen
JP2828021B2 (ja) * 1996-04-22 1998-11-25 日本電気株式会社 ベアチップ実装構造及び製造方法
TW408453B (en) * 1997-12-08 2000-10-11 Toshiba Kk Package for semiconductor power device and method for assembling the same
EP0962974B1 (en) * 1998-05-28 2005-01-26 Hitachi, Ltd. Semiconductor device
JP2000174039A (ja) * 1998-12-07 2000-06-23 Sony Corp 半導体装置及びその製造方法
US6265753B1 (en) * 1999-06-11 2001-07-24 International Business Machines Corporation Interconnect dielectric compositions, preparation thereof, and integrated circuit devices fabricated therewith
JP2002082009A (ja) * 2000-06-30 2002-03-22 Denso Corp 圧力センサ
KR100797422B1 (ko) * 2000-09-25 2008-01-23 이비덴 가부시키가이샤 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법
CN1149650C (zh) * 2001-04-16 2004-05-12 华瑞股份有限公司 充电电池保护电路用功率场效应晶体管的覆晶安装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0757815B2 (ja) * 1991-01-14 1995-06-21 インターナショナル・ビジネス・マシーンズ・コーポレイション 基板上にポリイミド層を形成する方法および硬化されている複合構造体
JPH11340374A (ja) * 1998-05-28 1999-12-10 Hitachi Ltd 半導体装置
JP2000216332A (ja) * 1999-01-20 2000-08-04 Hitachi Ltd 半導体装置
JP2002076197A (ja) * 2000-08-24 2002-03-15 Toshiba Corp 半導体装置用基板及び半導体装置

Also Published As

Publication number Publication date
US20060214186A1 (en) 2006-09-28
EP1465250A1 (en) 2004-10-06
JP2006522468A (ja) 2006-09-28
EP1609182A1 (en) 2005-12-28
CN1774801A (zh) 2006-05-17
CN100444358C (zh) 2008-12-17
US20080153211A1 (en) 2008-06-26
WO2004088748A1 (en) 2004-10-14

Similar Documents

Publication Publication Date Title
US20080153211A1 (en) Insulated power semiconductor module with reduced partial discharge and manufacturing method
US20030042615A1 (en) Stacked microelectronic devices and methods of fabricating same
JPH11111896A (ja) 半導体装置及びその製造方法
EP1895584A1 (en) Thermally conductive substrate with leadframe and heat radiation plate and manufacturing method thereof
CN109003963B (zh) 半导体封装及制造其的方法
JP2005322902A (ja) パワー半導体モジュール用の基板を内部電気絶縁するための方法
JP4545022B2 (ja) 回路装置およびその製造方法
US6864119B2 (en) COF semiconductor device and a manufacturing method for the same
JP2004023103A (ja) 高電圧bgaパッケージ、高電圧bgaパッケージ用ヒートスプレッダーの製造方法及び高電圧bgaパッケージ用ヒートスプレッダー
JP3440824B2 (ja) 半導体装置
JP4549171B2 (ja) 混成集積回路装置
JP2009032843A (ja) 半導体装置とその製造方法
JPH0714974A (ja) プラスチックモールドした集積回路パッケージ
JP2014003176A (ja) 半導体パッケージ及びその製造方法
JP2000216332A (ja) 半導体装置
US6208022B1 (en) Electronic-circuit assembly
JPH08125071A (ja) 半導体装置
JP2002170854A (ja) 半導体装置及びその製造方法
JP3570999B2 (ja) バンプ付電子部品の実装構造
JP2726515B2 (ja) 半導体塔載用回路基板及びその製造方法
JP2000031195A (ja) 半導体装置およびその製造方法
JP2014003177A (ja) 半導体パッケージ及びその製造方法
WO2022264298A1 (ja) 半導体装置および半導体装置の製造方法
JPH06342817A (ja) 半導体装置
JP4524585B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees