JP4723479B2 - 部分的放電挙動が小さく抑えられた絶縁型電力半導体モジュール及びその製造方法 - Google Patents
部分的放電挙動が小さく抑えられた絶縁型電力半導体モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP4723479B2 JP4723479B2 JP2006504165A JP2006504165A JP4723479B2 JP 4723479 B2 JP4723479 B2 JP 4723479B2 JP 2006504165 A JP2006504165 A JP 2006504165A JP 2006504165 A JP2006504165 A JP 2006504165A JP 4723479 B2 JP4723479 B2 JP 4723479B2
- Authority
- JP
- Japan
- Prior art keywords
- electrically insulating
- insulating substrate
- conductive layer
- insulating material
- precursor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Claims (10)
- − 第一の導電層(4)を、電気的絶縁基板(2)の上面の少なくとも一部の上に、前記電気的絶縁基板(2)の上面の少なくとも一つの周辺領域が当該第一の導電層(4)で覆われることなく残されるように、配置し;
− 第一の絶縁材料(5)のプリカーサ(51)を、前記第一の導電層(4)と前記電気的絶縁基板(2)の前記周辺領域とで形成される第一のコーナー部(24)に、配置し;
− 前記第一の絶縁材料(5)のプリカーサ(51)を重合させて、第一の絶縁材料(5)を形成し;
− 半導体チップ(6)を前記第一の導電層(4)の上に接合し;
− 前記電気的絶縁基板(2)をボトム・プレート(11)の上に接合し;
− 前記半導体チップ(6)、前記電気的絶縁基板(2)、前記第一の導電層(4)及び前記第一の電気的絶縁材料(5)を、第二の電気的絶縁材料(8)で少なくとも部分的に覆う;ステップを備えた電力半導体モジュールを組み立てるための方法において、
下記構成を備えたことを特徴とする方法:
− 前記第一の電気的絶縁材料(5)のプリカーサ(51)は、重合してポリイミドを形成するモノマーまたはオリゴマーであり;
− 前記プリカーサ(51)が、前記導電層(4)と前記電気的絶縁基板の間にエア・ギャップが閉じ込められることがないように、前記第一の導電層(4)と前記電気的絶縁基板(2)の前記周辺領域との接合部に塗布されていて;
− 前記プリカーサは、それが前記接合部に沿って分散するような低い粘度を有し;
− 前記第一の導電層(4)と前記電気的絶縁基板(2)の前記周辺領域とにより形成される前記コーナー領域に配置される前記プリカーサ(51)の表面は、凹面形状を形成する。 - 下記特徴を備えた請求項1に記載の方法:
滴下分散のメカニズムが、プリカーサ(51)の液滴を、前記第一の導電層(4)と前記電気的絶縁基板(2)の前記周辺領域との接合部に塗布するために用いられ、且つ、
前記プリカーサは、前記接合部に沿って、毛管引力により分散される。 - 下記特徴を備えた請求項1に記載の方法:
前記電気的絶縁基板(2)は、前記第二の電気的絶縁材料(8)が取り付けられる前に、ボトム・プレート(11)の上に接合される。 - 更に下記ステップを備えた請求項1から3のいずれか1項に記載の方法:
− 少なくとも一つの第二の導電層(3)を、前記電気的絶縁基板(2)の少なくとも一つの底面の周辺領域が選択的に露出されるように、前記ボトム・プレート(11)と前記電気的絶縁基板(2)の底面の少なくとも一部の間に配置し;
− 第三の電気的絶縁材料のプリカーサを、第二の導電層(3)と前記電気的絶縁基板(2)の底面の周辺領域とで形成される第二のコーナー部(23)の中に配置する。 - 下記特徴を備えた請求項4に記載の方法:
前記第三の電気的絶縁材料のプリカーサは、前記第一の電気的絶縁材料のプリカーサと同一である。 - 下記特徴を備えた請求項1から5のいずれか1項に記載の方法:
前記第二の絶縁材料が取り付けられる前に、前記半導体チップ(6)、前記電気的絶縁基板(2)、前記第一の導電層(4)、及び前記第一の電気的絶縁材料(5)を少なくとも部分的に覆うように、プライマーが配置される。 - − 電気的絶縁基板(2)と;
− 前記電気的絶縁基板(2)の上面の周辺領域の少なくとも一つが選択的に露出されるように、前記電気的絶縁基板(2)の上面の少なくとも一部分の上に配置された第一の導電層(4)と;
− 前記導電層(4)上に接合された少なくとも一つの電力半導体チップと;
− ボトム・プレート(11)上に接合された電気的絶縁基板(2)と;
− 前記第一の導電層(4)と前記電気的絶縁基板(2)の前記周辺領域とで形成されたコーナー領域に配置された第一の電気的絶縁材料(5)と;
− 前記電力半導体チップ、前記電気的絶縁基板(2)、前記第一の導電層(4)、及び前記第一の電気的絶縁材料(5)を、少なくとも部分的に包む第二の絶縁材料(8)と;を備えた電力半導体モジュールにおいて、
下記構成を備えたことを特徴とする電力半導体モジュール:
− 前記第一の電気的絶縁材料(5)はポリイミドであり;且つ、
− 前記第一の導電層(4)と前記電気的絶縁基板(2)の周辺領域とで形成されたコーナー領域に配置された前記第一の電気的絶縁材料(5)の表面は、凹面の形状である。 - 下記特徴を備えた請求項7に記載の電力半導体モジュール:
前記電気的絶縁基板(2)は、ボトム・プレート(11)の上に載せられている。 - 下記特徴を備えた請求項7または8に記載の電力半導体モジュール:
少なくとも一つの第二の導電層(3)が、前記電気的絶縁基板(2)の少なくとも一つの底面の周辺領域が選択的に露出されるように、前記ボトム・プレート(11)と前記電気的絶縁基板(2)の底面の少なくとも一部の間に配置され、且つ、
第三の絶縁材料(9)が、前記第二の導電層(3)と前記電気的絶縁基板(2)の底面の周辺領域とで形成される第二のコーナー部(23)の中に配置されている。 - 下記特徴を備えた請求項7から9のいずれか1項に記載の電力半導体モジュール:
樹脂の剛性層(7)が、前記第二の電気的絶縁材料(8)と、前記半導体チップ(6)、前記絶縁基板(2)、前記第一の導電層(4)及び前記第一の電気的絶縁材料(5)との間に、設けられている。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03405223.3 | 2003-04-02 | ||
EP03405223A EP1465250A1 (en) | 2003-04-02 | 2003-04-02 | Insulated power semiconductor module with reduced partial discharge and manufacturing method |
PCT/CH2004/000204 WO2004088748A1 (en) | 2003-04-02 | 2004-04-01 | Insulated power semiconductor module with reduced partial discharge and manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006522468A JP2006522468A (ja) | 2006-09-28 |
JP4723479B2 true JP4723479B2 (ja) | 2011-07-13 |
Family
ID=32842897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006504165A Expired - Fee Related JP4723479B2 (ja) | 2003-04-02 | 2004-04-01 | 部分的放電挙動が小さく抑えられた絶縁型電力半導体モジュール及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20060214186A1 (ja) |
EP (2) | EP1465250A1 (ja) |
JP (1) | JP4723479B2 (ja) |
CN (1) | CN100444358C (ja) |
WO (1) | WO2004088748A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7995356B2 (en) * | 2005-08-26 | 2011-08-09 | Siemens Aktiengesellschaft | Power semiconductor module comprising load connection elements applied to circuit carriers |
WO2011047157A1 (en) * | 2009-10-14 | 2011-04-21 | Latitude Holdings, Llc | Spinous process fixation plate and minimally invasive method for placement |
JP5987297B2 (ja) * | 2011-11-10 | 2016-09-07 | 富士電機株式会社 | パワー半導体装置の製造方法 |
KR101983420B1 (ko) * | 2011-12-12 | 2019-05-29 | 미쓰비시 마테리알 가부시키가이샤 | 파워 모듈용 기판, 히트 싱크가 형성된 파워 모듈용 기판, 파워 모듈, 플럭스 성분 침입 방지층 형성용 페이스트 및 접합체의 접합 방법 |
CN103594505A (zh) * | 2013-11-21 | 2014-02-19 | 西安永电电气有限责任公司 | 一种局部放电减弱的高压igbt模块及其制造方法 |
CN103633035A (zh) * | 2013-12-04 | 2014-03-12 | 西安永电电气有限责任公司 | 一种igbt模块结构 |
JP6584333B2 (ja) * | 2016-01-28 | 2019-10-02 | 三菱電機株式会社 | パワーモジュール |
JP6546892B2 (ja) * | 2016-09-26 | 2019-07-17 | 株式会社 日立パワーデバイス | 半導体装置 |
DE102018104532B4 (de) | 2018-02-28 | 2023-06-29 | Rogers Germany Gmbh | Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats |
JP7087495B2 (ja) | 2018-03-16 | 2022-06-21 | 株式会社デンソー | パワー半導体装置、それを備える回転電機、及び、パワー半導体装置の製造方法 |
WO2020016958A1 (ja) * | 2018-07-18 | 2020-01-23 | 三菱電機株式会社 | パワーモジュール及びその製造方法 |
EP3648159B1 (en) | 2018-10-31 | 2021-12-15 | Infineon Technologies Austria AG | Semiconductor package and method of fabricating a semiconductor package |
US11502012B2 (en) | 2020-01-28 | 2022-11-15 | Infineon Technologies Ag | Semiconductor packages and methods of manufacturing thereof |
US11532541B2 (en) * | 2020-01-28 | 2022-12-20 | Infineon Technologies Ag | Semiconductor package having a solderable contact pad formed by a load terminal bond pad of a power semiconductor die |
CN116042085A (zh) * | 2023-02-20 | 2023-05-02 | 江苏富乐华功率半导体研究院有限公司 | 改善陶瓷基板局放性能的复合材料及制备工艺及应用方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0757815B2 (ja) * | 1991-01-14 | 1995-06-21 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 基板上にポリイミド層を形成する方法および硬化されている複合構造体 |
JPH11340374A (ja) * | 1998-05-28 | 1999-12-10 | Hitachi Ltd | 半導体装置 |
JP2000216332A (ja) * | 1999-01-20 | 2000-08-04 | Hitachi Ltd | 半導体装置 |
JP2002076197A (ja) * | 2000-08-24 | 2002-03-15 | Toshiba Corp | 半導体装置用基板及び半導体装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3453292A (en) * | 1964-07-07 | 1969-07-01 | Sumitomo Electric Industries | Method of manufacturing tetracarboxylic acid dianhydride |
US5386342A (en) * | 1992-01-30 | 1995-01-31 | Lsi Logic Corporation | Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device |
KR100307465B1 (ko) * | 1992-10-20 | 2001-12-15 | 야기 추구오 | 파워모듈 |
US5559374A (en) * | 1993-03-25 | 1996-09-24 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit |
JP2912526B2 (ja) * | 1993-07-05 | 1999-06-28 | 三菱電機株式会社 | 半導体パワーモジュールおよび複合基板 |
JP2973792B2 (ja) * | 1993-09-21 | 1999-11-08 | 富士電機株式会社 | 樹脂封止形半導体装置 |
DE69535775D1 (de) * | 1994-10-07 | 2008-08-07 | Hitachi Ltd | Halbleiteranordnung mit einer Mehrzahl von Halbleiterelementen |
JP2828021B2 (ja) * | 1996-04-22 | 1998-11-25 | 日本電気株式会社 | ベアチップ実装構造及び製造方法 |
TW408453B (en) * | 1997-12-08 | 2000-10-11 | Toshiba Kk | Package for semiconductor power device and method for assembling the same |
EP0962974B1 (en) * | 1998-05-28 | 2005-01-26 | Hitachi, Ltd. | Semiconductor device |
JP2000174039A (ja) * | 1998-12-07 | 2000-06-23 | Sony Corp | 半導体装置及びその製造方法 |
US6265753B1 (en) * | 1999-06-11 | 2001-07-24 | International Business Machines Corporation | Interconnect dielectric compositions, preparation thereof, and integrated circuit devices fabricated therewith |
JP2002082009A (ja) * | 2000-06-30 | 2002-03-22 | Denso Corp | 圧力センサ |
KR100797422B1 (ko) * | 2000-09-25 | 2008-01-23 | 이비덴 가부시키가이샤 | 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법 |
CN1149650C (zh) * | 2001-04-16 | 2004-05-12 | 华瑞股份有限公司 | 充电电池保护电路用功率场效应晶体管的覆晶安装方法 |
-
2003
- 2003-04-02 EP EP03405223A patent/EP1465250A1/en not_active Withdrawn
-
2004
- 2004-04-01 JP JP2006504165A patent/JP4723479B2/ja not_active Expired - Fee Related
- 2004-04-01 US US10/551,763 patent/US20060214186A1/en not_active Abandoned
- 2004-04-01 EP EP04724964A patent/EP1609182A1/en not_active Withdrawn
- 2004-04-01 CN CNB2004800090835A patent/CN100444358C/zh not_active Expired - Fee Related
- 2004-04-01 WO PCT/CH2004/000204 patent/WO2004088748A1/en active Search and Examination
-
2008
- 2008-02-04 US US12/068,212 patent/US20080153211A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0757815B2 (ja) * | 1991-01-14 | 1995-06-21 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 基板上にポリイミド層を形成する方法および硬化されている複合構造体 |
JPH11340374A (ja) * | 1998-05-28 | 1999-12-10 | Hitachi Ltd | 半導体装置 |
JP2000216332A (ja) * | 1999-01-20 | 2000-08-04 | Hitachi Ltd | 半導体装置 |
JP2002076197A (ja) * | 2000-08-24 | 2002-03-15 | Toshiba Corp | 半導体装置用基板及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060214186A1 (en) | 2006-09-28 |
EP1465250A1 (en) | 2004-10-06 |
JP2006522468A (ja) | 2006-09-28 |
EP1609182A1 (en) | 2005-12-28 |
CN1774801A (zh) | 2006-05-17 |
CN100444358C (zh) | 2008-12-17 |
US20080153211A1 (en) | 2008-06-26 |
WO2004088748A1 (en) | 2004-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080153211A1 (en) | Insulated power semiconductor module with reduced partial discharge and manufacturing method | |
US20030042615A1 (en) | Stacked microelectronic devices and methods of fabricating same | |
JPH11111896A (ja) | 半導体装置及びその製造方法 | |
EP1895584A1 (en) | Thermally conductive substrate with leadframe and heat radiation plate and manufacturing method thereof | |
CN109003963B (zh) | 半导体封装及制造其的方法 | |
JP2005322902A (ja) | パワー半導体モジュール用の基板を内部電気絶縁するための方法 | |
JP4545022B2 (ja) | 回路装置およびその製造方法 | |
US6864119B2 (en) | COF semiconductor device and a manufacturing method for the same | |
JP2004023103A (ja) | 高電圧bgaパッケージ、高電圧bgaパッケージ用ヒートスプレッダーの製造方法及び高電圧bgaパッケージ用ヒートスプレッダー | |
JP3440824B2 (ja) | 半導体装置 | |
JP4549171B2 (ja) | 混成集積回路装置 | |
JP2009032843A (ja) | 半導体装置とその製造方法 | |
JPH0714974A (ja) | プラスチックモールドした集積回路パッケージ | |
JP2014003176A (ja) | 半導体パッケージ及びその製造方法 | |
JP2000216332A (ja) | 半導体装置 | |
US6208022B1 (en) | Electronic-circuit assembly | |
JPH08125071A (ja) | 半導体装置 | |
JP2002170854A (ja) | 半導体装置及びその製造方法 | |
JP3570999B2 (ja) | バンプ付電子部品の実装構造 | |
JP2726515B2 (ja) | 半導体塔載用回路基板及びその製造方法 | |
JP2000031195A (ja) | 半導体装置およびその製造方法 | |
JP2014003177A (ja) | 半導体パッケージ及びその製造方法 | |
WO2022264298A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JPH06342817A (ja) | 半導体装置 | |
JP4524585B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110407 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |