JP2726515B2 - 半導体塔載用回路基板及びその製造方法 - Google Patents
半導体塔載用回路基板及びその製造方法Info
- Publication number
- JP2726515B2 JP2726515B2 JP24503689A JP24503689A JP2726515B2 JP 2726515 B2 JP2726515 B2 JP 2726515B2 JP 24503689 A JP24503689 A JP 24503689A JP 24503689 A JP24503689 A JP 24503689A JP 2726515 B2 JP2726515 B2 JP 2726515B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor circuit
- resin
- circuit board
- circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、導体回路の少なくとも部品塔載部分を除い
て樹脂状物で被覆して耐電圧の低下を防止し、しかもダ
イオード、トランジスター、サイリスター、トライアツ
ク等のパワー半導体装置を塔載した際の高放熱性にもす
ぐれた半導体塔載用回路基板及びその製造方法に関する
ものである。
て樹脂状物で被覆して耐電圧の低下を防止し、しかもダ
イオード、トランジスター、サイリスター、トライアツ
ク等のパワー半導体装置を塔載した際の高放熱性にもす
ぐれた半導体塔載用回路基板及びその製造方法に関する
ものである。
（従来の技術） 従来、回路基板にはアルミナ、窒化アルミニウム、ベ
リリア、シリコーンカーバイド等のセラミツクス層を持
つたアルミニウム板、銅板、鉄板及びステンレス板のセ
ラミツクス基板あるいはアルミニウム、銅、鉄及びステ
ンレス等に樹脂又は無機充てん剤を含有した樹脂絶縁層
を設けた金属ベース基板が使用されている。そしてこの
回路基板は第４図に示すように導体回路４に気泡12が付
着したり、回路基板作成時に半田付着防止のため半導体
装置、抵抗体及びリード端子部分以外の導体回路部分に
半田レジストを全面塗布し、しかも第６図に示すように
例えば導体回路４間に半田レジスト13を塗布し半田の流
入を防止する使用方法もあるが、このような方法であつ
ても導体回路４の一部が露出しているために電界集中が
起り、導体回路４周囲の絶縁層が除々に破壊されて絶縁
不良を発生させて耐電圧の低下を招くとされている。ま
た第５図のように中空パツケージの場合には、中空内で
放電現象が発生し、この際発生したプラズマによつて絶
縁層表面が酸化し、この現象が繰り返されることによ
り、絶縁層が薄肉化して絶縁不良が生じ耐電圧が低下す
る原因となる。
リリア、シリコーンカーバイド等のセラミツクス層を持
つたアルミニウム板、銅板、鉄板及びステンレス板のセ
ラミツクス基板あるいはアルミニウム、銅、鉄及びステ
ンレス等に樹脂又は無機充てん剤を含有した樹脂絶縁層
を設けた金属ベース基板が使用されている。そしてこの
回路基板は第４図に示すように導体回路４に気泡12が付
着したり、回路基板作成時に半田付着防止のため半導体
装置、抵抗体及びリード端子部分以外の導体回路部分に
半田レジストを全面塗布し、しかも第６図に示すように
例えば導体回路４間に半田レジスト13を塗布し半田の流
入を防止する使用方法もあるが、このような方法であつ
ても導体回路４の一部が露出しているために電界集中が
起り、導体回路４周囲の絶縁層が除々に破壊されて絶縁
不良を発生させて耐電圧の低下を招くとされている。ま
た第５図のように中空パツケージの場合には、中空内で
放電現象が発生し、この際発生したプラズマによつて絶
縁層表面が酸化し、この現象が繰り返されることによ
り、絶縁層が薄肉化して絶縁不良が生じ耐電圧が低下す
る原因となる。
（発明が解決しようとする課題） 本発明はかかる欠点を解決するものであり、回路基板
の導体回路を部品塔載部分を除いて樹脂状物で被覆して
気泡を除去し、使用時の電界集中を緩和することによ
り、耐電圧の低下を防止すると共に絶縁層の厚さを極力
おさえることにより放熱性の低下も防ぐことができるこ
とを見い出し、半導体塔載用回路基板及びその製造方法
を完成するに至つた。
の導体回路を部品塔載部分を除いて樹脂状物で被覆して
気泡を除去し、使用時の電界集中を緩和することによ
り、耐電圧の低下を防止すると共に絶縁層の厚さを極力
おさえることにより放熱性の低下も防ぐことができるこ
とを見い出し、半導体塔載用回路基板及びその製造方法
を完成するに至つた。
（課題を解決するための手段） すなわち本発明は、導体回路を設けた絶縁基板の前記
導体回路の少なくとも周縁部分に樹脂又は無機充てん剤
含有樹脂絶縁物を被覆してなることを特徴とし、また前
記導体回路の露出部分に半導体装置等を塔載してなるこ
とを特徴とする半導体塔載用回路基板及びその製造方法
である。
導体回路の少なくとも周縁部分に樹脂又は無機充てん剤
含有樹脂絶縁物を被覆してなることを特徴とし、また前
記導体回路の露出部分に半導体装置等を塔載してなるこ
とを特徴とする半導体塔載用回路基板及びその製造方法
である。
以下図面により本発明を詳細に説明する。
第１図は本発明の実施例の一例を表わすものであり、
放熱板２に絶縁層又はセラミツクス板３が積層されて導
体回路４が設けられている。そして導体回路４には半導
体装置５及び抵抗体６等が塔載されており、前記導体回
路４の少なくとも周縁部分には絶縁物11が被覆されてい
る。さらに第２図は放熱板２に放熱フイン１が接合さ
れ、半導体装置５等は樹脂封止材９により封止された本
発明の実施例の一例を表わすものである。また前記の半
導体装置は、第５図に示す中空となるパツケージ８で封
止する方法でもよい。
放熱板２に絶縁層又はセラミツクス板３が積層されて導
体回路４が設けられている。そして導体回路４には半導
体装置５及び抵抗体６等が塔載されており、前記導体回
路４の少なくとも周縁部分には絶縁物11が被覆されてい
る。さらに第２図は放熱板２に放熱フイン１が接合さ
れ、半導体装置５等は樹脂封止材９により封止された本
発明の実施例の一例を表わすものである。また前記の半
導体装置は、第５図に示す中空となるパツケージ８で封
止する方法でもよい。
本発明に用いる放熱板２の材質としては、銅、鉄、ニ
ツケル、アルミニウム、真ちゆう及びステンレス鋼等の
板である。また絶縁層又はセラミツクス板３としては、
エポキシ樹脂、ポリイミド樹脂及びこれら樹脂に無機充
てん剤を充てんしたり、ガラス繊維等の繊維で補強した
絶縁層、アルミナ、シリコーンカーバイド、窒化アルミ
ニウム、ベリリア等のセラミツクス板が使用される。
ツケル、アルミニウム、真ちゆう及びステンレス鋼等の
板である。また絶縁層又はセラミツクス板３としては、
エポキシ樹脂、ポリイミド樹脂及びこれら樹脂に無機充
てん剤を充てんしたり、ガラス繊維等の繊維で補強した
絶縁層、アルミナ、シリコーンカーバイド、窒化アルミ
ニウム、ベリリア等のセラミツクス板が使用される。
本発明に用いられる導体回路４は、銅、鉄、ニツケ
ル、真ちゆう等の金属箔及びこれらの合金又は異種金属
が積層されたものであつてもよい。さらに銅箔の場合に
はワイヤーボンデイングを容易にするため、あらかじめ
金めつき又はニツケルめつきを施しておいてもよい。
ル、真ちゆう等の金属箔及びこれらの合金又は異種金属
が積層されたものであつてもよい。さらに銅箔の場合に
はワイヤーボンデイングを容易にするため、あらかじめ
金めつき又はニツケルめつきを施しておいてもよい。
次に本発明に用いられる絶縁物11は、導体回路４に付
着した気泡12を除去するため導体回路４に密着性に富ん
だものが好ましく、例えばエポキシ樹脂、ポリエステル
樹脂又はこれら樹脂と重縮合可能な異種樹脂、さらにシ
リカ、溶融シリカ、アルミナ等の熱伝導性にすぐれた無
機充てん剤及び異種耐熱樹脂粉末を含有させたものでも
よい。そして絶縁物11は導体回路４に厚さ３μｍ〜1,00
0μｍで被覆するのが好ましく、厚さが３μｍ未満では
気泡を十分に除去することができず、耐電圧の低下を防
止することができない。さらに被覆の厚さは1,000μｍ
を越えても何んら差し支えないが、耐電圧低下の防止に
はあまり効果がなく、塗工等の処理具合から1,000μｍ
が好ましい厚さである。
着した気泡12を除去するため導体回路４に密着性に富ん
だものが好ましく、例えばエポキシ樹脂、ポリエステル
樹脂又はこれら樹脂と重縮合可能な異種樹脂、さらにシ
リカ、溶融シリカ、アルミナ等の熱伝導性にすぐれた無
機充てん剤及び異種耐熱樹脂粉末を含有させたものでも
よい。そして絶縁物11は導体回路４に厚さ３μｍ〜1,00
0μｍで被覆するのが好ましく、厚さが３μｍ未満では
気泡を十分に除去することができず、耐電圧の低下を防
止することができない。さらに被覆の厚さは1,000μｍ
を越えても何んら差し支えないが、耐電圧低下の防止に
はあまり効果がなく、塗工等の処理具合から1,000μｍ
が好ましい厚さである。
次に絶縁物11は導体回路４の全面に被覆し、半導体装
置５等を塔載する部分を剥離して使用することができる
が、あらかじめ半導体装置５等を塔載する位置が決めら
れていれば、その場所をあらかじめ露出するようにする
ことも可能である。また導体回路４に半導体装置５等を
塔載した後、残りの部分に絶縁物11を被覆する方法であ
つてもよい。そして絶縁物11は第３図に示すとおり導体
回路４の表面層から側面そして底面まで連続して被覆す
ることで耐電圧の低下を防止する上で効果があり、さら
に表面層は（ａ）の幅が50μｍ以上であることが耐電圧
低下の防止で効果がある。また側面から底面にかけては
（ｂ）の幅が100μｍ以上好ましくは500μｍ以上が耐電
圧低下の防止に効果がある。絶縁物11の導体回路４への
被覆する方法としては、スクリーン印刷、吹き付け法が
好ましく、その他回路基板を損傷しないものであれば、
どのような被覆方法でも差し支えない。
置５等を塔載する部分を剥離して使用することができる
が、あらかじめ半導体装置５等を塔載する位置が決めら
れていれば、その場所をあらかじめ露出するようにする
ことも可能である。また導体回路４に半導体装置５等を
塔載した後、残りの部分に絶縁物11を被覆する方法であ
つてもよい。そして絶縁物11は第３図に示すとおり導体
回路４の表面層から側面そして底面まで連続して被覆す
ることで耐電圧の低下を防止する上で効果があり、さら
に表面層は（ａ）の幅が50μｍ以上であることが耐電圧
低下の防止で効果がある。また側面から底面にかけては
（ｂ）の幅が100μｍ以上好ましくは500μｍ以上が耐電
圧低下の防止に効果がある。絶縁物11の導体回路４への
被覆する方法としては、スクリーン印刷、吹き付け法が
好ましく、その他回路基板を損傷しないものであれば、
どのような被覆方法でも差し支えない。
本発明の回路基板を製造する具体的な方法としては、
前記の絶縁層又はセラミツクス板が接合された放熱板に
接着剤を介して前記の金属箔からなる導体回路を形成さ
せる。次に導体回路の半導体装置（トランジスター、ダ
イオード等）、抵抗体（チツプ抵抗、チツプコンデンサ
ー等）及び端子等が塔載予定される部分を除いて、導体
回路表面層の全面又は表面層にかけての周縁部分から側
面、絶縁層又はセラミツクス板の面に連続するように絶
縁物を例えばスクリーン印刷又は吹き付けにて塗布す
る。次いで絶縁物が硬化した後導体回路の露出部分に半
導体装置等の部品を塔載する。そして樹脂封止材又は中
空パツケージで、導体回路面を密封し、さらに必要に応
じて放熱板は底面に放熱フインを取り付ける。
前記の絶縁層又はセラミツクス板が接合された放熱板に
接着剤を介して前記の金属箔からなる導体回路を形成さ
せる。次に導体回路の半導体装置（トランジスター、ダ
イオード等）、抵抗体（チツプ抵抗、チツプコンデンサ
ー等）及び端子等が塔載予定される部分を除いて、導体
回路表面層の全面又は表面層にかけての周縁部分から側
面、絶縁層又はセラミツクス板の面に連続するように絶
縁物を例えばスクリーン印刷又は吹き付けにて塗布す
る。次いで絶縁物が硬化した後導体回路の露出部分に半
導体装置等の部品を塔載する。そして樹脂封止材又は中
空パツケージで、導体回路面を密封し、さらに必要に応
じて放熱板は底面に放熱フインを取り付ける。
そして本発明の半導体塔載用回路基板は、広義でいう
パワー半導体装置塔載モジユール用であり混成集積用回
路基板（HIC）も含まれる。
パワー半導体装置塔載モジユール用であり混成集積用回
路基板（HIC）も含まれる。
また導体回路周縁部分への樹脂又は無機充てん剤含有
樹脂絶縁物の塗布は、導体回路の周縁部分全体に被覆す
ることが望ましいが、半導体装置、抵抗体、リード端子
及び基板の大きさの都合上導体回路の周縁部分の一部が
露出することがあるが、耐電圧低下の程度は小さく効果
にはさほど影響を与えるものでない。さらに本発明に用
いる絶縁物11は、第１図及び第２図に示すとおり半導体
装置５等の塔載部品に密着するように、またその他の全
ての導体回路４を被覆してもよい。
樹脂絶縁物の塗布は、導体回路の周縁部分全体に被覆す
ることが望ましいが、半導体装置、抵抗体、リード端子
及び基板の大きさの都合上導体回路の周縁部分の一部が
露出することがあるが、耐電圧低下の程度は小さく効果
にはさほど影響を与えるものでない。さらに本発明に用
いる絶縁物11は、第１図及び第２図に示すとおり半導体
装置５等の塔載部品に密着するように、またその他の全
ての導体回路４を被覆してもよい。
このように本発明は導体回路の少なくとも周縁部分に
樹脂状の絶縁物を形成して気泡を除去することと、各構
成材料の比誘電率の相違すなわちセラミツクス基板又は
金属ベース基板の絶縁層の比誘電率は通常7.0〜4.0程度
であるが、これを封止する樹脂は通常5.0、そして導体
回路の周縁部分に塗布する樹脂又は無機充てん剤含有樹
脂絶縁物の比誘電率は、通常4.0〜4.5程度であり、これ
ら３種の比誘電率が異なることによつて電界集中の緩和
を導くことができるので耐電圧の低下を防止することが
できる。
樹脂状の絶縁物を形成して気泡を除去することと、各構
成材料の比誘電率の相違すなわちセラミツクス基板又は
金属ベース基板の絶縁層の比誘電率は通常7.0〜4.0程度
であるが、これを封止する樹脂は通常5.0、そして導体
回路の周縁部分に塗布する樹脂又は無機充てん剤含有樹
脂絶縁物の比誘電率は、通常4.0〜4.5程度であり、これ
ら３種の比誘電率が異なることによつて電界集中の緩和
を導くことができるので耐電圧の低下を防止することが
できる。
（実施例） 実施例１ 厚さ100μｍのアルミナ基板に銀ロウペーストにより
厚さ105μｍの銅箔を接合して導体回路を形成した。次
いで導体回路の表面層縁部分より中心に向つて1mm幅、
側面及びアルミナ面2mm幅にわたつて連続的に極低粘度
液状エポキシ樹脂を５μｍの厚さとなるようにスプレー
した。エポキシ樹脂を加熱・硬化させた後に導体回路の
露出部分に半導体装置等の部品を塔載し外装ケースを接
着した後、SiO2含有エポキシ樹脂を注入し封止した。
厚さ105μｍの銅箔を接合して導体回路を形成した。次
いで導体回路の表面層縁部分より中心に向つて1mm幅、
側面及びアルミナ面2mm幅にわたつて連続的に極低粘度
液状エポキシ樹脂を５μｍの厚さとなるようにスプレー
した。エポキシ樹脂を加熱・硬化させた後に導体回路の
露出部分に半導体装置等の部品を塔載し外装ケースを接
着した後、SiO2含有エポキシ樹脂を注入し封止した。
次に導体回路と放熱板との間にAC4.0kv/室温にて電圧
をかけ寿命テストを行つた。絶縁破壊平均寿命は143時
間であつた。また比較として導体回路に樹脂塗布しない
ものを測定したところ平均寿命は47時間であつた。
をかけ寿命テストを行つた。絶縁破壊平均寿命は143時
間であつた。また比較として導体回路に樹脂塗布しない
ものを測定したところ平均寿命は47時間であつた。
実施例２ 厚さ80μｍの絶縁層を有する3mm厚のアルミニウム基
板に無機充てん剤高充てんエポキシ樹脂を接着剤として
厚さ85μｍの銅箔及び厚さ40μｍのアルミニウム箔の複
合箔を接着し、エツチング処理して導体回路を形成し
た。次いで導体回路面半導体装置等の導体回路の表面層
縁部分より中心に向つて200μｍ幅、側面、絶縁層3mm幅
にわたつて連続的にSiO2含有エポキシ／メラミン樹脂を
15μｍの厚さでスクリーン印刷した。
板に無機充てん剤高充てんエポキシ樹脂を接着剤として
厚さ85μｍの銅箔及び厚さ40μｍのアルミニウム箔の複
合箔を接着し、エツチング処理して導体回路を形成し
た。次いで導体回路面半導体装置等の導体回路の表面層
縁部分より中心に向つて200μｍ幅、側面、絶縁層3mm幅
にわたつて連続的にSiO2含有エポキシ／メラミン樹脂を
15μｍの厚さでスクリーン印刷した。
次に樹脂コート部分が硬化後半導体装置、抵抗体、端
子等を塔載した後に外装ケースを接着し、SiO2含有エポ
キシ樹脂を注入し封止した。出来上つた回路基板を125
℃のオーブン内でAC片波800Vピークで寿命試験を行つた
ところ平均寿命27時間であつた。また比較として導体回
路に樹脂塗布しないものを測定したところ平均寿命は８
時間であつた。
子等を塔載した後に外装ケースを接着し、SiO2含有エポ
キシ樹脂を注入し封止した。出来上つた回路基板を125
℃のオーブン内でAC片波800Vピークで寿命試験を行つた
ところ平均寿命27時間であつた。また比較として導体回
路に樹脂塗布しないものを測定したところ平均寿命は８
時間であつた。
実施例３ 実施例２の回路基板でSiO2含有エポキシ樹脂注入封止
の代わりに中空パツケージを行つた以外は、実施例２と
同様の操作を行つた結果平均寿命は15時間であり、また
半田レジストを塗布しない場合は、４時間であつた。
の代わりに中空パツケージを行つた以外は、実施例２と
同様の操作を行つた結果平均寿命は15時間であり、また
半田レジストを塗布しない場合は、４時間であつた。
（発明の効果） 以上のとおり本発明は、回路基板を作成するにあたつ
て、導体回路の周縁部分を樹脂状絶縁物で被覆して気泡
付着を防止すると共に異なる比誘電率の組合せによる回
路基板を用いることにより、電界集中を緩和し、耐電圧
の低下を防止して回路基板としての寿命を延ばす効果を
有するものである。
て、導体回路の周縁部分を樹脂状絶縁物で被覆して気泡
付着を防止すると共に異なる比誘電率の組合せによる回
路基板を用いることにより、電界集中を緩和し、耐電圧
の低下を防止して回路基板としての寿命を延ばす効果を
有するものである。
第１図は本発明の回路基板、第２図は樹脂封止材で封止
した本発明の回路基板のそれぞれ側面断面図を表わす。
また第３図は、本発明の回路基板の拡大側面断面図を表
わす。第４図は従来の回路基板の側面断面図であり、導
体回路に気泡が付着した状態を表す。第５図は、従来の
中空パッケージされた回路基板の側面断面図であり、第
６図は導体回路部分を露出させ、その他を半田レジスト
で被覆した従来例の回路基板の平面図を表す。 符号 １……放熱フイン、７……端子 ２……放熱板、８……パッケージ ３……絶縁層又はセラミツクス板、９……樹脂封止材 ４……導体回路、10……ワイヤー ５……半導体装置、11……絶縁物 ６……抵抗体、12……気泡 13……半田レジスト
した本発明の回路基板のそれぞれ側面断面図を表わす。
また第３図は、本発明の回路基板の拡大側面断面図を表
わす。第４図は従来の回路基板の側面断面図であり、導
体回路に気泡が付着した状態を表す。第５図は、従来の
中空パッケージされた回路基板の側面断面図であり、第
６図は導体回路部分を露出させ、その他を半田レジスト
で被覆した従来例の回路基板の平面図を表す。 符号 １……放熱フイン、７……端子 ２……放熱板、８……パッケージ ３……絶縁層又はセラミツクス板、９……樹脂封止材 ４……導体回路、10……ワイヤー ５……半導体装置、11……絶縁物 ６……抵抗体、12……気泡 13……半田レジスト
Claims (3)
- 【請求項１】導体回路を設けた絶縁基板の前記導体回路
の少なくとも周縁部分に樹脂又は無機充てん剤含有樹脂
絶縁物を被覆してなることを特徴とする半導体塔載用回
路基板。 - 【請求項２】導体回路を設けた絶縁基板の前記導体回路
の少なくとも周縁部分に樹脂又は無機充てん剤含有樹脂
絶縁物を被覆された前記導体回路露出部に半導体装置等
を塔載してなることを特徴とする半導体塔載用回路基
板。 - 【請求項３】絶縁基板上に導体回路を形成し、該導体回
路の少なくとも周縁部分を樹脂又は無機充てん剤含有樹
脂絶縁物で被覆した後、前記導体回路の露出部に半導体
装置を塔載することを特徴とする半導体塔載用回路基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24503689A JP2726515B2 (ja) | 1989-09-22 | 1989-09-22 | 半導体塔載用回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24503689A JP2726515B2 (ja) | 1989-09-22 | 1989-09-22 | 半導体塔載用回路基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03108362A JPH03108362A (ja) | 1991-05-08 |
| JP2726515B2 true JP2726515B2 (ja) | 1998-03-11 |
Family
ID=17127630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24503689A Expired - Fee Related JP2726515B2 (ja) | 1989-09-22 | 1989-09-22 | 半導体塔載用回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2726515B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2761113B2 (ja) * | 1991-02-25 | 1998-06-04 | 松下電工株式会社 | プリント配線板 |
| JP2546618B2 (ja) * | 1993-12-03 | 1996-10-23 | 冨士ダイス株式会社 | ヒート駒 |
| JP5168866B2 (ja) * | 2006-09-28 | 2013-03-27 | 三菱電機株式会社 | パワー半導体モジュール |
| JP7325747B2 (ja) * | 2019-02-07 | 2023-08-15 | 積水化学工業株式会社 | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52151863A (en) * | 1976-06-11 | 1977-12-16 | Hitachi Ltd | Method of coating integrated circuit |
| JPS57125542U (ja) * | 1981-01-30 | 1982-08-05 | ||
| JPS59107147U (ja) * | 1983-01-07 | 1984-07-19 | 日本電気株式会社 | 半導体装置 |
| JPH0519957Y2 (ja) * | 1986-10-14 | 1993-05-25 |
-
1989
- 1989-09-22 JP JP24503689A patent/JP2726515B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03108362A (ja) | 1991-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2185042C2 (ru) | Термоэлектрический модуль с улучшенным теплообменом и способ его изготовления | |
| US6029343A (en) | Insulated surface mount circuit board construction | |
| US5650662A (en) | Direct bonded heat spreader | |
| JP2004179309A (ja) | プリント回路基板の放熱構造とその製造方法 | |
| CN110998834A (zh) | 包括集成电磁干扰屏蔽件的电子封装件及其制造方法 | |
| US5360942A (en) | Multi-chip electronic package module utilizing an adhesive sheet | |
| US20090280604A1 (en) | Heat radiation structure of semiconductor device, and manufacturing method thereof | |
| JPH06177295A (ja) | 混成集積回路装置 | |
| US7309838B2 (en) | Multi-layered circuit board assembly with improved thermal dissipation | |
| JP2726515B2 (ja) | 半導体塔載用回路基板及びその製造方法 | |
| JP2934421B2 (ja) | ヒートシンクを備えた樹脂封止型半導体装置 | |
| JPS6138863B2 (ja) | ||
| JP2002134662A (ja) | チップ型半導体装置及びその製造方法 | |
| JP4352076B2 (ja) | 半導体装置の放熱構造 | |
| CN1731915B (zh) | 多层电路板装置 | |
| JPH0529533A (ja) | 半導体装置 | |
| US10424528B2 (en) | Layered cooling structure including insulative layer and multiple metallization layers | |
| EP3457434A1 (en) | Semiconductor substrate for a power semiconductor module arrangement and method for producing the same | |
| JPS61137349A (ja) | 半導体装置 | |
| JP2002335056A (ja) | 金属ベース基板及びその製造方法 | |
| JP3305574B2 (ja) | 配線基板 | |
| KR101068054B1 (ko) | 반도체 장치의 방열 구조 및 그 제조방법 | |
| JP2592869Y2 (ja) | 混成ｉｃ装置 | |
| JPS59224149A (ja) | 発熱電子素子の取付構造 | |
| JPS63250164A (ja) | ハイパワ−用混成集積回路基板とその集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |