KR101068054B1 - 반도체 장치의 방열 구조 및 그 제조방법 - Google Patents

Abstract

(과제) 반도체 장치의 방열을 위해 종래에는 반도체 소자의 상면과 기판의 상면을 연속하여 덮도록 고열전도성 수지가 형성되기 때문에, 실제 제품으로서 사용되는 환경하에서의 온도변화에 의해, 열팽창계수의 차이에 의한 변형의 차가 기판과 고열성 수지 혹은 반도체 소자와 고열성 수지에 발생되어 크랙이 발생될 가능성이 있었다.

(해결수단) 본원의 대표적인 발명에서는 기판의 상면과 반도체 기판의 상면에 서로 독립하도록 고방사성재가 형성되기 때문에, 온도변화가 있는 환경하에 노출되어도 응력이 집중되어 트랙이 발생될 가능성은 저감된다.

반도체 장치, 고열전도성 수지, 고방사성재.

Description

반도체 장치의 방열 구조 및 그 제조방법{HEAT RADIATION STRUCTURE OF SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}

도 1 은 본 발명의 제 1 실시형태를 설명하는 반도체 장치의 단면도.

도 2 는 본 발명의 제 1 실시형태를 설명하는 반도체 장치의 단면도.

도 3 은 본 발명의 제 1 실시형태를 설명하는 반도체 장치의 단면도.

도 4 는 본 발명의 제 1 실시형태를 설명하는 반도체 장치의 단면도.

도 5 는 본 발명의 제 2 실시형태를 설명하는 반도체 장치의 단면도.

도 6 은 본 발명의 제 3 실시형태를 설명하는 반도체 장치의 단면도.

도 7 은 본 발명의 제 4 실시형태를 설명하는 반도체 장치의 단면도.

도 8 은 본 발명의 제 5 실시형태를 설명하는 반도체 장치의 단면도.

도 9 는 종래 기술을 설명하는 반도체 장치의 단면도.

도 10 은 종래 기술을 설명하는 반도체 장치의 단면도.

도 11 은 종래 기술을 설명하는 반도체 장치의 단면도.

(도면의 주요 부호에 대한 설명)

1, 6 : 반도체 소자

2, 5, 12 : 기판

3 : 고열전도성 수지

4, 16, 19 : 전자 부품

7 : 보호막

8 : 전극

9 : 재배선

10 : 밀봉 수지

11 : 외부 접속용 단자

13, 23, 24 : 고방사성재

14, 25 : 슬릿

15 : 베이스 기판

17, 20 : 절연수지

18, 21 : 배선 패턴

22 : 전자 부품 내장 기판

본 발명은 방열효과가 높고, 박형화에 대응한 반도체 장치 및 그 제조방법에 관한 것이다.

종래 기판에 실장된 반도체 소자의 방열구조로서 몇 가지 제안되어 있다.

그 하나로서, 도 9 에 나타낸 바와 같이 반도체 소자 (1) 가 플립칩 실장된 기판 (2) 에, 반도체 소자 (1) 를 덮도록, 인쇄나 디스펜서 등을 사용하여 고열전 도성 수지 (3) 를 도포하고, 반도체 소자 (1) 로부터 발생된 열을 고열전도성 수지 (3) 에 전도시켜, 방열을 실행하는 구조가 있다 (예를 들면 특허문헌 1 참조).

또한 최근에, 부품집적도의 향상이나 전자기기의 경박단소화(輕薄短小化), 나아가서는 노이즈 저감 등의 전기적 특성의 향상을 도모하기 위해, 도 10 에 나타내는 바와 같이 전자 부품 (4) 을 기판 (5) 에 내장하는 구조가 존재하는데, 이 구조의 방열성에 대해서는 거의 고려되고 있지 않다.

[특허문헌 1]

일본 공개특허공보 평10-125834호

그런데 특허문헌 1 에 개시된 기술에서는, 반도체 소자의 상면과 기판의 상면을 연속하여 덮도록, 고열전도성 수지가 형성되므로, 실제 제품으로서 사용되는 환경하에서의 온도변화에 의해 열팽창계수의 차이에 의한 변형의 차가 기판과 고열성 수지 혹은 반도체 소자와 고열성 수지에 발생한다.

도 11 에 나타내는 바와 같이 그 변형의 차에 의해 발생되는 응력집중부에 수지 크랙이나 재료간의 박리가 일어날 가능성이 있다. 최종적으로는 이들 크랙 등에 의해 수분이나 먼지가 반도체 소자의 회로 상에 들어가 부식 등을 일으켜, 전기적인 문제점이 발생할 가능성이 있다.

또한, 도 10 에 나타내는 바와 같이 전자 부품을 기판에 내장하는 구조에서는, 전자 부품으로부터 발생된 열이 방열되기 어렵기 때문에, 열저항이 커져 전기적 특성에 영향을 줄 가능성이 있다.

상기 서술한 과제를 해결하기 위해 본원의 대표적인 발명의 하나로는,

기판 상에 형성한 반도체 칩과, 기판의 상면과 반도체 칩의 상면에 서로 독립하도록 형성된 고방사성재를 구비한다.

발명의 실시형태

이하 본 발명의 실시형태에 대하여 도면을 참조하여 상세하게 설명한다. 또한 전체 도면을 통해 동일한 구성에는 동일한 부호를 부여한다.

(제 1 실시형태)

도 1∼도 4 는 본 발명의 제 1 실시형태를 설명하는 반도체 장치의 단면도이다.

본 발명의 제 1 실시형태의 반도체 장치에서는, 도 1 에 나타내는 바와 같이 전기적 배선회로와 전극 (8) 이 형성된 개편화된 반도체 소자 (6) 에, 폴리이미드 수지 등의 보호막 (7) 과, 전극 (8) 으로부터 둘러친 재배선 (9) 과, 이들을 보호하는 밀봉수지 (10) 가 형성된다.

또한 반도체 소자 (6) 는 외부와의 접속을 가능하게 하는 외부접속용 단자 (11) 를 구비하고, 이 외부접속용 단자 (11) 를 통해 기판 (12) 에 접속된다. 반도체 소자 (6) 의 노출된 부분 (6a) 과, 기판 표면 부분 (12a) 에는 열전도성 및 열복사성이 우수한 고방사성재 (13) 가 서로 독립하여 형성된다. 고방사성재 (13) 의 재료는 예를 들면 세라믹재 등이다.

다음으로 제 1 실시형태의 반도체 장치의 제조방법을 설명한다.

도 2 에 나타낸 바와 같이 먼저 예를 들면 웨이퍼 레벨 칩 사이즈 패키지 (이하 WCSP) 등의 반도체 소자 (6) 를 기판 (12) 에 탑재하고 전기적으로 접속한다.

그 후, 스프레이 등을 사용하여 반도체 소자의 상부 표면과 기판 표면에 고방사성재를 공급한다. 그 두께 (t) 는 예를 들면 30∼200㎛ 정도이다.

본 실시형태에서는 액상의 세라믹재를 반도체 소자 (6) 의 상부 표면 (6a) 과 기판 (12) 의 표면 (12a) 에 공급함으로써 고방사성재 (13) 를 형성한다. 액상의 세라믹재는 입자가 미세하고 점성이 적으므로, 스프레이 등을 사용하여 얇고 균일하게 고방사성재를 형성할 수 있다. 공급후에는 박리 등이 발생하지 않도록 열경화를 실행한다.

이와 같이 본 실시형태에서는 도 3 에 나타낸 바와 같이 열팽창계수가 다른 부재마다 고방사성재 (13) 를 공급함으로써, 온도변화가 있는 환경하에 노출되어도 응력이 집중되어 크랙이 발생할 가능성은 저감된다.

또한 도 4 에 나타내는 바와 같이 박형화를 가능하게 하면서 높은 방열성을 확보할 수 있다.

또한 본 발명에 의하면 고방사성재 (13) 의 공급을 일괄처리하여 공정 수를 적게 할 수 있으므로 비용절감을 도모할 수 있다.

(제 2 실시형태)

다음으로 본 발명의 제 2 실시형태에 대해 설명한다.

도 5 는 본 발명의 제 2 실시형태를 설명하는 반도체 장치의 단면도이다.

도 5 에 나타내는 바와 같이 본 실시형태에서는 반도체 소자의 이면과 기판 표면에 공급된 고방사성재에 슬릿 (14) 이 형성된다. 이 슬릿 (14) 에 의해 반도체 소자 (6) 의 상부 표면 (6a) 과 기판 (12) 의 표면 (12a) 의 일부가 노출된다.

환경온도의 변화가 커진 경우, 반도체 소자 (6) 와 고방사성재 (13), 기판 (12) 과 고방사성재 (13) 의 열팽창계수의 차에 의해 변형, 응력이 발생하지만, 슬릿 (14) 에 의해 완화된다.

(제 3 실시형태)

다음으로 본 발명의 제 3 실시형태에 대해 설명한다.

도 6 은 본 발명의 제 3 실시형태를 설명하는 반도체 장치의 단면도이다.

도 6 에 나타낸 바와 같이 베이스 기판 (15) 에 전자 부품 (16) 을 실장하고, 전자 부품 (16) 을 매립하도록 절연수지 (17) 를 형성하고, 절연수지 (17) 상에 배선 패턴 (18) 을 형성하여, 배선패턴 (18) 과 전자 부품 (19) 을 전기적으로 접속시킨다.

또한, 절연수지 (20) 를 형성하고, 배선패턴 (21) 을 형성하여, 이들을 전자 부품 내장 기판 (22) 으로 한다.

그리고 전자 부품 내장 기판 (22) 의 표면에 형성되어 있는 배선 패턴 (21) 상 또는 전자 부품으로부터 45°각도로 넓어진 기판 표면 부분 (22a) 에 선택적으로 고방사성재 (23) 를 형성한다.

고방사성재 (23) 는 약 30∼200㎛ 두께로 형성된다. 본 실시형태에서는 내장되는 전자 부품의 수량을 2개로 하였으나, 이것에 한정되지 않는다.

전자 부품 내장 기판 (22) 의 표면에 선택적으로 고방사성재 (23) 가 형성된다.

예를 들면 Cu 등의 열전도가 양호한 재료로 형성된 배선 패턴이나, 방사되기 어려운 기판 상으로부터, 고방사성재 (23) 를 이용하여 양호한 효율의 방사성이 얻어진다.

(제 4 실시형태)

다음으로 본 발명의 제 4 실시형태에 대해 설명한다.

도 7 은 본 발명의 제 4 실시형태를 설명하는 반도체 장치의 단면도이다.

도 7 에 나타내는 바와 같이 전자 부품 내장 기판 (22) 의 표리 전체에 고방사성재 (24) 를 도포한다. 이에 의해 전자 부품으로부터 전달되어 온 열을 전부 고방사성재 (24) 로 전도할 수 있다.

(제 5 실시형태)

다음으로 본 발명의 제 5 실시형태에 대해 설명한다.

도 8 은 본 발명의 제 5 실시형태를 설명하는 반도체 장치의 단면도이다.

도 8 에 나타낸 바와 같이 본 실시형태에서는 고방사성재에 슬릿 (25) 이 형성된다. 이에 의해 전자 부품내장 기판의 일부 표면이 노출된다.

환경온도의 변화가 커진 경우, 전자 부품 내장 기판과 고방사성재의 열팽창계수의 차에 의해 변형, 응력이 발생하지만 슬릿 (25) 에 의해 완화된다.

본원의 대표적인 발명에서는 박형화에 대응하고 또한 높은 방열효과를 얻을 수 있게 된다.

Claims (23)

1. 반도체 장치가 탑재되는 제 1 영역과, 상기 제 1 영역을 포위하는 제 2 영역을 표면에 구비하는 기판과,

   제 1 면과, 상기 제 1 면과 대향하는 제 2 면을 구비하고, 상기 제 1 면상에 복수의 단자가 형성된 상기 반도체 장치를 갖고,

   상기 제 1 면이 상기 기판의 상기 표면과 대향하도록, 상기 반도체 장치는 상기 기판상에 탑재되고,

   상기 기판의 상기 제 2 영역상에는 제 1 고방사성막(高放射性膜)이 형성되고, 상기 반도체 장치의 상기 제 2 면상에는 상기 제 1 고방사성막과 이간되어 제 2 고방사성막이 형성되어 있는 것을 특징으로 하는 반도체 장치의 방열구조.
2. 삭제
3. 제 1 항에 있어서,

   상기 반도체 장치는,

   전자회로가 형성된 반도체 소자와,

   상기 반도체 소자상에 형성된 수지층을 갖고,

   상기 복수의 단자는 상기 수지층상에 형성되어 있는 것을 특징으로 하는 반도체 장치의 방열구조.
4. 제 1 항에 있어서,

   상기 제 1 고방사성막 및 상기 제 2 고방사성막의 표면은 노출되어 있는 것을 특징으로 하는 반도체 장치의 방열구조.
5. 제 1 항에 있어서,

   상기 제 1 고방사성막에는 개구부가 형성되고,

   상기 개구부에 의해 상기 기판의 상기 표면의 일부가 노출되어 있는 것을 특징으로 하는 반도체 장치의 방열구조.
6. 제 1 항에 있어서,

   상기 제 2 고방사성막에는 개구부가 형성되고,

   상기 개구부에 의해 상기 반도체 장치의 상기 제 2 면의 일부가 노출되어 있는 것을 특징으로 하는 반도체 장치의 방열구조.
7. 제 1 항에 있어서,

   상기 제 1 고방사성막 및 상기 제 2 고방사성막의 두께는, 30 ~ 200 ㎛ 인 것을 특징으로 하는 반도체 장치의 방열구조.
8. 제 1 항에 있어서,

   상기 제 1 고방사성막 및 상기 제 2 고방사성막은, 공통의 재료에 의해 구성되어 있는 것을 특징으로 하는 반도체 장치의 방열구조.
9. 제 1 항에 있어서,

   상기 제 1 고방사성막 및 상기 제 2 고방사성막에, 열방사성을 갖는 열방사막을 사용하고 있는 것을 특징으로 하는 반도체 장치의 방열구조.
10. 제 1 항에 있어서,

    상기 제 1 고방사성막 및 상기 제 2 고방사성막의 재료는, 세라믹스인 것을 특징으로 하는 반도체 장치의 방열구조.
11. 삭제
12. 기판을 준비하는 공정과,

    상기 기판상에 반도체 장치를 탑재하는 공정과,

    액상의 고방사성재를 공급함으로써, 상기 반도체 장치의 상면을 피복하고 또한 측면을 노출하도록 상기 기판상에 고방사성막을 형성하는 공정을 가지며,

    상기 고방사성막은, 공급된 상기 고방사성재를 가열함으로써 형성되는 것을 특징으로 하는 방열구조의 제조방법.
13. 제 12 항에 있어서,

    상기 고방사성재를 공급하는 공정은,

    액상의 상기 고방사성재를 무상(霧狀)으로 하여 상기 기판 및 상기 반도체 장치에 분사하는 공정을 갖는 것을 특징으로 하는 방열구조의 제조방법.
14. 삭제
15. 제 12 항에 있어서,

    상기 고방사성재는 상기 기판의 상방으로부터 공급되는 것을 특징으로 하는 방열구조의 제조방법.
16. 제 12 항에 있어서,

    상기 고방사성재는 액상의 세라믹스인 것을 특징으로 하는 방열구조의 제조방법.
17. 기판을 준비하는 공정과,

    상기 기판상에 반도체 장치를 탑재하는 공정과,

    액상의 세라믹스를 공급함으로써, 상기 반도체 장치상에 및 상기 반도체 장치로부터 노출된 상기 기판상에 고방사성막을 형성하는 공정을 가지며,

    상기 고방사성막은, 공급된 상기 세라믹스를 가열함으로써 형성되는 것을 특징으로 하는 방열구조의 제조방법.
18. 기판과,

    상기 기판의 표면상에 탑재된 반도체 장치와,

    상기 반도체 장치의 표면을 피복하도록, 상기 기판의 상기 표면상에 형성된 절연층과,

    상기 절연층상에, 또는, 상기 기판의 이면상에 형성된 고방사성막을 갖는 것을 특징으로 하는 반도체 장치의 방열구조.
19. 제 18 항에 있어서,

    상기 기판의 상기 표면상에는, 상기 반도체 장치 외에 전자부품이 탑재되어 있는 것을 특징으로 하는 반도체 장치의 방열구조.
20. 제 18 항에 있어서,

    상기 절연층의 재료에는 수지가 사용되는 것을 특징으로 하는 반도체 장치의 방열구조.
21. 제 18 항에 있어서,

    상기 고방사성막에는, 세라믹스를 함유하는 열방사막이 사용되는 것을 특징으로 하는 반도체 장치의 방열구조.
22. 제 18 항에 있어서,

    상기 고방사성막은, 상기 절연층의 상면, 또는, 상기 기판의 이면에 있어서, 그의 전체면에 걸쳐 형성되어 있는 것을 특징으로 하는 반도체 장치의 방열구조.
23. 제 18 항에 있어서,

    상기 고방사성막에는, 개구부가 형성되어 있는 것을 특징으로 하는 반도체 장치의 방열구조.

Images