CN1774801A - 局部放电减少的绝缘功率半导体模块及制造方法 - Google Patents

局部放电减少的绝缘功率半导体模块及制造方法 Download PDF

Info

Publication number
CN1774801A
CN1774801A CNA2004800090835A CN200480009083A CN1774801A CN 1774801 A CN1774801 A CN 1774801A CN A2004800090835 A CNA2004800090835 A CN A2004800090835A CN 200480009083 A CN200480009083 A CN 200480009083A CN 1774801 A CN1774801 A CN 1774801A
Authority
CN
China
Prior art keywords
conductive layer
insulating material
insulating substrate
electrically insulating
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800090835A
Other languages
English (en)
Other versions
CN100444358C (zh
Inventor
阿米纳·哈米迪
沃尔夫冈·克纳普
勒克·迈森奇
赫尔穆特·克泽尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Research Ltd Switzerland
ABB Research Ltd Sweden
Original Assignee
ABB Research Ltd Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Research Ltd Switzerland filed Critical ABB Research Ltd Switzerland
Publication of CN1774801A publication Critical patent/CN1774801A/zh
Application granted granted Critical
Publication of CN100444358C publication Critical patent/CN100444358C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

描述了一种用于组装局部放电行为减少的功率半导体模块的方法。该方法包括以下步骤：将绝缘衬底接合到底板(11)上；在所述绝缘衬底(2)的一部分上设置第一导电层(4)，使得所述绝缘衬底(2)的至少一个周边顶部区域保持不被所述第一导电层(4)覆盖；将半导体芯片(6)接合到所述第一导电层(4)上；在由所述第一导电层(4)和所述绝缘衬底(2)的所述周边区域形成的第一拐角(24)设置第一绝缘材料(5)的前体(51)；聚合所述第一绝缘材料(5)的前体(51)以形成所述第一绝缘材料(5)；至少部分地利用第二电绝缘材料(8)覆盖所述半导体芯片(6)、所述衬底(2)、所述第一导电层(4)以及所述第一绝缘材料(5)。根据本发明，所述第一绝缘材料(5)的前体(51)是低粘度的单体或低聚体，其在聚合时形成聚合物。还公开了一种局部放电行为减少的半导体模块。

Description

局部放电减少的绝缘功率半导体模块及制造方法
技术领域
在此描述的发明涉及半导体装置领域。特别地，本发明涉及如在独立权利要求前序部分中所述的用于具有减少的局部放电行为的功率半导体模块的制造方法以及具有减少的局部放电行为的功率半导体模块。
背景技术
不完全桥接电装置或模块的电极的放电被称为局部放电。高压(HV)元件和设备，如HV电容器、HV线缆、HV变压器、HV绝缘功率模块，特别是功率半导体模块等，由于局部放电而特别易于失效。尽管这种放电量值通常是小的，但它们导致渐进的劣化，并可导致半导体装置或模块的最终失效。
在填充有硅胶(silicone gel)的绝缘HV模块中受到局部放电显著影响的元件是嵌入在硅胶中的金属化陶瓷衬底。其原因之一是金属化边缘处锐利结构的电场的增强。
另外，用来确保模块内部电绝缘的硅胶不是抗湿的绝对阻挡，并且其与陶瓷衬底的粘附通常是不完美的。在模块工作期间，所引起的凝胶分层和/或由吸湿和随后由于加热引起蒸发而导致的气泡的存在可导致严重的局部放电活动。
这些问题可通过引入覆盖设置在陶瓷衬底上的金属化的边界的电绝缘聚酯(polyester)或环氧树脂得到部分克服，如美国专利US6,201,696B1中所述。然而，由于陶瓷衬底和金属化的表面粗糙度，空气填充的小腔在金属化时将残留于金属化边界附近。该问题在PCT申请WO01/87500A2中描述。为克服所述问题，WO01/87500A2建议对在陶瓷衬底和/或金属化边缘上设置的涂覆液体施加增加的压力以迫使所述涂覆液体进入所述腔。
另外，陶瓷衬底上金属化的布局通常通过蚀刻过程获得，该蚀刻过程通常造成具有许多金属不均匀性的边界，其又会导致模块工作过程中的局部高场密度。当施加硅胶涂覆时，在这种关键位置粘附是不好的，并且经常存在气泡，导致PD活动。
发明内容
本发明的目的是提供一种用于制造开始所提及种类的功率半导体模块的方法，其中局部放电的发生得到有效减少。本发明的另一个目的是提供对应的功率半导体模块。
所述目的通过根据权利要求1的用于制造功率半导体模块的方法以及根据权利要求7的功率半导体模块来实现。
根据本发明，在根据权利要求1的用于制造功率半导体模块的方法中，很少量的低粘度单体或低聚体(oligomer)被设置在由第一导电层和电绝缘衬底的周边区域形成的第一拐角。要设置的量和粘度必须选择得足够低以使所述单体或低聚体能够蔓延到可存在于第一导电层边缘附近的电绝缘衬底和第一导电层之间的任何腔中。优选地，选择粘度v，使得v≤1.0Pa·s，优选地，v＜0.5Pa·s。所述单体或低聚体随后将聚合并形成聚合物，其可随时间自动发生或者可通过对单体或低聚体的物理或化学处置来引起。因此没有气体填充的腔将残存在电绝缘衬底、设置在其上的第一导电层和所述聚合物之间。另外，由单体或低聚体聚合产生的第一绝缘材料将用作导电层边界处的湿度阻挡(humidity barrier)。因此，所得到的模块展示减少的局部放电，而不需要附加的工艺步骤，如施加高压力等。
根据本发明，在根据权利要求7的半导体模块中，聚酰亚胺(polyimide)作为第一绝缘材料被提供在电绝缘衬底的周边区域和设置在所述衬底上的导电层形成的拐角。聚酰亚胺优选地通过聚合对应的单体或低聚体形成，因此允许以成本有效的方式制造所述功率半导体模块。
附图说明
参考示例的实现并结合附图，本发明将在以下文字中得到更为详细的说明，在附图中：
图1a-e示出根据本发明的制造功率半导体模块的方法的实例，
图2a-f示出根据本发明的制造功率半导体模块的方法的可替换的实施例，
图3示出根据本发明的功率半导体模块的底部，
图4示出根据本发明的功率模块的一个优选实施例的底部，
图5示出根据本发明的功率模块的另一个优选实施例的底部，
图6示出根据本发明的功率模块的另一个优选实施例。
附图中所用的参考符号在参考符号列表中得以说明。
具体实施方式
图1a-e示出根据本发明的制造功率半导体模块的方法实例。起始点是如图1a所示的电绝缘陶瓷衬底2，在其上已设置顶部金属化层4和底部金属化层3。顶部金属化层4只覆盖陶瓷衬底2顶部表面的一部分，以便通过顶部金属化层4和陶瓷衬底2形成第一拐角24。相似地，底部金属化层4只覆盖陶瓷衬底2底部表面的一部分，以便形成第二拐角23。然后如图1b所示，低粘度的聚酰亚胺前体(precursor)51被施加在拐角24。优选地，聚酰亚胺前体51包含例如N-甲基-2-吡咯烷酮(N-methyl-2-pyrrolidone)的溶剂中的聚酰胺酸(polyamic acid)，以得到v≤1.0Pa·s的粘度v。所述施加优选地通过滴分配(drop dispensing)而完成。聚酰亚胺前体51具有高的毛细作用并且包含内置的粘附促进剂(promoter)，优选地是硅氧烷基的(siloxane based)，以便改善对金属和陶瓷二者的粘附能力。
通过仅施加少量的前体51，即单滴，可以避免封入小气泡。毛细力(capillary force)将沿着金属化和陶瓷之间的交界处来分布前体，并将确保最小的间隙也将填充有绝缘材料。正如好的焊接接合带(solder jointfillet)，由于毛细分布，所述前体将为凹形。如果较大量的前体被倾倒在拐角区域各处，由金属化层和陶瓷衬底间的小间隙而导致的气泡将被封入。在高压应用中，这种气泡可导致半导体装置的加速老化和破坏。
聚酰亚胺前体51然后通过施加高温，典型地200-350℃几十分钟，优选地1个小时左右而固化。作为固化的结果，聚酰亚胺前体51将通过包含在聚酰亚胺前体51中的单体和/或低聚体的聚合形成聚酰亚胺5，如图1c所示。在随后的步骤中，半导体芯片6被焊接在顶部金属化层4上。如图1d所示的结果配置将在以下称为芯片载体。在图1e所示的下一步骤中，所述芯片载体被接合在底板11上。这优选地通过低温焊接来完成，但是高温焊接也可以使用。优选地，在已经安装半导体芯片6之后，按本领域技术人员所公知的方式，例如通过线接合将功率端子和/或连接线附着到半导体和/或顶部金属化层4。然后将壳体侧壁12粘到底板11上。所得到的模块壳体的底部然后被填充以硅胶8，以便顶部金属化层4、半导体芯片6、陶瓷衬底2和聚酰亚胺5被硅胶8覆盖。优选地，硅胶8随后以高温硬化。
正如本领域的技术人员将能够理解的，在根据本发明的方法中工艺步骤可互换。图2a-f示出根据本发明的方法的可替换实施例。在这种情况下，在第一步骤，电绝缘衬底2被接合到底板11上，所述接合通过设置在陶瓷衬底2和底板11间的金属化底层3得以建立。在如图2c所示的下一个工艺步骤中，顶部金属化层4在陶瓷衬底2顶部表面的一部分上形成。在如图2d中所示的后续步骤中，半导体芯片6被接合到顶部金属化层4上。然后如图2e中所示，聚酰亚胺前体51被设置在由顶部金属化层4和陶瓷衬底2形成的拐角24。然后如图2f中所示，通过把壳体侧壁12附着到底板11来形成模块壳体的底部。之后，又包括顶部金属化层4、半导体芯片6、陶瓷衬底2、和聚酰亚胺5的芯片载体被填充到模块壳体底部中的硅胶8覆盖。
在根据本发明的方法的优选变化中，在将硅胶8填充到壳体的底部之前，底料(primer)被设置在顶部金属化层4、半导体芯片6和陶瓷衬底2的至少部分上。优选地，所使用的底料是具有低粘度的液体，并且优选地包含溶剂中的反应性硅树脂(reactive silicone resin)。在施加底料之后，并且在溶剂蒸发之后，在室温或高温暴露到大气湿度来形成刚性树脂膜7。这种刚性树脂膜7执行两个功能：粘附到芯片载体和硅胶8两者。优选地，刚好在将硅胶8填充到壳体的底部之前施加底料，但是有利地也可以通过把芯片载体浸入底料来施加，优选地在将其安装到底板11之后。
在所述方法的另一个优选变化中，陶瓷衬底2的至少一个周边底部区域保持不被底部金属化层3覆盖。所述聚酰亚胺前体随后被设置在由底部金属化层3和陶瓷衬底2的周边底部区域形成的第二拐角23。
在所述方法的另一个优选变化中，芯片载体不被安装在底板11上。在该变化中，通过固定装置，优选地是粘带或箔(foil)，将芯片载体保持在相对于壳体顶部的位置，通过所述壳体顶部的孔将硅胶8附着到芯片载体。在硅胶8固化之后，粘带或箔被移除。这允许模块安装在冷却器(cooler)上，而不需要陶瓷衬底2和该冷却器之间的底板11，这将导致改进的热接触。
图3示出根据本发明的功率半导体模块的底部。其上已设置底部金属化层3和底部金属化层4的电绝缘陶瓷衬底2被接合到底板11上，该底板与由电绝缘材料构成的侧壁12一起形成壳体底部。在底部金属化层3和底板11之间所设置的是建立接合的第一焊接层，所述的第一焊接层未在图3中示出。半导体芯片6通过第二焊接层安装到顶部金属化层4上，所述的第二焊接层未在图3中示出。聚酰亚胺5被提供在由顶部金属化层4和陶瓷衬底2形成的拐角24。顶部金属化层4、半导体芯片6、陶瓷衬底2和聚酰亚胺5被硅胶8覆盖。优选地，聚酰亚胺具有高的相对介电常数，即□r＞3.0。优选地，它也具有高的温度稳定性，即它将承受住高至至少300℃的温度，和/或高介电强度，即它将经受住高达15kV/mm的电场。优选地，它也有低吸湿性。
图4示出根据本发明的功率模块的一个优选实施例的底部。已经在底料暴露在大气湿度和/或高温时所形成的刚性树脂膜7被设置在一侧的陶瓷衬底2的周边区域、半导体芯片6、聚酰亚胺5和顶部金属化层4的顶部表面和另一侧的硅胶8之间。
图5示出根据本发明的功率模块的另一个优选实施例的底部。在所述实施例中，聚酰亚胺9作为第三绝缘材料也被提供在由底部金属化层3和陶瓷衬底2的底部表的周边区域形成的第二拐角23。这进一步减少了模块内的局部放电。
图6示出根据本发明的功率模块的另一个优选实施例。所述实施例包括刚性树脂膜7以及设置在第二拐角23的聚酰亚胺9二者。所述图中还示出用于模块电连接的壳体顶板13、第一功率端子15、第二功率端子16和控制端子17。第一和第二功率端子15，16分别接触顶部金属化层4以及半导体芯片6的第一主电极，而控制端子17接触半导体芯片6的栅垫(gate pad)。所有端子通过顶板13中的开口。
参考符号列表
11 Bottom plate  底板
12 Housing side walls  壳体侧壁
13 Top plate  顶板
15，16 First，second power terminal  第一、第二功率端子
17 Control terminal  控制端子
2 Eletreically insulating substrate，ceramic substrate  电绝缘衬底，陶瓷衬底
24 First corner  第一拐角
23 Second corner  第二拐角
3 Second electrically conductive layer，bottom metallization layer  第二导电层，底部金属化层
4 First electrically conductive layer，first metallization layer  第一导电层，顶部金属化层
5 First electrically insulating material，polyimide  第一电绝缘材料，聚酰亚胺
51 Precursor of first electrically insulating material，polyimide  第一电绝缘材料，聚酰亚胺的前体，
6 Semiconductor chip  半导体芯片
7 Rigid layer of resin  刚性树脂层
8 Sencond electrically insulating material，Silicone gel  第二电绝缘材料，硅胶
9 Third electrically insulating material，polyimide  第三电绝缘材料，聚酰亚胺
权利要求书
(按照条约第19条的修改)
1.一种用于组装功率半导体模块的方法，包括以下步骤：
在电绝缘衬底(2)的顶部表面的至少一个部分上设置第一导电层(4)，使得所述电绝缘衬底(2)的至少一个周边顶部区域保持不被所述第一导电层(4)覆盖；
在由所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域形成的第一拐角区域(24)设置第一电绝缘材料(5)的前体(51)；
聚合所述第一电绝缘材料(5)的前体(51)以形成所述第一电绝缘材料(5)；
将半导体芯片(6)接合到所述第一导电层(4)上；
将所述电绝缘衬底(2)接合到底板(11)上；
至少部分地利用第二电绝缘材料(8)覆盖所述半导体芯片(6)、所述电绝缘衬底(2)、所述第一导电层(4)以及所述第一电绝缘材料(5)；
特征在于：
所述第一电绝缘材料(5)的前体(51)是当聚合时形成聚合物的低粘度的单体或低聚体，并且
少量的所述前体(51)被施加到所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域的交界处，而
所述前体的量是如此小以至于没有空气间隙被封在所述导电层(4)和所述电绝缘衬底(2)之间，并且
所述前体沿所述交界处分布，并且
设置在由所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域形成的拐角区域的所述前体(51)的表面被形成为凹形的。
2.如权利要求1的方法，特征在于滴分配机制被用于将前体(51)滴施加到所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域的交界处，并且所述前体通过毛细力沿所述接合处来分布自己。
3.如权利要求1的方法，特征在于，在施加所述第二电绝缘材料(8)之前，所述电绝缘衬底(2)被接合到底板(11)上。
4.如前述权利要求之一的方法，进一步包括以下步骤：
在所述底板(11)和所述电绝缘衬底(2)的底部表面的至少一个部分之间设置至少一个第二导电层(3)，以便选择性地暴露所述电绝缘衬底(2)的至少一个周边底部区域；以及
在由所述第二导电层(3)和所述电绝缘衬底(2)的周边底部区域形成的第二拐角(23)设置第三电绝缘材料的前体。
5.如前述权利要求之一的方法，特征在于所述第三电绝缘材料的前体与所述第一电绝缘材料的前体相同。
6.如前述权利要求之一的方法，特征在于，在所述第二绝缘材料被附着之前，底料被设置以至少部分覆盖所述半导体芯片(6)、所述电绝缘衬底(2)、所述第一导电层(4)及所述第一电绝缘材料(5)。
7.一种功率半导体模块，包括：
电绝缘衬底(2)；
第一导电层(4)，设置在所述电绝缘衬底(2)的顶部表面的至少一个部分上以便选择性地暴露所述电绝缘衬底(2)的至少一个周边顶部区域；
至少一个半导体功率芯片，接合在所述导电层(4)上；
电绝缘衬底(2)，接合在底板上(11)；
第一电绝缘材料(5)，设置在由所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域形成的拐角区域；
第二绝缘材料(8)，至少部分地包埋所述半导体功率芯片、所述电绝缘衬底(2)、所述第一导电层(4)及所述第一电绝缘材料(5)；
特征在于
所述第一电绝缘材料(5)是聚酰亚胺；并且
设置在由所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域形成的拐角区域的所述第一电绝缘材料(5)的表面是凹形的。
8.如权利要求7的功率半导体模块，特征在于所述电绝缘衬底(2)安装在底板(11)上。
9.如权利要求7或8的功率半导体模块，特征在于，至少一个第二导电层(3)设置在所述底板(11)和所述电绝缘衬底(2)的底部表面的至少一个部分之间，以便选择性地暴露所述电绝缘衬底(2)的至少一个周边底部区域；并且第三绝缘材料(9)设置在由所述第二导电层(3)和所述电绝缘衬底(2)的周边底部区域形成的第二拐角(23)。
10.如权利要求7、8或9的功率半导体模块，特征在于，刚性树脂层(7)被提供在所述第二电绝缘材料(8)及所述半导体芯片(6)、所述衬底(2)、所述第一导电层(4)和所述第一电绝缘材料(5)之间。

Claims (10)

1.一种用于组装功率半导体模块的方法，包括以下步骤：
在电绝缘衬底(2)的顶部表面的至少一个部分上设置第一导电层(4)，使得所述电绝缘衬底(2)的至少一个周边顶部区域保持不被所述第一导电层(4)覆盖；
在由所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域形成的第一拐角区(24)设置第一电绝缘材料(5)的前体(51)；
聚合所述第一电绝缘材料(5)的前体(51)以形成所述第一电绝缘材料(5)；
将半导体芯片(6)接合到所述第一导电层(4)上；
将所述电绝缘衬底(2)接合到底板(11)上；
至少部分地利用第二电绝缘材料(8)覆盖所述半导体芯片(6)、所述电绝缘衬底(2)、所述第一导电层(4)以及所述第一电绝缘材料(5)；
特征在于：
所述第一电绝缘材料(5)的前体(51)是当聚合时形成聚合物的低粘度的单体或低聚体，并且
少量的所述前体(51)被施加到所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域的交界处。
2.如权利要求1的方法，特征在于滴分配机制被用于将前体(51)滴施加到所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域的交界处，并且所述前体通过毛细力沿所述交界处来分布自己。
3.如权利要求1的方法，特征在于，在施加所述第二电绝缘材料(8)之前，所述电绝缘衬底(2)被接合到底板(11)上。
4.如前述权利要求之一的方法，进一步包括以下步骤：
在所述底板(11)和所述电绝缘衬底(2)的底部表面的至少一个部分之间设置至少一个第二导电层(3)，以便选择性地暴露所述电绝缘衬底(2)的至少一个周边底部区域；以及
在由所述第二导电层(3)和所述电绝缘衬底(2)的周边底部区域形成的第二拐角(23)设置第三电绝缘材料的前体。
5.如前述权利要求之一的方法，特征在于所述第三电绝缘材料的前体与所述第一电绝缘材料的前体相同。
6.如前述权利要求之一的方法，特征在于，在所述第二绝缘材料被附着之前，底料被设置以至少部分覆盖所述半导体芯片(6)、所述电绝缘衬底(2)、所述第一导电层(4)及所述第一电绝缘材料(5)。
7.一种功率半导体模块，包括：
电绝缘衬底(2)；
第一导电层(4)，设置在所述电绝缘衬底(2)的顶部表面的至少一个部分上以便选择性地暴露所述电绝缘衬底(2)的至少一个周边顶部区域；
至少一个半导体功率芯片，安装在所述导电层(4)上；
第一电绝缘材料(5)，设置在由所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域形成的拐角区域；
第二绝缘材料(8)，至少部分地包埋所述半导体功率芯片、所述电绝缘衬底(2)、所述第一导电层(4)及所述第一电绝缘材料(5)；
特征在于
所述第一电绝缘材料(5)是聚酰亚胺；并且
设置在由所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域形成的拐角区域的所述第一电绝缘材料(5)的表面是凹形的。
8.如权利要求7的功率半导体模块，特征在于所述电绝缘衬底(2)安装在底板(11)上。
9.如权利要求7或8的功率半导体模块，特征在于，至少一个第二导电层(3)设置在所述底板(11)和所述电绝缘衬底(2)的底部表面的至少一个部分之间，以便选择性地暴露所述电绝缘衬底(2)的至少一个周边底部区域；并且第三绝缘材料(9)设置在由所述第二导电层(3)和所述电绝缘衬底(2)的周边底部区域形成的第二拐角(23)。
10.如权利要求7、8或9的功率半导体模块，特征在于，刚性树脂层(7)被提供在所述第二电绝缘材料(8)及所述半导体芯片(6)、所述衬底(2)、所述第一导电层(4)和所述第一电绝缘材料(5)之间。
CNB2004800090835A 2003-04-02 2004-04-01 局部放电减少的绝缘功率半导体模块及制造方法 Expired - Fee Related CN100444358C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03405223A EP1465250A1 (en) 2003-04-02 2003-04-02 Insulated power semiconductor module with reduced partial discharge and manufacturing method
EP03405223.3 2003-04-02

Publications (2)

Publication Number Publication Date
CN1774801A true CN1774801A (zh) 2006-05-17
CN100444358C CN100444358C (zh) 2008-12-17

Family

ID=32842897

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800090835A Expired - Fee Related CN100444358C (zh) 2003-04-02 2004-04-01 局部放电减少的绝缘功率半导体模块及制造方法

Country Status (5)

Country Link
US (2) US20060214186A1 (zh)
EP (2) EP1465250A1 (zh)
JP (1) JP4723479B2 (zh)
CN (1) CN100444358C (zh)
WO (1) WO2004088748A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107100A (zh) * 2011-11-10 2013-05-15 富士电机株式会社 功率半导体器件的制造方法
CN103594505A (zh) * 2013-11-21 2014-02-19 西安永电电气有限责任公司 一种局部放电减弱的高压igbt模块及其制造方法
CN103633035A (zh) * 2013-12-04 2014-03-12 西安永电电气有限责任公司 一种igbt模块结构
CN116042085A (zh) * 2023-02-20 2023-05-02 江苏富乐华功率半导体研究院有限公司 改善陶瓷基板局放性能的复合材料及制备工艺及应用方法
CN118198052A (zh) * 2024-02-02 2024-06-14 清华大学 电子器件封装模块

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101248527B (zh) * 2005-08-26 2012-06-20 西门子公司 带有安装在电路载体上的负载连接元件的功率半导体模块
WO2011047157A1 (en) * 2009-10-14 2011-04-21 Latitude Holdings, Llc Spinous process fixation plate and minimally invasive method for placement
EP2793258A4 (en) * 2011-12-12 2015-11-11 Mitsubishi Materials Corp POWER MODULE SUBSTRATE, SUBSTRATE FOR A POWER MODULE WITH A COOLING BODY, POWER MODULE, PASTE FOR PRODUCING A RIVER COMPONENT INHIBITING PREVENTION LAYER AND BINDING METHOD FOR A PRODUCT TO BE BINDED
JP6584333B2 (ja) * 2016-01-28 2019-10-02 三菱電機株式会社 パワーモジュール
JP6546892B2 (ja) * 2016-09-26 2019-07-17 株式会社 日立パワーデバイス 半導体装置
DE102018104532B4 (de) * 2018-02-28 2023-06-29 Rogers Germany Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats
JP7087495B2 (ja) 2018-03-16 2022-06-21 株式会社デンソー パワー半導体装置、それを備える回転電機、及び、パワー半導体装置の製造方法
WO2020016958A1 (ja) * 2018-07-18 2020-01-23 三菱電機株式会社 パワーモジュール及びその製造方法
EP3648159B1 (en) 2018-10-31 2021-12-15 Infineon Technologies Austria AG Semiconductor package and method of fabricating a semiconductor package
US11532541B2 (en) * 2020-01-28 2022-12-20 Infineon Technologies Ag Semiconductor package having a solderable contact pad formed by a load terminal bond pad of a power semiconductor die
US11502012B2 (en) 2020-01-28 2022-11-15 Infineon Technologies Ag Semiconductor packages and methods of manufacturing thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3453292A (en) * 1964-07-07 1969-07-01 Sumitomo Electric Industries Method of manufacturing tetracarboxylic acid dianhydride
US5114754A (en) * 1991-01-14 1992-05-19 International Business Machines Corporation Passivation of metal in metal/polyimide structures
US5386342A (en) * 1992-01-30 1995-01-31 Lsi Logic Corporation Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device
KR100307465B1 (ko) * 1992-10-20 2001-12-15 야기 추구오 파워모듈
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
JP2912526B2 (ja) * 1993-07-05 1999-06-28 三菱電機株式会社 半導体パワーモジュールおよび複合基板
JP2973792B2 (ja) * 1993-09-21 1999-11-08 富士電機株式会社 樹脂封止形半導体装置
DE69535775D1 (de) * 1994-10-07 2008-08-07 Hitachi Ltd Halbleiteranordnung mit einer Mehrzahl von Halbleiterelementen
JP2828021B2 (ja) * 1996-04-22 1998-11-25 日本電気株式会社 ベアチップ実装構造及び製造方法
CA2255441C (en) * 1997-12-08 2003-08-05 Hiroki Sekiya Package for semiconductor power device and method for assembling the same
EP0962974B1 (en) * 1998-05-28 2005-01-26 Hitachi, Ltd. Semiconductor device
JP3440824B2 (ja) * 1998-05-28 2003-08-25 株式会社日立製作所 半導体装置
JP2000216332A (ja) * 1999-01-20 2000-08-04 Hitachi Ltd 半導体装置
JP2000174039A (ja) * 1998-12-07 2000-06-23 Sony Corp 半導体装置及びその製造方法
US6265753B1 (en) * 1999-06-11 2001-07-24 International Business Machines Corporation Interconnect dielectric compositions, preparation thereof, and integrated circuit devices fabricated therewith
JP2002082009A (ja) * 2000-06-30 2002-03-22 Denso Corp 圧力センサ
JP2002076197A (ja) * 2000-08-24 2002-03-15 Toshiba Corp 半導体装置用基板及び半導体装置
WO2002027786A1 (fr) * 2000-09-25 2002-04-04 Ibiden Co., Ltd. Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche
CN1149650C (zh) * 2001-04-16 2004-05-12 华瑞股份有限公司 充电电池保护电路用功率场效应晶体管的覆晶安装方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107100A (zh) * 2011-11-10 2013-05-15 富士电机株式会社 功率半导体器件的制造方法
CN103107100B (zh) * 2011-11-10 2015-11-18 富士电机株式会社 功率半导体器件的制造方法
CN103594505A (zh) * 2013-11-21 2014-02-19 西安永电电气有限责任公司 一种局部放电减弱的高压igbt模块及其制造方法
WO2015074431A1 (zh) * 2013-11-21 2015-05-28 西安永电电气有限责任公司 一种局部放电减弱的高压igbt模块及其制造方法
CN103633035A (zh) * 2013-12-04 2014-03-12 西安永电电气有限责任公司 一种igbt模块结构
CN116042085A (zh) * 2023-02-20 2023-05-02 江苏富乐华功率半导体研究院有限公司 改善陶瓷基板局放性能的复合材料及制备工艺及应用方法
CN118198052A (zh) * 2024-02-02 2024-06-14 清华大学 电子器件封装模块

Also Published As

Publication number Publication date
WO2004088748A1 (en) 2004-10-14
US20080153211A1 (en) 2008-06-26
JP4723479B2 (ja) 2011-07-13
US20060214186A1 (en) 2006-09-28
EP1465250A1 (en) 2004-10-06
JP2006522468A (ja) 2006-09-28
CN100444358C (zh) 2008-12-17
EP1609182A1 (en) 2005-12-28

Similar Documents

Publication Publication Date Title
CN1774801A (zh) 局部放电减少的绝缘功率半导体模块及制造方法
CN1169235C (zh) 电子部件、尤其是利用声表面波工作的电子部件-ofw部件
KR100771754B1 (ko) 전자 장치의 제조 방법 및 전자 장치 및 수지 충진 방법
US20100163172A1 (en) Method for manufacturing wiring board with built-in component
CN1239589A (zh) 集成电路封装用的芯片级球形格栅阵列
KR20060126368A (ko) 전자 장치 및 그 제조 방법
CN1913144A (zh) 印刷电路板和包括印刷电路板的电子设备
JP4510452B2 (ja) 電子発光装置
US20020008438A1 (en) System and method for array processing of surface acoustic wave devices
CN1755927A (zh) 半导体器件及其制造方法
CN1542934A (zh) 半导体器件的制造方法、柔性衬底和半导体器件
CN1488169A (zh) 半导体模块的中间载体、用它制造的半导体模块及制造方法
CN1144277C (zh) 载体和半导体器件
CN218388141U (zh) 具有经表面组装的电子构件的印刷电路板
CN1179404C (zh) 基板在晶片上的封装方法
CN108428689B (zh) 功率电子设备组件及其制造方法
JP2003046216A (ja) 表面実装型電子部品、回路基板および表面実装型電子部品の実装構造
CN1602144A (zh) 向印刷布线基板安装晶片的方法
JP2003086925A (ja) 防湿構造付プリント基板、及びその製造方法
US11715647B2 (en) Method for producing a substrate
CN221529923U (zh) 一种功率半导体模块
JPH1092968A (ja) 半導体ベアチップ実装基板
JPH03108362A (ja) 半導体塔載用回路基板及びその製造方法
CN1956181A (zh) 倒装片基板的表面结构
CN1301044C (zh) 电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081217

Termination date: 20140401