CN1956181A - 倒装片基板的表面结构 - Google Patents

倒装片基板的表面结构 Download PDF

Info

Publication number
CN1956181A
CN1956181A CN 200510118489 CN200510118489A CN1956181A CN 1956181 A CN1956181 A CN 1956181A CN 200510118489 CN200510118489 CN 200510118489 CN 200510118489 A CN200510118489 A CN 200510118489A CN 1956181 A CN1956181 A CN 1956181A
Authority
CN
China
Prior art keywords
insulating barrier
flip
chip
electric connection
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510118489
Other languages
English (en)
Other versions
CN100446232C (zh
Inventor
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanmao Precision Science & Technology Co Ltd
Original Assignee
Quanmao Precision Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanmao Precision Science & Technology Co Ltd filed Critical Quanmao Precision Science & Technology Co Ltd
Priority to CNB2005101184893A priority Critical patent/CN100446232C/zh
Publication of CN1956181A publication Critical patent/CN1956181A/zh
Application granted granted Critical
Publication of CN100446232C publication Critical patent/CN100446232C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

一种倒装片基板包含有一基板，其表面定义有芯片连接区与无源元件连接区，并分别设有多个第一电性连接垫与至少一第二电性连接垫，一具图案化开口的第一绝缘层，覆盖于芯片连接区并露出各第一电性连接垫的上表面，以及一具图案化开口的第二绝缘层，覆盖于无源元件连接区并露出第二电性连接垫的上表面，由此得到良好品质的预焊锡以提升芯片与基板封装的成品率。

Description

倒装片基板的表面结构
技术领域
本发明涉及一种倒装片基板，所述基板的表面具有二绝缘层，并定义有芯片连接区与无源元件连接区。
背景技术
随着携带式电子器材的发展，各种轻、薄、短小的封装体不断地被开发出来，倒装片(flip-chip)球栅阵列(ball grid array，BGA)封装体就是其中一例。在倒装片BGA封装体中，管芯(die)不再是将接合垫(bonding pad)经由金引线键合(wire bonding)来连接到封装基板上，而是反转过来通过焊料凸块(solderbump)或导电聚合物凸块(conductive polymer bump)来连接到封装基板上，因此倒装片BGA封装体可提升电路密度及提升电气特性。
倒装片接合属于面型阵列式(area array)的接合，因此能应用于极高密度的构装。简单来说，倒装片接合的观念是先在管芯的焊垫上形成焊锡凸块，然后再将管芯或芯片(chip)放置到封装基板上并完成接合垫对位后，并以回流(reflow)热处理配合焊锡熔融时的表面张力效应使焊锡成球，进而完成芯片与倒装片基板的接合。这种方式不仅可突破传统引线键合技术的数目限制，适合多脚数元件封装，而且电性效能也因具有较短的连接路径(connectionpath)而大幅提升。
请参考图1，图1为公知倒装片球栅阵列封装体10的剖面示意图。倒装片球栅阵列封装体10主要包含有：一倒装片基板(substrate)12；及一管芯14，通过焊料凸块32焊接在倒装片基板12的上表面16的电性连接垫21。其中，倒装片BGA封装体10还包含有：多个设在倒装片基板12的上表面16上的表面安装垫(surface mount pad)22；多个设在倒装片基板12的下表面18上的焊球焊垫(solder ball pad)24；以及两个焊料掩模层(solder mask)26、28，分别覆盖在电性连接垫21、表面安装垫22、锡球焊垫24之外的上表面16以及下表面18上，用来做为防焊层。
另外，管芯14表面页设有多个接合垫(bonding pad)30，且接合垫30的位置相对应设于倒装片基板12的电性连接垫21的位置。倒装片BGA封装体10在管芯14的接合垫30与倒装片基板12的电性连接垫21之间设有多个形成焊锡接合的焊料凸块(solder bump)32，用来固定并电性连接管芯14。而倒装片基板12与管芯14之间的空隙可视需要，注入一底部密封层(underfilllayer)34并予以填满，用以保护封装体10免受外界环境的影响，同时消除焊料凸块32连接处的应力。
等到倒装片BGA封装体10组装完成后，再利用多个锡焊球36将倒装片BGA封装体10安装在一印刷电路板(print circuit board，PCB)上，使倒装片BGA封装体10与印刷电路板得以电性连接在一起。
在公知封装技术中，倒装片基板均由一大片基板切割分成。而为提升各倒装片基板与管芯连接的品质与可靠度，必须在每一个倒装片基板与管芯连接的各电性连接垫上加预焊锡。但是在预焊锡印刷工艺时，往往因为每一个倒装片基板上又包含有尺寸大小、分布密度不一的电性连接垫，例如用来当作芯片电性连接垫的第一电性连接垫以及无源元件电性连接垫的第二电性连接垫，所以在大片基板表面整体制备用来当作防焊用的焊料掩模层时，便会发生覆盖在板面各处的焊料掩模层不平整的情形，甚至因为倒装片基板12本身也会有板翘的现象使得后续在进行预焊锡印刷工艺时，将面临到整板面在多个芯片连接区进行预焊锡的印刷，造成预焊锡印刷工艺的品质不易控制，进而导致大小球、预焊锡量不均以及连接时锡焊球掉落等现象，进一步导致产品成品率低等问题。
有鉴于此，本发明不但可有效降低上述的问题，并能大幅提升封装品质及成品率。
发明内容
因此本发明的主要目的在于提供一种具有不同表面绝缘层的倒装片基板，以避免公知倒装片基板缺点。
根据本发明的倒装片基板，其包含有：一基板，且基板表面定义有芯片连接区与无源元件连接区；多个第一电性连接垫，设置于芯片连接区内；至少一第二电性连接垫，设置于无源元件连接区内；一图案化开口的第一绝缘层，覆盖于芯片连接区的基板与多个第一电性连接垫上，并在开口暴露多个第一电性连接垫的上表面；及一图案化开口的多个第二绝缘层，覆盖于无源元件连接区的基板与第二电性连接垫上，并在开口暴露多个第二电性连接垫的上表面。
本发明的目的在于提供一倒装片基板，使芯片连接区的预焊锡(presolder)有良好均一的品质，以利于和芯片连接得以提高封装品质及成品率。
本发明又一目的在于提供一倒装片基板，得以减少因基板本身板翘而造成预焊锡印刷不成品率发生。
本发明再一目的在于提供一倒装片基板，得以应用于高I/O数及微细凸块间距的倒装片封装。
附图说明
图1为公知倒装片球栅阵列封装体10的剖面示意图。
图2至图4为本发明倒装片基板的示意图。
附图标记说明
10倒装片BGA封装体               12倒装片基板
14管芯                          16上表面
18下表面                        21电性连接垫
22表面安装垫                    24锡球焊垫
26，28焊料掩模层(solder mask)   30接合垫
32焊料凸块                      34底部密封层
36锡焊球                        100倒装片基板
110基板                         112第一电性连接垫
114第二电性连接垫               116第一绝缘层
118第二绝缘层                   120芯片连接区
122无源元件连接区               124开口
126开口                         128导电柱
130焊料掩模层(solder mask)      134锡球焊垫
200倒装片BGA封装体              220管芯
222底部密封层                   224连接垫
226焊料凸块                     228锡焊球
具体实施方式
为了使能更近一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本发明加以限制。
请参考图2至图4，图2至图4为本发明倒装片基板100的示意图。如图2所示，本发明倒装片基板100包含有一基板110，且基板110定义有芯片连接区120以及无源元件连接区122。本发明先利用公知的连接垫工艺，以在基板110表面的芯片连接区120以及无源元件连接区122内，同时制作出多个第一电性连接垫112以及第二电性连接垫114，分别用来当作芯片连接垫以及无源元件连接垫。接着分别涂布第一绝缘层116以及第二绝缘层118来覆盖在基板110的芯片连接区120、无源元件连接区122、第一电性连接垫112以及第二电性连接垫114上方，然后进行一图案化开孔(Patterning)工艺，以去除位于连接垫112、114上方的部分第一绝缘层116以及第二绝缘层118，进而暴露芯片连接区120内的各连接垫112的上表面，以形成一具多个开口124的芯片连接区120；并暴露出无源元件连接区122的第二电性连接垫114的上表面，以形成一具有多个开口126的无源元件连接区122，即形成具图案化开口的第一绝缘层116与第二绝缘层118。另外，基板110的下表面页涂布有一防焊层130并且部分覆盖在锡球焊垫134上。
其中，基板110可为一两层或多层电路板，第一绝缘层116可为防焊材料、有机高分子树脂或环氧树脂等的介电材料的其中任一种，例如焊料掩模(solder mask)、双马来酰亚胺/三嗪(Bismaleimide Triazine，BT)、聚酰亚胺(polyimide，PI)、苯环丁烯(Benzocyclobutene，BCB)、液晶聚合物(LCP)、聚四氟乙烯(Polytetrafluoroethylene，PTFE)等材料，而第二绝缘层118则可为上述材料的其中任一种。值得注意的是，由于本发明的主要目的是避免公知基板表面凹凸不平、弯曲板翘或焊锡球的不均匀等现象，以有效控制预焊锡印刷工艺的品质，因此第一绝缘层116的厚度需高于第二绝缘层118的厚度，以在进行预焊锡印刷工艺时，设于芯片连接区120上的第一绝缘层116能均匀且一致地与钢版(metal mask)密接，进而得到一良好的印刷品质。也就是说，本发明特意设计不同的绝缘层厚度以有效改善后续预焊锡印刷工艺，并解决整板面在多个芯片连接区120的第一电性连接垫112进行预焊锡印刷时，所面临的防焊层凹凸不平致影响预焊锡均匀性不佳的问题。此外，可在芯片连接区120形成第一绝缘层116以及在无源元件连接区122形成第二绝缘层118，而第一绝缘层116以及第二绝缘层118可视产品设计上的需求以及实际工艺上的需要考虑而具有相同的组成材料或具有不相同的组成材料。
接着，如图3所示，利用多个焊料凸块226将管芯220固定并电性连接在倒装片基板100上，并注入一底部密封层222并予以填满，用以保护倒装片BGA封装体200免受外界环境的影响，同时消除焊料凸块226连接处的应力。其中焊料凸块226设置于管芯220表面的连接垫224与倒装片基板100的第一电性连接垫112之间，并与印刷于该电性连接垫112上的预焊锡经回流(reflow)形成焊锡接合。等到倒装片BGA封装体200组装完成后，再利用多个锡焊球228将倒装片BGA封装体200安装在一印刷电路板上，使倒装片BGA封装体200与印刷电路板得以电性连接在一起。
另外，为使之后的管芯结合更为紧密，因此本发明根据力学结构，另外设计在芯片连接区120内制作导电柱(conductive post)128，如图4所示，用以增加预焊锡(presolder)与连接垫的接触面积，因此本发明在连接管芯的连接垫112上形成导电柱(conductive post)128，并将其设置于焊接开口124区域所暴露的连接垫112的上表面以增加预焊锡与连接垫112的结合面积提身接合强度，其中连接垫112、114以及导电柱128可为铜、镍、锡、金、银、镍金合金、铜银合金、或铜锡合金等高导电性的金属。
综合上述，本发明倒装片基板的结构相较现有技术至少包括以下的优点：
本发明的倒装片基板的结构采用二绝缘层，并使芯片连接区与无源元件连接区的高度不同，以利于进行焊锡印刷时使整个基板板面能够均一且一致的与钢版(metal mask)紧密连接，因此得到良好的印刷品质，对于高I/O数及细凸块间距(Bump Pitch)的预焊锡品质更稳定且效果佳，进一步提升封装品质以及成品率。
本发明的倒装片基板的结构采用中央凸起的电性连接垫，故可有效增加焊锡与连接垫导体结合部的接触面积极稳定性，以大幅提升预焊锡的均匀度与结合品质，更进一步提升回流的品质并且减少气泡的产生。
以上所述仅为本发明的优选实施例，凡依本发明的权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。

Claims (9)

1、一种倒装片基板的表面结构，其包含有：
一基板，且所述基板的表面定义有一芯片连接区与一无源元件连接区；
多个第一电性连接垫，设置于所述芯片连接区内；
至少一个第二电性连接垫，设置于所述无源元件连接区内；
一第一绝缘层，覆盖于所述芯片连接区的所述基板与所述等第一电性连接垫上，所述绝缘层形成有图案化开口，并在所述开口暴露多个第一电性连接垫的上表面；以及
一第二绝缘层，覆盖于所述无源元件连接区的所述基板与所述第二电性连接垫上，所述绝缘层形成有图案化开口，并在所述开口分别暴露多个所述第二电性连接垫的上表面。
2、如权利要求1所述的倒装片基板的表面结构，其中，所述基板可为一两层、多层电路板、或多层增层电路板的一种。
3、如权利要求1所述的倒装片基板的表面结构，其中，所述第一绝缘层的厚度高于第二绝缘层的厚度。
4、如权利要求1所述的倒装片基板的表面结构，其中，所述第一绝缘层以及第二绝缘层具有相同的组成材料。
5、如权利要求1所述的倒装片基板的表面结构，其中，所述第一绝缘层以及第二绝缘层具有不同的组成材料。
6、如权利要求1所述的倒装片基板的表面结构，其中，所述图案化的开口的第一绝缘层的形成包括：先将所述第一绝缘层覆盖于所述芯片连接区；再进行一图案化开口工艺以暴露所述第一电性连接垫；形成所述图案化的开口的第一绝缘层。
7、如权利要求1所述的倒装片基板的表面结构，其中，所述具图案化开口的第二绝缘层的形成包括：先将所述第二绝缘层覆盖所述无源元件连接区；再进行一图案化开口工艺以暴露所述第二电性连接垫，形成所述具图案化开口的第二绝缘层。
8、如权利要求1所述的倒装片基板的表面结构，另包含有多个导电柱，分别设置于各所述焊接开口区域所暴露的各所述第一电性连接垫的上表面。
9、如权利要求1所述的倒装片基板的表面结构，其中，所述多个第一电性连接垫以及第二电性连接垫形成有预焊锡。
CNB2005101184893A 2005-10-27 2005-10-27 倒装片基板的表面结构 Active CN100446232C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101184893A CN100446232C (zh) 2005-10-27 2005-10-27 倒装片基板的表面结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101184893A CN100446232C (zh) 2005-10-27 2005-10-27 倒装片基板的表面结构

Publications (2)

Publication Number Publication Date
CN1956181A true CN1956181A (zh) 2007-05-02
CN100446232C CN100446232C (zh) 2008-12-24

Family

ID=38063404

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101184893A Active CN100446232C (zh) 2005-10-27 2005-10-27 倒装片基板的表面结构

Country Status (1)

Country Link
CN (1) CN100446232C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810339A (zh) * 2014-01-29 2015-07-29 矽品精密工业股份有限公司 封装基板及其制法暨半导体封装件及其制法
CN114365584A (zh) * 2020-06-29 2022-04-15 庆鼎精密电子（淮安）有限公司 线路板及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1079433A3 (en) * 1999-08-27 2004-03-03 Texas Instruments Incorporated Ball grid array package having two ground levels
JP2002319658A (ja) * 2001-04-20 2002-10-31 Matsushita Electric Ind Co Ltd 半導体装置
TW554500B (en) * 2002-07-09 2003-09-21 Via Tech Inc Flip-chip package structure and the processing method thereof
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
TWI268012B (en) * 2003-08-07 2006-12-01 Phoenix Prec Technology Corp Electrically conductive structure formed between neighboring layers of circuit board and method for fabricating the same
DE112004002722T5 (de) * 2004-02-11 2007-06-21 Infineon Technologies Ag Halbleitergehäuse mit perforiertem Substrat

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810339A (zh) * 2014-01-29 2015-07-29 矽品精密工业股份有限公司 封装基板及其制法暨半导体封装件及其制法
CN114365584A (zh) * 2020-06-29 2022-04-15 庆鼎精密电子（淮安）有限公司 线路板及其制作方法

Also Published As

Publication number Publication date
CN100446232C (zh) 2008-12-24

Similar Documents

Publication Publication Date Title
US7790270B2 (en) Wiring board and semiconductor device
US7382057B2 (en) Surface structure of flip chip substrate
US5949142A (en) Chip size package and method of manufacturing the same
US6420664B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
US10490473B2 (en) Chip package module and circuit board structure comprising the same
US7141873B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
CN101436559A (zh) 半导体元件的制造方法
JP2004281538A (ja) 電子装置及びその製造方法、回路基板並びに電子機器
CN101060087A (zh) 电极及其制造方法,以及具有该电极的半导体器件
CN1604320A (zh) 层积半导体芯片的半导体装置及其制造方法
JP2006295127A (ja) フリップチップパッケージ構造及びその製作方法
CN1164158C (zh) 用于半导体芯片组件的多层电路板
US20200245465A1 (en) Printed circuit board with cavity
US8093505B2 (en) Layered electronic circuit device
CN1855405A (zh) 一种倒装芯片方法
CN1265447C (zh) 半导体封装基板的电性连接垫电镀金属层的制造方法
CN100424858C (zh) 电子装置及其制造方法
CN1300832C (zh) 电子装置的制造方法及芯片载架
CN113766818A (zh) 多层堆叠封装组件及多层组件的封装方法
CN100446232C (zh) 倒装片基板的表面结构
CN101552253A (zh) 阵列封装基板
TWI258850B (en) The surface structure of flip chip substrate
US12009313B2 (en) Semiconductor package shielding structure
JP2003282617A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant