JP2003282617A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003282617A JP2003282617A JP2002083005A JP2002083005A JP2003282617A JP 2003282617 A JP2003282617 A JP 2003282617A JP 2002083005 A JP2002083005 A JP 2002083005A JP 2002083005 A JP2002083005 A JP 2002083005A JP 2003282617 A JP2003282617 A JP 2003282617A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive particles
- electrode
- manufacturing
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 電極ピッチが狭小化されると、隣り合う突起
電極間でショート結果となってしまう。また、その突起
電極頂部に導電粒子を配する構成では、導電粒子を固定
するための導電膜をメッキ法で形成中に部分的に損失し
てしまうことがあり、そのまま実装体を形成すると、接
続抵抗が大きくなってしまう。 【解決手段】 半導体チップの能動素子面に形成された
パッド電極上に突起電極を配した半導体装置において、
前記突起電極の少なくとも頂部に導電粒子が混入された
絶縁性被膜が形成されてなる構成とした。
電極間でショート結果となってしまう。また、その突起
電極頂部に導電粒子を配する構成では、導電粒子を固定
するための導電膜をメッキ法で形成中に部分的に損失し
てしまうことがあり、そのまま実装体を形成すると、接
続抵抗が大きくなってしまう。 【解決手段】 半導体チップの能動素子面に形成された
パッド電極上に突起電極を配した半導体装置において、
前記突起電極の少なくとも頂部に導電粒子が混入された
絶縁性被膜が形成されてなる構成とした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、更に詳しくは、半導体チップの能
動素子面に形成されたパッド電極上に形成された突起電
極の少なくとも頂部に導電粒子が混入された絶縁性被膜
を配した半導体装置とその製造方法に関する。
その製造方法に関し、更に詳しくは、半導体チップの能
動素子面に形成されたパッド電極上に形成された突起電
極の少なくとも頂部に導電粒子が混入された絶縁性被膜
を配した半導体装置とその製造方法に関する。
【０００２】
【従来の技術】電子機器の小型化が望まれる中で、機能
をそのままで半導体チップ自身の大きさを小さくする要
求が高まっている。その要求に答えるためには、複数の
パッド電極ピッチを狭くしなくてはならない。
をそのままで半導体チップ自身の大きさを小さくする要
求が高まっている。その要求に答えるためには、複数の
パッド電極ピッチを狭くしなくてはならない。
【０００３】ここで、狭小化された電極ピッチに対応で
きる実装方法として、最も一般的に用いられている異方
性導電膜を用いたフリップチップ実装について説明す
る。この実装方式は、半導体チップに形成された突起電
極と、回路基板上の電極とを接着剤に導電粒子を混入し
た異方性導電膜を介して加圧することで当該導電粒子に
より両電極を電気的に接続する実装方法である。しか
し、電極ピッチが更に狭小化されると、異方性導電膜中
の導電粒子がその突起電極間で連なって電極間ショート
となってしまう。
きる実装方法として、最も一般的に用いられている異方
性導電膜を用いたフリップチップ実装について説明す
る。この実装方式は、半導体チップに形成された突起電
極と、回路基板上の電極とを接着剤に導電粒子を混入し
た異方性導電膜を介して加圧することで当該導電粒子に
より両電極を電気的に接続する実装方法である。しか
し、電極ピッチが更に狭小化されると、異方性導電膜中
の導電粒子がその突起電極間で連なって電極間ショート
となってしまう。
【０００４】そこで、より狭小化した電極ピッチに対応
できる半導体装置の構造が、特開平５−２４３３３２号
で提案されている。
できる半導体装置の構造が、特開平５−２４３３３２号
で提案されている。
【０００５】〔従来の半導体装置の説明：図４〕その従
来の半導体装置について、図４を用いて説明する。図４
（ｃ）に示すように、従来の半導体装置は、パッド電極
上に形成された突起電極１３の頂部に選択的に導電粒子
１５を配置し、その導電粒子１５の逸脱を抑制するため
にメッキ被膜１９でその導電粒子１５を被覆した構造で
ある。この構造を用いれば、接着剤を塗布した実装パッ
ドを有する回路基板と、前記従来の半導体装置を実装す
る際に、前記導電粒子１５が接着剤中に分散しないの
で、隣接する端子間で導電粒子１５が連なることでのシ
ョート欠陥を起こすことなく、実装体を形成することが
できるとある。
来の半導体装置について、図４を用いて説明する。図４
（ｃ）に示すように、従来の半導体装置は、パッド電極
上に形成された突起電極１３の頂部に選択的に導電粒子
１５を配置し、その導電粒子１５の逸脱を抑制するため
にメッキ被膜１９でその導電粒子１５を被覆した構造で
ある。この構造を用いれば、接着剤を塗布した実装パッ
ドを有する回路基板と、前記従来の半導体装置を実装す
る際に、前記導電粒子１５が接着剤中に分散しないの
で、隣接する端子間で導電粒子１５が連なることでのシ
ョート欠陥を起こすことなく、実装体を形成することが
できるとある。
【０００６】つぎにその従来の半導体装置の製造方法を
説明する。図４（ａ）に示すように、半導体チップ１１
には、電解メッキ法で形成された金からなる導電性の突
起電極１３が設けられる。つぎに図４（ｂ）に示すよう
に、半導体チップ１１はレジスト２１によりマスキング
を施し、導電粒子１５を配設する突起電極１３の頂部の
みを開口させる。その後、電着塗装によって導電粒子１
５が設けられている。
説明する。図４（ａ）に示すように、半導体チップ１１
には、電解メッキ法で形成された金からなる導電性の突
起電極１３が設けられる。つぎに図４（ｂ）に示すよう
に、半導体チップ１１はレジスト２１によりマスキング
を施し、導電粒子１５を配設する突起電極１３の頂部の
みを開口させる。その後、電着塗装によって導電粒子１
５が設けられている。
【０００７】このときの電着条件としては、ここでは、
電着液ＩＰＡ（イソプロピルアルコール）の１リットル
中にニッケル粒子５ｇ（粒径５〜８０μｍ）とＡｌ（Ｎ
Ｏ3）・９Ｈ2０（硝酸アルミニウム９水和物）を１０ｍ
ｇの割合で混合し、数時間攪拌して、ニッケル粒子をイ
オン化する。そして半導体チップ１１を陰極として上記
条件の電着塗料に浸漬し、印加電圧２０Ｖで２分間電着
塗装を行う。これで、図３（ｂ）に示すように、前記突
起電極１３の頂部にニッケルからなる導電粒子１５だけ
が配設される。
電着液ＩＰＡ（イソプロピルアルコール）の１リットル
中にニッケル粒子５ｇ（粒径５〜８０μｍ）とＡｌ（Ｎ
Ｏ3）・９Ｈ2０（硝酸アルミニウム９水和物）を１０ｍ
ｇの割合で混合し、数時間攪拌して、ニッケル粒子をイ
オン化する。そして半導体チップ１１を陰極として上記
条件の電着塗料に浸漬し、印加電圧２０Ｖで２分間電着
塗装を行う。これで、図３（ｂ）に示すように、前記突
起電極１３の頂部にニッケルからなる導電粒子１５だけ
が配設される。
【０００８】最後にメッキレジスト２１を除去し、図４
（ｃ）に示すように、その導電粒子１５を突起電極１３
の頂部に固定するために、電解メッキ法によって、突起
電極１３と導電粒子１５の表面を覆うように導電性のメ
ッキ被膜１９を設ける。
（ｃ）に示すように、その導電粒子１５を突起電極１３
の頂部に固定するために、電解メッキ法によって、突起
電極１３と導電粒子１５の表面を覆うように導電性のメ
ッキ被膜１９を設ける。
【０００９】このときの電解メッキ条件は、陽極にニッ
ケル板、陰極に突起電極１３を接続し、スルファミン酸
ニッケル３００〜４００ｇ／リットル、塩化ニッケル１
２〜１５ｇ／リットル、ほう酸２５〜４０ｇ／リット
ル、ラウリル硫酸ナトリウム０．１〜１．０ｇ／リット
ルを混合したスルファミン酸浴を用いる。そして、作業
温度は５２〜６２℃、ＰＨ指数３．６〜４．２、電流密
度５〜１２Ａ／ｄｍ2、電流効率９８〜９９％とする。
ケル板、陰極に突起電極１３を接続し、スルファミン酸
ニッケル３００〜４００ｇ／リットル、塩化ニッケル１
２〜１５ｇ／リットル、ほう酸２５〜４０ｇ／リット
ル、ラウリル硫酸ナトリウム０．１〜１．０ｇ／リット
ルを混合したスルファミン酸浴を用いる。そして、作業
温度は５２〜６２℃、ＰＨ指数３．６〜４．２、電流密
度５〜１２Ａ／ｄｍ2、電流効率９８〜９９％とする。
【００１０】これで、図４（ｃ）に示すような半導体装
置１が得られる。ここで得られた半導体装置１は、突起
電極１３の頂部だけに導電粒子１５を配設しているた
め、ＡＣＦ実装で発生していた、導電粒子が突起電極間
で連なって電極間ショートを発生する問題は解消され
る。
置１が得られる。ここで得られた半導体装置１は、突起
電極１３の頂部だけに導電粒子１５を配設しているた
め、ＡＣＦ実装で発生していた、導電粒子が突起電極間
で連なって電極間ショートを発生する問題は解消され
る。
【００１１】
【発明が解決しようとする課題】しかしながら上記した
半導体装置には、以下に示す問題点があった。
半導体装置には、以下に示す問題点があった。
【００１２】従来技術の半導体装置は、その半導体チッ
プ１１の配線が高密度化され、突起電極１３のピッチが
一層狭小化すると、このとき突起電極１３の表面が導電
性のメッキ被膜１９で覆われているので、隣り合う突起
電極１３間で電極間ショートが発生するという問題があ
った。
プ１１の配線が高密度化され、突起電極１３のピッチが
一層狭小化すると、このとき突起電極１３の表面が導電
性のメッキ被膜１９で覆われているので、隣り合う突起
電極１３間で電極間ショートが発生するという問題があ
った。
【００１３】また、電着塗装で突起電極１３頂部に導電
粒子１５を配設後、その導電粒子１５を固定するために
メッキによりその突起電極１３を導電性のメッキ被膜１
９で覆う構成としているので、そのメッキ工程で前記導
電粒子１５の一部が損失してしまう場合がある。その結
果、半導体装置を回路基板に実装して実装体とする際、
その導電粒子１５の損失により、導電粒子１５を介して
接続される突起電極１３と回路基板の実装パッドとの接
続抵抗値が大きくなり、電気的損失が発生するという問
題があった。
粒子１５を配設後、その導電粒子１５を固定するために
メッキによりその突起電極１３を導電性のメッキ被膜１
９で覆う構成としているので、そのメッキ工程で前記導
電粒子１５の一部が損失してしまう場合がある。その結
果、半導体装置を回路基板に実装して実装体とする際、
その導電粒子１５の損失により、導電粒子１５を介して
接続される突起電極１３と回路基板の実装パッドとの接
続抵抗値が大きくなり、電気的損失が発生するという問
題があった。
【００１４】さらに突起電極１３の上に導電粒子１５を
配置する方法と、突起電極１３と導電粒子１５の表面を
覆うメッキ被膜１９を設ける方法が別々の方法で行われ
るため、多くの製造設備が必要となり、さらに半導体装
置を製造するための製造時間が長くなるために、結果と
して非常に高価な半導体装置となってしまうという問題
があった。
配置する方法と、突起電極１３と導電粒子１５の表面を
覆うメッキ被膜１９を設ける方法が別々の方法で行われ
るため、多くの製造設備が必要となり、さらに半導体装
置を製造するための製造時間が長くなるために、結果と
して非常に高価な半導体装置となってしまうという問題
があった。
【００１５】〔発明の目的〕そこで本発明の目的は、上
記の課題を解決して、突起電極ピッチのさらなる狭少化
において、隣り合う突起電極間でショートを発生するこ
となく信頼性の高い半導体装置を提供することである。
また、半導体装置の製造過程において、突起電極頂部に
配設した導電粒子の損失がない半導体装置の製造方法を
提供することである。さらに、導電粒子と絶縁性被膜を
同時に製造し、安価な半導体装置を提供することであ
る。
記の課題を解決して、突起電極ピッチのさらなる狭少化
において、隣り合う突起電極間でショートを発生するこ
となく信頼性の高い半導体装置を提供することである。
また、半導体装置の製造過程において、突起電極頂部に
配設した導電粒子の損失がない半導体装置の製造方法を
提供することである。さらに、導電粒子と絶縁性被膜を
同時に製造し、安価な半導体装置を提供することであ
る。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本発明における半導体装置は、下記記載の構成を採
用する。
に、本発明における半導体装置は、下記記載の構成を採
用する。
【００１７】本発明の半導体装置を構成するための第１
の手段は、半導体チップの能動素子面に形成されたパッ
ド電極上に突起電極を配した半導体装置において、前記
突起電極の少なくとも頂部に導電粒子が混入された絶縁
性被膜が形成されてなる構成を採用することである。
の手段は、半導体チップの能動素子面に形成されたパッ
ド電極上に突起電極を配した半導体装置において、前記
突起電極の少なくとも頂部に導電粒子が混入された絶縁
性被膜が形成されてなる構成を採用することである。
【００１８】また、第２の手段は、前記絶縁性被膜の膜
厚よりも、前記導電粒子の粒径が小さい構成を採用する
ことである。
厚よりも、前記導電粒子の粒径が小さい構成を採用する
ことである。
【００１９】さらに、本発明の半導体装置を形成するた
めの第３の手段は、半導体チップの能動素子面に形成さ
れたパッド電極上に突起電極を形成する工程と、その突
起電極の少なくとも頂部に導電粒子が混入された絶縁性
被膜を形成する工程とを有する手段とすることであり、
第４の手段は、前記絶縁性被膜の形成を、導電粒子が混
入された電導性のある高分子塗料による電着塗装により
行う手段とすることであり、第５の手段は、前記高分子
塗料が、アクリル系アニオン型電着塗料やアミノアクリ
ル系カチオン型電着塗料としたことである。
めの第３の手段は、半導体チップの能動素子面に形成さ
れたパッド電極上に突起電極を形成する工程と、その突
起電極の少なくとも頂部に導電粒子が混入された絶縁性
被膜を形成する工程とを有する手段とすることであり、
第４の手段は、前記絶縁性被膜の形成を、導電粒子が混
入された電導性のある高分子塗料による電着塗装により
行う手段とすることであり、第５の手段は、前記高分子
塗料が、アクリル系アニオン型電着塗料やアミノアクリ
ル系カチオン型電着塗料としたことである。
【００２０】
【発明の実施の形態】以下、図面を用いて本発明の半導
体装置について説明する。図１は、本発明の半導体装置
を示す断面図である。図２は、本発明の半導体装置の製
造方法を示す工程断面図である。図３は本発明の半導体
装置を用いた実装体を示す断面図である。図１，図２と
図３を用いて、本発明の半導体装置について説明する。
図において、従来技術と同一部材は同一符号で示す。
体装置について説明する。図１は、本発明の半導体装置
を示す断面図である。図２は、本発明の半導体装置の製
造方法を示す工程断面図である。図３は本発明の半導体
装置を用いた実装体を示す断面図である。図１，図２と
図３を用いて、本発明の半導体装置について説明する。
図において、従来技術と同一部材は同一符号で示す。
【００２１】〔本発明の半導体装置の構造説明：図１〕
本発明の半導体装置は、半導体チップ１１の能動素子面
の図示しないパッド電極上に形成された突起電極１３
を、導電粒子１５を含む絶縁性被膜１７で覆った構成で
ある。
本発明の半導体装置は、半導体チップ１１の能動素子面
の図示しないパッド電極上に形成された突起電極１３
を、導電粒子１５を含む絶縁性被膜１７で覆った構成で
ある。
【００２２】前記導電粒子１５の粒径は絶縁性被膜１７
の膜厚より小さくしてあるので、電着塗装により形成さ
れる絶縁性被膜１７中に混入される前記導電粒子１５は
その絶縁性被膜１７中に不均一に分散されることとな
る。
の膜厚より小さくしてあるので、電着塗装により形成さ
れる絶縁性被膜１７中に混入される前記導電粒子１５は
その絶縁性被膜１７中に不均一に分散されることとな
る。
【００２３】ここで、この絶縁性被膜１７中には前記突
起電極１３とは接触しないで前記絶縁性被膜１７表面よ
り突出している導電粒子１５ａと、前記絶縁性被膜１７
中に埋もれた導電粒子１５ｂが存在することとなる。よ
って、本発明の半導体装置を用いて、半導体チップ１１
の電極ピッチを狭小化した際に、隣り合う突起電極１３
上の前記導電粒子１５ａが接触する場合が想定できる。
しかし、隣接する突起電極１３の間で導電粒子１５ａが
接触したとしても、導電粒子１５ａは突起電極１３と接
触していないので、その端子間でのショート欠陥を起こ
すことは無い。
起電極１３とは接触しないで前記絶縁性被膜１７表面よ
り突出している導電粒子１５ａと、前記絶縁性被膜１７
中に埋もれた導電粒子１５ｂが存在することとなる。よ
って、本発明の半導体装置を用いて、半導体チップ１１
の電極ピッチを狭小化した際に、隣り合う突起電極１３
上の前記導電粒子１５ａが接触する場合が想定できる。
しかし、隣接する突起電極１３の間で導電粒子１５ａが
接触したとしても、導電粒子１５ａは突起電極１３と接
触していないので、その端子間でのショート欠陥を起こ
すことは無い。
【００２４】また、前記導電粒子１５を含む絶縁性被膜
１７は、電着塗装により同一工程で形成することができ
るので、単純な工程で電極端子間隔を狭小化した本発明
の半導体装置１を形成することができる。
１７は、電着塗装により同一工程で形成することができ
るので、単純な工程で電極端子間隔を狭小化した本発明
の半導体装置１を形成することができる。
【００２５】さらに、図３に示す様に、本発明の半導体
装置は、狭小化された電極ピッチで、回路基板上に実装
して良好な実装体を形成することができる。つまり、半
導体チップ１１に形成された突起電極１３と、回路基板
２３上の実装パッド２５とを図の矢印の方向（半導体チ
ップ１１側）から圧着接続するのであるが、その突起電
極１３と実装パッド２５とが当接して圧力が掛かった段
階で、突起電極１３頂部の導電粒子１５が絶縁性被膜１
７を突き破り、前記回路基板２３上の実装パッド２５と
接触して電気的な導通を取ることができる。
装置は、狭小化された電極ピッチで、回路基板上に実装
して良好な実装体を形成することができる。つまり、半
導体チップ１１に形成された突起電極１３と、回路基板
２３上の実装パッド２５とを図の矢印の方向（半導体チ
ップ１１側）から圧着接続するのであるが、その突起電
極１３と実装パッド２５とが当接して圧力が掛かった段
階で、突起電極１３頂部の導電粒子１５が絶縁性被膜１
７を突き破り、前記回路基板２３上の実装パッド２５と
接触して電気的な導通を取ることができる。
【００２６】したがって、本発明では従来の半導体装置
と異なり、突起電極ピッチのさらなる狭少化において、
隣り合う突起電極間でショートを発生することなく信頼
性の高い半導体装置を得ることができる。また、半導体
装置の製造過程において、突起電極頂部に配設した導電
粒子の損失がない半導体装置を得ることができる。さら
に、導電粒子と絶縁性被膜を同時に製造できるため、安
価な半導体装置を得ることができる。
と異なり、突起電極ピッチのさらなる狭少化において、
隣り合う突起電極間でショートを発生することなく信頼
性の高い半導体装置を得ることができる。また、半導体
装置の製造過程において、突起電極頂部に配設した導電
粒子の損失がない半導体装置を得ることができる。さら
に、導電粒子と絶縁性被膜を同時に製造できるため、安
価な半導体装置を得ることができる。
【００２７】〔本発明の半導体装置の製造方法：図２〕
次に、本発明の半導体装置の製造方法について説明す
る。はじめに図２（ａ）に示すように、厚さ０．４ｍｍ
〜０．６ｍｍで、外形１ｍｍ角〜１０ｍｍ角の半導体チ
ップ１１のパッド電極（図示せず）上に、０．０５ｍｍ
〜０．３ｍｍピッチで、高さは約１５μｍとなるように
突起電極１３を形成する。
次に、本発明の半導体装置の製造方法について説明す
る。はじめに図２（ａ）に示すように、厚さ０．４ｍｍ
〜０．６ｍｍで、外形１ｍｍ角〜１０ｍｍ角の半導体チ
ップ１１のパッド電極（図示せず）上に、０．０５ｍｍ
〜０．３ｍｍピッチで、高さは約１５μｍとなるように
突起電極１３を形成する。
【００２８】この突起電極１３は、半導体チップ１１の
能動素子面にメッキレジストを形成し、フォトリソグラ
フィー法により、パッド電極上に開口部を設け、その開
口部内に電解メッキ法により金を高さ１５μｍに成長さ
せ、その後メッキレジストを除去することで形成され
る。また、前記突起電極１３は、金だけでなく銅、ニッ
ケル等の他の材料でも上記方法により形成できる。
能動素子面にメッキレジストを形成し、フォトリソグラ
フィー法により、パッド電極上に開口部を設け、その開
口部内に電解メッキ法により金を高さ１５μｍに成長さ
せ、その後メッキレジストを除去することで形成され
る。また、前記突起電極１３は、金だけでなく銅、ニッ
ケル等の他の材料でも上記方法により形成できる。
【００２９】次に図２（ｂ）に示すように、本発明の電
着塗装によって、突起電極１３表面に導電粒子１５と絶
縁性被膜１７を同時に形成する。
着塗装によって、突起電極１３表面に導電粒子１５と絶
縁性被膜１７を同時に形成する。
【００３０】本発明の電着塗装方法は、高分子塗料とし
てアクリル系のアニオン型電着塗料を用い、ここではシ
ミズ株式会社のエレコートＡＭＧ（商品名）を使用す
る。この電着塗料１リットル中に金粒子１０ｇ（粒径５
μｍ）の割合で混合する。この金粒子を含有した電着塗
料を液温２５℃で保持し、突起電極１３を配置した半導
体チップ１１を陽極として前記電着塗料に浸漬し、印加
電圧２０Ｖで２分間電着塗装を行うと、突起電極１３の
上に導電粒子１５と絶縁性被膜１７が同時に配設され
る。
てアクリル系のアニオン型電着塗料を用い、ここではシ
ミズ株式会社のエレコートＡＭＧ（商品名）を使用す
る。この電着塗料１リットル中に金粒子１０ｇ（粒径５
μｍ）の割合で混合する。この金粒子を含有した電着塗
料を液温２５℃で保持し、突起電極１３を配置した半導
体チップ１１を陽極として前記電着塗料に浸漬し、印加
電圧２０Ｖで２分間電着塗装を行うと、突起電極１３の
上に導電粒子１５と絶縁性被膜１７が同時に配設され
る。
【００３１】前記導電粒子は金だけでなく、他の金属粒
子でも適用可能である。また、導電粒子はプラスチック
等の樹脂を核に金属性被膜を施した粒子を用いても構わ
ない。また、前記アクリル系のアニオン型電着塗料の代
りにアミノアクリル系カチオン型電着塗料を用いて、電
圧印加方向を変えれば、同様に導電粒子１５を含んだ絶
縁性被膜１７を突起電極１３上に配設することができ
る。
子でも適用可能である。また、導電粒子はプラスチック
等の樹脂を核に金属性被膜を施した粒子を用いても構わ
ない。また、前記アクリル系のアニオン型電着塗料の代
りにアミノアクリル系カチオン型電着塗料を用いて、電
圧印加方向を変えれば、同様に導電粒子１５を含んだ絶
縁性被膜１７を突起電極１３上に配設することができ
る。
【００３２】このとき形成される絶縁性被膜１７は、未
硬化の状態であり、粘着性を有しているが、熱処理を行
うことで完全硬化させることができる。絶縁性被膜１７
の硬化条件は、前乾燥として８０℃で１５分間行い、続
いて本乾燥として１５０℃で３０分間行い、前記突起電
極１３の表面に５μｍ径の導電粒子１５を多数含んだ、
約１０μｍ厚の絶縁性被膜１７を形成することができ
た。以上の工程により、本発明の半導体装置１が得られ
る。なお、前記突起電極１３の形成段階で、メッキレジ
ストを除去しないで、導電粒子１５を含んだ絶縁性被膜
１７を電着塗装で形成すれば、その突起電極１３頂部に
のみ導電粒子１５を配することができることは云うまで
もない。
硬化の状態であり、粘着性を有しているが、熱処理を行
うことで完全硬化させることができる。絶縁性被膜１７
の硬化条件は、前乾燥として８０℃で１５分間行い、続
いて本乾燥として１５０℃で３０分間行い、前記突起電
極１３の表面に５μｍ径の導電粒子１５を多数含んだ、
約１０μｍ厚の絶縁性被膜１７を形成することができ
た。以上の工程により、本発明の半導体装置１が得られ
る。なお、前記突起電極１３の形成段階で、メッキレジ
ストを除去しないで、導電粒子１５を含んだ絶縁性被膜
１７を電着塗装で形成すれば、その突起電極１３頂部に
のみ導電粒子１５を配することができることは云うまで
もない。
【００３３】〔本発明の半導体装置による実装体の説
明：図３〕次に本発明で得られた半導体装置１を用いた
実装体３１について図３を用いて説明する。
明：図３〕次に本発明で得られた半導体装置１を用いた
実装体３１について図３を用いて説明する。
【００３４】回路基板２３には、配線パターン（図示せ
ず）と、半導体チップ１１の突起電極１３と合致する位
置に実装パッド２５が設けられている。
ず）と、半導体チップ１１の突起電極１３と合致する位
置に実装パッド２５が設けられている。
【００３５】図３に示すように半導体チップ１１の突起
電極１３と実装パッド２５が合致するように半導体装置
１の位置合わせを行い、回路基板２３上に搭載する。そ
の後半導体装置１の上面（図３中の矢印方向）より加圧
を行う。ここで加圧力は、突起電極１３頂部の導電粒子
１５が絶縁性被膜１７を突き破る程の圧力とする。ここ
では、４００ｋｇ／ｃｍ2として行った。
電極１３と実装パッド２５が合致するように半導体装置
１の位置合わせを行い、回路基板２３上に搭載する。そ
の後半導体装置１の上面（図３中の矢印方向）より加圧
を行う。ここで加圧力は、突起電極１３頂部の導電粒子
１５が絶縁性被膜１７を突き破る程の圧力とする。ここ
では、４００ｋｇ／ｃｍ2として行った。
【００３６】最後に半導体装置１と回路基板２３とのあ
いだの空隙に、封止樹脂２７を充填して加熱硬化させ
る。ここで用いる封止樹脂２７は、松下電工株式会社製
の封止樹脂Ｘ５９５０（商品名）で、この加熱硬化条件
は、１５０℃で１時間である。このとき、半導体装置１
を製造する工程で、絶縁性被膜１７を完全硬化させる工
程を兼ねることもできる。つまり、前記半導体装置１の
形成段階では、前記絶縁性被膜１７を未硬化な状態と
し、未硬化な状態のまま半導体装置１と回路基板２３と
を接触させた後に、前記封止樹脂２７を充填し加熱硬化
させる。この加熱硬化により、前記未硬化の絶縁性被膜
１７と前記封止樹脂２７を同時に硬化させることができ
る。その条件は、前乾燥として８０℃で１５分間行い、
続いて本乾燥として１５０℃で１時間行う。これで、絶
縁性被膜１７と封止樹脂２７が完全硬化させればよい。
以上の工程により半導体装置１を用いた実装体３１を得
ることができる。
いだの空隙に、封止樹脂２７を充填して加熱硬化させ
る。ここで用いる封止樹脂２７は、松下電工株式会社製
の封止樹脂Ｘ５９５０（商品名）で、この加熱硬化条件
は、１５０℃で１時間である。このとき、半導体装置１
を製造する工程で、絶縁性被膜１７を完全硬化させる工
程を兼ねることもできる。つまり、前記半導体装置１の
形成段階では、前記絶縁性被膜１７を未硬化な状態と
し、未硬化な状態のまま半導体装置１と回路基板２３と
を接触させた後に、前記封止樹脂２７を充填し加熱硬化
させる。この加熱硬化により、前記未硬化の絶縁性被膜
１７と前記封止樹脂２７を同時に硬化させることができ
る。その条件は、前乾燥として８０℃で１５分間行い、
続いて本乾燥として１５０℃で１時間行う。これで、絶
縁性被膜１７と封止樹脂２７が完全硬化させればよい。
以上の工程により半導体装置１を用いた実装体３１を得
ることができる。
【００３７】上記の工程では、半導体装置１と回路基板
２３で電気的な接続を取った後に封止樹脂２７を塗布し
た場合を説明したが、半導体装置１と回路基板２３のい
ずれかに封止樹脂２７を塗布した後に、半導体装置１の
突起電極１３と、回路基板２３の実装パッド２５を接続
しても同じ実装体３１を形成することができる。
２３で電気的な接続を取った後に封止樹脂２７を塗布し
た場合を説明したが、半導体装置１と回路基板２３のい
ずれかに封止樹脂２７を塗布した後に、半導体装置１の
突起電極１３と、回路基板２３の実装パッド２５を接続
しても同じ実装体３１を形成することができる。
【００３８】
【発明の効果】以上の説明で明らかなように、本発明の
半導体装置は、導電粒子は突起電極表面上に配設され、
同時に絶縁性被膜は突起電極と導電粒子の表面を覆うよ
うに電着塗装により形成された構成であるので、信頼性
の高い装置である。つまり、本発明の半導体装置は、電
極ピッチを狭小化した際に、隣接する突起電極が例え接
触しても、その電極間でのショート欠陥は起こらない構
成であるから、特に電極ピッチが狭ピッチ化された半導
体装置において有効な構成であるといえる。
半導体装置は、導電粒子は突起電極表面上に配設され、
同時に絶縁性被膜は突起電極と導電粒子の表面を覆うよ
うに電着塗装により形成された構成であるので、信頼性
の高い装置である。つまり、本発明の半導体装置は、電
極ピッチを狭小化した際に、隣接する突起電極が例え接
触しても、その電極間でのショート欠陥は起こらない構
成であるから、特に電極ピッチが狭ピッチ化された半導
体装置において有効な構成であるといえる。
【００３９】また、前記絶縁性被膜と、導電粒子は、電
着塗装である一つの工程で突起電極表面に配接できるの
で、製造コストを下げることが可能となる。
着塗装である一つの工程で突起電極表面に配接できるの
で、製造コストを下げることが可能となる。
【００４０】また、前記電着塗装により、高分子塗料中
に含まれる導電粒子を突起電極表面に配置すれば、それ
以降の工程で導電粒子の損失は殆ど無いといえる。よっ
て、実装体の形成工程において、その突起電極と回路基
板の実装パッドとの間で、安定した電気接続を可能とす
ることができる。
に含まれる導電粒子を突起電極表面に配置すれば、それ
以降の工程で導電粒子の損失は殆ど無いといえる。よっ
て、実装体の形成工程において、その突起電極と回路基
板の実装パッドとの間で、安定した電気接続を可能とす
ることができる。
【００４１】さらに、前記絶縁性被膜の膜厚よりも導電
粒子の粒径を小さくすれば、実装工程等において、その
導電粒子が確実に捕獲され、導電粒子の損失を極力抑え
ることを可能とする。
粒子の粒径を小さくすれば、実装工程等において、その
導電粒子が確実に捕獲され、導電粒子の損失を極力抑え
ることを可能とする。
【図１】本発明の実施形態における半導体装置を示す構
造断面図である。
造断面図である。
【図２】本発明の実施形態における半導体装置の製造方
法を示す工程断面図である。
法を示す工程断面図である。
【図３】本発明の実施形態における半導体装置を用いた
実装体を示す断面図である。
実装体を示す断面図である。
【図４】従来技術における半導体装置を示す工程断面図
である。
である。
１ 半導体装置
１１ 半導体チップ
１３ 突起電極
１５ 導電粒子
１７ 絶縁性被膜
２３ 回路基板
２５ 実装パッド
３１ 実装体
Claims (5)
- 【請求項１】 半導体チップの能動素子面に形成された
パッド電極上に突起電極を配した半導体装置において、
前記突起電極の少なくとも頂部に導電粒子が混入された
絶縁性被膜が形成されてなることを特徴とする半導体装
置。 - 【請求項２】 前記絶縁性被膜の膜厚よりも、前記導電
粒子の粒径が小さいことを特徴とする請求項１に記載の
半導体装置。 - 【請求項３】 請求項１または２に記載の半導体装置の
製造方法であって、半導体チップの能動素子面に形成さ
れたパッド電極上に突起電極を形成する工程と、その突
起電極の少なくとも頂部に導電粒子が混入された絶縁性
被膜を形成する工程とを有することを特徴とする半導体
装置の製造方法。 - 【請求項４】 前記絶縁性被膜の形成を、導電粒子が混
入された電導性のある高分子塗料を用いた電着塗装によ
り行うことを特徴とする請求項３に記載の半導体装置の
製造方法。 - 【請求項５】 前記高分子塗料が、アクリル系アニオン
型電着塗料かアミノアクリル系カチオン型電着塗料であ
ることを特徴とする請求項４に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002083005A JP2003282617A (ja) | 2002-03-25 | 2002-03-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002083005A JP2003282617A (ja) | 2002-03-25 | 2002-03-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003282617A true JP2003282617A (ja) | 2003-10-03 |
Family
ID=29230969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002083005A Pending JP2003282617A (ja) | 2002-03-25 | 2002-03-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003282617A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110109848A (ko) | 2010-03-29 | 2011-10-06 | 파나소닉 주식회사 | 반도체장치 및 반도체장치의 제조방법 |
| US8921708B2 (en) | 2010-12-01 | 2014-12-30 | Panasonic Corporation | Electronic-component mounted body, electronic component, and circuit board |
| KR101574911B1 (ko) | 2011-09-16 | 2015-12-04 | 파나소닉 주식회사 | 실장 구조 및 그 제조 방법 |
| US9331042B2 (en) | 2012-01-17 | 2016-05-03 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device manufacturing method and semiconductor device |
-
2002
- 2002-03-25 JP JP2002083005A patent/JP2003282617A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110109848A (ko) | 2010-03-29 | 2011-10-06 | 파나소닉 주식회사 | 반도체장치 및 반도체장치의 제조방법 |
| US8367539B2 (en) | 2010-03-29 | 2013-02-05 | Panasonic Corporation | Semiconductor device and semiconductor device manufacturing method |
| US8921708B2 (en) | 2010-12-01 | 2014-12-30 | Panasonic Corporation | Electronic-component mounted body, electronic component, and circuit board |
| KR101574911B1 (ko) | 2011-09-16 | 2015-12-04 | 파나소닉 주식회사 | 실장 구조 및 그 제조 방법 |
| US9373595B2 (en) | 2011-09-16 | 2016-06-21 | Panasonic Intellectual Property Management Co., Ltd. | Mounting structure and manufacturing method for same |
| US9331042B2 (en) | 2012-01-17 | 2016-05-03 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device manufacturing method and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8441806B2 (en) | Circuit board and semiconductor module | |
| US5624268A (en) | Electrical connectors using anisotropic conductive films | |
| US6223429B1 (en) | Method of production of semiconductor device | |
| US5786986A (en) | Multi-level circuit card structure | |
| KR100921919B1 (ko) | 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법 | |
| US7790270B2 (en) | Wiring board and semiconductor device | |
| TW200300991A (en) | Metal wiring substrate, semiconductor device and the manufacturing method thereof | |
| CN100373568C (zh) | 形成倒装芯片的凸块焊盘的方法及其结构 | |
| KR100275400B1 (ko) | 인쇄 회로 기판 및 반도체 패키지 | |
| KR100304396B1 (ko) | 반도체제조공정에서의평탄화를위한덴드라이트상호접속부재와그제조방법 | |
| US7264991B1 (en) | Method of connecting a conductive trace to a semiconductor chip using conductive adhesive | |
| US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
| JP2003282617A (ja) | 半導体装置およびその製造方法 | |
| JP2007158069A (ja) | 半導体パッケージの外部接続構造及びその製造方法 | |
| CN104637913A (zh) | 电子元件模块及其制造方法 | |
| CN100446232C (zh) | 倒装片基板的表面结构 | |
| JP2006173234A (ja) | 半導体装置およびその製造方法 | |
| JPH1079568A (ja) | プリント配線板の製造方法 | |
| JPH0997814A (ja) | 電子部品の接続構造及び製造方法 | |
| JP2003059959A (ja) | 半導体装置とその実装方法 | |
| TWI836628B (zh) | 電路板及其製造方法 | |
| JP2000031335A (ja) | 半導体パッケージ用部材及びその製造方法 | |
| JP4042741B2 (ja) | 半導体装置の製造方法 | |
| CN1242603A (zh) | 用于凸点焊接的布线板及制造方法和其组装的半导体器件 | |
| JP2000149666A (ja) | 異方性導電膜 |