CN100373568C - 形成倒装芯片的凸块焊盘的方法及其结构 - Google Patents

形成倒装芯片的凸块焊盘的方法及其结构 Download PDF

Info

Publication number
CN100373568C
CN100373568C CNB2004100447401A CN200410044740A CN100373568C CN 100373568 C CN100373568 C CN 100373568C CN B2004100447401 A CNB2004100447401 A CN B2004100447401A CN 200410044740 A CN200410044740 A CN 200410044740A CN 100373568 C CN100373568 C CN 100373568C
Authority
CN
China
Prior art keywords
electroless copper
chip
copper
resist
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100447401A
Other languages
English (en)
Other versions
CN1638073A (zh
Inventor
枦孝之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1638073A publication Critical patent/CN1638073A/zh
Application granted granted Critical
Publication of CN100373568C publication Critical patent/CN100373568C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

本发明公开了一种形成倒装芯片的凸块焊盘方法及其结构，其特征在于通过在无电镀铜层上涂敷光敏材料、曝光并显影形成抗蚀剂图形，然后通过抗蚀剂图形的脉冲电镀和直流电镀制备凸块焊盘，由此制造具有高密度和高可靠性的基底。

Description

形成倒装芯片的凸块焊盘的方法及其结构
技术领域
本发明一般涉及形成倒装芯片的凸块焊盘的方法及其结构。更具体，本发明涉及制造倒装芯片的凸块焊盘的方法，其特征在于：在无电镀铜层上涂敷光敏材料，曝光并显影，以制备抗蚀剂图形，然后使之经历脉冲电镀和直流电镀，以形成凸块焊盘，由此获得具有高密度和高可靠性的基底；以及涉及倒装芯片的凸块焊盘的结构。
背景技术
一般，半导体的制造方法包括制造、封装和硅芯片的检查三个步骤。具体，众所周知封装和检查步骤构成总制造成本的70％，其中封装步骤大大地影响芯片的尺寸和性能。
电子封装技术是制造半导体芯片，然后形成为一个系统，且具有以下功能，亦即信号再分配、功率分配、机械支撑以及保护和热处理。
电子封装包括(1)半导体芯片互连，(2)单芯片模块(SCM)中的半导体芯片的封装，(3)SCM与卡如PCB的键合(4)借助连接器将多个卡连接到板，以及(5)系统的制备。
COB(板上芯片)和MCM(多芯片模块)的技术是步骤(2)和(3)的组合形式，因此称为步骤(2.5)。
就电子封装而言，零步骤是芯片金属化，微键合主要用于步骤(1)和(2)。
第一步骤的芯片互连是通过引线键合、TAB(载带自动键合)、倒装芯片以及扩散键合举例说明的，第二步骤的封装包括PTH和SMT。
上述键合工序在低温下执行，以免损坏半导体电路。
在引线键合、TAB以及芯片级的倒装芯片(或C4：控制熔塌芯片连接)中，下面说明倒装芯片(C4)的技术。
术语“倒装芯片”源自于使用倒装芯片类型连接的固定到基底的裸芯片形状。
倒装芯片工艺由IBM最初在60年代研究，替代具有低可靠性的人工引线键合，且当时叫作C4。
通过在裸芯片的铝(Al)焊盘上的金属部分上淀积焊料凸块以及依靠回流软焊(soldering)淀积的焊料的球形状实现倒装芯片封装。
依靠回流软焊工艺将安装焊料的裸芯片键合到基底。如此，为了淀积焊料凸块，通过淀积或刻蚀金属如Cr、Au、Ti、Cu等金属化裸芯片上的铝焊盘，因此被表面处理以湿润焊料的焊料凸块叫作UBM(下凸起金属)。
当熔融焊料时，围绕焊料形成钝化结构，以致防止由湿焊料流动到其他位置产生的短路。
钝化结构起保护硅表面或电路被杂质或水污染的作用，以及具有绝缘功能。
在陶瓷基底的情况下，焊料由95％Pb-5％Sn(Tm＝315℃)组成，在PCB的情况下，焊料由37％Pb-63％Sn(Tm＝183℃)的共晶成分组成。
用于通过回流软焊键合焊料凸块的倒装芯片工艺可以显示出自对准效应。而且，焊盘可以满意地位于所需位置下的芯片的内部电路处。由此，可以简化电路设计和可以缩短电路引线的长度，因此增强电气性能。
此外，通过电路引线减小电阻和需要的电功率以及阻热可以被降低。封装方法中，倒装芯片封装与集成度最为相关。
起增加集成度和减小功耗作用的倒装芯片工艺广泛地应用于通讯设备，以及基本上构成COB和MCM。
集成度越高，每单位面积的热量值越多。因此，冷却工艺被认为是重要的。为了使倒装芯片与基底的电路布线连接，主要使用多层基底，且通过通孔实现这种连接。
为了防止由于基底的CTE不匹配产生的热应力焊料键合部分破裂，芯片和焊料键合部分，在芯片和基底之间执行未填充工序以不充环氧树脂，因此减小热应力和增加疲劳(fatigue)寿命。
这种倒装芯片技术由使用焊料的常规连接工艺变为使用导电粘合剂的连接工艺，该技术在低价、超精细电极间距、不利用焊剂的环保工艺以及低温工艺方面是有利的。
使用导电粘合剂的倒装芯片技术包括在焊盘上形成每个具有均匀高度的凸块、涂敷包含导电颗粒的粘合剂以及将芯片键合到基底。
但是，执行上述凸块形成工序是困难的，因为在每个精细焊盘上每个凸块有选择地形成在希望的高度。
为了形成凸块。目前由蒸发、溅射、电镀或与光刻的结合作为例子说明。此外，可以使用机械地形成金柱凸块的方法。
通常，制造高密度倒装芯片安装焊盘的方法分为以下两种。
其中之一是相减(subtractive)法，其特征在于在铜箔或直流电镀铜层上涂敷光敏抗蚀剂，之后通过曝光和显影光刻形成抗蚀剂图形，以及通过刻蚀除去不必要的铜，接着除去剩余电路上的抗蚀剂。
关于相减法，图1a至1e示出了常规倒装芯片凸块焊盘的制造。
如图1a所示，通过铜箔或直流镀铜在绝缘材料110上形成铜焊盘120。然后，在铜焊盘120上涂敷包括干膜的光敏材料130，如图1b所示。
在图1c中，干膜130被曝光，然后显影，以除去铜焊盘120上的部分干膜130，由此形成抗蚀剂图形130。
在图1d中，刻蚀形成有抗蚀剂图形130的铜焊盘120的上部，以除去由铜箔或直流镀铜形成的部分铜焊盘120。
然后，如图1e所示，除去抗蚀剂图形130，接着进行表面处理，得到最终凸块焊盘。
但是，上述方法是不利的，其中所得的倒装芯片焊盘是梯形形状且具有比允许的尺寸更大的底面积，因此在相邻的焊盘之间不可能获得足够的间隔。
通过依据铜厚度和抗蚀剂的分辨率的上述方法形成精细电路。但是，就铜-刻蚀机制而言，铜厚度的长宽比是2.0。亦即，如果铜厚度是10μm，那么线/间隔的极限是20/20μm。在此情况下，形成具有40μm直径的SMD结构倒装芯片焊盘产生最大160μm的焊盘间距。
而图2a至2e顺序地示出了根据另一种常规方法的凸块焊盘制造的剖面图。
如图2a所示，通过无电镀铜电镀绝缘材料210，以形成薄的无电镀铜层220。然后，在无电镀铜层220上涂敷干膜230，曝光，然后显影，形成抗蚀剂图形230，如图2b所示。
如图2c，通过电解铜脉冲电镀工艺形成电路。参考图2d，不必要的抗蚀剂和无电镀铜被除去，因此形成希望的电路。在图2e中，应用表面处理，由此获得作为最终产品的凸块焊盘。
通过依据绝缘层的均匀性、无电镀铜层的厚度、抗蚀剂的分辨率以及电解铜电镀的淀积的上述方法形成精细电路。但是，目前线/间隔的极限是15/15μm。
在此情况下，形成具有40μm直径的SMD结构倒装芯片焊盘产生100μm的焊盘间距。
但是，电解铜脉冲电镀工艺主要经历大淀积的晶体结构。因此，通过酸的后工序的晶界(intercrystalline)刻蚀工艺最终形成十分粗糙的表面。因此，由于粗糙表面或与粗糙表面有关的焊料抗蚀剂剩余物在该倒装芯片上键合是困难的。
发明内容
因此，本发明的目的是减轻相关技术中遇到的问题以及提供一种形成倒装芯片的凸块焊盘的方法，该方法在精细电路、优良的电性能、高可靠性、高速信号传送结构以及高功能性方面是有利的。
本发明的另一个目的是提供一种倒装芯片的凸块焊盘的结构。
为了实现本发明的上述目的，提供一种形成倒装芯片的凸块焊盘的方法，该方法包括使绝缘层的表面经历无电镀铜，以制备无电镀铜层，然后用光敏材料涂敷该层；曝光并显影光敏材料以制备抗蚀剂图形，然后脉冲电镀，以形成脉冲电镀层；使脉冲电镀层经历使用直流电的电解铜电镀，以制备直流电镀层；以及除去抗蚀剂图形和无电镀铜层。
而且，就上述方法而言，绝缘层的无电镀铜包括通过使绝缘层的表面经历无电镀铜形成无电镀铜层，以及在无电镀铜层上涂敷光敏材料。
此外，倒装芯片的凸块焊盘的结构包括在绝缘层上构图的薄无电镀铜层；在薄无电镀铜层上形成的无电镀层；以及在无电镀层上形成的电解层。
在本发明中，无电镀层和电解层总共是20μm厚，使用直流电的电解层是5-10μm厚。
附图说明
从下面结合附图的详细说明将更清楚地理解本发明的上述及其他目的、特点及其他优点，其中：
图1a至1e顺序地示出根据常规技术的倒装芯片的凸块焊盘制造的剖面图。
图2a至2e顺序地示出根据另一种常规技术的倒装芯片的凸块焊盘制造的剖面图。
图3a至3f顺序地示出根据本发明的倒装芯片的凸块焊盘制造的剖面图，以及
图4a和4b分别示出了根据常规技术的凸块焊盘的铜电镀淀积结构的表面和侧面的图片；以及
图4c和4d分别示出了根据本发明的凸块焊盘的铜电镀淀积结构的表面和侧面的图片。
具体实施方式
下面参考附图，给出形成本发明的倒装芯片的凸块焊盘的方法的详细描述。
图3a至3f顺序地示出根据本发明的凸块焊盘的制造的剖面图。
如图3a所示，通过无电镀铜工艺电镀绝缘层310，由此在其上形成可以导电的薄镀铜层320。
化学镀或金属溅射或金属溅射或金属溅射工艺单独用来向绝缘材料如树脂、陶瓷和玻璃的表面提供导电性。
因此，不通过离子反应而是通过淀积反应执行无电镀铜，其中通过催化剂加快淀积。
针对由电镀液淀积铜，催化剂应该附加到待电镀的材料上。这些意味无电镀铜工艺需要许多预处理。
而且，无电镀铜工艺在不用于形成厚电镀膜方面是不利的，且对于电解铜电镀具有较差的物理性能。但是，近年来，无电镀铜的性能被进一步提高，因此具有更广阔的应用。
就无电镀铜而言，基底被浸入电镀液中，因此被完全电镀。
这种无电镀铜工艺包括(1)脱脂，(2)软刻蚀，(3)用催化剂预处理，(4)催化剂处理，(5)活化，(6)无电镀铜，以及(7)防氧化。
就脱脂工序而言，用含酸或碱性表面活性剂的化学制品除去氧化物或杂质，具体，存在于铜箔上的油脂成分。在此情况下，重要的是用水完全冲洗掉使用的表面活性剂。
就软刻蚀工序而言，处理铜箔的表面以具有精细的粗糙度，由此在电镀工序时铜颗粒均匀地附着于铜箔。而且，可以除去由脱脂工序未处理的杂质。
就通过催化剂的预处理工序而言，在催化剂处理工序之前，基底被预先浸入具有更低浓度的催化剂化学制品，由此可以防止化学制品的污染或浓度的改变。
而且，上述工艺通过将基底预先浸入到相同的化学电镀槽中以及使用烯释至1-3％的催化剂化学制品起激活随后的催化剂处理的作用。
就催化剂处理工序而言，催化剂颗粒被涂敷到铜箔和基底的环氧树脂表面上。催化剂颗粒由pd-Sn化合物构成，其中pd2-与待电镀的Cu2+键合，且起催化剂的作用。
就活化工序而言，在pd和Sn被涂敷在基底上的状态下，通过催化剂处理强有力地电离Pd和Sn，以增加镀铜层的导电性和亲合性。
在此情况下，过滤系统以除去应该需要的Sn组分。无电镀铜的化学反应包括铜淀积、液体分解及稳定化。
为了继续电镀工艺，上述三个反应应该平衡。为此，重要的是控制电镀液的成分，这些通过不足成分的适当馈送、机械搅拌以及电镀液的循环系统来实现。
此外，利用过滤系统处理反应的副产品，由此电镀液还可以延长使用时间。另一方面，根据电镀铜的厚度，铜电镀分为重镀铜、中镀铜和轻镀铜。
就防氧化工序而言，防氧化膜被涂敷到电镀膜的整个表面，以便在无电镀铜之后防止薄膜被剩余的碱性成分氧化。
参考图3b，涂敷光敏材料(干膜)然后执行成像工艺，由此制备抗蚀剂图形330。
根据涂敷的光敏材料的叠层系列进行成像工序，曝光并显影，成像工序也分为照相和丝网印刷。
在照相法中，使用具有布线图形输出的布线图薄膜。此外，照相法分为使用干膜如光敏材料的D/F法和使用液体光敏材料的液体感光法。
在D/F法中，借助层压机用D/F涂敷通过面对面处理具有高粘附力的D/F的基底。在叠层上，借助加热辊热压D/F，以进一步增加与基底的粘附力。
同样，当覆盖薄膜被剥离时，在位置中剩下的聚酯薄膜保护光刻胶膜如光敏材料。
在D/F叠层上，必须完全阻止被杂质如灰尘污染。影响层叠工序的质量因素包括压辊的温度、压速率及基底的温度。
例如，压辊和基底的温度分别保持在110±10℃和50-70℃的范围内。
就形成抗蚀剂图形的照相法的液体感光方法而言，在基底上涂敷液体光敏材料并干燥，因此获得与D/F涂敷相同的效果。与D/F法相比液体光敏材料可以被薄薄地涂敷，因此可以形成更精细的电路图形。
具体，上述感光方法是有利的，其中与D/F法相比，通过将液体光敏材料填充到粗糙表面的凹部中粗糙表面态的基底具有增加的均匀性。
但是，光敏方法遭受缺点如被灰尘污染和工作困难。以及，执行涂敷工艺以形成均匀的厚度是困难的。目前，可用的涂敷法由筛网涂敷、浸渍涂敷、辊式涂敷以及ED涂敷作为例子。
涂敷的液体光敏材料不可以被使用，因为它必须在烤箱中附加地干燥。
曝光意味着基底暴露于光。涂有D/F或液体光敏材料的基底与布线图薄膜紧密接触，然后暴露于紫外线，以便光敏材料与光反应。
当与布线图薄膜紧密接触的基底暴露于紫外线时，这种射线透射到除布线图形部分之外的其他部分。通过聚合作用固化暴露于紫外线的D/F或液体光敏材料，而其他部分保持不变。
影响曝光的因素包括曝光量、供布线图薄膜的紧密接触用的辅助真空工具、曝光量的均匀性、真空度、曝光时间以及紫外灯的性能。
显影工序用来溶解和除去除暴露于紫外线然后被固化的部分之外的其他部分。通过显影，布线图薄膜上的布线图形出现在基底上。显影液由碳酸钠或碳酸钾作为例子。
在使用D/F的情况下，在显影之前除去聚酯薄膜。显影之后，用水清洗基底并干燥，以除去在其上剩下的显影液。
尽管曝光之后观察到布线图形，但是不清楚的，通过显影有选择地除去光刻胶可以清楚地看到布线图形。
影响显影的因素包括显影液的浓度和温度、显影压力、去沫剂(defoamer)的种类、水-清洗工序需要的压力和温度、显影时间与水-清洗时间的比率、干燥温度和时间。
除照相之外，就制备抗蚀剂图形的成像工序的丝网印刷而言，用使用筛板的丝网印刷方法转录(transcribed)布线图形。
为此，筛板的制备在前。下面，将描述制版的工作程序的原理，然后描述使用筛网的布线图形的印刷方法。
制版用来制备印刷包括布线图形的各种图形需要的筛网。制版的工序如下。亦即，在用于制版的框架上展开筛网。当筛网被展开时，使用手工工具或自动机器。如用倾斜(birs)方式在框架上均匀地展开筛网。
然后，借助拉伸工具均匀地拉筛网的四个边缘，然后借助粘合剂或带固定到用于制版的框架。拉伸工具用于使用气压施加张力。
为了证实筛网上的张力是否均匀，在展开的筛网上放置张力计，并测量张力。当在具有不均匀张力的筛网上印刷布线图形时，图形被扭曲，因此可能产生短路布线或短路电路。
通过上述工序，当筛网固定到用于制版的框架时，在筛网上形成布线图形。
此后，顺序地执行脱脂、感光乳胶的涂敷、干燥、布线图薄膜的制备、曝光、显影、干燥和检查。
脱脂工艺用来用中性洗涤剂或弱的碱性水溶液除去和清洗附着于筛网的油脂成分，以增加在后续工序中感光乳胶的附着力。
就感光乳胶的涂敷而言，同时涂敷筛网的两个表面。在此情况下，根据端部用途，涂层厚度可以不同。感光乳胶由凝胶、PVA的重铬酸盐、凝胶-铁盐以及重氮化合物作为例子。
涂敷感光乳胶之后，为了随后的曝光，干燥筛网。
然后，制备布线图薄膜，在布线图薄膜上输出待转录到筛网的布线图形。这种布线图膜薄膜与筛网紧密接触并通过光源如汞灯曝光。
由于用于筛网的感光乳胶可溶于水，因此在曝光之后，使用水进行显影工艺。由此，在筛网上出现布线图形。
干燥工序用来除去显影用的水。检查工序用来用肉眼确认筛板的状态，例如，可重复性、乳胶的紧密接触和固定状态以及图形的清晰度。
就以印刷方法将筛网上的布线图形转录到基底的丝网印刷而言，借助橡胶棒(所谓的挤压)将抗蚀剂油墨喷洒(poured)在筛网上并流过没有图形(包括网眼)的筛网，以及涂抹到筛网下面的基底。因而，由于油墨不流过筛网的图形部分，因此在基底上没有印刷筛网图形。
丝网印刷称为‘丝网’。这是因为筛网最初由丝制成。丝网印刷的主要性能是批量生产。
筛网安装到打印机和借助挤压使油墨从中通过，由此将希望的图形转录到基底。因此，与照相法相比丝网印刷法强有力地缩短工作周期。
在丝网印法中，考虑到压印(squeeze)和基底之间的角度、印刷速率和叶片形状适当选择挤压。压印(squeeze)应该具有抗磨损和抗溶性。此外，压印(squeeze)在50-80°倾斜的状态使用，压印(squeeze)主要是由聚氨酯橡胶制成。
在丝网印刷完成之后，固化抗蚀剂油墨，其中固化工序指干燥处理。对于干燥工序，印刷基底被放入干燥lack且在根据抗蚀剂油墨的性能条件下干燥。而且，可以利用用于批量生产的设备，能专门地执行从丝网印刷到干燥的所有工序。
干燥处理包括室温干燥、柔风干燥、电加热干燥、远红外干燥以及紫外光干燥。它们中，使用远红外线的干燥工序是主要使用的。近来，采用使用紫外线的干燥工序。
紫外光干燥工序使用紫外灯。且仅对紫外光油墨有效。具体，干燥时间在几秒范围内，因此强有力地缩短加工时间。此外，不需要大的器件，因此减小占用面积。
但是，人们注意到在刻蚀工序时抗蚀剂油墨被蚀刻液的喷射需要的压力损坏，因此，待保护的铜箔可能被刻蚀，在此情况不能有效地执行干燥工序。
在图3c中，通过电解铜脉冲电镀形成电路(240)。因而，通过脉冲电镀的电镀层340具有5-10μm的厚度。
脉冲电镀是使用脉冲波电流的电镀方法。与化学合成相反，在电解工序中可以调整供给的电流密度，以及可以控制系统的反应速率。而且，通过调整电极电位可以容易地控制反应的驱动力。在最近的电子技术中，通过应用于时间函数的电流和电位大大提高了电解工艺的上述优点。脉冲电镀具有这种优点。
作为实际波，以阳极脉冲的无电流周波或阴极脉冲、具有重叠调制的直流电(DC)、通过阳极脉冲的延长而对阴极脉冲的延长、趋电性的或使用稳压器的脉冲、方波或调制的正弦波脉冲作为例子。
脉冲电镀的主要目的是提高淀积材料的物理性能如多孔性、柔软度、硬度、导电性、耐磨性以及表面粗糙度。而且，脉冲电镀产生组合物的合金淀积和通过DC电镀不能获得的结构。此外，通过周期性反相极性提高电镀层的厚度分布，以及即使在进一步受限的条件下执行脉冲电镀也增加平均沉积速率。
此后，如图3d所示，通过DC电镀在无电脉冲镀铜层340上淀积DC电镀层350。
DC电镀指使用直流电将金属涂敷在脉冲电镀层的表面上。
如果从电镀槽用铜电镀脉冲电镀层，那么电池是直流电的电源，但是不实际。商业上，使用叫作整流器的器件将交流电(AC)转变为直流电。
待电镀的部分连接到整流器的负极端。连接到负电极的这部分称为阴极。槽中的溶液包括电离的铜。
因此，金属铜连接到整流器的阳极端。连接到正电极的铜称为阳极。在工序过程中，金属铜阳极溶解，溶液变为深绿色。
在阴极，电流流到部件表面，改变溶液中的铜的状态，由此溶液中的铜被淀积，作为部件上的金属铜。
通过电流量(安培)和从电镀槽传送电流到部件需要的时间控制铜的淀积量。电镀时间在10至30分的范围内。
为了控制电镀金属的厚度，应该测量待电镀部件的表面积，待电镀部件的表面积用平方英尺表示。然后，适当地施加希望厚度需要的电压以控制电流和选择时间。
ASF指每1平方英尺的表面积流动的电流(安培)，且称为电流密度。每个电镀槽具有适当的电流密度范围。如果施加太低的电流，那么表面不能被有效地涂敷。
同时，如果电流密度过高，那么表面变得粗糙且被颗粒涂敷。氰化锌被控制为约25ASF的平均电流密度，以及酸槽如酸性铜和镍被控制为高于约50ASF的电流密度。
如图3e和3f所示，按顺序除去抗蚀剂图形330，然后除去无电镀铜层320。
现在回到图4a和4b，这里分别示出了根据常规方法的凸块焊盘的镀铜淀积结构的表面和侧表面。此外，4c和4d分别示出了根据本发明的凸块焊盘的镀铜淀积结构的表面和侧表面。
如图4a和4b所示，由于当从其表面和侧面观看时常规镀铜淀积结构大，因此通过后工序的酸晶界刻蚀工序产生极其不均匀的表面。因此，由于粗糙表面或粗糙表面的焊料抗蚀剂剩余物，倒装芯片被不希望地键合。
但是，如图4c和4d所示，与常规技术相比，本发明的镀铜淀积结构相对较小。因此，即使通过后工序的酸执行晶界刻蚀工序，表面也变为相对均匀的状态。因此，倒装芯片被很好的键合，因此减小次品率。
如以上所述，本发明提供形成倒装芯片的凸块焊盘的方法及其结构，在具有均匀表面和高密度凸块焊盘的精细电路方面是有利的。而且，由于焊盘表面是均匀的，可以制成小的抗焊剂开口以容易地除去抗焊剂。而且，由于均匀的焊盘，对应于引线键合的精细焊盘的形成成为可能。
尽管为了说明目的公开了形成倒装芯片的凸块焊盘及其结构的本发明的优选实施例，但是所述领域的普通技术人员应当理解各种修改、增加和替换都是可能的。因此，应当理解在附加的权利要求的范围内，除具体描述之外也可以实现本发明。

Claims (9)

1.一种形成倒装芯片的凸块焊盘的方法，包括：
使绝缘层的表面经历无电镀铜以制备无电镀铜层，然后用光敏材料涂敷该层的第一步骤；
曝光并显影光敏材料以制备抗蚀剂图形，然后脉冲电镀该层以形成脉冲电镀层的第二步骤；
使脉冲电镀层经历使用直流电的电解铜电镀，以制备直流电镀层的第三步骤；以及
除去在第二步骤制备的抗蚀剂图形和被第二步骤制备的抗蚀剂图形覆盖下的第一步骤制备的无电镀铜层的第四步骤。
2.如权利要求1限定的方法，其中第一步骤包括通过使绝缘层的表面经历无电镀铜形成无电镀铜层，以及在无电镀铜层上涂敷光敏材料。
3.如权利要求2限定的方法，其中在无电镀铜层上涂敷的光敏材料是20μm厚。
4.如权利要求2限定的方法，其中在无电镀铜层上涂敷的光敏材料是干膜。
5.如权利要求1限定的方法，其中第二步骤包括通过曝光和显影光敏材料形成抗蚀剂图形，以及通过使抗蚀剂图形经历电解脉冲电镀形成脉冲电镀层。
6.如权利要求5限定的方法，其中脉冲电镀层是5-10μm厚。
7.一种倒装芯片的凸块焊盘的结构，包括：
在绝缘层上构图的薄无电镀铜层；
形成在薄无电镀铜层上的无电镀层；以及
形成在无电镀层上的电解层。
8.如权利要求7限定的结构，其中无电镀层和电解层总共是20μm厚。
9.如权利要求7限定的结构，其中电解层是5-10μm厚。
CNB2004100447401A 2003-12-29 2004-05-18 形成倒装芯片的凸块焊盘的方法及其结构 Expired - Fee Related CN100373568C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030099080A KR100557549B1 (ko) 2003-12-29 2003-12-29 플립칩 범프 패드 형성 방법 및 그 구조
KR99080/2003 2003-12-29

Publications (2)

Publication Number Publication Date
CN1638073A CN1638073A (zh) 2005-07-13
CN100373568C true CN100373568C (zh) 2008-03-05

Family

ID=34698671

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100447401A Expired - Fee Related CN100373568C (zh) 2003-12-29 2004-05-18 形成倒装芯片的凸块焊盘的方法及其结构

Country Status (4)

Country Link
US (1) US20050142836A1 (zh)
JP (1) JP2005197649A (zh)
KR (1) KR100557549B1 (zh)
CN (1) CN100373568C (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049804A (ja) * 2004-07-07 2006-02-16 Shinko Electric Ind Co Ltd 配線基板の製造方法
US7557604B2 (en) * 2005-05-03 2009-07-07 Oki Semiconductor Co., Ltd. Input circuit for mode setting
TWI287846B (en) * 2006-03-17 2007-10-01 Advanced Semiconductor Eng Method for forming metal bumps
KR100864616B1 (ko) 2006-07-04 2008-10-22 손경애 인쇄회로기판 제조방법 및 그에 따라서 제조된인쇄회로기판
WO2008004784A1 (en) * 2006-07-04 2008-01-10 Kyung-Ai Son Method for manufacturing pcb and pcb manufactured using the same
KR100980100B1 (ko) 2008-03-17 2010-09-07 주식회사 심텍 플립칩 실장용 전극 형성 방법
KR101063519B1 (ko) 2009-09-04 2011-09-07 아페리오(주) 미세 피치의 구리 범프 제조 방법
TW201123377A (en) * 2009-12-16 2011-07-01 Raydium Semiconductor Corp Electronic chip and substrate with void
US9461008B2 (en) * 2012-08-16 2016-10-04 Qualcomm Incorporated Solder on trace technology for interconnect attachment
CN103043605B (zh) * 2012-12-07 2015-11-18 中国电子科技集团公司第五十五研究所 微型电镀立体结构提高圆片级金属键合强度的工艺方法
KR102237168B1 (ko) * 2013-07-24 2021-04-07 에피스타 코포레이션 파장-변환 재료를 포함하는 발광 다이 및 관련된 방법
US20170309584A1 (en) * 2014-10-23 2017-10-26 Agency For Science, Technology And Research Method of bonding a first substrate and a second substrate
CN104538495A (zh) * 2014-12-25 2015-04-22 新奥光伏能源有限公司 一种具有电镀电极的硅异质结太阳能电池及其制作方法
WO2017103978A1 (ja) * 2015-12-14 2017-06-22 三菱電機株式会社 半導体装置及びその製造方法
CN105603497B (zh) * 2016-03-14 2018-09-11 武汉欧普兰光电技术股份有限公司 一种半导体晶圆电镀夹持装置、夹持方法及其电镀工艺
KR102578794B1 (ko) * 2016-06-14 2023-09-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10388627B1 (en) * 2018-07-23 2019-08-20 Mikro Mesa Technology Co., Ltd. Micro-bonding structure and method of forming the same
CN109599385A (zh) * 2018-11-27 2019-04-09 美龙翔微电子科技（深圳）有限公司 高频ic封装基板及其制造方法
CN112859460B (zh) * 2021-02-25 2022-10-04 Tcl华星光电技术有限公司 显示装置、拼接显示装置以及绑定结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183016A (ja) * 1991-12-26 1993-07-23 Hitachi Cable Ltd Ｔａｂ用テープキャリア
US5242535A (en) * 1992-09-29 1993-09-07 The Boc Group, Inc. Method of forming a copper circuit pattern
CN1110080C (zh) * 1997-11-12 2003-05-28 国际商业机器公司 在集成电路中提供金属线的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519177A (en) * 1993-05-19 1996-05-21 Ibiden Co., Ltd. Adhesives, adhesive layers for electroless plating and printed circuit boards
MY144573A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
US6736954B2 (en) * 2001-10-02 2004-05-18 Shipley Company, L.L.C. Plating bath and method for depositing a metal layer on a substrate
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
JP4758614B2 (ja) * 2003-04-07 2011-08-31 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 電気めっき組成物および方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183016A (ja) * 1991-12-26 1993-07-23 Hitachi Cable Ltd Ｔａｂ用テープキャリア
US5242535A (en) * 1992-09-29 1993-09-07 The Boc Group, Inc. Method of forming a copper circuit pattern
CN1110080C (zh) * 1997-11-12 2003-05-28 国际商业机器公司 在集成电路中提供金属线的方法

Also Published As

Publication number Publication date
CN1638073A (zh) 2005-07-13
JP2005197649A (ja) 2005-07-21
US20050142836A1 (en) 2005-06-30
KR100557549B1 (ko) 2006-03-03
KR20050068032A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
CN100373568C (zh) 形成倒装芯片的凸块焊盘的方法及其结构
CN101288350B (zh) 多层印刷线路板及其制造方法
KR101551898B1 (ko) 배선 기판, 반도체 장치 및 이들의 제조 방법
US6150726A (en) Component carrier with raised bonding sites
US6689639B2 (en) Method of making semiconductor device
US5557844A (en) Method of preparing a printed circuit board
CN101049057B (zh) 多层印刷电路板及多层印刷电路板的制造方法
US5217597A (en) Solder bump transfer method
CN1841686A (zh) 柔性印刷线路板的制造方法以及柔性印刷线路板
CN1953150B (zh) 制作上面具有多个焊接连接位置的电路化衬底的方法
CN101911850A (zh) 多层印刷电路板的制造方法
JP4087080B2 (ja) 配線基板の製造方法およびマルチップモジュールの製造方法
US7910156B2 (en) Method of making circuitized substrate with selected conductors having solder thereon
EP0784914B1 (en) Method of manufacturing a printed circuit board
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
US6426290B1 (en) Electroplating both sides of a workpiece
JPH07326853A (ja) プリント配線板のボールバンプ形成方法
KR100567103B1 (ko) 플립칩 범프 형성 방법
CN1492491A (zh) 具有导电凸块的覆晶基板及其导电凸块的制造方法
JPH05243699A (ja) モジュール用基板及びその製造方法
JP4142934B2 (ja) 配線基板の製造方法
JP2002208779A (ja) 柱状金属体の形成方法及び導電構造体
KR100841777B1 (ko) 솔더 범프 제조공정
JP2004214252A (ja) 片面回路基板の製造方法
JPH0653640A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080305

Termination date: 20100518