KR101063519B1 - 미세 피치의 구리 범프 제조 방법 - Google Patents

미세 피치의 구리 범프 제조 방법 Download PDF

Info

Publication number
KR101063519B1
KR101063519B1 KR1020090083231A KR20090083231A KR101063519B1 KR 101063519 B1 KR101063519 B1 KR 101063519B1 KR 1020090083231 A KR1020090083231 A KR 1020090083231A KR 20090083231 A KR20090083231 A KR 20090083231A KR 101063519 B1 KR101063519 B1 KR 101063519B1
Authority
KR
South Korea
Prior art keywords
copper
copper foil
dry film
bumps
present
Prior art date
Application number
KR1020090083231A
Other languages
English (en)
Other versions
KR20110025250A (ko
Inventor
이형도
오화동
Original Assignee
아페리오(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아페리오(주) filed Critical 아페리오(주)
Priority to KR1020090083231A priority Critical patent/KR101063519B1/ko
Publication of KR20110025250A publication Critical patent/KR20110025250A/ko
Application granted granted Critical
Publication of KR101063519B1 publication Critical patent/KR101063519B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 MSAP 공법에 기초하여 씨드 레이어를 전기 동도금을 위한 인입선으로 사용함으로써, 드라이필름에 UV 레이저로 형성된 개구부에 구리 범프를 직접 형성할 수 있게 된다. 본 발명은 개구부에 의해 노출된 동박 패드 위에 동도금을 진행하여 구리 범프를 제작하고, 드라이필름을 벗겨내고 MSAP 씨드 레이어를 제거한다. 레진 피복 동박(RCC)를 적층하고 최외층의 동박을 제거하고, 노출된 레진에 플라즈마 처리를 통해 에폭시 수지를 약간 제거하면, 구리 범프를 얻게 된다.
종래 기술과 달리 본 발명은 사진/현상/식각 공정을 진행하는 대신에 UV 레이저를 이용해서 구리 범프가 형성될 곳을 직접 형성하기 때문에, 분해능의 한계를 극복하고 미세 피치의 구리 범프를 형성할 수 있다. 그 결과, 본 발명은 저비용 고신뢰성의 금속 범프를 제조 가능하도록 함으로써 패키지 기판을 위한 플립칩 표면 실장 적용 가능하다.
플립칩, 인쇄회로기판, PCB, 패키지, 솔더, 범프.

Description

미세 피치의 구리 범프 제조 방법{METHOD OF FABRICATING A FINE PITCH COPPER BUMP}
본 발명은 플립칩(flip chip)에 적용되는 구리 범프(solder copper bump) 제조 방법에 관한 것으로, 특히 기판에 제작하는 구리 범프의 피치(pitch)를 미세화할 수 있는 인쇄회로기판 제조 기술에 관한 것이다.
전자 제품을 소형화하고 경박단소화하기 위하여, 반도체 칩을 기판에 직접 실장하는 플립칩 기술이 적용되고 있다. 반도체 칩을 기판에 플립칩 실장하기 위해서는 전기적 접속을 위해 솔더 볼(solder ball) 또는 구리 범프가 필요하게 된다.
도1은 종래 기술에 따라 플립칩을 위한 솔더 볼을 형성하는 과정을 나타낸 도면이다. 도1을 참조하면, 기판(100)의 외층에 동박(110)이 형성되어 있으며, 동박(110) 위에 솔더 레지스트(200)가 형성되어 있다.
종래기술은 솔더 레지스트(200)를 선정된 회로 마스크 패턴에 따라 노광, 현상, 식각 공정을 진행하여 선택적으로 동박 패드가 노출되도록 개구하고, 전기도금을 실시함으로써 구리 범프(120)를 형성하게 된다.
그런데, 종래기술의 경우 구리 범프(120)를 형성할 위치를 정의하기 위하여, 솔더 레지스트를 노광, 사진 현상, 식각하는 공정에 의존하므로, 사진 공정상의 분해능의 한계로 인하여 인접하는 구리 범프 사이의 거리, 즉 피치를 100 마이크로미터 이하로 미세화하기에 제한이 있다.
따라서, 본 발명의 제1 목적은 플립칩 실장을 위한 금속 범프의 피치를 미세화할 수 있는 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 동박 회로에 리드 선이 없는 경우에 적용하기 위한 미세 피치의 구리 범프 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 MSAP(modified semi-additive process) 패턴을 형성할 때에 2 ~ 3 ㎛ 두께의 동박(이를 당업계에서는 소위 씨드 레이어(seed layer)라고 칭함)을 남겨 두었다가 전기 동도금 시에 리드선으로 사용하는 것을 특징으로 한다. 본 발명은 MSAP 패턴을 형성한 후 통상적으로 진행하던 플래시 에칭을 생략함으로써 씨드 레이어를 남겨두고, 그 위에 드라이필름(D/F)을 도포한다.
이어서, UV 레이저를 조사하여 구리 범프를 제작하고자 하는 위치에 개구부를 형성한다. 개구부에 의해 노출된 동박 패드 위에 동도금을 진행하여 구리 범프를 제작하고, 드라이필름을 벗겨내고 MSAP 씨드 레이어를 제거한다. 그리고 나면, 레진 피복 동박(RCC)을 적층하고 최외층의 동박을 제거한다. 이어서 노출된 레진에 플라즈마 처리를 통해 에폭시 수지를 약간 제거하면, 구리 범프를 얻게 된다.
본 발명을 적용하여 플립칩 실장을 위한 금속 범프를 형성하는 경우, 종래 기술과 달리 사진, 노광, 현상 등과 같은 광학적 패턴 전사 방식을 사용하지 않기 때문에 금속 범프 사이의 피치 길이를 광학 시스템에 의존하지 아니하고도 제작할 수 있다. 또한, 동박 패드에 리드 선이 없는 경우에도 MSAP 공법의 씨드 레이어를 리드 선으로 사용하므로 전기도금을 진행하여 구리 범프를 형성할 수 있다. 그 결과, 본 발명은 100 마이크로미터 이하의 미세 피치를 갖는 금속 구리 범프 형성을 가능하게 한다.
본 발명은 인쇄회로기판에 구리 범프를 형성하는 방법에 있어서, (a) 씨드 레이어가 표면 전면에 피복되어 있는 기판에 드라이 필름을 도포하고, 회로 패턴에 따라 드라이 필름을 선택 식각해서 상기 씨드 레이어 표면을 선택적으로 노출하고 동도금을 진행하여, 노출된 씨드 레이어 표면 위에 동박을 형성하는 단계; (b) 드라이필름을 도포하고 UV 레이저를 조사하여 상기 드라이필름을 선택적으로 제거하고 동박 표면을 노출함으로써, 구리 범프를 형성하고자 하는 부위의 동박 위에 개구부를 형성하는 단계; (c) 전기 동도금을 실시하여 상기 개구부가 형성된 노출 동박 표면 위에 구리 범프를 형성하는 단계; (d) 상기 드라이필름을 박리 제거하고, 플래시 에칭을 진행하여 노출된 씨드 레이어를 제거하는 단계; (e) 상기 단계 (d)의 구조물 위에 절연층과 동박을 차례로 적층하고, 라미네이트 공정을 진행하는 단계; 및 (f) 라미네이트 공정에 사용되었던 표면의 동박을 박리 제거하고 플라즈마 에칭을 진행하여 상기 구리 범프가 노출되도록 상기 절연층을 부분적으로 식각하는 단계를 포함하는 인쇄회로기판 제조 방법을 제공한다.
이하에서는, 첨부 도면 도2a 내지 2h를 참조하여 본 발명에 따른 플립칩 금속 범프 제조 공법의 양호한 실시예를 상세히 설명한다. 도2a 내지 도2h는 본 발명에 따른 구리 범프 제조 방법의 양호한 실시예를 나타낸 도면이다.
본 발명은 인쇄회로기판의 개선 준부가 공법(modified semi-additive process; MSAP)에 기초하여 구리 범프를 제작하는 것을 특징으로 한다. MSAP 공법은 기판 표면에 2 ~ 3 ㎛ 두께의 얇은 동박이 피복되어 있는 상태에서 드라이필름을 입혀 사진 공정을 진행하여 마스크 패턴에 따라 회로 패턴을 전사한 후에 동도금을 진행하여 동박 회로를 형성하는 공정으로서, 동박이 형성되고 나면 플래시 에칭 공정을 진행해서 기판에 남아 있던 2 ~ 3 ㎛ 두께의 잔류 동박을 제거함으로써 완전한 동박 회로를 형성하는 공법이다. 당업계에서는 2 ~ 3 ㎛ 두께의 잔류 동박을 씨드 레이어(seed layer)라 칭하고 있다. 이하, 명세서에서도 용어를 혼용하여 사용하기로 한다.
본 발명은 MSAP 공법을 진행하고 나서, 플래시 에칭을 처리하지 않음으로써, 2 ~ 3 ㎛ 두께의 동박을 그대로 남겨 두어서 전기 동도금을 위한 리드 선으로 사용하고 후공정에서 잔류 동박을 제거하는 것을 특징으로 한다.
우선, 2 ~ 3 ㎛ 두께의 동박(105)이 피복되어 있는 기판에 동박 회로를 형성하기 위하여, 드라이필름(D/F; 도시하지 않음)을 도포하고 마스크 패턴에 따라 노광, 현상 등의 일반 사진 공정을 진행하여 마스크 회로 패턴을 드라이필름에 전사한다. 이어서, 동도금을 진행하면 동박(110)이 선택적으로 입혀져서 동박 회로를 형성하게 된다.
이때에, 2 ~ 3 ㎛ 두께의 잔류 동박, 즉 씨드 레이어를 제거하지 않은 상태에 있으므로, 동박 회로를 형성하고는 있으나 실질적으로 동박(110)들은 잔류 동박(105)에 의해 서로 도통된 상태에 있음을 유의한다. 이어서, 마스크 회로 패턴 전사에 사용하였던 드라이필름은 제거하고, 새롭게 드라이필름(300)을 도포한다.
도2a는 위에서 상술한 공정을 거쳐서 동박(110)이 형성된 기판(100)에 드라이필름(300)을 피복한 모습을 나타내고 있다. 도2a에서 기판(100)을 단순히 도시하고 있으나, 실질적으로 도2a에 도시한 기판(100)은 내부에 다층의 동박 회로를 구비한 기판인 것이 통상의 실시예이다.
이어서, 구리 범프를 제작하고자 하는 부위에 대해 UV 레이저를 조사하여 홀을 형성함으로써, 드라이필름(300)에 개구부(310)를 형성한다. 즉, 동박 패드 표면이 노출되도록 드라이필름(300)에 개구부(310)를 형성한다. 이때에, 개구부를 형성하는 공정은 직접 UV 레이저를 조사하여 드라이필름을 태워 제거함으로써 홀을 형성하므로, 종래기술과 달리 사진/식각 공정의 분해능 한계로 인한 피치의 제한 문제를 해결할 수 있게 된다. 도2b는 드라이필름(300)에 개구부(310)를 형성한 모습을 나타낸 도면이다.
이어서, 전기 동도금을 실시하면 개구부에 구리 범프(120)가 형성된다. 이때에, 앞서 언급한 것처럼 기판 표면에 덮혀 있는 잔류 동박(씨드 레이어; 105)이 전기 도금을 위한 인입선 역할을 한다. 도2c는 전기도금을 진행하여 구리 범프(120)를 형성한 직후의 모습을 나타낸 도면이다.
그리고 나면, 드라이필름(300)을 박리 제거한다. 도2d는 드라이필름(300)을 박리 제거한 후의 모습을 나타낸 도면이다. 이어서, 기판에 남아 있던 2 ~ 3 ㎛ 두께의 동박(105)을 플래시 에칭을 통해 제거한다. 도2e는 기판에 남아 있던 씨드 레이어, 즉 잔류 동박을 제거한 후의 모습을 나타낸 도면으로서, 동박 패드 위에 구리 범프(120)가 형성되어 있다.
이어서, 에폭시 수지 계열의 레진(400a)과 동박(400b)을 차례로 적층하고 열과 압력을 인가하여 압착하는 라미네이트(laminate) 공정을 진행한다. 라미네이트 공정은 종래의 적층 인쇄회로기판 제작 시에 적용하는 공정을 그대로 사용할 수 있으며, 라미네이트 공정은 대한민국 특허공개 제10-2007-0106594호에 상술되어 있다. 본 발명의 또 다른 양호한 실시예로서, 레진이 피복된 동박(RCC; resin coated copper; 400)이 사용될 수도 있다. 도2f는 레진(400a)과 동박(400b)을 차례로 적층하거나 또는 레진이 도포된 동박을 적층한 후, 가열 가압 라미네이트 한 후의 기판 단면을 나타낸 도면이다. 본 발명의 양호한 실시예로서, 레진(400a) 대신에 기타 절연층을 사용할 수도 있다.
적층 및 라미네이트 공정을 완료하고 나면, 화학적 에칭 방법에 의해 표면의 동박(400b)을 박리 제거한다. 도2g는 표면의 동박(400b)을 제거한 후의 모습을 나타낸 도면이다.
최종적으로, 플라즈마 에칭 처리를 하여 표면의 레진(400a)을 부분적으로 식각하면 도2h와 같이 구리 범프(120)가 볼록하게 노출되도록 하는 형태로 가공할 수 있게 된다. 이때에, 레진(400a)이 솔더 레지스트의 역할을 하게 된다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
이상과 같이, 본 발명은 MSAP 공법에 기초하여 씨드 레이어를 전기 동도금을 위한 인입선으로 사용함으로써, 드라이필름에 UV 레이저로 형성된 개구부에 구리 범프를 직접 형성할 수 있게 된다. 종래 기술과 달리 본 발명은 사진/현상/식각 공정을 진행하는 대신에 UV 레이저를 이용해서 구리 범프가 형성될 곳을 직접 형성하기 때문에, 분해능의 한계를 극복하고 미세 피치의 구리 범프를 형성할 수 있다. 그 결과, 본 발명은 저비용 고신뢰성의 금속 범프를 제조 가능하도록 함으로써 패키지 기판을 위한 플립칩 표면 실장 적용 가능하다.
도1은 종래 기술에 따라 플립칩을 위한 솔더 볼을 형성하는 과정을 나타낸 도면.
도2a 내지 도2h는 본 발명에 따른 구리 범프 제조 방법의 양호한 실시예를 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판
105 : 씨드 레이어 (잔류 동박)
110 : 동박
120 : 구리 범프
200 : 솔더 레지스트
300 : 드라이필름
310 : 개구부
400a : 레진
400b : 동박

Claims (1)

  1. 인쇄회로기판에 구리 범프를 형성하는 방법에 있어서,
    (a) 씨드 레이어가 표면 전면에 피복되어 있는 기판에 드라이 필름을 도포하고, 회로 패턴에 따라 드라이 필름을 선택 식각해서 상기 씨드 레이어 표면을 선택적으로 노출하고 동도금을 진행하여, 노출된 씨드 레이어 표면 위에 동박을 형성하는 단계;
    (b) 드라이필름을 도포하고 UV 레이저를 조사하여 상기 드라이필름을 선택적으로 제거하고 동박 표면을 노출함으로써, 구리 범프를 형성하고자 하는 부위의 동박 위에 개구부를 형성하는 단계;
    (c) 전기 동도금을 실시하여 상기 개구부가 형성된 노출 동박 표면 위에 구리 범프를 형성하는 단계;
    (d) 상기 드라이필름을 박리 제거하고, 플래시 에칭을 진행하여 노출된 씨드 레이어를 제거하는 단계;
    (e) 상기 단계 (d)의 구조물 위에 절연층과 동박을 차례로 적층하고, 라미네이트 공정을 진행하는 단계; 및
    (f) 라미네이트 공정에 사용되었던 표면의 동박을 박리 제거하고 플라즈마 에칭을 진행하여 상기 구리 범프가 노출되도록 상기 절연층을 부분적으로 식각하는 단계
    를 포함하는 인쇄회로기판 제조 방법.
KR1020090083231A 2009-09-04 2009-09-04 미세 피치의 구리 범프 제조 방법 KR101063519B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090083231A KR101063519B1 (ko) 2009-09-04 2009-09-04 미세 피치의 구리 범프 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090083231A KR101063519B1 (ko) 2009-09-04 2009-09-04 미세 피치의 구리 범프 제조 방법

Publications (2)

Publication Number Publication Date
KR20110025250A KR20110025250A (ko) 2011-03-10
KR101063519B1 true KR101063519B1 (ko) 2011-09-07

Family

ID=43932826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090083231A KR101063519B1 (ko) 2009-09-04 2009-09-04 미세 피치의 구리 범프 제조 방법

Country Status (1)

Country Link
KR (1) KR101063519B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101597996B1 (ko) 2014-05-22 2016-02-29 대덕전자 주식회사 회로기판 및 제조방법
KR20160001831A (ko) 2014-06-27 2016-01-07 대덕전자 주식회사 인쇄회로기판 제조방법
KR20160001828A (ko) 2014-06-27 2016-01-07 대덕전자 주식회사 인쇄회로기판 제조방법
KR20160007267A (ko) 2014-07-11 2016-01-20 원태영 광해석 방법 및 이를 이용한 해석 시스템
KR20160008286A (ko) 2014-07-14 2016-01-22 원태영 유기발광다이오드의 유한요소해석 방법 및 시스템
KR20160008285A (ko) 2014-07-14 2016-01-22 원태영 유한요소수치 해석을 위한 메쉬 생성 방법 및 시스템
CN114793397A (zh) * 2022-03-28 2022-07-26 深圳市博敏电子有限公司 一种埋置小间距薄铜基pcb板的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253648A (ja) 2003-02-20 2004-09-09 Sumitomo Bakelite Co Ltd プリント配線板の製造方法及びプリント配線板と多層プリント配線板の製造方法及び多層プリント配線板
JP2005197649A (ja) 2003-12-29 2005-07-21 Samsung Electro Mech Co Ltd フリップチップバンプパッド形成方法及びその構造
JP2007048948A (ja) 2005-08-10 2007-02-22 Kyocer Slc Technologies Corp 配線基板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253648A (ja) 2003-02-20 2004-09-09 Sumitomo Bakelite Co Ltd プリント配線板の製造方法及びプリント配線板と多層プリント配線板の製造方法及び多層プリント配線板
JP2005197649A (ja) 2003-12-29 2005-07-21 Samsung Electro Mech Co Ltd フリップチップバンプパッド形成方法及びその構造
JP2007048948A (ja) 2005-08-10 2007-02-22 Kyocer Slc Technologies Corp 配線基板およびその製造方法

Also Published As

Publication number Publication date
KR20110025250A (ko) 2011-03-10

Similar Documents

Publication Publication Date Title
US7727802B2 (en) Method for fabricating an electronic component embedded substrate
KR101063519B1 (ko) 미세 피치의 구리 범프 제조 방법
JP2014154800A (ja) 配線基板及びその製造方法
US20120055698A1 (en) Single layer printed circuit board and method for manufacturning the same
JP2011035359A (ja) プリント基板及びその製造方法
KR101082778B1 (ko) 미세 피치의 인쇄회로기판 제조방법
JP2007299842A (ja) 多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
US20140042122A1 (en) Method of manufacturing printed circuit board
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP2010080528A (ja) 半導体パッケージの製造方法
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
JP2012054519A (ja) 半導体パッケージ基板およびその製造方法
JP2011040720A (ja) プリント回路基板及びその製造方法
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR100934107B1 (ko) 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법
KR101044117B1 (ko) 인쇄회로기판의 제조방법
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
KR101044106B1 (ko) 랜드리스 인쇄회로기판 및 그 제조방법
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법
KR101420088B1 (ko) 회로기판 제조방법
JP5350449B2 (ja) 半導体チップパッケージ構造とその製造方法
KR101436827B1 (ko) 인쇄회로기판 및 제조방법
JP2003273510A (ja) プリント基板の製造方法
KR100997880B1 (ko) 칩 내장 기판의 패드와 기판을 접속 제조하는 방법 및 이를적용한 다기능 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140829

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 8