CN109599385A - 高频ic封装基板及其制造方法 - Google Patents
高频ic封装基板及其制造方法 Download PDFInfo
- Publication number
- CN109599385A CN109599385A CN201811427530.9A CN201811427530A CN109599385A CN 109599385 A CN109599385 A CN 109599385A CN 201811427530 A CN201811427530 A CN 201811427530A CN 109599385 A CN109599385 A CN 109599385A
- Authority
- CN
- China
- Prior art keywords
- conductive metal
- package substrate
- flatness
- high frequency
- dry film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 97
- 239000002184 metal Substances 0.000 claims abstract description 97
- 239000010410 layer Substances 0.000 claims abstract description 69
- 239000007787 solid Substances 0.000 claims abstract description 66
- 238000007747 plating Methods 0.000 claims abstract description 16
- 238000005516 engineering process Methods 0.000 claims abstract description 13
- 238000009713 electroplating Methods 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- BWHMMNNQKKPAPP-UHFFFAOYSA-L potassium carbonate Chemical compound [K+].[K+].[O-]C([O-])=O BWHMMNNQKKPAPP-UHFFFAOYSA-L 0.000 claims description 16
- 229910000027 potassium carbonate Inorganic materials 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 6
- 230000002596 correlated effect Effects 0.000 claims description 3
- 230000035699 permeability Effects 0.000 claims description 3
- 238000006263 metalation reaction Methods 0.000 claims 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 6
- 238000005457 optimization Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种高频IC封装基板的制造方法，包括以下步骤：在基材上贴附干膜；根据层间导通的导电金属和绝缘介质之间的接触面的平整度δ1与IC封装基板所需的频率f之间的负相关关系，获取δ1的对应值；在干膜上形成待成型的导电过孔的孔形，使所述孔形的内侧壁的平整度等于δ1的对应值；通过电镀工艺在干膜的孔形内形成实心导电金属柱。同时还公开了一种高频IC封装基板，包括基材和绝缘层，所述绝缘层贴附于所述基材上，所述绝缘层上设有过孔，所述过孔内设有通过电镀形成的实心导电金属柱；所述实心导电金属柱的柱面平整度为0.92um以下。本发明开创性地突破了现有技术中的瓶颈，能够有效的实现IC封装基板向高频以及超高频优化。
Description
技术领域
本发明涉及电路封装基板制造技术领域，尤其涉及一种高频IC封装基板及其制造方法。
背景技术
近年来，随着电子产品和由网络技术构成的通讯设备的不断出现，众多大容量信息的高速处理对IC封装基板的性能要求也越来越高。生产出具有高频以及超高频的IC封装基板成为近年来需要研究的重要课题。
目前，在IC封装基板制造领域内，为了实现IC封装基板的高频以及超高频性能，人们都是在基板材料的选择上进行不断的尝试和改进，选择适宜的基板材料是目前唯一比较好的解决办法。
现有的IC封装基板的制造工艺基本为：在基板材料上钻孔、除孔内胶渣、孔内沉铜以及电镀孔铜壁。基于现有的制造工艺，无论在基板材料上进行何种改进，IC封装基板还是很难实现其在射频性能上的大突破，且基板材料的优化和改进往往需要花费更多的研发成本和生产成本。
发明内容
本发明所要解决的技术问题是：提供一种高频IC封装基板的制造方法及其用该方法制得的高频IC封装基板，不仅能节省生产成本，而且能够较好的实现IC封装基板从低频到高频的优化。
为了解决上述技术问题，本发明采用的技术方案一为：
一种高频IC封装基板的制造方法，包括以下步骤：
在基材上贴附干膜；
根据层间导通的导电金属和绝缘介质之间的接触面的平整度δ1与IC封装基板所需的频率f之间的负相关关系，获取δ1的对应值；
在干膜上形成待成型的导电过孔的孔形，使所述孔形的内侧壁的平整度等于δ1的对应值；
通过电镀工艺在干膜的孔形内形成实心导电金属柱。
为了解决上述技术问题，本发明采用的技术方案二为：
一种高频IC封装基板，包括基材和绝缘层，所述绝缘层贴附于所述基材上，所述绝缘层上设有过孔，所述过孔内设有通过电镀形成的实心导电金属柱；所述实心导电金属柱的柱面平整度为0.92um以下，且实心导电金属柱的柱面平整度与IC封装基板所需的频率f之间的关系为负相关。
实施本发明，将具有如下有益效果：
本发明的发明人开创性地发现了：导电金属和绝缘介质之间的接触面的平整度δ1会对IC封装基板的频率f起到至关重要的作用，且δ1与f之间为负相关的关系；因此本发明能够突破现有的思维方式，无需在基材的选择上进行过多的成本投入，而是从优化δ1的角度入手，用化学的方式代替机械钻孔的方式，致力于改善δ1，从而能够使IC封装基板实现5GHz以上的高频以及超高频，解决了目前IC封装基板领域的一大技术难题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
其中：
图1为本发明实施例一的流程图；
图2为本发明实施例二的流程图；
图3为本发明的高频IC封装基板在电镀实心导电金属柱之前的剖面示意图；
图4为本发明的高频IC封装基板的剖面示意图；
标号说明：
1、基材；2、第一线路层；3、绝缘层；31、过孔；4、实心导电金属柱；5、第二线路层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果所述特定姿态发生改变时，则所述方向性指示也相应地随之改变。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个所述特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明中的高频是指射频为5GHz以上的高频以及超高频。
实施例一
请参考图1，本发明的实施例一为：一种高频IC封装基板的制造方法，包括以下步骤：
S1、在温度为100-125摄氏度的环境下，在基材的第一线路层上贴附干膜。
S2、根据层间导通的导电金属和绝缘介质之间的接触面的平整度δ1与IC封装基板所需的频率f之间的负相关关系，获取δ1的对应值；
S3、采用平行光曝光机进行UV能量曝光，然后用碳酸钾溶液进行显影，在干膜上对应导电过孔的位置形成待成型的导电过孔的孔形，且使所述孔形的内侧壁的平整度等于δ1的对应值。当IC封装基板的射频要求为5GHz以上时，δ1保持在0.92um以下，IC封装基板所需的频率f越高，δ1的对应值越小，要求导电过孔的孔形的内侧壁越光滑。
S4、通过脉冲电镀工艺在干膜的孔形内形成实心导电金属柱，实心导电金属柱与第一线路层连通。相应的，实心导电金属柱的柱面平整度与导电金属和绝缘介质之间的接触面的平整度δ1相同。
通过该方法制造出的IC封装基板能够实现5GHz以上的高频以及超高频。
实施例二
请参考图2，本发明的实施例二为：一种高频IC封装基板的制造方法，包括以下步骤：
S1、在温度为100-125摄氏度的环境下，在基材上贴附干膜。
S2、根据层间导通的导电金属和绝缘介质之间的接触面的平整度δ1与IC封装基板所需的频率f之间的负相关关系，获取δ1的对应值；当IC封装基板的射频要求为5GHz以上时，δ1保持在0.92um以下，IC封装基板所需的频率f越高，δ1的对应值越小，要求导电过孔的孔形的内侧壁越光滑。
S3、采用平行光曝光机进行UV能量曝光，然后用碳酸钾溶液进行显影，在干膜上对应导电过孔的位置形成待成型的导电过孔的孔形，且使所述孔形的内侧壁的平整度等于δ1的对应值。
S4、通过脉冲电镀工艺在干膜的孔形内形成实心导电金属柱，实心导电金属柱与第一线路层连通。相应的，实心导电金属柱的柱面平整度与导电金属和绝缘介质之间的接触面的平整度δ1相同。
S5、去除干膜，在形成实心导电金属柱的基材上涂覆绝缘介质，并使所述实心导电金属柱的端面暴露；在绝缘介质面以及实心导电金属柱的端面上沉积金属薄层，并应用图形电镀工艺或整板电镀加图形蚀刻工艺在金属薄层上形成所需的第二线路层。其中，第一线路层以及第二线路层与干膜之间的接触面的平整度δ2均保持在0.5um以下。
实施例三
本发明的实施例三为：一种高频IC封装基板的制造方法，包括以下步骤：
S1、在温度为100-125摄氏度的环境下，在基材的第一线路层上贴附干膜，所述干膜的厚度为150-200um。
S2、根据层间导通的导电金属和绝缘介质之间的接触面的平整度δ1与IC封装基板所需的频率f之间的负相关关系，获取δ1的对应值。
具体的，导电金属和绝缘介质之间的接触面的平整度δ1的平方与IC封装基板所需的频率f之间的关系为负相关。当IC封装基板的射频要求为5GHz以上时，δ1保持在0.92um以下；IC封装基板所需的频率f越高，δ1的对应值越小，要求导电过孔的孔形的内侧壁越光滑。
S3、采用平行光曝光机进行UV能量曝光，然后用碳酸钾溶液进行显影，在干膜上对应导电过孔的位置形成待成型的导电过孔的孔形，且使所述孔形的内侧壁的平整度等于δ1的对应值。
S4、通过脉冲电镀工艺在干膜的孔形内形成实心导电金属柱，实心导电金属柱与第一线路层连通。相应的，实心导电金属柱的柱面平整度与导电金属和绝缘介质之间的接触面的平整度δ1相同。实心导电金属柱的高度为150-200um。
孔形的内侧壁的平整度δ1与导电金属的电阻率ρ之间的关系为正相关。孔形的内侧壁的平整度δ1与导电金属的绝对磁导率μ之间的关系为负相关。
具体的，孔形的内侧壁的平整度δ1与IC封装基板所需的频率f之间的关系为δ1＝√(ρ/(π·f·μ))。
S5、去除干膜，在形成实心导电金属柱的基材上涂覆绝缘介质，并使所述实心导电金属柱的端面暴露；在绝缘介质面以及实心导电金属柱的端面上沉积金属薄层，并应用图形电镀工艺或整板电镀加图形蚀刻工艺在金属薄层上形成所需的第二线路层。其中，第一线路层以及第二线路层与干膜之间的接触面的平整度δ2均保持在0.5um以下。
实施例四
本发明的实施例四为：一种射频为5GHz的高频IC封装基板的制造方法，包括以下步骤：
S1、在温度为115摄氏度的环境下，在基材的第一线路层上贴附干膜，所述干膜的厚度为150um。
S2、根据层间导通的导电金属和绝缘介质之间的接触面的平整度δ1与IC封装基板所需的频率f之间的负相关关系，得到δ1的对应值为0.92um。
S3、采用平行光曝光机进行UV能量曝光，然后用碳酸钾溶液进行显影，在干膜上对应导电过孔的位置形成待成型的导电过孔的孔形，且使所述孔形的内侧壁的平整度等于0.92um。
S4、通过脉冲电镀工艺在干膜的孔形内形成实心导电金属柱，实心导电金属柱与第一线路层连通。相应的，实心导电铜柱的表面平整度也为0.92um；实心导电铜柱的高度为150um。
S5、去除干膜，在形成实心导电金属柱的基材上涂覆绝缘介质，并使所述实心导电金属柱的端面暴露；在绝缘介质面以及实心导电金属柱的端面上沉积金属薄层，并应用图形电镀工艺或整板电镀加图形蚀刻工艺在金属薄层上形成所需的第二线路层。其中，第一线路层以及第二线路层与干膜之间的接触面的平整度δ2均为0.5um。
实施例五
本发明的实施例五为：一种射频为20GHz的高频IC封装基板的制造方法，包括以下步骤：
S1、在温度为115摄氏度的环境下，在基材的第一线路层上贴附干膜，所述干膜的厚度为180um。
S2、根据层间导通的导电金属和绝缘介质之间的接触面的平整度δ1与IC封装基板所需的频率f之间的负相关关系，得到δ1的对应值为0.46um。
S3、采用平行光曝光机进行UV能量曝光，然后用碳酸钾溶液进行显影，在干膜上对应导电过孔的位置形成待成型的导电过孔的孔形，且使所述孔形的内侧壁的平整度等于0.46um。
S4、通过脉冲电镀工艺在干膜的孔形内形成实心导电金属柱，实心导电金属柱与第一线路层连通。相应的，实心导电铜柱的表面平整度也为0.46um；实心导电铜柱的高度为180um。
S5、去除干膜，在形成实心导电金属柱的基材上涂覆绝缘介质，并使所述实心导电金属柱的端面暴露；在绝缘介质面以及实心导电金属柱的端面上沉积金属薄层，并应用图形电镀工艺或整板电镀加图形蚀刻工艺在金属薄层上形成所需的第二线路层。其中，第一线路层以及第二线路层与干膜之间的接触面的平整度δ2均为0.25um。
实施例六
本发明的实施例六为：一种射频为50GHz的超高频IC封装基板的制造方法，包括以下步骤：
S1、在温度为115摄氏度的环境下，在基材的第一线路层上贴附干膜，所述干膜的厚度为190um。
S2、根据层间导通的导电金属和绝缘介质之间的接触面的平整度δ1与IC封装基板所需的频率f之间的负相关关系，得到δ1的对应值为0.29um。
S3、采用平行光曝光机进行UV能量曝光，然后用碳酸钾溶液进行显影，在干膜上对应导电过孔的位置形成待成型的导电过孔的孔形，且使所述孔形的内侧壁的平整度等于0.29um。
S4、通过脉冲电镀工艺在干膜的孔形内形成实心导电金属柱，实心导电金属柱与第一线路层连通。相应的，实心导电铜柱的表面平整度也为0.29um；实心导电铜柱的高度为190um。
S5、去除干膜，在形成实心导电金属柱的基材上涂覆绝缘介质，并使所述实心导电金属柱的端面暴露；在绝缘介质面以及实心导电金属柱的端面上沉积金属薄层，并应用图形电镀工艺或整板电镀加图形蚀刻工艺在金属薄层上形成所需的第二线路层。其中，第一线路层以及第二线路层与干膜之间的接触面的平整度δ2均为0.16um。
实施例七
本发明的实施例七为：一种射频为100GHz的超高频IC封装基板的制造方法，包括以下步骤：
S1、在温度为115摄氏度的环境下，在基材的第一线路层上贴附干膜，所述干膜的厚度为200um。
S2、根据层间导通的导电金属和绝缘介质之间的接触面的平整度δ1与IC封装基板所需的频率f之间的负相关关系，得到δ1的对应值为0.21um。
S3、采用平行光曝光机进行UV能量曝光，然后用碳酸钾溶液进行显影，在干膜上对应导电过孔的位置形成待成型的导电过孔的孔形，且使所述孔形的内侧壁的平整度等于0.21um。
S4、通过脉冲电镀工艺在干膜的孔形内形成实心导电金属柱，实心导电金属柱与第一线路层连通。相应的，实心导电铜柱的表面平整度也为0.21um；实心导电铜柱的高度为200um。
S5、去除干膜，在形成实心导电金属柱的基材上涂覆绝缘介质，并使所述实心导电金属柱的端面暴露；在绝缘介质面以及实心导电金属柱的端面上沉积金属薄层，并应用图形电镀工艺或整板电镀加图形蚀刻工艺在金属薄层上形成所需的第二线路层。其中，第一线路层以及第二线路层与干膜之间的接触面的平整度δ2均为0.11um。
实施例八
请参考图3和图4，本发明的实施例八为：一种高频IC封装基板，包括基材1和绝缘层3，所述基材1上侧包括需要导通连接的第一线路层2；绝缘层3贴附于第一线路层2上。
绝缘层3的厚度为150um—200um，绝缘层3上设有过孔31，该过孔31内设有通过电镀形成的实心导电金属柱4。在本实施例中，实心导电金属柱4为铜柱。绝缘层3的上侧设有第二线路层5，该实心导电金属柱4可连通第一线路层2和第二线路层5。
具体的，实心导电金属柱4的柱面平整度δ1为0.92um以下，第一线路层2和第二线路层5与绝缘层3之间的接触面的平整度δ2均为0.5um以下，且δ1的平方与IC封装基板所需的频率f之间的关系为负相关，δ2与IC封装基板所需的频率f之间的关系也为负相关。
本发明的高频IC封装基板的射频可达到5GHz-100GHz的高频和超高频。
综上所述，本发明提供的高频IC封装基板及其制造方法，具有开创性地提出了导电金属柱与绝缘介质之间的接触面的平整度与射频之间的负相关关系，使导电金属柱与绝缘介质之间的接触面的平整度保持在0.92um以下，即可实现5GHz-100GHz的高频和超高频。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种高频IC封装基板的制造方法，其特征在于，包括以下步骤：
在基材上贴附干膜；
根据层间导通的导电金属和绝缘介质之间的接触面的平整度δ1与IC封装基板所需的频率f之间的负相关关系，获取δ1的对应值；
在干膜上形成待成型的导电过孔的孔形，使所述孔形的内侧壁的平整度等于δ1的对应值；
通过电镀工艺在干膜的孔形内形成实心导电金属柱。
2.如权利要求1所述的高频IC封装基板的制造方法，其特征在于，在通过电镀工艺在干膜的孔形内形成实心导电金属柱步骤之后，还包括：去除干膜，在形成实心导电金属柱的基材上涂覆绝缘介质，并使所述实心导电金属柱的端面暴露；在绝缘介质面以及实心导电金属柱的端面上形成线路层，且使所述线路层与绝缘介质之间的接触面的平整度δ2小于0.5um。
3.如权利要求1所述的高频IC封装基板的制造方法，其特征在于，所述导电金属和绝缘介质之间的接触面的平整度δ1小于0.92um。
4.如权利要求1所述的高频IC封装基板的制造方法，其特征在于，所述导电金属和绝缘介质之间的接触面的平整度δ1的平方与IC封装基板所需的频率f之间的关系为负相关。
5.如权利要求1所述的高频IC封装基板的制造方法，其特征在于，所述导电金属和绝缘介质之间的接触面的平整度δ1与导电金属的电阻率ρ之间的关系为正相关。
6.如权利要求1所述的高频IC封装基板的制造方法，其特征在于，所述导电金属和绝缘介质之间的接触面的平整度δ1与导电金属的绝对磁导率μ之间的关系为负相关。
7.如权利要求1所述的高频IC封装基板的制造方法，其特征在于，所述导电金属和绝缘介质之间的接触面的平整度δ1与IC封装基板所需的频率f之间的关系为δ1＝√(ρ/(π·f·μ))，ρ为导电金属的电阻率，μ为导电金属的绝对磁导率。
8.如权利要求1所述的高频IC封装基板的制造方法，其特征在于，所述实心导电金属柱的高度为150-200um。
9.如权利要求1所述的高频IC封装基板的制造方法，其特征在于，在干膜上形成待成型的导电过孔的孔形步骤是采用平行光曝光机进行UV能量曝光，然后用碳酸钾溶液进行显影，形成所述待成型的导电过孔的孔形。
10.一种高频IC封装基板，其特征在于，包括基材和绝缘层，所述绝缘层贴附于所述基材上，所述绝缘层上设有过孔，所述过孔内设有通过电镀形成的实心导电金属柱；所述实心导电金属柱的柱面平整度为0.92um以下，且实心导电金属柱的柱面平整度与IC封装基板所需的频率f之间的关系为负相关。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811427530.9A CN109599385A (zh) | 2018-11-27 | 2018-11-27 | 高频ic封装基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811427530.9A CN109599385A (zh) | 2018-11-27 | 2018-11-27 | 高频ic封装基板及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109599385A true CN109599385A (zh) | 2019-04-09 |
Family
ID=65959838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811427530.9A Pending CN109599385A (zh) | 2018-11-27 | 2018-11-27 | 高频ic封装基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109599385A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111430246A (zh) * | 2019-01-10 | 2020-07-17 | 美龙翔微电子科技（深圳）有限公司 | 高频毫米波ic封装基板双面图形镍金电镀层的制造方法 |
| CN112289618A (zh) * | 2020-10-14 | 2021-01-29 | 西安医学院 | 一种基于镓铟锡液态金属的相变开关 |
| CN113046805A (zh) * | 2021-03-16 | 2021-06-29 | 元六鸿远(苏州)电子科技有限公司 | 一种用于单层陶瓷电容基板镀层厚度均匀化的表面处理方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045187A (ja) * | 2003-07-25 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 回路基板の製造方法、回路基板および多層回路基板 |
| CN1638073A (zh) * | 2003-12-29 | 2005-07-13 | 三星电机株式会社 | 形成倒装芯片的凸块焊盘的方法及其结构 |
| CN1961622A (zh) * | 2004-03-31 | 2007-05-09 | 大见忠弘 | 电路基板及其制造方法 |
| CN103987208A (zh) * | 2014-06-06 | 2014-08-13 | 华进半导体封装先导技术研发中心有限公司 | 一种印刷线路板及其制作方法 |
| CN108541139A (zh) * | 2018-03-31 | 2018-09-14 | 深圳市实锐泰科技有限公司 | 一种pcb导通孔制作方法及pcb |
-
2018
- 2018-11-27 CN CN201811427530.9A patent/CN109599385A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045187A (ja) * | 2003-07-25 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 回路基板の製造方法、回路基板および多層回路基板 |
| CN1638073A (zh) * | 2003-12-29 | 2005-07-13 | 三星电机株式会社 | 形成倒装芯片的凸块焊盘的方法及其结构 |
| CN1961622A (zh) * | 2004-03-31 | 2007-05-09 | 大见忠弘 | 电路基板及其制造方法 |
| CN103987208A (zh) * | 2014-06-06 | 2014-08-13 | 华进半导体封装先导技术研发中心有限公司 | 一种印刷线路板及其制作方法 |
| CN108541139A (zh) * | 2018-03-31 | 2018-09-14 | 深圳市实锐泰科技有限公司 | 一种pcb导通孔制作方法及pcb |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111430246A (zh) * | 2019-01-10 | 2020-07-17 | 美龙翔微电子科技（深圳）有限公司 | 高频毫米波ic封装基板双面图形镍金电镀层的制造方法 |
| CN112289618A (zh) * | 2020-10-14 | 2021-01-29 | 西安医学院 | 一种基于镓铟锡液态金属的相变开关 |
| CN113046805A (zh) * | 2021-03-16 | 2021-06-29 | 元六鸿远(苏州)电子科技有限公司 | 一种用于单层陶瓷电容基板镀层厚度均匀化的表面处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106206424B (zh) | 多孔基板中的通孔 | |
| CN109599385A (zh) | 高频ic封装基板及其制造方法 | |
| CN105722302B (zh) | 嵌入凸台金属基的电路板及其加工方法 | |
| JP2016154240A (ja) | マイクロ電子パッケージ、及び半導体パッケージ回路 | |
| JP2003519442A (ja) | 電気接続素子を製造するための方法、設備および装置、電気接続素子ならびに半完成品 | |
| US9526184B2 (en) | Circuit board multi-functional hole system and method | |
| JPH08307052A (ja) | 高度に伝導性のビアを製造するための方法 | |
| US20120103588A1 (en) | Heat-dissipating substrate | |
| CN1805653A (zh) | 配线电路基板及其制造方法 | |
| CN104244597B (zh) | 一种对称结构的无芯基板的制备方法 | |
| US20150101857A1 (en) | Printed circuit board and method for manufacturing the same | |
| CN109413836A (zh) | 电路板及其制备方法 | |
| TWI454191B (zh) | 柔性電路板及其製作方法 | |
| CN105047677B (zh) | 显示基板及其制作方法和显示装置 | |
| CN105072825A (zh) | 线性阻抗电路板的制作方法 | |
| CN114222445A (zh) | 一种电路板制作方法及电路板 | |
| CN109673111A (zh) | 电路板的制作方法 | |
| CN108347838A (zh) | 一种电路板的制作方法、电路板及移动终端 | |
| CN109673101A (zh) | 电路基板的制作方法及电路基板 | |
| TWI581697B (zh) | Method for manufacturing heat dissipation structure of ceramic substrate | |
| KR20000076177A (ko) | 전기 절연 지지대상에 금속 전도체 모델을 형성하기 위한 방법 | |
| CN104768319B (zh) | 印刷电路板及其制作方法 | |
| US6800211B2 (en) | Method for removing voids in a ceramic substrate | |
| WO2024111801A1 (ko) | 비아가 형성된 글라스 기판의 제조방법 | |
| CN112689391B (zh) | 一种单层线路板与多层线路板制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190409 |