JPH08307052A - 高度に伝導性のビアを製造するための方法 - Google Patents

高度に伝導性のビアを製造するための方法

Info

Publication number
JPH08307052A
JPH08307052A JP8103009A JP10300996A JPH08307052A JP H08307052 A JPH08307052 A JP H08307052A JP 8103009 A JP8103009 A JP 8103009A JP 10300996 A JP10300996 A JP 10300996A JP H08307052 A JPH08307052 A JP H08307052A
Authority
JP
Japan
Prior art keywords
vias
substrate
openings
conductive
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8103009A
Other languages
English (en)
Inventor
Jr Vincent G Lambrecht
ジョージ ランブレヒト ジュニヤ ヴィンセント
Henry Hon Law
ホン ロウ ヘンリー
Apurba Roy
ロイ アパーバ
Jr John Thomson
トムソン，ジュニヤ ジョン
Te-Sung Wu
ウー テー−サン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
A T and T I P M CORP
AT&T Corp
Original Assignee
A T and T I P M CORP
AT&T Corp
AT&T IPM Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A T and T I P M CORP, AT&T Corp, AT&T IPM Corp filed Critical A T and T I P M CORP
Publication of JPH08307052A publication Critical patent/JPH08307052A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 回路基板において、ビア内の銅メッキを制御
するのが困難であった。 【解決手段】 本発明者は、ビア穴の内側のプレートさ
れた金属層の厚さの一様性を、プレーティングの前に、
伝導性ビアを横切って絶縁開口を形成することによって
改善できることを発見した。この新規のビア構成は、プ
レーティングにおける質量移動を改善させる。これら開
口がビア穴近傍の局所溶液のオーム抵抗を低下させるも
のと考えられる。この方法は、多様な広範囲の回路基板
の製造に適用することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は基板、例えば、回路基板
の主表面間のプレート貫通穴ビア（plated through-hol
e vias）を製造するための方法に関する。この方法は、
改善されたプレーティング一様性を有する高度に伝導性
のビアを提供する。
【０００２】
【従来の技術】伝導性ビアは、回路基板の重要な要素で
ある。二つのタイプのビア、つまり、充填ビア（filled
vias)とプレート貫通穴ビアが存在する。充填ビアは、
典型的には、同時焼結多層セラミック基板で使用され
る。プレートビアは、通常、単層あるいは多層エポキシ
ガラス回路基板で使用されるが、ただし、これらはセラ
ミック基板に対して使用することもできる。充填ビア
は、二つの表面間に伸びる中の詰まった柱である。プレ
ートビアは、空洞である。本発明は、プレートビアに関
する。
【０００３】プレートビアは、電気伝導あるいは熱伝導
のために使用される。電気伝導のためのプレートビア
は、基板の片側上の導線と反対側上の導線との間の電気
的接続、ならびに、多層基板の場合は、内側層の導線へ
の接続を提供する。熱伝導のためのプレートビアは、回
路基板の片側上の要素から生成された熱を、熱の散逸を
向上させるために反対側に伝える。
【０００４】プレートビアを製造するための現在の処理
方法は：（１）ビアを形成するステップ；（２）ビアの
内側壁表面を伝導性にするステップ、および（３）ビア
を含めて回路基板上に銅を電解メッキするステップから
構成される。
【０００５】
【発明が解決しようとする課題】ビアの寸法が回路基板
の寸法と比べてかなり小さなために、ビア内の銅メッキ
は制御が困難であり、厚さの分布がビアに沿って不均一
になる傾向がある。ビア内の銅の厚さの分布の不均一性
は、ただちに、電気伝導ビアおよび熱伝導ビア両者の性
能を劣化させる。従って、向上された伝導性および一様
性を有するビアを製造するための改良されたプロセスに
対する必要性が存在する。
【０００６】
【課題を解決するための手段】本発明者は、ビア穴の内
側のプレートされた金属層の厚さの一様性を、プレーテ
ィングの前に、伝導性ビアにさらにこれを横切る絶縁開
口を形成することによって改善できることを発見した。
この新規のビア構成は、プレーティングにおける質量移
動を改善させる。これら開口がビア穴近傍の局所溶液の
オーム抵抗を低下させるものと考えられる。この方法
は、多様な広範囲の回路基板の製造に適用することがで
きる。
【０００７】
【発明の実施の形態】図面の説明に入るが、図１に示さ
れるように、ブロックＡ、つまり、ビア（vias）の製造
における第一のステップは、それを貫通してビア穴が形
成される少なくとも一つのペアの主表面を持つ絶縁基板
を用意することから成る。ビアをセラミック内に形成す
る場合は、初期基板は、一つあるいは複数の層のセラミ
ック材料の未焼結グリーンテープとされる。
【０００８】ブロックＢ内に示される次のステップは、
基板内にビア穴を形成することから成る。これは、パン
チプレスを使用して従来の方法にて達成することができ
る。図２は、複数のパンチされたビア穴２１を持つグリ
ーンテープ基板２０の一部を示す。図２に示されるビア
穴は四角であるが、これらは、長方形、円形、あるいは
任意の他の形状を持つことができる。
【０００９】第三のステップ（図１のブロックＣ）は、
ビア穴内に伝導材料の薄い連続したコーティングを塗る
ことから成る。ボアコート(borecoat)と呼ばれるこのコ
ーティングは、要求される最終的なビア伝導率を提供す
るためには薄すぎるが、ただし、その後のメッキプロセ
スにおいて有効である。ボアコートを提供するための一
つの好ましい方法は、真空の助けをかりて、金属マスク
を通じて伝導インクをプリントし、各伝導性ビアの垂直
の側壁表面をコーティングする方法である。図３は、ビ
ア２１にボアコート２２が施された後の基板２０を示
す。
【００１０】ブロックＤ内に示される次のステップは、
基板内に、ボアコートされたビアを横切る開口を形成す
ることから成る。長方形のビアの場合は、これら開口
は、好ましくは、長方形にされ、これら開口が、各テー
プ層内に、開口のエッジが複数のビア穴を横切り、結果
として、複数の伝導性のエッジビアを含むはざま付きの
エッジが形成されるようにパンチされる。この様子が図
４に示されるが、ここでは、開口４０がビア穴２１を横
切る。丸いビア穴の場合は、開口は、円形あるいは長方
形にされる。
【００１１】好ましくは、この時点で、表面金属化パタ
ーンが塗られる。例えば、伝導性ペーストがテープの一
つあるいはそれ以上の主表面上にスクリーンプリントさ
れる。
【００１２】第五のステップ（図１のブロックＥ）は、
ボアコートされたビアを導電性の金属にてプレートする
ことから成る。基板がセラミックテープから製造される
場合は、予備ステップとして、テープ層が一緒にラミネ
ートされ、同時加熱金属化領域（co-fired metalized r
egions）を製造するために焼結される。次に、金属、例
えば、銅が金属化領域上に、それらの厚さが一様に増加
されるように、プレートされる。この好ましい実施例に
おいては、伝導性ビアがセラミック基板内に製造される
が、ただし、同一の方法をエポキシガラス印刷回路基板
に使用することも可能である。この場合は、穴と開口の
パンチの代わりに、ドリリングが用いられる。印刷回路
基板をドリリングするための技法は周知であり、Printe
d Circuit Handbook、pp.2.7-2.11、C.F.Coombs、Jr.、ed(M
cGraw Hill,1988） において説明されているのでこれを
参照されたい。
【００１３】本発明および発明の長所は、以下の具体的
な例を考察することによって一層明白になるものであ
る。
【００１４】
【実施例】
例１ 図１−４に示されるプロセスを使用して金属化された基
板が製造された。厚さ０．０３０インチのフェライトグ
リーンテープがSteward Inc.(Chattanooga,TN)から入手
された。図２に示されるのと類似するビア穴パターンが
得られた。つまり、４０×４０ｍｉｌの正方形のビア穴
が、６０ｍｉｌの中心間隔にて、４穴正方形パターンが
得られるようにパンチングされた。真空の助けをかり
て、銀パラジュウムインクが金属マスクを通じてプリン
トされ、各ビア穴の垂直側壁表面がコートされ、ボアコ
ートされたビア（図３）が形成された。次に、開口が各
テープ層内に、それらの開口のエッジが図４に示される
ようにビア穴を横切るような方法にてパンチされ、結果
として、複数の伝導性のエッジビアを含むはざま付きの
エッジが形成された。この開口は、各ビア周辺の約１１
％を除去した。次に、銀パラジュウムペーストを使用し
て、最も上側のテープ層の上側と最も下側のテープ層の
下側に表面金属化パターンがスクリーンプリントされ
た。
【００１５】次に、４つのテープ層が一緒にラミネート
され、１０時間、１１４５℃にて焼結され、同時焼結金
属化フェライト基板が製造された。焼結後の厚さは、１
００ｍｉｌであった。焼結収縮後の最終パターンは、３
２×３２ｍｉｌビア穴と３２ｍｉｌ開口から構成され
た。
【００１６】次に、銅がCUPRACID銅メッキ槽にて、Atot
ech(State College,PA) から市販されているＣＴベーシ
ックレベラー（平坦化剤）を使用して電解メッキされ
た。メッキ槽が、３ｍｌ／Ｌの光沢剤濃度および１５ｍ
ｌ／Ｌのレベラー濃度にて、２５℃に保持された。攪拌
には空気多孔分散管が使用され、改良型水平ロッド攪拌
機（Kocour Model A83）を使用して定期的に空気流が反
転された。２．３ｃｍ／ｓｅｃの流速と、２秒間の順お
よび逆流サイクルが使用された。メッキ速度は、約１．
６ｍｉｌ／時間とされた。総合厚さ、約４ｍｉｌの銅が
堆積された。
【００１７】サンプルが、断面に切断され、上側表面、
下側表面、およびビアの内側の銅の厚さが調べられた。
ビアの内側の銅の厚さは、基板表面の平均の銅の厚さの
約８５％から１１０％の範囲であった。
【００１８】比較の対象（基準）を得るために、多少小
さなビア穴を持つが、ただし、メッキの前に横切る開口
を形成されなかった第二の類似するサンプルが製造され
た。ビア穴は、焼結後において、３０×３０ｍｉｌであ
った。ビアの内側の銅の厚さは、基板上の平均の銅の厚
さの５５％から９０％の範囲であった。従って、開口の
存在は、ビア穴の内側の銅の厚さの分布を大幅に向上さ
せることが示された。ビア厚さプロフィルの一様性の改
善は、熱伝導性および電気伝導性を増加させる。ビアの
内側の銅厚さの分布の改善は、熱伝導性を約７５％増加
させる効果があると考えられる。
【図面の簡単な説明】
【図１】基板内にプレートされた貫通穴ビアを製造する
ステップを示すブロック図である。
【図２】図１のプロセス内の各ステップの際の典型的な
基板を示す。
【図３】図１のプロセス内の各ステップの際の典型的な
基板を示す。
【図４】図１のプロセス内の各ステップの際の典型的な
基板を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヘンリー ホン ロウ アメリカ合衆国 07922 ニュージャーシ ィ，バークレイ ハイツ，グラスマン プ レイス 140 (72)発明者 アパーバ ロイ アメリカ合衆国 75087 テキサス，ロッ クウェル，アメズバリー アヴェニュー 1602 (72)発明者 ジョン トムソン，ジュニヤ アメリカ合衆国 07762 ニュージャーシ ィ，スプリング レイク，ニュー ベッド フォード ロード 2039 (72)発明者 テー−サン ウー アメリカ合衆国 07974 ニュージャーシ ィ，ニュープロヴィデンス，セイレム ロ ード １

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板内に伝導性のビアを製造するた
    めの方法であって、この方法が：ペアの主表面を持つ絶
    縁基板を用意するステップ；前記基板内の前記主表面間
    に複数のビア貫通穴を形成するステップ；前記基板の前
    記ビア穴内に伝導材料の第一のコーティングを施すステ
    ップ；前記基板内に、前記伝導的にコーティングされた
    ビア穴を横切る一つあるいは複数の開口を、結果として
    の複合開口の周囲が伝導的にコートされたビア部分と絶
    縁部分の両方を含むような方法にて、形成するステッ
    プ；および前記伝導的にコーティングされたビア部分に
    導体の第二の層をプレートするステップを含むことを特
    徴とする方法。
  2. 【請求項２】 前記基板が焼結セラミックであり、前記
    ビア穴と前記開口が焼結の前に、前記セラミックをパン
    チングすることによって形成されることを特徴とする請
    求項１の方法。
  3. 【請求項３】 前記基板が印刷回路基板であり、前記ビ
    ア穴および開口がドリリングによって製造されることを
    特徴とする請求項１の方法。
  4. 【請求項４】 前記ビア穴が長方形であることを特徴と
    する請求項１の方法。
  5. 【請求項５】 前記ビア穴が長方形であり；前記開口が
    長方形であり；少なくとも一つの開口エッジが複数の伝
    導性のビアエッジを含むはざま付のエッジが形成される
    ような方法で複数のビアを横切ることを特徴とする請求
    項１の方法。
  6. 【請求項６】 前記第二の導体の層が銅であることを特
    徴とする請求項１の方法。
JP8103009A 1995-04-28 1996-04-25 高度に伝導性のビアを製造するための方法 Pending JPH08307052A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/430,963 US5619791A (en) 1994-06-30 1995-04-28 Method for fabricating highly conductive vias
US08/430963 1995-04-28

Publications (1)

Publication Number Publication Date
JPH08307052A true JPH08307052A (ja) 1996-11-22

Family

ID=23709852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8103009A Pending JPH08307052A (ja) 1995-04-28 1996-04-25 高度に伝導性のビアを製造するための方法

Country Status (4)

Country Link
US (1) US5619791A (ja)
EP (1) EP0740496B1 (ja)
JP (1) JPH08307052A (ja)
DE (1) DE69600404T2 (ja)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5781091A (en) * 1995-07-24 1998-07-14 Autosplice Systems Inc. Electronic inductive device and method for manufacturing
US6016005A (en) 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
US6007758A (en) * 1998-02-10 1999-12-28 Lucent Technologies Inc. Process for forming device comprising metallized magnetic substrates
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
TW444236B (en) 1998-12-17 2001-07-01 Charles Wen Chyang Lin Bumpless flip chip assembly with strips and via-fill
SG78324A1 (en) 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
SG82591A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
US6663442B1 (en) 2000-01-27 2003-12-16 Tyco Electronics Corporation High speed interconnect using printed circuit board with plated bores
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US6984576B1 (en) 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US7129575B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US7264991B1 (en) 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US7129113B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US7075186B1 (en) 2000-10-13 2006-07-11 Bridge Semiconductor Corporation Semiconductor chip assembly with interlocked contact terminal
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US7414319B2 (en) * 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US7071089B1 (en) 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US6949408B1 (en) 2000-10-13 2005-09-27 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6908788B1 (en) 2000-10-13 2005-06-21 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using a metal base
US7319265B1 (en) 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7262082B1 (en) 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
SG135065A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
US7129567B2 (en) * 2004-08-31 2006-10-31 Micron Technology, Inc. Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7446419B1 (en) 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7411474B2 (en) * 2005-10-11 2008-08-12 Andrew Corporation Printed wiring board assembly with self-compensating ground via and current diverting cutout
US7494843B1 (en) 2006-12-26 2009-02-24 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
CN101296559A (zh) * 2007-04-29 2008-10-29 佛山普立华科技有限公司 焊盘、具有该焊盘的电路板及电子装置
US8916781B2 (en) * 2011-11-15 2014-12-23 Invensas Corporation Cavities containing multi-wiring structures and devices
US10103447B2 (en) 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
US9917372B2 (en) 2014-06-13 2018-03-13 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling arrangement
US9887449B2 (en) * 2014-08-29 2018-02-06 Nxp Usa, Inc. Radio frequency coupling structure and a method of manufacturing thereof
US10225925B2 (en) * 2014-08-29 2019-03-05 Nxp Usa, Inc. Radio frequency coupling and transition structure

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3349480A (en) * 1962-11-09 1967-10-31 Ibm Method of forming through hole conductor lines
GB1601925A (en) * 1977-06-22 1981-11-04 Johnson & Nephew Ambergate Ltd Production of filamentary material
JPS56120058A (en) * 1980-02-27 1981-09-21 Hitachi Ltd Electron gun for picture tube
JPS56152447A (en) * 1980-04-28 1981-11-26 Sumitomo Chem Co Ltd N-dimethylbenzyl-tert-butylacetamide derivative, its preparation, and herbicide comprising it as active ingredient
DE3145585A1 (de) * 1981-11-17 1983-05-26 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur herstellung elektrisch leitfaehiger bereiche
US4543715A (en) * 1983-02-28 1985-10-01 Allied Corporation Method of forming vertical traces on printed circuit board
JPS6027610B2 (ja) * 1984-04-26 1985-06-29 富士写真フイルム株式会社 可撓性板状体の分離方法
US4775465A (en) * 1984-12-24 1988-10-04 Burrows Bruce D Reverse osmosis assembly operating valve
JPS62254879A (ja) * 1986-04-28 1987-11-06 Toshiba Corp 着色方法
JPS63297083A (ja) * 1987-05-29 1988-12-05 Brother Ind Ltd 電子タイプライタ
JPH01297487A (ja) * 1988-05-26 1989-11-30 Mitsubishi Monsanto Chem Co 研磨用組成物
JPH02232986A (ja) * 1989-03-07 1990-09-14 Sony Corp 基板及びその製造法
JPH02249294A (ja) * 1989-03-23 1990-10-05 Mitsubishi Mining & Cement Co Ltd Ｌｃ内蔵形セラミックス基板
US5136120A (en) * 1989-12-20 1992-08-04 At&T Bell Laboratories Technique for reducing electromagnetic interference
CA2023361A1 (en) * 1990-07-20 1992-01-21 Robert L. Barnhouse Printed circuit boards
GB2252208B (en) * 1991-01-24 1995-05-03 Burr Brown Corp Hybrid integrated circuit planar transformer
US5161098A (en) * 1991-09-09 1992-11-03 Power Integrations, Inc. High frequency switched mode converter
US5239744A (en) * 1992-01-09 1993-08-31 At&T Bell Laboratories Method for making multilayer magnetic components

Also Published As

Publication number Publication date
US5619791A (en) 1997-04-15
EP0740496A1 (en) 1996-10-30
DE69600404D1 (de) 1998-08-13
DE69600404T2 (de) 1999-02-11
EP0740496B1 (en) 1998-07-08

Similar Documents

Publication Publication Date Title
JPH08307052A (ja) 高度に伝導性のビアを製造するための方法
KR960020643A (ko) 스택 가능형 회로 기판층의 제조 방법
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
JPS6052588B2 (ja) セラミツク基板の均一金メツキ処理法
GB1106985A (en) Method of making multilayer circuit boards
CN102045964B (zh) 线路板的制作方法
JPH05102342A (ja) セラミツクシート中にバイアパターンを得る方法およびそれにより製造されたデバイス
US3568312A (en) Method of making printed circuit boards
JPS59215790A (ja) 印刷回路板の製造法
JPH08153971A (ja) 多層プリント配線基板及びその製造方法
US3787961A (en) Chip-shaped, non-polarized solid state electrolytic capacitor and method of making same
JP3497550B2 (ja) バンプの形成方法
US10461004B2 (en) Integrated circuit substrate and method of producing thereof
JPH0380596A (ja) 多層セラミック回路基板の製造方法
JPH0645758A (ja) 多層セラミック基板およびその製造方法
JPH02301187A (ja) 両面配線基板の製造方法
JPH01290279A (ja) 配線板及びその製造方法
KR100259081B1 (ko) 다층 배선 기판 및 그의 제조방법
JPH05175651A (ja) プリント配線板の製造方法
JPH01257397A (ja) 金属プリント基板
JPH03288494A (ja) 多層セラミック基板のバイヤ形成方法
JPS61253893A (ja) 回路パタ−ン形成方法
JPS6163088A (ja) スル−ホ−ル配線板の製造方法
JP2006286674A (ja) セラミック基板及びその形成方法
JPH03191542A (ja) フィルムキャリアテープの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020404