CN100424858C - 电子装置及其制造方法 - Google Patents

电子装置及其制造方法 Download PDF

Info

Publication number
CN100424858C
CN100424858C CNB2004100283702A CN200410028370A CN100424858C CN 100424858 C CN100424858 C CN 100424858C CN B2004100283702 A CNB2004100283702 A CN B2004100283702A CN 200410028370 A CN200410028370 A CN 200410028370A CN 100424858 C CN100424858 C CN 100424858C
Authority
CN
China
Prior art keywords
mentioned
chip element
insulation division
distribution
electronic installation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100283702A
Other languages
English (en)
Other versions
CN1531068A (zh
Inventor
桥元伸晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1531068A publication Critical patent/CN1531068A/zh
Application granted granted Critical
Publication of CN100424858C publication Critical patent/CN100424858C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种电子装置及其制造方法，本发明的电子装置包括：具有配线图案(33)的基板(30)、装载在基板(30)的第1面(31)的具有第1电极(14)的第1芯片零件(10)、装载在基板(30)的第2面(32)的具有第2电极(24)的第1芯片零件(20)、设在第1芯片零件(10)旁边的由树脂形成的第1绝缘部(50)、设在第2芯片零件(20)旁边的由树脂形成的第2绝缘部(60)、从第1电极(14)通过第1绝缘部(50)到达配线图案(3)的形态形成的第1配线(54)和从第2电极(24)通过第2绝缘部(60)到达配线图案(33)的形态形成的第2配线(64)。

Description

电子装置及其制造方法
技术领域
本发明涉及电子装置及其制造方法。
背景技术
以往，在COB(板上芯片Chip On Board)的安装中，进行加热，因为要求基板具有耐热性，不能使用热可塑性基板，也很难使用便宜的基板。另外，由于对半导体芯片上加热或机械性外力，很难消除由于应力所产生的不良。并且，适用引线接合法时，因为引线的长度有限制，不能使用通用基板。或适用面朝下接合法时，有必要使用对应于半导体芯片电极排列的专用的基板，也不能使用通用基板。
发明内容
本发明的目的在于：降低对基板的耐热性的要求，可以减少应力的产生，可以使用通用基板。
(1)本发明的电子装置包括：具有配线图案的基板；装载在上述基板的第1面的具有第1电极的第1芯片零件；装载在上述基板的第2面的具有第2电极的第2芯片零件；设在上述的第1芯片零件的侧面的，具有沿所述第1芯片零件向外方向朝下的第1倾斜面形成的第1绝缘部；设在上述的第2芯片零件的侧面的，具有沿所述第2芯片零件向外方向朝下的第2倾斜面形成的第2绝缘部；从上述第1电极上紧贴着上述第1绝缘部的第1倾斜面到达上述的配线图案的形态来形成的第1配线；从上述第2电极上紧贴着上述第2绝缘部的第2倾斜面到达上述的配线图案的形态来形成的第2配线。
根据本发明，电连接第1或第2电极与配线图案时，可以避免如引线接合法或面朝下接合法等的高温加热。从而，可以降低对基板的耐热性的要求，可以减少第1和第2芯片零件的应力的产生。另外，因为可以自由形成第1和第2配线，可以使用通用基板。
(2)本发明的电子装置包括：具有配线图案的基板；装载在上述基板的第1面的具有第1电极的第1芯片零件；装载在上述基板的第2面的具有第2电极的第2芯片零件；设在上述的第1芯片零件的侧面的，具有从上述的第1芯片零件向外方向下降的第1倾斜面的第1绝缘部；设在上述的第2芯片零件的侧面的，具有从上述的第2芯片零件向外方向下降的第2倾斜面的第2绝缘部；从上述的第1电极通过上述的第1绝缘部到达上述的配线图案的形态来形成的第1配线；从上述的第2电极通过上述的第2绝缘部到达上述的配线图案的形态来形成的第2配线。
根据本发明，电连接第1或第2电极与配线图案时，可以避免如引线接合法或面朝下接合法等的高温加热。从而，可以降低对基板的耐热性的要求，可以减少第1和第2芯片零件的应力的产生。另外，因为可以自由形成第1和第2配线，可以使用通用基板。
(3)本发明的电子装置包括：具有配线图案的基板；装载在上述基板的第1面的具有第1电极的第1芯片零件；在上述基板的装载上述的第1芯片零件的面上，与上述的第1芯片零件重叠的形态布置的，具有第2电极的第2芯片零件；设在上述的第1芯片零件的侧面的，具有沿所述第1芯片零件向外方向朝下的第1倾斜面的第1绝缘部；设在上述的第2芯片零件的侧面的，具有沿所述第2芯片零件向外方向朝下的第2倾斜面的第2绝缘部；从上述的第1电极上紧贴着上述第1绝缘部的第1倾斜面到达上述的配线图案的形态来形成的第1配线；从上述第2电极上紧贴着上述第2绝缘部的第2倾斜面到达上述的配线图案的形态来形成的第2配线。
根据本发明，电连接第1或第2电极与配线图案时，可以避免如引线接合法或面朝下接合法等的高温加热。从而，可以降低对基板的耐热性的要求，可以减少第1和第2芯片零件的应力的产生。另外，因为可以自由形成第1和第2配线，可以使用通用基板。
(4)本发明的电子装置包括：具有配线图案的基板；装载在上述基板的第1面的具有第1电极的第1芯片零件；在上述基板的装载上述的第1芯片零件的面的一侧，与上述的第1芯片零件重叠的形态布置的，具有第2电极的第2芯片零件；设在上述的第1芯片零件的侧面的，具有从上述的第1芯片零件向外方向下降的第1倾斜面的第1绝缘部；设在上述的第2芯片零件的侧面的，具有从上述的第2芯片零件向外方向下降的第2倾斜面的第2绝缘部；从上述的第1电极通过上述的第1绝缘部到达上述的配线图案的形态来形成的第1配线；从上述的第2电极通过上述的第2绝缘部到达上述的配线图案的形态来形成的第2配线。
根据本发明，电连接第1或第2电极与配线图案时，可以避免如引线接合法或面朝下接合法等的高温加热。从而，可以降低对基板的耐热性的要求，可以减少第1和第2芯片零件的应力的产生。另外，因为可以自由形成第1和第2配线，可以使用通用基板。
(5)在这种电子装置中，还可以包括：一部分介入在上述的第1和第2芯片零件之间的绝缘层；上述的第2绝缘部形成在上述的绝缘层，上述的第2配线也可以形成为使之通过上述的绝缘层的形态。
(6)在这种电子装置中，还可以包括：介入在上述的第2配线与上述的配线图案之间的导电部。
(7)在这种电子装置中，也可以在上述的绝缘层上形成通孔，在上述的通孔里形成上述的导电部。
(8)本发明的电子装置的制造方法，包括：在形成配线图案的基板的第1面上，装载具有第1电极的第1芯片零件的工序；在上述的基板的第2面，装载具有第2电极的第2芯片零件的工序；在上述的第1芯片零件的侧面，具有沿所述第1芯片零件向外方向朝下的第1倾斜面形成第1绝缘部的工序；在上述的第2芯片零件的侧面，具有沿所述第2芯片零件向外方向朝下的第2倾斜面形成第2绝缘部的工序；从上述第1电极上紧贴着面上述的第1绝缘部的第1倾斜面到达上述的配线图案的形态，形成第1配线的工序；以及，从上述第2电极上紧贴着面上述第2绝缘部的第2倾斜面到达上述的配线图案的形态，形成第2配线的工序。
根据本发明，电连接第1或第2电极与配线图案时，可以避免如引线接合法或面朝下接合法等的高温加热。从而，可以降低对基板的耐热性的要求，可以减少第1和第2芯片零件的应力的产生。另外，因为可以自由形成第1和第2配线，可以使用通用基板。
(9)本发明的电子装置的制造方法，包括：在形成配线图案的基板的第1面上，装载具有第1电极的第1芯片零件的工序；在上述的基板的第2面，装载具有第2电极的第2芯片零件的工序；在上述的第1芯片零件的侧面，具有从上述的第1芯片零件向外方向下降的第1倾斜面的形态，形成第1绝缘部的工序；在上述的第2芯片零件的侧面，具有从上述的第2芯片零件向外方向下降的第2倾斜面的形态，形成第2绝缘部的工序；从上述的第1电极上面通过上述的第1绝缘部到达上述的配线图案的形态，形成第1配线的工序；以及，从上述的第2电极上面通过上述的第2绝缘部电连接上述的配线图案的形态，形成第2配线的工序。
根据本发明，电连接第1或第2电极与配线图案时，可以避免如引线接合法或面朝下接合法等的高温加热。从而，可以降低对基板的耐热性的要求，可以减少第1和第2芯片零件的应力的产生。另外，因为可以自由形成第1和第2配线，可以使用通用基板。
(10)本发明的电子装置的制造方法，包括：在形成配线图案的基板上，装载具有第1电极的第1芯片零件的工序；在装载上述的第1芯片零件的面的一侧，重叠上述的第1芯片零件的形态，布置具有第2电极的第2芯片零件的工序；在上述的第1芯片零件的侧面，具有沿所述第1芯片零件向外方向朝下的第1倾斜面形成第1电极的工序；在上述的第2芯片零件的侧面，具有沿所述第2芯片零件向外方向朝下的第2倾斜面形成第2电极的工序；从上述第1电极上紧贴着面上述第1绝缘部的第1倾斜面到达上述配线图案的形态，形成第1配线的工序；以及，从上述第2电极上紧贴着面上述的第2绝缘部的第2倾斜面到达上述的配线图案的形态，形成第2配线的工序。
根据本发明，电连接第1或第2电极与配线图案时，可以避免如引线接合法或面朝下接合法等的高温加热。从而，可以降低对基板的耐热性的要求，可以减少第1和第2芯片零件的应力的产生。另外，因为可以自由形成第1和第2配线，可以使用通用基板。
(11)本发明的电子装置的制造方法，包括：在形成配线图案的基板上，装载具有第1电极的第1芯片零件的工序；在装载上述的第1芯片零件的面的一侧，重叠上述的第1芯片零件的形态，布置具有第2电极的第2芯片零件的工序；在上述的第1芯片零件的侧面，从上述的第1芯片零件向外方向下降的具有第1倾斜面的形态，形成第1绝缘部的工序；在上述的第2芯片零件的侧面，具有从上述的第2芯片零件向外方向下降的第2倾斜面的形态，形成第2绝缘部的工序；从上述的第1电线的工序；以及，从上述的第2电极上面通过上述的第2绝缘部到达上述的配线图案的形态，形成第2配线的工序。
根据本发明，电连接第1或第2电极与配线图案时，可以避免如引线接合法或面朝下接合法等的高温加热。从而，可以降低对基板的耐热性的要求，可以减少第1和第2芯片零件的应力的产生。另外，因为可以自由形成第1和第2配线，可以使用通用基板。
(12)这种电子装置的制造方法中，还可以包括：在上述的第1和第2芯片零件之间，介入一部分的形态，形成绝缘层的工序；也可以将上述的第2绝缘部形成在上述的绝缘层的上面，使之通过上述的绝缘层的形态，形成第2配线。
(13)这种电子装置的制造方法中，还可以包括：在上述的配线图案的上面，形成导电部的工序；也可以使之通过上述的导电部的形态，形成上述的第2配线。
(14)这种电子装置的制造方法中，还可以包括：在上述的绝缘层上，形成通孔的工序；也可以在上述的通孔上形成上述的导电部。
(15)这种电子装置的制造方法中，也可以包括：由包含导电性微粒子的分散液来形成上述的第1和第2配线。
(16)这种电子装置的制造方法中，上述的第1和第2配线形成工序还可以包括：包含上述的导电性微粒子的上述的分散液的喷出工序，也是可以的。
(17)在上述本发明的电子装置及制造方法中，都是用树脂形成所述第1绝缘部及第2绝缘部。
附图说明
图1是图2的I-I线剖面图。
图2是说明本发明第1实施方式电子装置的俯视图。
图3A～图3C是说明本发明第1实施方式电子装置制造方法的图。
图4是说明本发明第2实施方式电子装置的图。
图5是说明本发明实施方式的电子装置的变形例的图。
图6是说明本发明实施方式的电子装置的变形例的图。
图7是说明本发明实施方式的电子装置的变形例的图。
图8是说明本发明实施方式的电子装置的变形例的图。
图9是说明本发明实施方式的电子装置的变形例的图。
图10A～图10B是说明图9所示的芯片零件制造方法的图。
图11是说明本发明实施方式的电子装置的变形例的图。
图12是说明本发明实施方式的电子装置的变形例的图。
图13是表示装有本实施方式电子装置的电路基板的图。
图14是表示具备本实施方式电子装置的电子仪器的图。
图15是表示具备本实施方式电子装置的电子仪器的图。
发明的具体实施方式
下面，结合附图说明本发明的实施方式。
(第1实施方式)
图1是说明本发明的第1实施方式电子装置的图，是图2的I-I线剖面图。图2是说明本发明第1实施方式电子装置的俯视图。
电子装置具有第1芯片零件10。第1芯片零件10可以是半导体零件(比如半导体芯片)等的有源(主动)零件(比如集成电路零件)。也可以在第1芯片零件10上形成图中未示的集成电路。第1芯片零件10为半导体芯片时，把电子装置可以叫做半导体装置。第1芯片零件10可以是无源(从动)零件(比如电阻器、电容器、电感器)。
在第1芯片零件10的上表面12，形成有多个第1电极14。上表面12可以是四边形(比如矩形)。多个第1电极14可以形成在上表面12的边缘部(端部)。例如，多个第1电极14可以沿着上表面12的四个边排列，也可以沿着两个边排列。也可以至少一个第1电极14布置在上表面12的中央部位。
在上表面12的上面，也可以形成至少一层的钝化膜16。钝化膜16是电绝缘膜。钝化膜16也可以由不是树脂材料的材料(比如SiO2或SiN)来形成；在其上面，还包含树脂(比如聚酰亚胺树脂)膜，也是可以的。在钝化膜16上，形成至少露出第1电极14一部分的开口部。即，钝化膜16是至少避开第1电极14中央部位来形成的。钝化膜16搭载在第1电极14的端部，也是可以的。也可以使钝化膜16覆盖上表面12的全部边缘部。
在第1芯片零件10的里面(上表面12的背面)18，没有形成电极。里面18可以电连接或不连接在图中未示的集成电路上，都是可以的。在里面18上，可以形成或不形成钝化膜(绝缘膜)。里面18可以由半导体(或导体)形成。在第1芯片零件10的侧面(除了上表面12和里面18以外)，可以形成或不形成钝化膜(电绝缘膜)。第1芯片零件10的侧面，没有形成电极。第1芯片零件10的侧面，可以由半导体(或导体)来形成。
电子装置具有第2芯片零件20。第2芯片零件20可以包括上表面22、第2电极24、钝化膜26和里面28(分别相同于第1芯片零件10的上表面12、第1电极14、钝化膜16和里面18)。
电子装置具有基板30。基板30具有配线图案33。配线图案33包含露出在基板30第1面31的第1露出部34。在第1露出部34的上面，设有电连接第1芯片零件10和配线图案33用的第1配线54。第1露出部34也可以具有图中未示的岸面(land比线宽的部分)。配线图案33包括露出在基板30的第2面32的第2露出部36。在第2露出部36的上面，设有电连接第2芯片零件20和配线图案33用的第2配线64。第2露出部36也可以具有图中未示出的岸面(比线宽的部分)。
形成有配线图案33的基板30可以叫做配线基板。配线基板可以是多层基板(包括两面基板)。多层基板包括多层(多于两层)的导体图案。配线图案33可以包括在基板30内部容纳的导体图案38，也是可以的。详细地说，也可以在基板30的内部，电阻器、电容器、电感器等的无源零件或集成电路的有源零件电连接在导体图案38。或利用高电阻的材料来形成导体图案38的一部分的方法，形成电阻器，也是可以的。
第1芯片零件10搭载在基板30上。第1芯片零件10的里面18面对(相对向)基板30(具体地是其的第1面31)。在第1芯片零件10与基板30之间，介入第1粘接层41，也是可以的。第1粘接层41可以由粘接剂形成。如果第1粘接层41具有导电性，则可以电连接第1露出部34和第1芯片零件10的里面18。如果第1粘接层41具有绝缘性，则可以绝缘第1露出部34和第1芯片零件10的里面18。第1粘接层41可以由分散有导电粒子的绝缘性树脂来形成。
第2芯片零件20装载在基板30上。第2芯片零件20的里面28面对基板30(具体地是其的第2面32)。在第2芯片零件20与基板30之间，介入第2粘接层42，也是可以的。第2粘接层42可以由粘接剂形成。如果第1粘接层42具有导电性，则可以电连接第2露出部36和第2芯片零件20的里面28。或是，如果第2粘接层42具有绝缘性，则可以绝缘第2露出部36和第2芯片零件20的里面28。第2粘接层42可以由分散有导电粒子的绝缘性树脂来形成。
电子装置具有第1绝缘部50。第1绝缘部50是由具有绝缘性的材料(比如树脂)来形成。第1绝缘部50是由不同于第1粘接层41的材料来形成，也是可以的。第1绝缘部50设在第1芯片零件10的旁边。第1绝缘部50包围第1芯片零件10的形态来形成，也是可以的；也可以只设在第1芯片零件10的第1电极14的旁边。也可以第1绝缘部50接触在第1芯片零件10的侧面。即，也可以在第1绝缘部50与第1芯片零件10之间，没有形成间隙。在图1所示的例子中，第1绝缘部50设成不超过第1芯片零件10的高度的形态。第1绝缘部50的上端和第1芯片零件10的上表面(钝化膜16的表面)具有相同的高度，也是可以的。此时，第1绝缘部50和第1芯片零件10之间没有阶差。第1绝缘部50覆盖第1芯片零件10的侧面中的由半导体或导体部分，也是可以的。此时，第1绝缘部50的上端低于钝化膜16的上表面。
第1绝缘部50具有从第1芯片零件10向外方向下降的第1倾斜面52。第1绝缘部50的最厚的部分位于最接近第1芯片零件10的位置，最薄的部分位于最远离第1芯片零件10的位置。第1绝缘部50也可以形成在配线图案33(具体说是其第1露出部34)的一部分上。
电子装置具有第2绝缘部60。第2绝缘部60是由具有绝缘性的材料(比如树脂)来形成。第2绝缘部60也可以是由不同于第2粘接层42的材料来形成。第2绝缘部60设在第2芯片零件20的旁边。第2绝缘部60包围第2芯片零件20的形态来形成，也是可以的；也可以只设在第2芯片零件20的第2电极24的旁边。也可以在第2绝缘部60接触在第2芯片零件20的侧面。即，第2绝缘部60与第2芯片零件20之间，没有形成间隙，也是可以的。在图1所示的例子中，第2绝缘部60设成不超过第2芯片零件20的高度的形态。第2绝缘部60的上端和第2芯片零件20的上表面(钝化膜26的表面)具有相同的高度，也是可以的。此时，第2绝缘部60和第2芯片零件20之间没有阶差。第2绝缘部60覆盖第2芯片零件20的侧面中的由半导体或导体部分，也是可以的。此时，第2绝缘部60的上端低于钝化膜26的上表面。
第2绝缘部60具有：从第2芯片零件20向外方向下降的第2倾斜面62。第2绝缘部60的最厚的部分位于最接近第2芯片零件20的位置，最薄的部分位于最远离第2芯片零件20的位置。第2绝缘部60形成在配线图案33(具体说是其第2露出部36)的一部分，也是可以的。
电子装置具有第1配线54。第1配线54的一部分形成在第1电极14上。也可以第1配线54通过钝化膜16的上面。第1配线54通过第1绝缘部50。如果第1绝缘部50为树脂来形成时，第1绝缘部50与第1配线54之间的密接性高于钝化膜16与第1配线54之间的密接性。如果第1芯片零件10(例如其钝化膜16)与第1绝缘部50之间的阶差小，则可以防止第1配线54的断线。第1配线54是到达配线图案33(具体地是其第1露出部34)的形态来形成的。即，第1配线54电连接第1电极14和配线图案33。
电子装置具有第2配线64。第2配线64的一部分形成在第2电极24上。也可以第2配线64通过钝化膜26的上面。第2配线64通过第2绝缘部60。如果第2绝缘部60为树脂来形成时，第2绝缘部60与第2配线64之间的密接性高于钝化膜26与第2配线64之间的密接性。如果第2芯片零件20(例如其钝化膜26)与第2绝缘部60之间的阶差小，则可以防止第2配线64的断线。第2配线64是到达配线图案33上(具体地是其第2露出部36)的形态来形成的。即，第2配线64电连接第2电极24和配线图案33。
电子装置也可以具有多个外部端子66。外部端子66可以设在配线图案33(比如第2露出部36)的上面。外部端子66也可以由焊料来形成。焊料是具有导电性的金属(比如合金)，熔融之后，谋求电连接的材料。焊料可以是软焊料或硬焊料，都是可以的。作为焊料，可以使用不含铅的焊锡(以下称无铅焊锡)。作为无铅焊锡，可以使用锡-银(Sn-Ag)系列、锡-铋(Sn-Bi)系列或锡-铜(Sn-Cu)系合金。在这些合金里也可以添加银、铋、锌、铜中的至少一种。
已经知道：具有外部端子66的BGA(球栅阵列Ball Grid Array)型的封装、CSP(芯片大小的封装Chip Size Package)。或不设外部端子66，配线图案33的一部分(比如第2露出部36)成为和外部进行电连接的电连接部的LGA(面栅阵列Land Grid Array)型封装。
电子装置可以具有第1密封部件58。第1密封部件58至少密封第1配线54与第1电极14之间的电连接部和第1配线54与配线图案33之间的电连接部。也可以第1密封部件58密封第1芯片零件10。
电子装置可以具有第2密封部件68。第2密封部件68至少密封第2配线64与第2电极24之间的电连接部和第2配线64与配线图案33之间的电连接部。也可以第2密封部件68密封第2芯片零件20。
图3A～图3C是说明本发明电子装置制造方法的图。如图3A所示，第1芯片零件10搭载在基板30。具体地，使第1芯片零件10搭载成其里面18面向基板30的第1面31的形态。也可以使粘接剂介入在基板30与第1芯片零件10之间，形成第1粘接层41。
如图3B所示，在第1芯片零件10的旁边形成第1绝缘部50。第1绝缘部50准备不同于形成第1粘接层41的材料来形成，也是可以的。第1绝缘部50可以由聚酰亚胺树脂、硅变性聚酰亚胺树脂、环氧树脂、硅变性环氧树脂、苯并环丁烯(BCB；benzocobtene)聚苯并恶唑(PBO；polybenzoxazole)等的树脂来形成，也是可以的。也可以利用液体树脂的浇注封装方法来形成绝缘部50。也可以利用干膜的固接方法来形成。具有从第1芯片零件10向外方向下降的第1倾斜面52的形态，形成第1绝缘部50。也可以接触在第1芯片零件10的侧面的形态，来形成第1绝缘部50。
如图3C所示，形成第1配线54。从第1电极14的上面通过第1绝缘部50到达配线图案33(比如第1露出部34)的形态，形成第1配线54。也可以由包含导电性微粒子的分散液来形成第1配线54。比如，也可以适用喷墨法。具体地，也可以将包含导电性微粒子的分散液喷射在第1电极14、第1绝缘部50和配线图案33(比如第1露出部34)的上面，来形成第1配线54。形成第1配线54的工序，也可以包括干燥包含导电性微粒子的分散液而除去分散溶媒的工序。形成第1配线54的工序，也可以包括加热分解覆盖导电性微粒子的涂层材料的工序。形成第1配线54的工序，也可以包括聚合导电性微粒子的工序。导电性微粒子可以是纳米粒子。此时，可以降低分散液的体积电阻率。
在基板30的第2面32的一侧，也进行相同于上述工序的工序。即，如图1所示，使第2芯片零件20搭载在基板30。具体地，第2芯片零件20搭载成使其的里面28面向基板30的第2面32的形态。也可以将粘接剂介入在基板30与第2芯片零件20之间，形成第2粘接层42。
在第2芯片零件20的旁边形成第2绝缘部60。第2绝缘部60，也可以设置不同于形成第2粘接层42的材料来形成。第2绝缘部60可以由聚酰亚胺树脂、硅变性聚酰亚胺树脂、环氧树脂、硅变性环氧树脂、苯并环丁烯(BCB；benzocobtene)、聚苯并恶唑(PBO；polybenzoxazole)等的树脂来形成，也是可以的。也可以利用液体树脂的浇注封装方法来形成绝缘部60。也可以利用干膜的固接方法来形成。具有从第2芯片零件20向外方向下降的第2倾斜面62的形态，形成第2绝缘部60。也可以使之接触在第2芯片零件20的侧面的形态来形成第2绝缘部60。
接着，形成第2配线64。从第2电极24的上面通过第2绝缘部60到达配线图案33(比如第2露出部36)的形态，形成第2配线64。也可以由包含导电性微粒子的分散液来形成第2配线64。比如，也可以适用喷墨法。具体地，也可以将包含导电性微粒子的分散液喷出在第2电极24、第2绝缘部60和配线图案33(比如第2露出部36)的上面，形成第2配线64。形成第2配线64的工序，也可以包括干燥包含导电性微粒子的分散液而除去分散溶媒的工序。形成第2配线64的工序也可以包括加热分解覆盖导电性微粒子的涂层材料的工序。形成第2配线64的工序也可以包括聚合导电性微粒子的工序。导电性微粒子可以是纳米粒子。此时，可以降低分散液的体积电阻率。
如图1所示，至少设置第1密封部件58或第2密封部件68中的一方，也是可以的。第1密封部件58或第2密封部件68中的一方，可以利用传递模塑法或浇注封装方法来形成。可以省略第1密封部件58或第2密封部件68中的一方。
根据本实施方式，电连接第1电极14和第2电极24与配线图案33时，可以避免如引线接合法或面朝下接合法等的高温加热。从而，可以降低对基板的耐热性的要求，可以减少第1芯片零件10和第2芯片零件20的应力的产生。另外，作为基板30可以使用通用基板，根据第1芯片零件10或第2芯片零件20(其第1电极14或第2电极24的排列)可以围上第1配线54或第2配线64。此时，根据第1芯片零件10或第2芯片零件20的种类，在配线图案33的不同部分上，连接第1配线54或第2配线64。
(第2实施方式)
图4是说明本发明第2实施方式电子装置的图。图4所示的电子装置包括第1实施方式中所说明的第1芯片零件10、基板30、第1粘接层41、第1绝缘部50和第1配线54。
在本实施方式中，在第1面31的一侧，具有：重叠第1芯片零件10的形态布置的第2芯片零件70。第2芯片零件70具有第2电极74。对第2芯片零件70的其他的详细内容相同于第1实施方式中所说明的第2芯片零件20的内容。
电子装置具有第2绝缘部74。第2绝缘部74的内容相同于第1实施方式中所说明的第2绝缘部60的内容。第2绝缘部74与第2芯片零件70之间的关系相同于第1实施方式中所说明的第2芯片零件20与第2绝缘部60的关系。
电子装置具有第2配线76。第2配线76的内容相同于第1实施方式中所说明的第2配线64的内容。第2配线76与第2绝缘部74或第2芯片零件70的关系相同于第1实施方式中所说明的第2配线64与第2绝缘部60或第2芯片零件20的关系。
电子装置具有一部分介入在第1芯片零件10与第2芯片零件70之间的绝缘层80。在绝缘层80里，也可以适用第1实施方式中所说明的第1密封部件58的内容。第2绝缘部74形成在绝缘层80的上面。第2配线76通过绝缘层80的上面来形成。
电子装置具有介入在第2配线76与配线图案33(比如第1露出部34)之间的导电部82。在绝缘层80，形成通孔84，也可以在通孔84里形成导电部82。利用导电部82电连接第2配线76与配线图案33(比如第1露出部34)。
电子装置可以具有第2密封部件88。第2密封部件88相同于第1实施方式中所说明的第2密封部件68的内容。本实施方式的其他的内容相同于第1实施方式中所说明的内容。电子装置也可以具有多个外部端子86。外部端子86相同于第1实施方式中所说明的外部端子66的内容。
在本实施方式中，第1芯片零件10和第2芯片零件70是重叠布置的，但是，重叠在第2芯片零件70那样地设置至少一个的(或多个)第3芯片零件，也是可以的。第3芯片零件的内容相同于第2芯片零件70的内容。另外，本实施方式的内容和第1实施方式的内容组合，也是可以的。
本实施方式的电子装置的制造方法包括：从上述的电子装置的构成所引出的内容；适用第1实施方式中所说明的制造方法，也是可以的。本实施方式中，也可以达到第1实施方式中所说明的效果。
(变形例)
图5～图12是说明本发明的第1和第2实施方式电子装置的变形例的图。在下面的说明中，第2芯片零件20、70来替代第1芯片零件10，第2绝缘部60、74来替换第1绝缘部100、110、120、130、145，也是可以的。
在图5中，第1绝缘部100是其一部分搭载在第1芯片零件10的上表面12(具体地，是钝化膜16)的形态来形成的。第1绝缘部100的一部分搭载在比第1绝缘部100的第1电极14更靠边缘部的部分。为了防止第1电极14被第1绝缘部100覆盖，第1绝缘部100止住在离开第1电极14的位置(比电极更靠边缘的位置)，也是可以的。或邻接在第1电极14的钝化膜16露出部的形态，形成第1绝缘部100，也是可以的。此时，配线102不搭载在与其密接性低的钝化膜16。第1绝缘部100具有邻接第1芯片零件10，从上表面12鼓起的部分。其他的构成和图1所示的电子装置的内容相同。
在图6中，第1绝缘部110是其一部分搭载在第1芯片零件10的上表面12的形态来形成的。第1绝缘部110具有邻接第1芯片零件10，从上表面12鼓起的部分。第1绝缘部110在相反于第1芯片零件10的一侧具有阶差。其他的构成和图1所示的电子装置的内容相同。
在图7中，第1绝缘部120和第1粘接层122作为一体来形成。第1粘接层122是由相同于第1绝缘部120的材料来形成的。在基板30与第1芯片零件10之间，设绝缘性的粘接剂，对基板30与第1芯片零件10施加压力使粘接剂挤出第1芯片零件10的旁边，利用粘接剂形成第1绝缘部120和第1粘接层122，也是可以的。第1绝缘部120的第1倾斜面124是凹面(比如在垂直于上表面12的断面中，画曲线的凹面)。其他的构成和图1所示的电子装置的内容相同。另外，图7所示的技术可以适用在其他的实施方式或变形例。
在图8中，第1绝缘部130和第1粘接层132作为一体来形成。第1粘接层132是由相同于第1绝缘部130的材料来形成。在基板30与第1芯片零件10之间，设绝缘性的粘接剂，对基板30与第1芯片零件10施加压力使粘接剂挤出第1芯片零件10的旁边，利用粘接剂形成第1绝缘部130和第1粘接层132，也是可以的。第1绝缘部130的第1倾斜面134是凸面(比如在垂直于上表面12的断面中，画曲线的凸面)。其他的构成和图1所示的电子装置的内容相同。另外，图8所示的技术可以适用在其他的实施方式或变形例。
在图9中，第1芯片零件140具有：从第1面(形成第1电极14的面)142向外方向下降的倾斜的侧面144。因为侧面144倾斜，在其上面，使第1绝缘部145容易具有倾斜的面。第1芯片零件140包括：从第1面142的第2面146的另一侧垂直上升的侧面148，也是可以的。也可以连接侧面144、148。其他的构成和图1所示的电子装置的内容相同。另外，图9所示的技术可以适用在其他的实施方式或变形例。
如图10A所示，在切断集成电路基板(比如半导体集成电路基板)150时，也可以形成侧面144。具体地，使用如角铣刀利用两个切刃角连接的切割机(比如切片锯)152，在集成电路基板150，形成具有倾斜面的槽(比如V型槽)，也可以利用倾斜面来形成侧面144。形成槽之后，如图10B所示，利用外周面具有切刃的切割机(比如切片锯)154来切断槽的底面，也是可以的。这样的方法，可以形成从第2面146垂直上升的侧面148。
在图11中，第1芯片零件160的侧面164是从第1面(形成第1电极14的面)162向外方向下降地倾斜。侧面164是第1面162的另一侧的第2面166也倾斜。其他的构成和图1所示的电子装置的内容相同。另外，图11所示的技术可以适用在其他的实施方式和变形例。
在图12中，第1芯片零件170在其端面具有阶差172。阶差172包括：从第1面(形成第1电极14的面)174下降的(比如垂直下降)面、从第1面174相反的第2面176上升(比如垂直上升)的面和连接这些面的横向(比如平行于第1面174和第2面176的方向)延伸的面。其他的构成和图1所示的电子装置的内容相同。另外，图12所示的技术可以适用在其他的实施方式和变形例。
在图13中，表示装有上述的实施方式中所说明的电子装置1的电路基板1000。作为具备这种电子装置的电子仪器，在图14中，表示了笔记本电脑2000，在图15中，表示了便携电话3000。
本发明不限于上述的实施方式，可以有种种变形。比如，本发明包括：和上述的实施方式中所说明的构成实质上相同的构成(比如功能、方法和结果相同的构成，或目的和结果相同的构成)。另外，本发明包括：替换上述的实施方式中所说明的非本质性构成的构成。另外，本发明包括：可以获得和上述的实施方式中所说明的构成相同作用效果和相同目的的构成。另外，本发明包括：实施方式中所说明的构成上附加已有技术的构成。

Claims (20)

1. 一种电子装置，其特征在于，包括：具有配线图案的基板；装载在上述基板的第1面的具有第1电极的第1芯片零件；装载在上述基板的第2面的具有第2电极的第2芯片零件；设在上述的第1芯片零件的侧面的，具有沿所述第1芯片零件向外方向朝下的第1倾斜面的第1绝缘部；设在上述的第2芯片零件的侧面的，具有沿所述第2芯片零件向外方向朝下的第2倾斜面的第2绝缘部；从上述第1电极上紧贴着上述第1绝缘部的第1倾斜面到达上述的配线图案的形态来形成的第1配线；从上述第2电极上紧贴着上述第2绝缘部的第2倾斜面到达上述的配线图案的形态来形成的第2配线。
2. 根据权利要求1所述的电子装置，其特征在于，所述第1绝缘部及第2绝缘部是由树脂形成的。
3. 一种电子装置，其特征在于：包括具有配线图案的基板；装载在上述基板的具有第1电极的第1芯片零件；在上述基板的装载上述的第1芯片零件的面上，与上述的第1芯片零件重叠的形态布置的，具有第2电极的第2芯片零件；设在上述的第1芯片零件的侧面的，具有沿所述第1芯片零件向外方向朝下的第1倾斜面形成的第1绝缘部；设在上述的第2芯片零件的侧面的，具有沿所述第2芯片零件向外方向朝下的第2倾斜面形成的第2绝缘部；从上述第1电极上紧贴着上述第1绝缘部的第1倾斜面到达上述的配线图案的形态来形成的第1配线；从上述第2电极上紧贴着上述第2绝缘部的第2倾斜面电连接上述的配线图案的形态来形成的第2配线。
4. 根据权利要求3所述的电子装置，其特征在于：还包括一部分介入在上述的第1芯片零件与第2芯片零件之间的绝缘层，上述的第2绝缘部是形成在上述的绝缘层的上面，上述的第2配线是通过上述的绝缘层的形态来形成的。
5. 根据权利要求3所述的电子装置，其特征在于：还包括介入在第2配线与上述的配线图案之间的导电部。
6. 根据权利要求4所述的电子装置，其特征在于：还包括介入在第2配线与上述的配线图案之间的导电部。
7. 根据权利要求6所述的电子装置，其特征在于：在上述的绝缘层上形成通孔，在上述的通孔里形成上述的导电部。
8. 根据权利要求3～7中任意一项所述的电子装置，其特征在于，所述第1绝缘部及第2绝缘部是由树脂形成的。
9. 一种电子装置的制造方法，其特征在于：包括在形成配线图案的基板的第1面上，装载具有第1电极的第1芯片零件的工序；在上述的基板的第2面，装载具有第2电极的第2芯片零件的工序；在上述第1芯片零件的侧面，具有沿所述第1芯片零件向外方向朝下的第1倾斜面形成第1绝缘部的工序；在上述第2芯片零件的侧面，具有沿所述第2芯片零件向外方向朝下的第2倾斜面形成第2绝缘部的工序；从上述第1电极上紧贴着上述第1绝缘部的第1倾斜面到达上述的配线图案的形态，形成第1配线的工序；和从上述第2电极上紧贴着上述第2绝缘部的第2倾斜面到达上述的配线图案的形态，形成第2配线的工序。
10. 根据权利要求9所述的电子装置的制造方法，其特征在于：由包含导电性微粒子的分散液来形成上述的第1配线和第2配线。
11. 根据权利要求10所述的电子装置的制造方法，其特征在于：上述的第1配线和第2配线的形成工序，其中包括喷出包含电性微粒子的分散液的工序。
12. 根据权利要求9～11中任意一项所述的电子装置的制造方法，其特征在于用树脂形成所述第1绝缘部及第2绝缘部。
13. 一种电子装置的制造方法，其特征在于：包括在形成配线图案的基板上，装载具有第1电极的第1芯片零件的工序；在上述基板的装载上述的第1芯片零件的面的一侧，重叠上述的第1芯片零件的形态，布置具有第2电极的第2芯片零件的工序；在上述第1芯片零件的侧面，具有沿所述第1芯片零件向外方向朝下的第1倾斜面形成第1绝缘部的工序；在上述第2芯片零件的侧面，具有沿所述第2芯片零件向外方向朝下的第2倾斜面形成第2绝缘的工序；从上述第1电极上紧贴着上述第1绝缘部的第1倾斜面到达上述配线图案的形态，形成第1配线的工序；和从上述第2电极上紧贴着上述第2绝缘部的第2倾斜面电连接上述配线图案的形态，形成第2配线的工序。
14. 根据权利要求13所述的电子装置的制造方法，其特征在于还包括：一部分介入在上述的第1芯片零件与第2芯片零件之间的绝缘层形成工序；上述的第2绝缘部形成在上述的绝缘层的上面，以通过上述的绝缘层的形态，形成上述的第2配线。
15. 根据权利要求13所述的电子装置的制造方法，其特征在于还包括：在上述的配线图案的上面，形成导电部的工序，以通过上述的导电部的上的形态，形成上述的第2配线。
16. 根据权利要求14所述的电子装置的制造方法，其特征在于还包括：在上述的配线图案的上面，形成导电部的工序，以通过上述的导电部的上的形态，形成上述的第2配线。
17. 根据权利要求16所述的电子装置的制造方法，其特征在于还包括：在上述的绝缘层的上面，形成通孔的工序，在上述的通孔里，形成上述的导电部。
18. 根据权利要求13所述的电子装置的制造方法，其特征在于：由包含导电性微粒子来形成上述的第1配线和第2配线。
19. 根据权利要求18所述的电子装置的制造方法，其特征在于：上述的形成第1配线和第2配线的工序，包括包含上述的导电性粒子的上述的分散液的喷出工序。
20. 根据权利要求13～19中任意一项所述的电子装置的制造方法，其特征在于用树脂形成所述第1绝缘部及第2绝缘部。
CNB2004100283702A 2003-03-13 2004-03-09 电子装置及其制造方法 Expired - Fee Related CN100424858C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003-068280 2003-03-13
JP2003068280A JP3918936B2 (ja) 2003-03-13 2003-03-13 電子装置及びその製造方法、回路基板並びに電子機器
JP2003068280 2003-03-13

Publications (2)

Publication Number Publication Date
CN1531068A CN1531068A (zh) 2004-09-22
CN100424858C true CN100424858C (zh) 2008-10-08

Family

ID=33285669

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100283702A Expired - Fee Related CN100424858C (zh) 2003-03-13 2004-03-09 电子装置及其制造方法

Country Status (3)

Country Link
US (1) US20040227238A1 (zh)
JP (1) JP3918936B2 (zh)
CN (1) CN100424858C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281538A (ja) * 2003-03-13 2004-10-07 Seiko Epson Corp 電子装置及びその製造方法、回路基板並びに電子機器
JP3772983B2 (ja) * 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置の製造方法
JP4613590B2 (ja) 2004-11-16 2011-01-19 セイコーエプソン株式会社 実装基板及び電子機器
DE102005037321B4 (de) * 2005-08-04 2013-08-01 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger
US7915081B2 (en) * 2006-03-31 2011-03-29 Intel Corporation Flexible interconnect pattern on semiconductor package
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
WO2010001715A1 (ja) 2008-06-30 2010-01-07 コニカミノルタホールディングス株式会社 配線形成方法
JP5126002B2 (ja) 2008-11-11 2013-01-23 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
JP2011009653A (ja) * 2009-06-29 2011-01-13 Seiko Epson Corp 半導体装置及びその製造方法
US9406590B2 (en) * 2013-04-19 2016-08-02 Xintec Inc. Chip package and manufacturing method thereof
KR102420125B1 (ko) 2015-12-10 2022-07-13 삼성전자주식회사 반도체 패키지 및 이의 제조방법
TWI613806B (zh) * 2017-05-16 2018-02-01 錼創科技股份有限公司 微型發光二極體裝置及顯示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087718A (en) * 1996-12-27 2000-07-11 Lg Semicon Co., Ltd. Stacking type semiconductor chip package
US6308938B1 (en) * 1997-09-26 2001-10-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
US6365432B1 (en) * 1994-03-18 2002-04-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5847467A (en) * 1990-08-31 1998-12-08 Texas Instruments Incorporated Device packaging using heat spreaders and assisted deposition of wire bonds
KR100269540B1 (ko) * 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
US6201302B1 (en) * 1998-12-31 2001-03-13 Sampo Semiconductor Corporation Semiconductor package having multi-dies
KR100533673B1 (ko) * 1999-09-03 2005-12-05 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
KR100654870B1 (ko) * 1999-11-01 2006-12-07 제이에스알 가부시끼가이샤 도전층 형성용 수성 분산액, 도전층, 전자 부품, 회로기판 및 그의 제조 방법 및 다층 배선판 및 그의 제조 방법
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
JP3832641B2 (ja) * 2001-12-14 2006-10-11 シャープ株式会社 半導体装置、積層型半導体装置及び半導体装置の製造方法
DE10309352B4 (de) * 2003-03-03 2007-11-22 Hans Scholz Sattel
JP3772983B2 (ja) * 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置の製造方法
JP2004281538A (ja) * 2003-03-13 2004-10-07 Seiko Epson Corp 電子装置及びその製造方法、回路基板並びに電子機器
JP3772984B2 (ja) * 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置及びその製造方法、回路基板並びに電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365432B1 (en) * 1994-03-18 2002-04-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
US6087718A (en) * 1996-12-27 2000-07-11 Lg Semicon Co., Ltd. Stacking type semiconductor chip package
US6308938B1 (en) * 1997-09-26 2001-10-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device

Also Published As

Publication number Publication date
CN1531068A (zh) 2004-09-22
JP2004281539A (ja) 2004-10-07
JP3918936B2 (ja) 2007-05-23
US20040227238A1 (en) 2004-11-18

Similar Documents

Publication Publication Date Title
CN100426495C (zh) 电子装置及其制造方法
CN100424859C (zh) 电子装置及其制造方法
US11462510B2 (en) Stacked package structure and stacked packaging method for chip
US7611925B2 (en) Electronic device and method of manufacturing the same, chip carrier, circuit board, and electronic instrument
US6551854B2 (en) Semiconductor device having bump electrodes and method of manufacturing the same
US7141873B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
CN101436559A (zh) 半导体元件的制造方法
CN100424858C (zh) 电子装置及其制造方法
US7498199B2 (en) Method for fabricating semiconductor package
US6441486B1 (en) BGA substrate via structure
KR100762423B1 (ko) 반도체 패키지 및 그 제조 방법
CN201345363Y (zh) 埋入式电路板结构
US10991656B2 (en) Semiconductor device package
JP2002190544A (ja) 配線基板、半導体装置、及びその製造方法
CN100446232C (zh) 倒装片基板的表面结构
CN218918874U (zh) 线路基板及封装结构
US20040214422A1 (en) Semiconductor devices, and manufacturing methods, circuit substrates and electronic equipments for the same
US20070158843A1 (en) Semiconductor package having improved solder joint reliability and method of fabricating the same
CN117727705A (zh) 电子装置和制造电子装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081008

Termination date: 20170309