JP2009032843A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2009032843A
JP2009032843A JP2007194127A JP2007194127A JP2009032843A JP 2009032843 A JP2009032843 A JP 2009032843A JP 2007194127 A JP2007194127 A JP 2007194127A JP 2007194127 A JP2007194127 A JP 2007194127A JP 2009032843 A JP2009032843 A JP 2009032843A
Authority
JP
Japan
Prior art keywords
resin film
semiconductor device
resin
manufacturing
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007194127A
Other languages
English (en)
Inventor
Kazunori Kuramoto
和典 倉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007194127A priority Critical patent/JP2009032843A/ja
Priority to TW097124860A priority patent/TWI369763B/zh
Priority to US12/180,597 priority patent/US7652385B2/en
Publication of JP2009032843A publication Critical patent/JP2009032843A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】トランジスタが高性能化されるとともに製品の信頼性が向上した半導体装置を提供する。
【解決手段】本発明の半導体装置は、半導体素子３２と、半導体素子３２の上部に設けられ、内側に空洞部３８を形成する枠材３６と、枠材３６の周囲を覆うモールド樹脂層４２と、を備える。枠材３６は同一の樹脂を含む樹脂膜（第１樹脂膜５７ａ，第２樹脂膜５８ａ）から形成されている。空洞部３８内に半導体素子３２の能動領域３４が露出している
【選択図】図１

Description

本発明は、半導体素子がパッケージされた半導体装置とその製造方法に関する。
トランジスタを高性能化するためには、寄生容量の影響を極力少なくすることが有効な手段である。そのため、チップ内の能動領域をより低誘電率の物質で覆い、寄生容量を低減するための各種技術が提案されている。
例えば、特許文献１に記載の半導体装置は、半導体素子が搭載された集積回路基板上に、半導体素子を囲み、該集積回路基板に対し垂直な方向に直立した、一定の高さを有する微小壁を備える。微小壁は、絶縁体、導電体等から形成されている。この微小壁に囲まれた空間は微小フタにより密封され、空隙部が形成される。微小フタは、導電体から形成されている。
特許文献１には、このような構造により、ポッティングによる樹脂封止を行った際にも空隙部内の半導体素子及び信号線路に樹脂が接触することなく、集積回路の電気特性の劣化なく半導体素子を保護することができ、かつ安価な高周波集積回路を得ることができると記載されている。
特開平８−０７００６１号公報
しかしながら、特許文献１記載の従来技術は、以下の点で改善の余地を有していた。
第一に、微小フタや微小壁が導体を含む場合、素子の電極パッドに接続するように設けられたワイヤと接触し電気的に短絡する可能性があった。
第二に、微小壁と微小フタの線膨張率が異なる場合、これらの接合部において剥離が生じることがあった。そのため、封止樹脂が空間に浸入し、能動領域においてダメージが発生することがあった。
第三に、半田付け、熱圧着、超音波圧着、溶接等の接着方法により微小フタを微小壁の上部に固定する際に、能動領域に対し物理的または化学的なダメージが発生し、製品の歩留まりが低下することがあった。
本発明によれば、半導体素子と、前記半導体素子の上部に設けられ、内側に空洞部を形成する枠材と、前記枠材の周囲を覆うモールド樹脂層と、を備え、前記枠材は同一の樹脂を含む樹脂膜から形成され、前記空洞部内には前記半導体素子の能動領域が露出していることを特徴とする半導体装置が提供される。
本発明においては、枠材は樹脂膜から形成されているので、電気的な短絡が抑制される。
本発明においては、空洞部内には半導体素子の能動領域が露出している。これにより、寄生容量の影響を低減することができ、トランジスタを高性能化することができる。
また、本発明においては、枠材は同一の樹脂を含む樹脂膜から形成されている。これにより、製造工程において枠材に対する熱応力が抑制され、枠材の破壊が抑制されている。そのため、空洞部への封止樹脂等の浸入が抑制され、製品の信頼性が向上する。このように、本発明の半導体装置は、製造安定性に優れる構造を有している。
また、本発明によれば、半導体素子を覆うように液状の樹脂組成物を塗布して塗布膜を形成する工程と、前記塗布膜をパターニングし、前記半導体素子の能動領域を囲むように立設する第１樹脂膜を形成する工程と、前記半導体素子を覆うように第２樹脂膜を載置するとともに前記第２樹脂膜を前記第１樹脂膜の上端部に圧着し、前記第１樹脂膜に囲まれる空間を密封することにより、空洞部を有する枠材を形成する工程と、前記枠材の周囲を覆うようにモールド樹脂層を形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明の半導体装置の製造方法においては、第２樹脂膜を第１樹脂膜の上端部に圧着することにより、空洞部を有する枠材を形成する工程を備える。このように、樹脂膜同士を接着するので、半田や超音波等により接着する必要がなく、能動領域へのダメージを抑制し、製品の歩留まりが向上する。
本発明によれば、トランジスタが高性能化されるとともに製品の信頼性が向上した半導体装置が提供され、また製品の歩留まりが向上する半導体装置の製造方法を提供することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
第１実施形態の半導体装置を、図１に記載の断面図を用いて説明する。図１においては、半導体装置がリードフレーム上に搭載された例によって説明する。
図１に示すように、半導体装置３０は、半導体素子３２と、半導体素子３２の上部に設けられ、内側に空洞部３８を形成する枠材３６と、枠材３６の周囲を覆うモールド樹脂層４２と、を備える。半導体素子３２の電極パッドは、ワイヤ４０を介してリードフレーム３１と電気的に接続されている。
枠材３６は、半導体素子３２の能動領域３４を囲むように立設する第１樹脂膜５７ａと、第１樹脂膜５７ａに囲まれる空間を密封する第２樹脂膜５８ａとからなる中空構造を有している。枠材３６の部分拡大図である図３（ｂ）に示すように、第１樹脂膜５７aの膜厚ａは５〜５０μｍ程度であり、高さｂは１０〜１５００μｍ程度である。第２樹脂膜５８ａの膜厚ｃは５〜３０μｍ程度である。
第１樹脂膜５７ａと第２樹脂膜５８ａは、同一の樹脂を含む樹脂膜により形成されている。
そのような樹脂としては、熱および光により硬化可能な樹脂を含むことができる。
熱および光により硬化可能な樹脂は、ビニル基等の光反応基と、さらにエポキシ基等の熱反応基とを有する樹脂を用いることができる
本実施形態の半導体装置の製造方法を以下に説明する。
図２（ａ）〜（ｃ）、図３（ａ）〜（ｂ）は本実施形態の製造工程断面図である。図４（ａ）〜（ｃ）は本実施形態の製造工程平面図である。
図２〜４においては半導体素子３２の部分を示しているが、製造工程を説明するためのものであり、実際にはウエハ状態で製造される。
まず、図２（ａ），図４（ａ）のように、動作半導体層を有する半導体基板５１の表面に能動領域５９を形成する。能動領域５９以外はメサエッチ等により半絶縁性領域とする。
半導体基板５１は、その最表面に低抵抗層を含む。低抵抗層の一部を除去してリセスを形成する。リセスの表面上に、電流方向の寸法（ゲート長）を小さく制限しその上部で電流方向の寸法を拡大し抵抗を低くした構造を有する、いわゆるＴ型のゲート電極（あるいはマッシュルーム型ゲート電極）５２を形成する。ゲート電極の本数や長さは、用途に応じて適切に選択される。実施例では、２本で一対のゲート電極で説明している。一対のゲート電極５２を挟むように、低抵抗層上にソース電極５３、ドレイン電極５４を形成する。
そして、ソース電極５３上にメッキ等で形成されたソース引出し配線５５を形成する。さらに、ドレイン電極５４上に、ドレイン引出し配線５６を形成する。
図４（ａ）は、ゲート電極５２、ソース引き出し配線５５、ドレイン引き出し配線５６、能動領域５９の平面構成を概略的に示す。
次いで、図２（ｂ）に示すように、まず液状の樹脂組成物を５〜１５００μｍの厚さでウエハ表面全面に塗布し、塗布膜５７を形成する。樹脂組成物は、上記した熱および光により硬化可能な樹脂を含む塗布液から形成することができる。具体的には、ＴＭＭＲ Ｓ２０００（東京応化工業株式会社製）等を用いることができる。
その後、塗布膜５７を露光し、現像し、図２（ｃ）のように第１樹脂膜５７ａを形成する。本実施形態においては、未露光部分を除去する。さらに、約２００℃、６０分程度のベークを行い、第１樹脂膜５７ａを硬質化する。
図４（ｂ）に、その時の平面構成を概略的に示す。硬質化した第１樹脂膜５７ａにより、能動領域５９の外側にパターンが形成されている。また、硬質化した第１樹脂膜５７ａは一部、半導体基板上にある保護絶縁膜上に形成される。
次に、図３（ａ）に示すように、５〜３０μｍ厚の感光性のシート状の第２樹脂膜５８を、ウエハ全面を覆うように載置し、そして第１樹脂膜５７ａの上端部に圧着する。これにより、第１樹脂膜５７ａに囲まれる空間を密封し、空洞部３８を形成する。
第２樹脂膜５８は、上記した熱および光により硬化可能な樹脂を含む。第２樹脂膜５８として、具体的には、ＴＭＭＦ Ｓ２０００（東京応化工業株式会社製）等を用いることができる。
圧着は、シート状の第２樹脂膜５８を、ローラーを用いてウエハの一端から反対側に押さえつけながら転がすことにより行うことができる。ローラーの押圧力は０．１〜１．０ＭＰａ程度である。
その後、ウエハの形状に合わせて円形にレーザーまたは機械的手法により切断する。そして、第２樹脂膜５８を露光し、現像して、図３（ｂ）に示すように第２樹脂膜５８ａを形成する。本実施形態においては、未露光部分を除去する。次いで約２００℃、６０分間のベークにより硬質化する。
上述したように、第１樹脂膜５７ａと第２樹脂膜５８ａとは基本的に同じ材質である樹脂同士を接着しているので、上記条件で硬質化させることにより強固に接着され、一体化する。図４（ｃ）にその時の平面構成例を概略的に示す。
図３（ｂ）に示すように、第１樹脂膜５７ａと第２樹脂膜５８ａとにより、空洞部３８が形成される。このように電界効果トランジスタを形成し、その後、ダイシング等によりペレッタイズし公知の技術で樹脂モールドしパッケージングする（図１）。本実施形態では能動領域を囲むようにエポキシ樹脂で壁を形成しているが、それらは、能動領域にパッケージとなるモールド樹脂が侵入してこないような配置にすればよい。
以下に、本実施形態の効果を説明する。
本実施形態においては、空洞部３８内には半導体素子３２の能動領域３４が露出している。これにより、寄生容量の影響を低減することができ、トランジスタを高性能化することができる。
また、本実施形態においては、枠材３６は同一の樹脂を含む樹脂膜から形成されている。
これにより、製造工程において枠材３６に対する熱応力が抑制され、枠材３６の破壊が抑制されている。そのため、空洞部３８への封止樹脂等の浸入が抑制され、製品の信頼性が向上する。このように、本発明の半導体装置は、製造安定性に優れる構造を有している。
さらに、枠材３６は半導体素子３２の能動領域３４を囲むように立設する第１樹脂膜５７ａと、第１樹脂膜５７ａに囲まれる空間を密封する第２樹脂膜５８ａとを含む
枠材３６は樹脂膜から形成されるので、物理的または化学的な能動領域３４へのダメージを抑制することができ、製造安定性に優れるとともに製品の歩留まりが向上する。
一方、特許文献１に記載の半導体装置においては、微小壁とフタは、異なる材料を接着するかまたは導体で一体化されて設けられている。接着する場合は、その材料が素子に付着し、素子特性を劣化させる可能性があった。また、微小壁およびフタに導体を含む場合、素子の電極パッドに接続するように設けられたワイヤと接触し電気的に短絡の可能性が有る。
また、接着方法は、微小壁およびフタに導体を含む場合、半田付け、熱圧着、超音波圧着、溶接等の接着方法を取らねばならず、それぞれ、熱・振動を加えるため、素子の特性変動や微細ゲートの破壊などを引起す可能性がある。
例えば、半田付けは、半田材を事前につけておく必要があり、半田を付着させる際、素子に付着し、素子を破壊させる可能性がある。
また、熱圧着は、圧力を加えた状態で通常３００℃程度の熱を加える必要があるが、例えば、脆いＧａＡｓ基板においては必要十分な圧力を加えられない可能性があり、また高温処理による素子の劣化の可能性もある。
また、超音波圧着は、圧力を加えた状態で、接着部分に適正に超音波を加える必要があるが、細いゲート形状を崩し、素子の品質を劣化させる可能性がある。
溶接は、材料を溶解する際に、温度あるいは溶解した材料によって、素子にダメージを与える可能性がある。
これに対し、本実施形態の半導体装置によれば、上記の問題を解決し、既存の化合物半導体プロセス工程の範囲内において、容易にパッケージとなるモールド樹脂が進入しないように、樹脂のみで一体化された壁を設けるので、製造安定性に優れた構造を有している。
また、本実施形態の半導体装置においては、第１樹脂膜５７ａおよび第２樹脂膜５８ａは、熱および光により硬化している。
これにより、光照射により所望の形状に成形することができるとともに、加熱により樹脂膜をＢステージ化して接着性を付与することができるので、製造安定性に優れた構成を備える。
また、本実施形態の半導体装置の製造方法においては、第２樹脂膜５８を第１樹脂膜５７ａの上端部に圧着することにより、空洞部３８を有する枠材３６を形成する工程を備える。
このように、樹脂膜同士を接着するので、半田や超音波等により接着する必要がなく、能動領域３４へのダメージを抑制し、製品の歩留まりが向上する。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
図５は、第２実施形態の半導体装置を示す。本実施形態では、ゲート周辺部のみならず、パッド周辺部まで第１樹脂膜５７ａを残す。これにより、感光性のフィルム状の第２樹脂膜５８を貼り付けた際、空洞が安定に形成できるという利点がある。
図６は、第３実施形態の半導体装置を示す。本実施形態では、第１樹脂膜５７ａと第２樹脂膜５８ａとの接触面積が第２実施形態よりも拡大をしている。これにより樹脂同士の密着性をより強固なものとすることができ、半導体装置の歩留まりが向上する。
図７は、第４実施形態の半導体装置を示す。本実施形態においては、第１〜４実施形態とはゲート，ソース，ドレインの配置が異なる構造であるが、同様の製法により、空洞部３８を有する枠材３６により能動領域３４を覆うことができる。
第１実施形態に係る半導体装置を模式的に示した断面図である。 第１実施形態に係る半導体装置の製造方法を模式的に示した工程断面図である。 第１実施形態に係る半導体装置の製造方法を模式的に示した工程断面図である。 第１実施形態に係る半導体装置の製造方法を模式的に示した工程平面図である。 第２実施形態に係る半導体装置を模式的に示した平面図である。 第３実施形態に係る半導体装置を模式的に示した平面図である。 第４実施形態に係る半導体装置を模式的に示した平面図である。
符号の説明
３０ 半導体装置
３１ リードフレーム
３２ 半導体素子
３４ 能動領域
３６ 枠材
３８ 空洞部
４０ ワイヤ
４２ モールド樹脂層
５１ 半導体基板
５２ ゲート電極
５３ ソース電極
５４ ドレイン電極
５５ 配線
５６ 配線
５７ 塗布膜
５７ａ 第１樹脂膜
５８ 第２樹脂膜
５８ａ 第２樹脂膜
５９ 能動領域

Claims (11)

  1. 半導体素子と、
    前記半導体素子の上部に設けられ、内側に空洞部を形成する枠材と、
    前記枠材の周囲を覆うモールド樹脂層と、を備え、
    前記枠材は同一の樹脂を含む樹脂膜から形成され、
    前記空洞部内に前記半導体素子の能動領域が露出していることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記枠材は、
    前記半導体素子の前記能動領域を囲むように立設する第１樹脂膜と、
    前記第１樹脂膜に囲まれる空間を上方から密封する蓋材としての第２樹脂膜と、を含むことを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記第１および第２樹脂膜は、熱および光により硬化する樹脂からなることを特徴とする半導体装置。
  4. 請求項１乃至３のいずれかに記載の半導体装置において、
    前記樹脂膜は、エポキシ樹脂を含むことを特徴とする半導体装置。
  5. 半導体素子を覆うように液状の樹脂組成物を塗布して塗布膜を形成する工程と、
    前記塗布膜をパターニングし、前記半導体素子の能動領域を囲むように立設する第１樹脂膜を形成する工程と、
    前記半導体素子を覆うように第２樹脂膜を載置するとともに前記第２樹脂膜を前記第１樹脂膜の上端部に圧着し、前記第１樹脂膜に囲まれる空間を密封することにより、空洞部を有する枠材を形成する工程と、
    前記枠材の周囲を覆うようにモールド樹脂層を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法において、
    前記第２樹脂膜はシート状であり、
    前記枠材を形成する前記工程は、
    ウェハ上の複数の前記半導体素子を覆うようにシート状の前記第２樹脂膜を載置するとともに前記第２樹脂膜を前記第１樹脂膜の上端部に圧着し、前記空洞部を有する複数の前記枠材を形成する工程を含み、
    前記モールド樹脂層を形成する工程の前に、複数の前記半導体素子間の前記第２樹脂膜を切断することを特徴とする半導体装置の製造方法。
  7. 請求項５または６に記載の半導体装置の製造方法において、
    前記塗布膜は熱および光により硬化可能な樹脂を含み、
    前記第１樹脂膜を形成する前記工程は、
    前記塗布膜の未露光部分を除去することにより前記第１樹脂膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
  8. 請求項５乃至７のいずれかに記載の半導体装置の製造方法において、
    前記枠材を形成する前記工程の前に、前記第１樹脂膜を加熱する工程を含み、
    前記第１樹脂膜に囲まれる空間を密封する前記工程において、
    前記第２樹脂膜を加熱された状態の前記第１樹脂膜の上端部に圧着することを特徴とする半導体装置の製造方法。
  9. 請求項５乃至８のいずれかに記載の半導体装置の製造方法において、
    前記第２樹脂膜は、熱および光により硬化可能な樹脂を含むことを特徴とする半導体装置の製造方法。
  10. 請求項５乃至９のいずれかに記載の半導体装置の製造方法において、
    前記枠材を形成する前記工程の後に、
    前記枠材を加熱硬化する工程を含むことを特徴とする半導体装置の製造方法。
  11. 請求項５乃至１０のいずれかに記載の半導体装置の製造方法において、
    前記第１および第２樹脂膜は、エポキシ樹脂を含むことを特徴とする半導体装置の製造方法。
JP2007194127A 2007-07-26 2007-07-26 半導体装置とその製造方法 Pending JP2009032843A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007194127A JP2009032843A (ja) 2007-07-26 2007-07-26 半導体装置とその製造方法
TW097124860A TWI369763B (en) 2007-07-26 2008-07-02 Semiconductor device and method of manufacturing the same
US12/180,597 US7652385B2 (en) 2007-07-26 2008-07-28 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007194127A JP2009032843A (ja) 2007-07-26 2007-07-26 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2009032843A true JP2009032843A (ja) 2009-02-12

Family

ID=40294525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007194127A Pending JP2009032843A (ja) 2007-07-26 2007-07-26 半導体装置とその製造方法

Country Status (3)

Country Link
US (1) US7652385B2 (ja)
JP (1) JP2009032843A (ja)
TW (1) TWI369763B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039319A (ja) * 2014-08-08 2016-03-22 三菱電機株式会社 半導体装置の製造方法
JP6370515B1 (ja) * 2017-11-14 2018-08-08 三菱電機株式会社 半導体装置およびその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101079203B1 (ko) * 2009-09-28 2011-11-03 주식회사 하이닉스반도체 반도체 장치의 게이트 패턴 및 그의 제조 방법
JP6718837B2 (ja) * 2016-04-01 2020-07-08 スカイワークスフィルターソリューションズジャパン株式会社 電子部品とその製造方法、及び電子装置とその製造方法
EP4135021A4 (en) * 2020-04-08 2024-01-03 Sony Group Corporation SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
US12002780B2 (en) * 2020-11-12 2024-06-04 Taiwan Semiconductor Manufacturing Company Ltd. Package structure including a base and a lid disposed over the base and method of forming the package structure
US11784103B2 (en) * 2020-12-09 2023-10-10 Texas Instruments Incorporated Covers for semiconductor package components

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232366A (ja) * 1996-02-28 1997-09-05 Oki Electric Ind Co Ltd 半導体チップの実装装置及びその実装方法
JP2003264258A (ja) * 2002-03-11 2003-09-19 Matsushita Electric Ind Co Ltd 電子部品、電子部品の製造方法および電子回路装置の製造方法
JP2004240216A (ja) * 2003-02-06 2004-08-26 Fuji Photo Film Co Ltd プリント配線板の製造方法
JP2004317725A (ja) * 2003-04-15 2004-11-11 Kanegafuchi Chem Ind Co Ltd 水系現像が可能な感光性樹脂組成物および感光性ドライフィルムレジスト、並びにその利用
JP2006220887A (ja) * 2005-02-10 2006-08-24 Showa Denko Kk プリント配線板保護のためのドライフィルムレジスト用感光性組成物、ドライフィルムレジストおよびプリント配線板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870061A (ja) 1994-08-30 1996-03-12 Mitsubishi Electric Corp 高周波集積回路、及びその製造方法
US6911727B1 (en) * 1995-06-06 2005-06-28 Analog Devices, Inc. Package for sealing an integrated circuit die
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
US20050189621A1 (en) * 2002-12-02 2005-09-01 Cheung Kin P. Processes for hermetically packaging wafer level microscopic structures
TWI275168B (en) * 2003-06-06 2007-03-01 Sanyo Electric Co Semiconductor device and method for making the same
US7381583B1 (en) * 2004-05-24 2008-06-03 The United States Of America As Represented By The Secretary Of The Air Force MEMS RF switch integrated process
US7045827B2 (en) * 2004-06-24 2006-05-16 Gallup Kendra J Lids for wafer-scale optoelectronic packages
KR101177885B1 (ko) * 2006-01-16 2012-08-28 삼성전자주식회사 웨이퍼 레벨 패키징 캡 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232366A (ja) * 1996-02-28 1997-09-05 Oki Electric Ind Co Ltd 半導体チップの実装装置及びその実装方法
JP2003264258A (ja) * 2002-03-11 2003-09-19 Matsushita Electric Ind Co Ltd 電子部品、電子部品の製造方法および電子回路装置の製造方法
JP2004240216A (ja) * 2003-02-06 2004-08-26 Fuji Photo Film Co Ltd プリント配線板の製造方法
JP2004317725A (ja) * 2003-04-15 2004-11-11 Kanegafuchi Chem Ind Co Ltd 水系現像が可能な感光性樹脂組成物および感光性ドライフィルムレジスト、並びにその利用
JP2006220887A (ja) * 2005-02-10 2006-08-24 Showa Denko Kk プリント配線板保護のためのドライフィルムレジスト用感光性組成物、ドライフィルムレジストおよびプリント配線板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039319A (ja) * 2014-08-08 2016-03-22 三菱電機株式会社 半導体装置の製造方法
JP6370515B1 (ja) * 2017-11-14 2018-08-08 三菱電機株式会社 半導体装置およびその製造方法
WO2019097573A1 (ja) * 2017-11-14 2019-05-23 三菱電機株式会社 半導体装置およびその製造方法
US11348849B2 (en) 2017-11-14 2022-05-31 Mitsubishi Electric Corporation Semiconductor apparatus and method for manufacturing same

Also Published As

Publication number Publication date
US20090026589A1 (en) 2009-01-29
TWI369763B (en) 2012-08-01
US7652385B2 (en) 2010-01-26
TW200908244A (en) 2009-02-16

Similar Documents

Publication Publication Date Title
JP2009032843A (ja) 半導体装置とその製造方法
KR102287698B1 (ko) 반도체 장치 및 그 제조 방법
JP2010052086A (ja) 半導体装置及びその製造方法
US20080153211A1 (en) Insulated power semiconductor module with reduced partial discharge and manufacturing method
JP4551461B2 (ja) 半導体装置とこれを備えた通信機器及び電子機器
JP6213554B2 (ja) 半導体装置
JP2006253354A (ja) 回路装置およびその製造方法
CN114284234B (zh) 一种封装结构和用于封装结构的制作方法
US7911043B2 (en) Wafer level device package with sealing line having electroconductive pattern and method of packaging the same
JP6370515B1 (ja) 半導体装置およびその製造方法
JP2007042786A (ja) マイクロデバイス及びそのパッケージング方法
JP2008078555A (ja) 半導体装置およびその製造方法
JP2008108782A (ja) 電子装置およびその製造方法
JP2004007051A (ja) 封止用部材およびこれを用いた表面弾性波装置の製造方法
JP2008277639A (ja) 半導体装置およびその製造方法
JP2006196809A (ja) 半導体チップ及びその製造方法並びに半導体装置
JP4472481B2 (ja) 半導体装置およびその製造方法並びに積層型半導体装置
JP2018182095A (ja) 半導体装置およびその製造方法
JP4978244B2 (ja) 半導体装置及びその製造方法
JP2010153521A (ja) 半導体素子の樹脂封止方法
JP2020188095A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2003273287A (ja) 半導体装置
JP2010182890A (ja) 半導体装置及び半導体装置の製造方法
JP2020167233A (ja) モジュールおよびその製造方法
JP2009099763A (ja) 中空パッケージを用いた半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121211