WO2019097573A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2019097573A1
WO2019097573A1 PCT/JP2017/040936 JP2017040936W WO2019097573A1 WO 2019097573 A1 WO2019097573 A1 WO 2019097573A1 JP 2017040936 W JP2017040936 W JP 2017040936W WO 2019097573 A1 WO2019097573 A1 WO 2019097573A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin
semiconductor device
resin layer
resin structure
dielectric constant
Prior art date
Application number
PCT/JP2017/040936
Other languages
English (en)
French (fr)
Inventor
剛 細見
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to DE112017008195.5T priority Critical patent/DE112017008195B4/de
Priority to CN201780096691.1A priority patent/CN111344856B/zh
Priority to JP2018508264A priority patent/JP6370515B1/ja
Priority to US16/634,526 priority patent/US11348849B2/en
Priority to PCT/JP2017/040936 priority patent/WO2019097573A1/ja
Priority to TW107105971A priority patent/TWI670810B/zh
Publication of WO2019097573A1 publication Critical patent/WO2019097573A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a semiconductor device having a hollow structure around an electrode of a semiconductor device and a method of manufacturing the same.
  • a multilayer wiring structure in which a resin film and a metal wiring are repeatedly laminated on a semiconductor chip is used.
  • the resin film for example, parasitic capacitance between the gate and the source or between the gate and the drain of a field effect transistor (abbreviated to the same in the following) is increased, and the high frequency characteristics of the semiconductor device are degraded.
  • the semiconductor chip is mounted in a hollow container made of an insulator such as ceramic for size reduction and cost reduction.
  • a parasitic capacitance (same as stray capacitance) will be applied depending on the dielectric constant of the resin used for resin mold sealing as compared with hollow sealing. Increases and causes deterioration of high frequency characteristics such as gain.
  • the hollow structure on the semiconductor chip is, for example, (a) after forming the FET on the main surface of the semiconductor substrate, and (b) on the main surface of the semiconductor substrate, without contacting the gate electrode of the FET. (C) forming a hollow structure by bonding a second resin layer covering the upper side of the gate electrode without contacting the gate electrode on the upper surface of the first resin structure; Thereafter, heat treatment is performed to cure the resin structure. (D) The hollow structure is formed by a process of forming the hollow structure, covering the hollow structure with an insulating film having a moisture permeability smaller than that of the resin, and improving the moisture resistance of the hollow structure.
  • Adhesion in the case of weak or uneven pressure when bonding the second resin layer on the first resin layer (see the step shown in the above (c)) in the formation of the hollow structure There is a problem that becomes weak. In the portion where the adhesion is weak, there is a problem that bonding peels off to form a penetration path of water into the hollow structure, thereby deteriorating the moisture resistance of the semiconductor device. In addition, when this semiconductor chip is mounted on a package, there is a problem that when resin mold sealing is performed at high temperature and pressure, a portion with weak adhesion is broken and mold resin intrudes into the hollow structure.
  • the present invention is intended to solve the problems as described above, and in a semiconductor device having a hollow structure on a semiconductor chip, a semiconductor device having a structure for preventing deterioration of moisture resistance or breakage of the hollow structure, and a method of manufacturing the same.
  • the aim is to get
  • the semiconductor device is A semiconductor device having an electrode and a wire on the main surface of the semiconductor chip; A first resin structure disposed on the main surface side of the semiconductor chip so as to cover a side and an upper side of the specific electrode at a space from the specific electrode of the semiconductor device; A second resin structure which covers the outside of the first resin structure and has a dielectric constant equal to or less than the dielectric constant of the first resin structure; And an insulating film which covers the outside of the second resin structure and has a moisture permeability smaller than that of the second resin structure.
  • a hollow structure is formed by the resin structure not in contact with the electrode, and the outside of the hollow structure of the resin structure is provided with a dielectric constant equal to or less than the dielectric constant of the resin structure constituting the hollow structure. Since the resin is covered with the resin, bonding of the resin structure is not peeled off to form a water penetration path into the hollow structure, and the deterioration of the moisture resistance of the semiconductor device can be prevented. Further, since the parasitic capacitance between the electrode and the wiring can be reduced, the high frequency characteristics of the semiconductor device can be improved.
  • FIG. 1 is a cross-sectional view showing an example of a semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 2 is a cross-sectional view along CS 1 -CS 2 of FIG. 1;
  • FIG. 5 is the first of a series of drawings for explaining the steps of manufacturing a wafer of the semiconductor device according to the first embodiment of the present invention. It is the 2nd figure among a series of figures for demonstrating the manufacturing process of the wafer of the semiconductor device concerning Embodiment 1 of this invention.
  • FIG. 17 is the third in a series of diagrams for explaining the wafer manufacturing process of the semiconductor device according to the first embodiment of the present invention. It is sectional drawing which shows an example of the semiconductor device concerning Embodiment 2 of this invention. It is sectional drawing which shows an example of the semiconductor device concerning Embodiment 3 of this invention. It is sectional drawing which shows an example of the semiconductor device concerning Embodiment 4 of this invention.
  • FIG. 1 is a view showing an example of the semiconductor device according to the first embodiment.
  • FIG. 2 is a cross-sectional view taken along a line CS 1 -CS 2 of FIG.
  • the semiconductor device 2 is formed on the main surface of the semiconductor chip 1.
  • the semiconductor device 2 is a field effect transistor (FET) having a Y-type or T-type gate electrode 3 including an eaves, a source electrode 4, a drain electrode 5, and a wire 6.
  • FET field effect transistor
  • Other devices such as a diode may be formed in addition to the FET, and the semiconductor device 2 is covered with an insulating film 7 such as a silicon nitride film (for example, SiN).
  • the gate electrode 3 of the semiconductor device 2 is a side (a surface having an area similar to that of the side surface of the gate electrode) by the first resin layer 9 and the second resin layer 10 made of polyimide or the like.
  • a resin structure formed of a first resin layer 9 and a second resin layer 10 covering an upper space portion (of the gate electrode) and an upper space portion (of the gate electrode) formed of a set of surfaces parallel to side surfaces of the gate electrode A body (a portion shown by a symbol A in the figure, hereinafter referred to as a first resin structure) is not in contact with the gate electrode 3 and forms a hollow structure 8.
  • the material of the first resin structure A is described above on the assumption that a polyimide having a relative dielectric constant of about 3 is used, benzocyclobutene having a relative dielectric constant of about 2.5 to 2.7 is used.
  • a resin hereinafter referred to as BCB (Benzocyclobutene) resin
  • BCB Benzocyclobutene resin
  • the electrode in the hollow structure (the gate electrode in the above example) may be referred to as a specific electrode.
  • the outer side of the first resin structure A is covered with a second resin structure B using BCB resin.
  • the material of the second resin structure B is the same as the resin used for the first resin structure A or lower in dielectric constant than the resin used for the first resin structure A.
  • Use a resin that has The wiring 12 is formed above the first resin structure A with the second resin structure B interposed therebetween (intermediate), and the outside of the second resin structure B is a second resin structure B. (the value of the water content per unit time, the per unit area, is transmitted. for example, a value indicating how many g of water at 24 hours per 1 m 2 passes) moisture-permeable than the resin used in a small silicon nitride film (e.g., SiN) Etc. are covered with the insulating film 11 and the wiring 12.
  • a small silicon nitride film e.g., SiN
  • the semiconductor device 2 is formed on the main surface of the semiconductor substrate 15 corresponding to the semiconductor chip 1 described above, and the semiconductor device 2 is covered with the insulating film 7. Then, a photosensitive resin such as photosensitive polyimide is applied onto the main surface of the semiconductor substrate 15 and the semiconductor device 2 to form a resin film, and then the resin film is patterned by exposure and development to form the gate electrode 3. A first resin layer 9 surrounding the side of the gate electrode 3 without contact is formed. Under the present circumstances, the location which forms wiring above the resin structure can be similarly patterned and opened.
  • a photosensitive resin such as photosensitive polyimide
  • a sheet of photosensitive polyimide in a semi-cured state is attached to the upper surface of the first resin layer 9 to form a second resin layer 10 for sealing the hollow structure, and the resin is exposed and developed.
  • heat treatment is performed after providing an opening at a necessary place such as a contact portion of a wiring, and the first resin layer 9 and the second resin layer 10 are cured.
  • the operation of the semiconductor device according to the first embodiment will be described below.
  • the second resin structure B reinforces the weak portion. Since it is prevented that the junction of the resin structure A of 1 peels off and the penetration
  • the dielectric constant of the resin of the second resin structure B of the semiconductor device according to the first embodiment is lower than the dielectric constant of the resin of the second resin layer 10, so that only the first resin structure A is used.
  • the parasitic capacitance between the gate electrode 3 and the wiring 12 or between the drain electrode 5 and the wiring 12 can be reduced compared to the case where the gate electrode 3 is formed. With such a configuration, high frequency characteristics of the semiconductor device can be improved.
  • FIG. 6 is a cross-sectional view showing an example of the semiconductor device according to the second embodiment.
  • the semiconductor device 2 is formed on the main surface of the semiconductor chip 1.
  • the semiconductor device 2 is a field effect transistor (FET) having a gate electrode 3 of Y type or T type including an eaves, a source electrode 4, a drain electrode 5 and a wiring 6.
  • FET field effect transistor
  • other devices such as diodes may be formed.
  • the semiconductor device 2 is covered with an insulating film 7 such as a silicon nitride film (for example, SiN).
  • the gate electrode 3 of the semiconductor device 2 is laterally and upwardly covered with a first resin layer 9 and a second resin layer 10 made of polyimide or the like, and the first resin layer 9 and the second resin layer 10
  • the first resin structure A thus formed is not in contact with the gate electrode 3 and a hollow structure 8 is formed.
  • polyimide was used as the material of the first resin structure A in the above, BCB resin or the like may be used.
  • the immediate outside of the first resin structure A is covered with the insulating film 11 such as a silicon nitride film (for example, SiN) having a moisture permeability smaller than that of the resin used for the first resin structure A.
  • the semiconductor chip 1 is mounted on the frame 21 of the package, and the semiconductor chip 1 and the frame 21 are electrically connected by the wires 22 (in the figure, the wires 22a and 22b).
  • the second resin structure B which has the same or lower dielectric constant than the resin used for the first resin structure A, is provided outside the above-described insulating film 11. It is applied and then sealed and packaged by the epoxy-based thermosetting resin body 23 having a relative dielectric constant of about 4.
  • the second resin structure B protects the first resin structure A. And when it mold-seals by the above-mentioned epoxy system thermosetting resin object under high temperature high pressure environment by this structure, the weak part of the adhesiveness of the 1st resin structure A is destroyed, and the 1st resin structure The mold resin can be prevented from intruding into the hollow structure of the body A.
  • the semiconductor device of the second embodiment in particular, by making the dielectric constant of the second resin structure B lower than that of the epoxy-based thermosetting resin body 23, compared to the case where only the first resin structure A is formed. Also, the effect of reducing the parasitic capacitance between the gate electrode 3 and the wiring 6 is increased. By this, in the semiconductor device of the second embodiment, the high frequency characteristics can be improved.
  • the second resin structure having a dielectric constant equal to or lower than that of the first resin structure A has been described as an example of the resin structure covering the outer side of the insulating film 11.
  • a third resin structure C (not shown) represented by a fluorine resin having a dielectric constant lower than that, for example, having a relative dielectric constant of about 2 is applied, It goes without saying that the effect is increased.
  • the semiconductor device 2 is formed on the main surface of the semiconductor chip 1.
  • the semiconductor device 2 is a field effect transistor (FET) having a Y-type or T-type gate electrode 3 including an eaves, a source electrode 4, a drain electrode 5 and a wire 6.
  • FET field effect transistor
  • other devices such as diodes may be formed.
  • the semiconductor device 2 is covered with an insulating film 7 such as a silicon nitride film (for example, SiN).
  • the gate electrode 3 of the semiconductor device 2 is laterally and upwardly covered with a first resin layer 9 and a second resin layer 10 made of polyimide or the like, and the first resin layer 9 and the second resin layer
  • the first resin structure A formed in 10 is not in contact with the gate electrode 3 and a hollow structure 8 is formed.
  • the above description is based on the assumption that a polyimide having a relative dielectric constant of about 3 is used as the material of the first resin structure A in the semiconductor device according to the third embodiment. About 5 to 2.7 BCB resin or the like may be used.
  • the outside of the first resin structure A is covered with a second resin structure B using BCB resin.
  • a resin having a relative dielectric constant of about 2.5 to 2.7 other than BCB resin may be used, and is the same as the resin used for the first resin structure A.
  • a resin having a dielectric constant lower than that of the resin used for the first resin structure A is used.
  • the outer side of the second resin structure B is covered with an insulating film 11 such as a silicon nitride film (for example, SiN) having a moisture permeability smaller than that of the resin used for the second resin structure B.
  • the semiconductor chip 1 is mounted on the frame 21 of the package, and the semiconductor chip 1 and the frame 21 are electrically connected by the wires 22 (wires 22a and 22b in the figure). Then, it is sealed and packaged by the same epoxy thermosetting resin body 23 as described in the second embodiment.
  • the second resin structure B protects the first resin structure A when mold sealing is performed in a high temperature and high pressure environment by the above-mentioned epoxy-based thermosetting resin body 23. As a result, it is possible to prevent the mold resin from invading into the hollow structure when the weak portion of the adhesion of the first resin structure A is broken.
  • the dielectric constant of the second resin structure B is lower than that of the epoxy-based thermosetting resin body 23, it is more between the gate electrode 3 and the wiring 6, or when the first resin structure A alone is formed.
  • the parasitic capacitance between the gate electrode 3 and the wire 22 can be reduced.
  • the high frequency characteristics of the semiconductor device according to the third embodiment can be improved.
  • the semiconductor device according to the fourth embodiment has a structure obtained by roughly combining the second embodiment and the third embodiment described above.
  • the first resin structure A is used outside the first resin structure A.
  • a second resin structure B having a dielectric constant lower than that of the resin is provided.
  • the insulating film 11 such as a silicon nitride film (for example, SiN) having a moisture permeability smaller than that of the second resin structure B covers the outside of the second resin structure B.
  • the operation and effects of the semiconductor device according to the fourth embodiment are the same as those of the second embodiment or the third embodiment described above, and thus the description thereof is omitted here.
  • each embodiment can be freely combined, or each embodiment can be appropriately changed or omitted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導体装置において、半導体チップ（１）の主面に電極および配線を有する半導体デバイス（２）と、この半導体チップ（１）の主面側に配置され、前記半導体デバイス（２）の特定の電極（３）の側方および上方において当該特定の電極（３）との間で中空構造（８）を構成する第１の樹脂構造体（Ａ）と、前記第１の樹脂構造体（Ａ）の外側を覆い、当該第１の樹脂構造体（Ａ）の誘電率以下の誘電率を有する第２の樹脂構造体（Ｂ）と、前記第２の樹脂構造体（Ｂ）の外側を覆い、当該第２の樹脂構造体（Ｂ）より透湿性が小さい絶縁膜（１１）と、を備えるようにした。

Description

半導体装置およびその製造方法
　本発明は、半導体デバイスの電極の周りに中空構造を有する半導体装置およびその製造方法に関するものである。
　半導体装置の高集積化と小型化を実現するために、半導体チップ上に樹脂膜と金属配線を繰り返し積層する多層配線構造が用いられている。しかし、樹脂膜により、例えば電界効果トランジスタ(ＦＥＴと略称。以下同様)のゲートとソース間、あるいはゲートとドレイン間の寄生容量が増加し、半導体デバイスの高周波特性が劣化する。
　また、多層配線を用いずに半導体チップをパッケージに収納した構造の半導体装置においても、小型化、低価格化のために、セラミックなどの絶縁体の中空容器内に半導体チップを搭載する構造より、半導体チップを樹脂モールドにより封止したパッケージ構造が望まれる場合があるが、中空封止の場合に比べると樹脂モールド封止に使用される樹脂の誘電率によって寄生容量（浮遊容量に同じ。以下同様）が増加し、利得などの高周波特性の劣化が生じる。
　そこでこれら高周波特性の劣化の改善のため、半導体チップ上に中空構造を形成することで寄生容量の増加を抑制する構造の半導体装置が提案されている(例えば、特許文献１、特許文献２参照）。
　半導体チップ上の中空構造は、例えば（ａ）半導体基板の主面にＦＥＴを形成した後、（ｂ）その半導体基板の主面上に、ＦＥＴのゲート電極と接触せずにゲート電極の側方を囲う第１の樹脂層を形成し、（ｃ）さらにゲート電極に接触せずゲート電極の上方を覆う第２の樹脂層を第１の樹脂構造の上面に接合させて中空構造を形成し、その後に加熱処理を行って樹脂構造を硬化させる。（ｄ）中空構造を形成する、樹脂より透湿性の小さい絶縁膜で中空構造を覆い、中空構造の耐湿性を向上させる、等の工程により形成される。
特開平５-３３５３４３号公報 特開２０１６-３９３１９号公報
　中空構造の形成において、第２の樹脂層を第１の樹脂層の上に接合（前記（ｃ）に示した工程参照）させる際の圧力が弱かったり不均一だったりした場合には、密着性が弱くなるという課題がある。密着性が弱い部分では、接合が剥離して中空構造内への水分の侵入経路が形成され、半導体デバイスの耐湿性を劣化させてしまうという問題がある。
　また、この半導体チップをパッケージに搭載した場合には、高温高圧で樹脂モールド封止する際に、密着性の弱い部分が破壊され、中空構造内にモールド樹脂が侵入してしまうという問題がある。
　この発明は上述のような課題を解決するためのもので、半導体チップ上に中空構造を有する半導体装置において、耐湿性の劣化、あるいは中空構造の破壊を防止する構造の半導体装置、およびその製造方法を得ることを目的とする。
　この発明に係る半導体装置は、
半導体チップの主面に電極および配線を有する半導体デバイスと、
前記半導体チップの主面側に、前記半導体デバイスの特定の電極と空間を隔てて当該特定の電極の側方および上方を覆って配置される第１の樹脂構造体と、
前記第１の樹脂構造体の外側を覆い、当該第１の樹脂構造体の誘電率以下の誘電率を有する第２の樹脂構造体と、
前記第２の樹脂構造体の外側を覆い、当該第２の樹脂構造体より透湿性が小さい絶縁膜と、を備えたことを特徴とするものである。
　この発明の半導体装置は、電極に接触しない樹脂構造体により中空構造を形成し、この樹脂構造体の中空構造の外側を、この中空構造を構成する樹脂構造体の誘電率以下の誘電率を備えた樹脂で覆うようにしたので、樹脂構造体の接合が剥離して中空構造内への水分の侵入経路が形成されることがなく、半導体デバイスの耐湿性の劣化を防ぐことができる。また、電極と配線間の寄生容量を低減できるため、半導体装置の高周波特性を向上させることができる。
この発明の実施の形態１に係る半導体装置の一例を示す断面図である。 図１のＣＳ１－ＣＳ２に沿った断面図である。 この発明の実施の形態１に係る半導体装置のウェハの製造工程を説明するための一連の図のうち、第１番目の図である。 この発明の実施の形態１に係る半導体装置のウェハの製造工程を説明するための一連の図のうち、第２番目の図である。 この発明の実施の形態１に係る半導体装置のウェハの製造工程を説明するための一連の図のうち、第３番目の図である。 この発明の実施の形態２に係る半導体装置の一例を示す断面図である。 この発明の実施の形態３に係る半導体装置の一例を示す断面図である。 この発明の実施の形態４に係る半導体装置の一例を示す断面図である。
実施の形態１．
　本発明の実施の形態１に係る半導体装置について以下図を用いて説明する。図１は本実施の形態１に係る半導体装置の一例を示す図である。また、図２は図１のＣＳ１－ＣＳ２に沿った断面図である。
　本実施の形態１に係る半導体装置においては、半導体チップ１の主面に、半導体デバイス２が形成されている。半導体デバイス２は、ひさしを含むＹ型又はＴ型のゲート電極３と、ソース電極４と、ドレイン電極５、および配線６を有する電界効果トランジスタ(ＦＥＴ)である。ＦＥＴの他に、ダイオードなど他のデバイスが形成される場合もあり、半導体デバイス２は、窒化シリコン膜（例えばＳｉＮ）などの絶縁膜７により覆われている。
　また、半導体デバイス２のゲート電極３は、ポリイミドなどが用いられた第１の樹脂層９および第２の樹脂層１０によって、側方（ゲート電極の側面と同程度の面積を持つ面であってゲート電極の側面に平行な面、の集合からなるゲート電極の外側の空間部分）と（ゲート電極の）上方を覆い、第１の樹脂層９および第２の樹脂層１０で形成された樹脂構造体（図中、符号Ａで示す部分。以下、第１の樹脂構造体と呼ぶ）は、ゲート電極３には接触せず、中空構造８を形成している。この第１の樹脂構造体Ａの材料には、上記では比誘電率が３程度のポリイミドを用いた場合を前提として説明したが、比誘電率が２．５～２．７程度のベンゾシクロブテン樹脂（以下ではＢＣＢ（ＢＣＢ；Benzocyclobutene）樹脂と呼ぶ）を用いても良い。なお、以下では、上記中空構造内の電極（上記の例では、ゲート電極）を特定の電極と呼ぶことがある。
　上記の第１の樹脂構造体Ａの外側は、ＢＣＢ樹脂を用いた第２の樹脂構造体Ｂにより覆われている。このように、この第２の樹脂構造体Ｂの材料には、第１の樹脂構造体Ａに用いられた樹脂と同じか、第１の樹脂構造体Ａに用いられた樹脂よりも低い誘電率を持つ樹脂を使用する。
　配線１２が第１の樹脂構造体Ａの上方に第２の樹脂構造体Ｂを挟んで（介して）形成されており、 第２の樹脂構造体Ｂの外側は、第２の樹脂構造体Ｂに用いる樹脂より透湿性（単位時間、単位面積当たり、透過する水分量の値。例えば、１ｍ２当たり２４時間で何ｇの水分が透過するかを表す値）が小さい窒化シリコン膜（例えばＳｉＮ）などの絶縁膜１１および配線１２によりに覆われている。
　次に、本実施の形態１に関わる半導体装置のウェハの製造工程を説明する（図３～図５参照）。
　まず、図３に示すように、上述した半導体チップ１に相当する半導体基板１５の主面に半導体デバイス２を形成し、絶縁膜７で半導体デバイス２を覆う。そして半導体基板１５の主面上と半導体デバイス２上に、感光性ポリイミドなどの感光性樹脂を塗布して樹脂膜を形成した後、露光と現像により樹脂膜をパターニングすることで、ゲート電極３に接触せず、ゲート電極３の側方を囲う第１の樹脂層９を形成する。この際、樹脂構造の上方に配線を形成する箇所も、同様にパターニングし開口しておくことができる。
　次に、図４に示すように、半硬化状態の感光性ポリイミドのシートを第１の樹脂層９の上面に貼って中空構造を封止する第２の樹脂層１０とし、露光と現像により樹脂膜をパターニングすることで、配線のコンタクト部など、必要箇所に開口を設けた後に加熱処理を行って、第１の樹脂層９および第２の樹脂層１０を硬化させる。
　次に、図５に示すように、半導体基板１５の主面上、あるいは第１の樹脂構造体Ａ上にＢＣＢ樹脂を塗布して樹脂膜を形成し硬化させた後に、ドライエッチングで開口部、あるいは不要部を除去して第２の樹脂構造体Ｂを形成する。その後、配線１２を形成し、さらに窒化シリコン膜（例えばＳｉＮ）などの絶縁膜１１（図示せず）で、第２の樹脂構造体Ｂの側面、あるいは上方の露出部を覆うことで、図１の半導体装置を製造することができる。
　次に、本実施の形態１に係る半導体装置の作用について以下説明する。本実施の形態１に係る半導体装置においては、上述の第１の樹脂構造体Ａに密着性が弱い部分があっても、第２の樹脂構造体Ｂがこの弱い部分を補強することで、第１の樹脂構造体Ａの接合が剥離して中空構造内への水分の侵入経路が形成されることを防ぐため、半導体デバイス２の耐湿性の劣化を防止することができる。
　また、本実施の形態１に係る半導体装置の第２の樹脂構造体Ｂの樹脂の誘電率が第２の樹脂層１０の樹脂の誘電率よりも低いことで、第１の樹脂構造体Ａのみを形成した場合よりも、ゲート電極３と配線１２間、あるいはドレイン電極５と配線１２間の寄生容量を低減できる。このような構成とすることにより、半導体装置の高周波特性を向上させることができる。
実施の形態２．
　本発明の実施の形態２に係わる半導体装置について図を用いて以下説明する。
図６は実施の形態２に係る半導体装置の一例を示す断面図である。半導体チップ１の主面に、半導体デバイス２が形成されている。
　半導体デバイス２は、ひさしを含むＹ型又はＴ型のゲート電極３と、ソース電極４と、ドレイン電極５および配線６を有する電界効果トランジスタ（ＦＥＴ）である。ＦＥＴの他にダイオードなど他のデバイスを形成する場合もある。ここで、半導体デバイス２は窒化シリコン膜（例えばＳｉＮ）などの絶縁膜７により覆われている。
　半導体デバイス２のゲート電極３は、ポリイミドなどが用いられた第１の樹脂層９および第２の樹脂層１０によって側方と上方を覆われ、第１の樹脂層９および第２の樹脂層１０で形成された第１の樹脂構造体Ａはゲート電極３には接触せず、中空構造８が形成されている。第１の樹脂構造体Ａの材料には、上記はポリイミドを用いたが、ＢＣＢ樹脂などを用いても良い。また、第１の樹脂構造体Ａのすぐ外側は、第１の樹脂構造体Ａに用いた樹脂より透湿性が小さい窒化シリコン膜（例えばＳｉＮ）などの絶縁膜１１に覆われている。
　半導体チップ１は、パッケージのフレーム２１に搭載され、ワイヤ２２（図では、ワイヤ２２ａ及びワイヤ２２ｂ）によって、半導体チップ１とフレーム２１が電気的に接続されている。
　また、この半導体チップ１においては、上述の絶縁膜１１の外側に、第１の樹脂構造体Ａに用いられた樹脂よりも誘電率が同じかそれよりも低い、第２の樹脂構造体Ｂが塗布され、その後、比誘電率が４程度のエポキシ系熱硬化樹脂体２３により封止されてパッケージ化される。
　また、本実施の形態２の半導体装置では、図６に示すように、第２の樹脂構造体Ｂが第１の樹脂構造体Ａを保護する構造となっている。そして、この構造により、上述のエポキシ系熱硬化樹脂体により高温高圧環境下でモールド封止される際に、第１の樹脂構造体Ａの密着性の弱い部分が破壊されて第１の樹脂構造体Ａの中空構造内にモールド樹脂が侵入することを防ぐことができる。
　本実施の形態２の半導体装置では、特に、第２の樹脂構造体Ｂの誘電率をエポキシ系熱硬化樹脂体２３よりも低くすることで、第１の樹脂構造体Ａのみを形成した場合よりも、ゲート電極３と配線６間の寄生容量の低減効果が大きくなる。このことにより、本実施の形態２の半導体装置では、高周波特性を向上させることができる。
　なお、以上においては、絶縁膜１１の外側を覆う樹脂構造体として誘電率が第１の樹脂構造体Ａ以下の誘電率を持つ第２の樹脂構造体を例に説明したが、この第２の樹脂構造体に代えて、誘電率がそれよりも低い、例えば比誘電率が２程度の、フッ素樹脂に代表される第３の樹脂構造体Ｃ（図示せず）を塗布した場合には、さらにその効果が増すことは言うまでもない。
実施の形態３．
　次に、本発明の実施の形態３に係る半導体装置について図を用いて説明する。
図７において、半導体チップ１の主面に、半導体デバイス２が形成されている。この半導体デバイス２は、ひさしを含むＹ型又はＴ型のゲート電極３と、ソース電極４と、ドレイン電極５および配線６を有する電界効果トランジスタ(ＦＥＴ)である。ＦＥＴの他にダイオードなど他のデバイスを形成する場合もある。
　また、上記の半導体デバイス２は窒化シリコン膜（例えばＳｉＮ）などの絶縁膜７により覆われている。この半導体デバイス２のゲート電極３は、ポリイミドなどが用いられた第１の樹脂層９および第２の樹脂層１０によって側方と上方を覆われ、第１の樹脂層９および第２の樹脂層１０で形成された第１の樹脂構造体Ａはゲート電極３には接触せず、中空構造８が形成されている。
　上記においては、本実施の形態３に係る半導体装置における第１の樹脂構造体Ａの材料に、比誘電率が３程度のポリイミドを用いた場合を前提に説明したが、比誘電率が２．５～２．７程度のＢＣＢ樹脂などを用いても良い。
　本実施の形態においては、第１の樹脂構造体Ａの外側が、ＢＣＢ樹脂を用いた第２の樹脂構造体Ｂにより覆われている。第２の樹脂構造体Ｂの材料には、ＢＣＢ樹脂以外の比誘電率が２．５～２．７程度の樹脂を用いても良く、第１の樹脂構造体Ａに用いられた樹脂と同じか、第１の樹脂構造体Ａに用いられた樹脂よりも低い誘電率を持つ樹脂を使用する。
　また、第２の樹脂構造体Ｂの外側は、第２の樹脂構造体Ｂに用いる樹脂より透湿性が小さい窒化シリコン膜（例えばＳｉＮ）などの絶縁膜１１が覆っている。
　また、本実施の形態３に係る半導体装置においては、半導体チップ１はパッケージのフレーム２１に搭載され、ワイヤ２２（図では、ワイヤ２２ａ及びワイヤ２２ｂ）によって半導体チップ１とフレーム２１が電気的に接続され、その後、実施の形態２で説明したのと同じエポキシ系熱硬化樹脂体２３により封止されてパッケージ化されている。
　次に、本実施の形態３に係る半導体装置の作用について以下説明する。上述のエポキシ系熱硬化樹脂体２３により、高温高圧環境下でモールド封止される際に、第２の樹脂構造体Ｂが第１の樹脂構造体Ａを保護する。これにより、第１の樹脂構造体Ａの密着性の弱い部分が破壊されて中空構造内にモールド樹脂が侵入することを防ぐことができる。
　また、第２の樹脂構造体Ｂの誘電率がエポキシ系熱硬化樹脂体２３よりも低いことで、第１の樹脂構造体Ａのみを形成した場合よりも、ゲート電極３と配線６間、あるいはゲート電極３とワイヤ２２間の寄生容量を低減することができる。これにより、本実施の形態３に係る半導体装置の高周波特性を向上させることが可能となる。
実施の形態４．
　次に、本発明の実施の形態４に係る半導体装置について以下図８を用いて説明する。
本実施の形態４に係る半導体装置は、おおよそ、上述した実施の形態２と実施の形態３とを組み合わせた構造となっている。
　この実施の形態においては、実施の形態２の場合と異なり（具体的には図８に示すように）、第１の樹脂構造体Ａの外側に、第１の樹脂構造体Ａに用いられた樹脂よりも低い誘電率を持つ第２の樹脂構造体Ｂが設けられている。そして、この第２の樹脂構造体Ｂより透湿性が小さい、窒化シリコン膜（例えばＳｉＮ）などの絶縁膜１１が、この第２の樹脂構造体Ｂの外側を覆っている。
　さらに、この絶縁膜１１の外側には、誘電率が第１の樹脂構造体Ａよりも低い、例えば比誘電率が２程度の、フッ素樹脂に代表される第３の樹脂構造体Ｃが塗布されている。
　なお、本実施の形態４に係る半導体装置の作用と効果は、上述した実施の形態２、あるいは実施の形態３と同様であるので、ここではその説明を省略する。
　なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変更、省略することが可能である。
　１　半導体チップ、２　半導体デバイス、３　ゲート電極、４　ソース電極、５　ドレイン電極、６、１２　配線、７、１１　絶縁膜、８　中空構造、９　第１の樹脂層、１０　第２の樹脂層、１５　半導体基板、２１　フレーム、２２、２２ａ、２２ｂ　ワイヤ、２３　エポキシ系熱硬化樹脂体、Ａ　第１の樹脂構造体、Ｂ　第２の樹脂構造体、Ｃ　第３の樹脂構造体

Claims (8)

  1. 半導体チップの主面に電極および配線を有する半導体デバイスと、
    前記半導体チップの主面側に、前記半導体デバイスの特定の電極と空間を隔てて当該特定の電極の側方および上方を覆って配置される第１の樹脂構造体と、
    前記第１の樹脂構造体の外側を覆い、当該第１の樹脂構造体の誘電率以下の誘電率を有する第２の樹脂構造体と、
    前記第２の樹脂構造体の外側を覆い、当該第２の樹脂構造体より透湿性が小さい絶縁膜と、
    を備えたことを特徴とする半導体装置。
  2. 多層の配線が前記第２の樹脂構造体の上方に設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 半導体チップの主面に電極および配線を有する半導体デバイスと、
    前記半導体チップの主面側に、前記半導体デバイスの特定の電極と空間を隔てて当該特定の電極の側方および上方を覆って配置される第１の樹脂構造体と、
    前記第１の樹脂構造体の外側を覆い、前記第１の樹脂構造体より透湿性が小さい絶縁膜と、
    前記第１の樹脂構造体および前記絶縁膜の外側を覆い、前記第１の樹脂構造体の誘電率以下の誘電率を有する第２の樹脂構造体と、
    を備えたことを特徴とする半導体装置。
  4. 前記半導体デバイス、前記第１の樹脂構造体、前記第２の樹脂構造体、および前記絶縁膜がすべてエポキシ系熱硬化樹脂体により封止され、パッケージ化されていることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記第２の樹脂構造体および前記絶縁膜の外側が、前記第１の樹脂構造体および前記第２の樹脂構造体の誘電率以下の誘電率を有する樹脂で構成された第３の樹脂構造体で覆われていることを特徴とする請求項４に記載の半導体装置。
  6. 前記特定の電極は、ひさしを含み、断面がＹ型形状あるいはＴ型形状となっているとともに、前記ひさしの下部に、別の中空構造を有することを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
  7. 請求項１または請求項５に記載の半導体装置の製造方法であって、
    半導体基板の主面に電極および配線を有する半導体デバイスを形成する工程と、
    前記半導体デバイスの特定の電極の側方を、非接触に囲う第１の樹脂層を、半導体基板の主面側に形成する工程と、
    前記特定の電極の上方に配置される第２の樹脂層を、前記第１の樹脂層の上面に接合させた後に硬化させ、前記特定の電極と空間を隔てて配置する工程と、 
    前記第１の樹脂層および前記第２の樹脂層の上方と側方に、前記第１の樹脂層および前記第２の樹脂層の樹脂の誘電率より低い誘電率を持つ樹脂により、第３の樹脂層を形成する工程と、
    前記第３の樹脂層の上面と側面を、当該第３の樹脂層よりも透湿性が小さい絶縁膜で覆う工程と、
    を含むことを特徴とする半導体装置の製造方法。
  8. 請求項３に記載の半導体装置の製造方法であって、
    半導体基板の主面に電極および配線を有する半導体デバイスを形成する工程と、
    前記半導体デバイスの特定の電極の側方を非接触に囲う第１の樹脂層を、半導体基板の主面側に形成する工程と、
    前記特定の電極の上方に配置される第２の樹脂層を、前記第１の樹脂層の上面に接合させた後に硬化させ、前記特定の電極と空間を隔てて配置する工程と、
    前記第１の樹脂層および前記第２の樹脂層の上方と側方を、前記第１の樹脂層および前記第２の樹脂層よりも透湿性が小さい絶縁膜で覆う工程と、
    前記絶縁膜の外側を、前記第１の樹脂層および前記第２の樹脂層の誘電率以下の誘電率を有する樹脂で覆う工程と、
    を含むことを特徴とする半導体装置の製造方法。
PCT/JP2017/040936 2017-11-14 2017-11-14 半導体装置およびその製造方法 WO2019097573A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE112017008195.5T DE112017008195B4 (de) 2017-11-14 2017-11-14 Halbleitereinrichtung und Verfahren zu deren Herstellung
CN201780096691.1A CN111344856B (zh) 2017-11-14 2017-11-14 半导体装置及其制造方法
JP2018508264A JP6370515B1 (ja) 2017-11-14 2017-11-14 半導体装置およびその製造方法
US16/634,526 US11348849B2 (en) 2017-11-14 2017-11-14 Semiconductor apparatus and method for manufacturing same
PCT/JP2017/040936 WO2019097573A1 (ja) 2017-11-14 2017-11-14 半導体装置およびその製造方法
TW107105971A TWI670810B (zh) 2017-11-14 2018-02-22 半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/040936 WO2019097573A1 (ja) 2017-11-14 2017-11-14 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2019097573A1 true WO2019097573A1 (ja) 2019-05-23

Family

ID=63104417

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/040936 WO2019097573A1 (ja) 2017-11-14 2017-11-14 半導体装置およびその製造方法

Country Status (6)

Country Link
US (1) US11348849B2 (ja)
JP (1) JP6370515B1 (ja)
CN (1) CN111344856B (ja)
DE (1) DE112017008195B4 (ja)
TW (1) TWI670810B (ja)
WO (1) WO2019097573A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021255890A1 (ja) * 2020-06-18 2021-12-23 Ｔｐｒ株式会社 スパイニライナ及びその製造方法、並びに接合強度の鑑別法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017008195B4 (de) * 2017-11-14 2023-06-22 Mitsubishi Electric Corporation Halbleitereinrichtung und Verfahren zu deren Herstellung
CN112687630A (zh) * 2020-12-15 2021-04-20 株洲中车时代半导体有限公司 一种功率器件及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11217440A (ja) * 1998-02-05 1999-08-10 Hitachi Chem Co Ltd フルオロアルキル基含有ポリシロキサン、低誘電率樹脂組成物及び物品
JP2001244274A (ja) * 2000-03-02 2001-09-07 Sharp Corp 半導体装置およびその製造方法および無線通信システム
JP2005314711A (ja) * 2005-07-29 2005-11-10 Hitachi Chem Co Ltd 多孔質膜、物品及び複合材
JP2005354046A (ja) * 2004-05-10 2005-12-22 Toshiba Corp 半導体装置の製造方法
JP2009032843A (ja) * 2007-07-26 2009-02-12 Nec Electronics Corp 半導体装置とその製造方法
JP2009267347A (ja) * 2008-03-31 2009-11-12 Toshiba Corp 半導体装置およびその製造方法
JP2016039319A (ja) * 2014-08-08 2016-03-22 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335343A (ja) 1992-05-27 1993-12-17 Sony Corp 電界効果トランジスタ
JP3248492B2 (ja) * 1998-08-14 2002-01-21 日本電気株式会社 半導体装置及びその製造方法
JP3877109B2 (ja) * 1998-12-02 2007-02-07 富士通株式会社 半導体装置およびその製造方法
JP3365554B2 (ja) * 2000-02-07 2003-01-14 キヤノン販売株式会社 半導体装置の製造方法
JP4434606B2 (ja) * 2003-03-27 2010-03-17 株式会社東芝 半導体装置、半導体装置の製造方法
JP4279195B2 (ja) * 2004-05-18 2009-06-17 ソニー株式会社 半導体装置
JP2006259757A (ja) * 2006-04-24 2006-09-28 Semiconductor Energy Lab Co Ltd 液晶表示装置、アクティブマトリクス型液晶ディスプレイ、及びパーソナルコンピュータ
JP5357401B2 (ja) * 2007-03-22 2013-12-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2009021439A (ja) * 2007-07-12 2009-01-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4581011B2 (ja) * 2008-01-25 2010-11-17 株式会社東芝 電気部品とその製造方法
US7943480B2 (en) * 2008-02-12 2011-05-17 International Business Machines Corporation Sub-lithographic dimensioned air gap formation and related structure
JP2010205837A (ja) * 2009-03-02 2010-09-16 Mitsubishi Electric Corp 電界効果型トランジスタ及びその製造方法
JP2011049303A (ja) * 2009-08-26 2011-03-10 Toshiba Corp 電気部品およびその製造方法
US8399350B2 (en) * 2010-02-05 2013-03-19 International Business Machines Corporation Formation of air gap with protection of metal lines
US8232618B2 (en) * 2010-08-11 2012-07-31 International Business Machines Corporation Semiconductor structure having a contact-level air gap within the interlayer dielectrics above a semiconductor device and a method of forming the semiconductor structure using a self-assembly approach
JP2014207492A (ja) * 2011-08-22 2014-10-30 パナソニック株式会社 立体映像表示装置
KR102108572B1 (ko) * 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN102945840B (zh) * 2012-11-22 2016-04-13 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及封装方法
JP2015046445A (ja) 2013-08-27 2015-03-12 富士通株式会社 化合物半導体装置及びその製造方法
JP6206096B2 (ja) * 2013-10-31 2017-10-04 富士通株式会社 半導体装置の製造方法
US9365411B2 (en) * 2014-02-03 2016-06-14 Seiko Epson Corporation MEMS device and method for manufacturing the same
JP6237429B2 (ja) * 2014-04-14 2017-11-29 富士通株式会社 化合物半導体装置及びその製造方法
JP6295802B2 (ja) * 2014-04-18 2018-03-20 ソニー株式会社 高周波デバイス用電界効果トランジスタおよびその製造方法、ならびに高周波デバイス
JP6520197B2 (ja) * 2015-02-20 2019-05-29 富士通株式会社 化合物半導体装置及びその製造方法
JP6828689B2 (ja) * 2015-10-16 2021-02-10 ソニー株式会社 半導体装置、および半導体装置の製造方法
JP6810350B2 (ja) * 2016-12-28 2021-01-06 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
DE112017008195B4 (de) * 2017-11-14 2023-06-22 Mitsubishi Electric Corporation Halbleitereinrichtung und Verfahren zu deren Herstellung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11217440A (ja) * 1998-02-05 1999-08-10 Hitachi Chem Co Ltd フルオロアルキル基含有ポリシロキサン、低誘電率樹脂組成物及び物品
JP2001244274A (ja) * 2000-03-02 2001-09-07 Sharp Corp 半導体装置およびその製造方法および無線通信システム
JP2005354046A (ja) * 2004-05-10 2005-12-22 Toshiba Corp 半導体装置の製造方法
JP2005314711A (ja) * 2005-07-29 2005-11-10 Hitachi Chem Co Ltd 多孔質膜、物品及び複合材
JP2009032843A (ja) * 2007-07-26 2009-02-12 Nec Electronics Corp 半導体装置とその製造方法
JP2009267347A (ja) * 2008-03-31 2009-11-12 Toshiba Corp 半導体装置およびその製造方法
JP2016039319A (ja) * 2014-08-08 2016-03-22 三菱電機株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021255890A1 (ja) * 2020-06-18 2021-12-23 Ｔｐｒ株式会社 スパイニライナ及びその製造方法、並びに接合強度の鑑別法

Also Published As

Publication number Publication date
TW201919163A (zh) 2019-05-16
DE112017008195B4 (de) 2023-06-22
JP6370515B1 (ja) 2018-08-08
CN111344856B (zh) 2023-05-30
JPWO2019097573A1 (ja) 2019-11-14
US20200176340A1 (en) 2020-06-04
US11348849B2 (en) 2022-05-31
CN111344856A (zh) 2020-06-26
TWI670810B (zh) 2019-09-01
DE112017008195T5 (de) 2020-07-23

Similar Documents

Publication Publication Date Title
US7786534B2 (en) Semiconductor device having SOI structure
US9820637B2 (en) Image pickup apparatus and endoscope including image pickup apparatus
WO2019097573A1 (ja) 半導体装置およびその製造方法
US7772682B1 (en) Moisture protection metal enclosure
US10147661B2 (en) Semiconductor device
US8569169B2 (en) Bottom source power MOSFET with substrateless and manufacturing method thereof
US9576845B2 (en) Method for manufacturing a semiconductor device including a hollow structure around an electrode of a semiconductor element
JP2008078555A (ja) 半導体装置およびその製造方法
JP5004907B2 (ja) 半導体装置の製造方法
JP6690509B2 (ja) 半導体装置
US11342240B2 (en) Semiconductor device
JP6757293B2 (ja) 化合物半導体集積回路及びその作製方法
JP6406138B2 (ja) 半導体装置およびその製造方法
KR102497370B1 (ko) 반도체 장치의 제조 방법
US9704771B2 (en) Flip-chip mounted semiconductor device
JP2006156869A (ja) 半導体装置の製造方法及び半導体装置
JP2021057452A (ja) モジュールおよびその製造方法
JP2007053285A (ja) 半導体装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018508264

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17932367

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17932367

Country of ref document: EP

Kind code of ref document: A1