DE112017008195B4 - Halbleitereinrichtung und Verfahren zu deren Herstellung - Google Patents

Halbleitereinrichtung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE112017008195B4
DE112017008195B4 DE112017008195.5T DE112017008195T DE112017008195B4 DE 112017008195 B4 DE112017008195 B4 DE 112017008195B4 DE 112017008195 T DE112017008195 T DE 112017008195T DE 112017008195 B4 DE112017008195 B4 DE 112017008195B4
Authority
DE
Germany
Prior art keywords
resin
structural member
semiconductor device
resin layer
resin structural
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112017008195.5T
Other languages
English (en)
Other versions
DE112017008195T5 (de
Inventor
Takeshi Hosomi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112017008195T5 publication Critical patent/DE112017008195T5/de
Application granted granted Critical
Publication of DE112017008195B4 publication Critical patent/DE112017008195B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitereinrichtung, aufweisend:
eine Halbleitervorrichtung (2) mit Elektroden (3, 4, 5) und Verdrahtungs-Zusammenschaltungen (6) auf einer Hauptoberfläche eines Halbleiterchips (1);
ein auf einer Seite der Hauptoberfläche des Halbleiterchips (1) platziertes erstes Harzstrukturelement (A), das eine spezifische Elektrode (3) der Halbleitervorrichtung (2) lateral und nach oben hin abdeckt, während es von der spezifischen Elektrode (3) mit einem Zwischenraum getrennt ist;
ein zweites Harzstrukturelement (B) mit einer Permittivität, die geringer als eine Permittivität des ersten Harzstrukturelements (A) oder dieser gleich ist, das eine äußere laterale Seite des ersten Harzstrukturelements (A) bedeckt, während es lateral und nach oben hin Kontakt mit dem ersten Harzstrukturelement (A) hat; und
einen Isolierungsfilm (11) mit einer Feuchtigkeitspermeabilität, die geringer als diejenige des zweiten Harzstrukturelements (B) ist, der eine äußere laterale Seite des zweiten Harzstrukturelements (B) bedeckt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitereinrichtung mit einer Hohlkörperstruktur, die eine Elektrode einer Halbleitervorrichtung in der Einrichtung umgibt, und auf ein Herstellungsverfahren dafür.
  • HINTERGRUNDTECHNIK
  • Um einen hohen Integrationsgrad einer Halbleitereinrichtung und deren Miniaturisierung zu erreichen, wird eine Mehrschicht-Verdrahtungsstruktur genutzt, in der ein Harzfilm und eine metallische Verdrahtung auf einem Halbleiterchip wiederholt aufeinander laminiert sind. Aufgrund der Harzfilme nimmt jedoch beispielsweise eine parasitäre Kapazität zwischen dem Gate und der Source eines Feldeffekttransistors (im Folgenden in ähnlicher Weise als „FET“ abgekürzt) zu oder nimmt diese zwischen dem Gate und dessen Drain zu, so dass sich Hochfrequenz-Charakteristiken einer Halbleitervorrichtung verschlechtern.
  • Außerdem ergibt sich in einer Halbleitereinrichtung, in der in ihrer Struktur ein Halbleiterchip in einem Gehäuse ohne Nutzung der Mehrschicht-Verdrahtung untergebracht ist, ein Fall, in welchem eine Gehäusestruktur insofern erwünscht ist, als ein Halbleiterchip aus Gründen der Miniaturisierung und niedrigerer Preise mit Hilfe einer Harzgussform versiegelt ist, statt einer Struktur, in der der Halbleiterchip in einem Hohlgefäß montiert ist, das aus einem dielektrischen oder isolierenden Material wie etwa Keramik oder dergleichen besteht; jedoch nimmt im Vergleich mit einem Fall der Hohlversiegelung eine parasitäre Kapazität (die hier im Folgenden in ähnlicher Weise als „Streukapazität“ bezeichnet wird) aufgrund der Permittivität eines für die Versiegelung mit einer Harzgussform genutzten Harzes zu, so dass die Verschlechterung von Hochfrequenz-Charakteristiken wie etwa einer Verstärkung und dergleichen verursacht wird.
  • Um damit umzugehen, wird, um die Verschlechterung jener Hochfrequenz-Charakteristiken zu verbessern, eine Halbleitereinrichtung vorgeschlagen, in der in ihrer Struktur die Zunahme einer parasitären Kapazität begrenzt wird, indem eine Hohlkörperstruktur auf einem Halbleiterchip ausgebildet wird (siehe zum Beispiel Patentdokument 1 und Patentdokument 2).
  • Eine Hohlkörperstruktur auf einem Halbleiterchip wird mittels beispielsweise der Prozessschritte gebildet, in denen:
    1. a) ein FET auf einer Hauptoberfläche eines Halbleitersubstrats ausgebildet wird; anschließend (b) eine erste Harzschicht auf der Hauptoberfläche des Halbleitersubstrats so ausgebildet wird, dass sie eine Gateelektrode des FET lateral umgibt, ohne einen Kontakt mit der Gateelektrode herzustellen; (c) ferner, ohne einen Kontakt mit der Gateelektrode herzustellen, eine Hohlkörperstruktur ausgebildet wird, indem eine zweite Harzschicht, die über der Gateelektrode abdeckt, auf die Oberseite der ersten Harzschicht gebondet wird und von diesem Zeitpunkt an eine Wärmebehandlung durchgeführt wird, so dass eine Harzstruktur ausgehärtet oder gehärtet wird; (d) die Hohlkörperstruktur mittels eines Isolierungsfilms bedeckt wird, dessen Feuchtigkeitspermeabilität geringer als diejenige eines die Hohlkörperstruktur bildenden Harzes ist, so dass die Wasserdampf- oder Feuchtigkeitsbeständigkeit der Hohlkörperstruktur gesteigert wird; und so weiter.
  • DE 10 2015 212 980 A1 beschreibt ein Verfahren zur Herstellung einer Halbleitervorrichtung, welche umfasst: Ausbilden eines Halbleiterelements mit einer Elektrode auf einer Hauptoberfläche eines Halbleitersubstrats; Ausbilden eines ersten Harzfilms, der eine Seite der Elektrode umschließt, während ein Abstand von der Elektrode des Halbleiterelements aufrechterhalten wird, auf der Hauptoberfläche des Halbleitersubstrats; und Ausbilden einer hohlen Struktur, um die Elektrode des Halbleiterelements durch Bonden eines zweiten Harzfilms, der die Elektrode überdeckt, während ein Abstand von der Elektrode des Halbleiterelements aufrechterhalten wird, an eine obere Oberfläche des ersten Harzfilms.
  • US 2015 / 0 295 074 A1 beschreibt eine Verbindungshalbleitervorrichtung enthaltend eine Elektronentransitschicht; eine Elektronenversorgungsschicht über der Elektronendurchgangsschicht; eine Gate-Elektrode, eine Source-Elektrode und eine Drain-Elektrode auf einer Ebene über der Elektronenzufuhrschicht; und einen porösen elektrisch isolierenden Film, der die Gate-Elektrode, die Source-Elektrode und die Drain-Elektrode bedeckt, wobei der poröse elektrisch isolierende Film einen organischen Bestandteil enthält und ein Hohlraum um die Gate-Elektrode in dem porösen elektrisch isolierenden Film ausgebildet ist. Eine Vernetzungsschicht befindet sich auf einer Oberfläche des porösen elektrisch isolierenden Films auf der Hohlraumseite.
  • US 2015 / 0 060 946 A1 beschreibt eine Verbindungshalbleitervorrichtung, welche eine Kanalschicht aus einem ersten Arsenidhalbleiter enthält, eine Elektronenzufuhrschicht aus einem zweiten Arsenidhalbleiter über der Kanalschicht, eine Gate-Elektrode, eine Source-Elektrode und eine Drain-Elektrode über der Kanalschicht und einen Metallfilm zwischen der Gate-Elektrode und die Drain-Elektrode, wobei der Metallfilm von der Gate-Elektrode und der Drain-Elektrode isoliert ist.
  • DOKUMENTE DER VERWANDTEN TECHNIK
  • [Patentdokumente]
    • [Patentdokument 1] JP H05- 335 343 A
    • [Patentdokument 2] JP 2016- 39 319 A
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • [Durch die Erfindung zu lösende Probleme]
  • Bei der Art und Weise der Ausbildung einer Hohlkörperstruktur besteht insofern ein Problem, als, wenn der Druck zur Zeit eines Bondens (siehe den als den Punkt (c) angegebenen oben beschriebenen Prozessschritt) einer zweiten Harzschicht auf eine erste Harzschicht schwach und/oder ungleichmäßig ist, eine Adhäsionseigenschaft schwach wird. Bei dem (den) Teilbereich (Teilbereichen), dessen (deren) Adhäsionseigenschaft schwach ist, löst sich die Bindung, und ein Eindringpfad (Eindringpfade) einer Wasserfeuchtigkeit in die Hohlkörperstruktur wird (werden) ausgebildet, und somit entsteht insofern ein Problem, als sich die Feuchtigkeitsbeständigkeit einer Halbleitervorrichtung verschlechtert.
  • Außerdem ergibt sich in einem Fall, in dem der Halbleiterchip in einem Gehäuse montiert ist, insofern ein Problem, als, wenn eine Versiegelung mit einer Harzgussform unter hoher Temperatur und hohem Druck durchgeführt wird, ein Teilbereich (Teilbereiche), dessen (deren) Adhäsionseigenschaft schwach ist (sind), zerstört wird (werden), so dass ein Gussformharz in eine Hohlkörperstruktur eindringt.
  • Die vorliegende Erfindung ist auf eine Lösung jener, oben beschriebenen Probleme gerichtet, und eine Aufgabe der Erfindung besteht darin, in einer Halbleitereinrichtung mit einer Hohlkörperstruktur auf einem Halbleiterchip eine Halbleitereinrichtung zu erhalten, deren Struktur eine Verschlechterung der Feuchtigkeitsbeständigkeit oder einen Bruch der Hohlkörperstruktur verhindert, und ein Verfahren zum Herstellen der Einrichtung zu erhalten.
  • [Mittel zum Lösen der Probleme]
  • Eine Halbleitereinrichtung gemäß der vorliegenden Erfindung ist eine Einrichtung, welche aufweist:
    • eine Halbleitervorrichtung mit Elektroden und Verdrahtungs-Zusammenschaltungen auf einer Hauptoberfläche eines Halbleiterchips;
    • ein auf einer Seite der Hauptoberfläche des Halbleiterchips platziertes erstes Harzstrukturelement, das eine spezifische Elektrode der Halbleitervorrichtung lateral und nach oben hin abdeckt, während es von der spezifischen Elektrode mit einem Zwischenraum getrennt ist;
    • ein zweites Harzstrukturelement mit einer Permittivität, die geringer als eine Permittivität des ersten Harzstrukturelements oder gleich dieser ist, das eine äußere laterale Seite des ersten Harzstrukturelements bedeckt, während es lateral und nach oben hin Kontakt mit dem ersten Harzstrukturelement hat; und
    • einen Isolierungsfilm mit einer Feuchtigkeitspermeabilität, die geringer als diejenige des zweiten Harzstrukturelements ist, der eine äußere laterale Seite des zweiten Harzstrukturelements bedeckt.
  • [Effekte der Erfindung]
  • In der Halbleitereinrichtung gemäß der vorliegenden Erfindung ist sie so angeordnet, dass eine Hohlkörperstruktur mit Hilfe eines Harzstrukturelements ausgebildet ist, das keinen Kontakt mit einer Elektrode hat, und dass eine äußere laterale Seite auf dem Harzstrukturelement über der Hohlkörperstruktur von einem Harz mit der Permittivität bedeckt ist, die geringer als die Permittivität eines eine Hohlkörperstruktur bildenden Harzstrukturelements oder gleich dieser ist, so dass es keine Fälle gibt, in denen sich die Bindung des Harzstrukturelements löst und ein Eindringpfad (Eindringpfade) einer Wasserfeuchtigkeit in die Hohlkörperstruktur ausgebildet wird (werden), und es somit möglich ist, eine Verschlechterung einer Feuchtigkeitsbeständigkeit der Halbleitervorrichtung oder einen Bruch der Hohlkörperstruktur zu verhindern. Da eine parasitäre Kapazität(en) zwischen der Elektrode und den Verdrahtungs-Zusammenschaltungen reduziert werden kann (können), kann außerdem eine Steigerung von Hochfrequenz-Charakteristiken der Halbleitereinrichtung erzielt werden.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß einer Ausführungsform 1 der vorliegenden Erfindung beispielhaft zeigt;
    • 2 ist eine entlang den Symbolen CS1-CS2 von 1 genommene Querschnittsansicht;
    • 3 ist ein erstes Diagramm unter einer Folge von Diagrammen, um Schritte eines Waferherstellungsprozesses der Halbleitereinrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung zu erläutern;
    • 4 ist ein zweites Diagramm unter einer Folge der Diagramme, um Schritte eines Waferherstellungsprozesses der Halbleitereinrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung zu erläutern;
    • 5 ist ein drittes Diagramm unter einer Folge der Diagramme, um Schritte eines Waferherstellungsprozesses der Halbleitereinrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung zu erläutern;
    • 6 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß einer Ausführungsform 2 der vorliegenden Erfindung beispielhaft zeigt;
    • 7 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß einer Ausführungsform 3 der vorliegenden Erfindung beispielhaft zeigt; und
    • 8 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß einer Ausführungsform 4 der vorliegenden Erfindung beispielhaft zeigt.
  • AUSFÜHRUNGSFORMEN ZUM AUSFÜHREN DER ERFINDUNG
  • Ausführungsform 1
  • Im Folgenden wird unter Bezugnahme auf die Zeichnungen eine Erläuterung für eine Halbleitereinrichtung gemäß einer Ausführungsform 1 der vorliegenden Erfindung gegeben. 1 ist eine Ansicht, die die Halbleitereinrichtung gemäß der Ausführungsform 1 beispielhaft zeigt. Außerdem ist 2 eine entlang den Symbolen CS1-CS2 von 1 genommene Querschnittsansicht.
  • In der Halbleitereinrichtung gemäß der Ausführungsform 1 ist eine Halbleitervorrichtung 2 auf einer Hauptoberfläche eines Halbleiterchips 1 ausgebildet. Die Halbleitervorrichtung 2 ist ein Feldeffekttransistor (FET) mit einer Gateelektrode 3 eines Typs in Y-Gestalt oder T-Gestalt, die Überhänge umfasst, einer Sourceelektrode 4, einer Drainelektrode 5 und Verdrahtungs-Zusammenschaltungen 6. Neben dem FET ergibt sich auch ein Fall, in welchem eine andere Vorrichtung wie etwa eine Diode(n) oder dergleichen ausgebildet ist; und die Halbleitervorrichtung 2 ist durch einen Isolierungsfilm 7 eines Siliziumnitridfilms (zum Beispiel SiN) oder dergleichen bedeckt.
  • Was die Gateelektrode 3 der Halbleitervorrichtung 2 anbetrifft sind außerdem laterale Teilbereiche (Teilbereiche eines äußeren Raums der Gateelektrode, die aus einem Satz Flächen parallel zu Seitenflächen der Gateelektrode bestehen, wobei die Flächen vergleichbare Flächen zu den Seitenflächen der Gateelektrode aufweisen) und obere Teilbereiche (der Gateelektrode) durch eine erste Harzschicht 9 und eine zweite Harzschicht 10, wofür Polyimid oder dergleichen genutzt wird, abgedeckt; und ein Harzstrukturelement (der in den Figuren durch das Symbol „A“ dargestellte Teilbereich, auf den als „erstes Harzstrukturelement“ verwiesen wird), das von der ersten Harzschicht 9 und der zweiten Harzschicht 10 gebildet wird, bildet eine Hohlkörperstruktur 8, ohne Kontakt mit der Gateelektrode 3 zu haben. Was ein Material des ersten Harzstrukturelements A anbetrifft wurde eine beispielhafte Erläuterung für einen Fall gegeben, der auf der Prämisse basiert, dass in der obigen Beschreibung Polyimid mit einer relativen Dielektrizitätskonstante oder relativen Permittivität der Stufe 3 verwendet wird; jedoch kann auch ein Benzocyclobuten-Harz (worauf im Folgenden als „BCB- (BCB: Benzocyclobuten-)Harz“ verwiesen wird) mit einer relativen Permittivität der Stufe 2,5 bis 2,7 verwendet werden. Es sollte besonders erwähnt werden, dass im Folgenden die Elektrode (in dem oben erwähnten Beispiel die Gateelektrode) in der oben beschriebenen Hohlkörperstruktur auch als „spezifische Elektrode“ bezeichnet werden kann.
  • Eine äußere laterale Seite des oben beschriebenen ersten Harzstrukturelements A ist durch ein zweites Harzstrukturelement B unter Verwendung eines BCB-Harzes bedeckt. Gemäß dem Obigen wird, was ein Material des zweiten Harzstrukturelements B anbetrifft, ein Harz genutzt, welches das Gleiche wie das für das erste Harzstrukturelement A verwendete ist, oder wird ein Harz genutzt, das die Permittivität aufweist, die geringer als diejenige des (der) Harzes(e) ist, das (die) für das erste Harzstrukturelement A genutzt wird (werden). Verdrahtungs-Zusammenschaltungen 12 sind über dem ersten Harzstrukturelement A so ausgebildet, dass das zweite Harzstrukturelement B sandwichartig (dazwischengelegen) angeordnet ist; und eine äußere laterale Seite des zweiten Harzstrukturelements B ist durch einen Isolierungsfilm 11 eines Siliziumnitridfilms (zum Beispiel SiN) oder dergleichen, dessen Wasserdampf- oder Feuchtigkeitspermeabilität (ein Wert der Menge an Wasserfeuchtigkeit, die pro Einheitszeit und Einheitsfläche hindurchgeht; zum Beispiel ein Wert, der angibt, wie viel Gramm Wasserfeuchtigkeit pro 1 m2 während 24 Stunden hindurchgehen) kleiner als derjenige des Harzes ist, das für das zweite Harzstrukturelement B genutzt wird, und durch die Verdrahtungs-Zusammenschaltungen 12 bedeckt ist.
  • Als Nächstes werden Schritte eines Waferherstellungsprozesses der Halbleitereinrichtung gemäß der Ausführungsform 1 erläutert (siehe 3 bis 5).
  • Zunächst wird, wie in 3 gezeigt ist, die Halbleitervorrichtung 2 auf einer Hauptoberfläche eines Halbleitersubstrats 15 ausgebildet, das dem oben erwähnten Halbleiterchip 1 entspricht, und die Halbleitervorrichtung 2 wird durch den Isolierungsfilm 7 bedeckt. Und dann wird auf der Hauptoberfläche des Halbleitersubstrats 15 und auf der Halbleitervorrichtung 2 ein Harzfilm ausgebildet, indem ein lichtempfindliches oder fotosensitives Harz wie etwa fotosensitives Polyimid oder dergleichen aufgetragen wird; und von diesem Zeitpunkt an wird, indem eine Strukturierung des Harzfilms mittels Belichtung und anschließender Entwicklung durchgeführt wird, die erste Harzschicht 9 so ausgebildet, dass sie die Gateelektrode 3 lateral umgibt, ohne einen Kontakt mit der Gateelektrode 3 herzustellen. Zu dieser Zeit ist es, indem in ähnlicher Weise auch eine Strukturierung durchgeführt wird, möglich, Öffnungen an Stellen zu hinterlassen, wo Verdrahtungs-Zusammenschaltungen über einer Harzstruktur ausgebildet werden sollen.
  • Als Nächstes wird, wie in 4 gezeigt ist, indem man eine Folie aus fotosensitivem Polyimid in einem semi-ausgehärteten oder semi-gehärteten Zustand auf der Oberseite der ersten Harzschicht 9 anbringt, die zweite Harzschicht 10 geschaffen, um die Hohlkörperstruktur zu versiegeln; indem man eine Strukturierung eines Harzfilms mittels Belichtung und anschließender Entwicklung durchführt, werden Öffnungen an erforderlichen Stellen wie etwa Kontaktteilbereichen oder dergleichen der Verdrahtungs-Zusammenschaltungen vorgesehen; und von diesem Zeitpunkt an wird eine Wärmebehandlung durchgeführt, so dass die erste Harzschicht 9 und die zweite Harzschicht 10 ausgehärtet oder gehärtet werden.
  • Anschließend wird, wie in 5 gezeigt ist, ein Harzfilm durch Auftragen eines BCB-Harzes auf die Hauptoberfläche des Halbleitersubstrats 15 oder auf das erste Harzstrukturelement A ausgebildet, und der Harzfilm wird gehärtet; und von diesem Zeitpunkt an werden Öffnungsteilbereiche oder unerwünschte Teilbereiche mittels Trockenätzung entfernt, so dass das zweite Harzstrukturelement B ausgebildet wird. Von da an werden die Verdrahtungs-Zusammenschaltungen 12 gebildet, und überdies werden Seitenflächen des zweiten Harzstrukturelements B und/oder freigelegte Teilbereiche darüber mittels des (in der Figur nicht gezeigten) Isolierungsfilms 11 eines Siliziumnitridfilms (zum Beispiel SiN) oder dergleichen bedeckt, wodurch die Halbleitereinrichtung von 1 hergestellt werden kann.
  • Als Nächstes werden im Folgenden Operationen der Halbleitereinrichtung gemäß der Ausführungsform 1 erläutert. In der Halbleitereinrichtung gemäß der Ausführungsform 1 verstärkt, selbst wenn es einen Teilbereich(e), dessen (deren) Adhäsionseigenschaft schwach ist, in dem oben beschriebenen ersten Harzstrukturelement A gibt, das zweite Harzstrukturelement B den (die) schwachen Teilbereich(e), wodurch verhindert wird, dass sich die Bindung des ersten Harzstrukturelements A löst und dass ein Eindringpfad(e) einer Wasserfeuchtigkeit in die Hohlkörperstruktur ausgebildet wird; und folglich ist es möglich, eine Verschlechterung einer Wasserdampf- oder Feuchtigkeitsbeständigkeit der Halbleitervorrichtung 2 zu verhindern.
  • Entsprechend der Art und Weise, in der die Permittivität des Harzes im zweiten Harzstrukturelement B der Halbleitereinrichtung gemäß der Ausführungsform 1 geringer als die Permittivität des Harzes in der zweiten Harzschicht 10 eingerichtet wird, kann (können) außerdem verglichen mit einer Art und Weise, in der nur das erste Harzstrukturelement A ausgebildet ist, eine parasitäre Kapazität(en) zwischen der Gateelektrode 3 und den Verdrahtungs-Zusammenschaltungen 12 oder diejenige zwischen der Drainelektrode 5 und den Verdrahtungs-Zusammenschaltungen 12 reduziert werden. Indem man solch eine Struktur übernimmt, ist eine Verbesserung von Hochfrequenz-Charakteristiken der Halbleitereinrichtung erzielbar.
  • Ausführungsform 2
  • Im Folgenden wird unter Bezugnahme auf die Zeichnung eine Halbleitereinrichtung gemäß einer Ausführungsform 2 der vorliegenden Erfindung erläutert.
  • 6 ist eine Querschnittsansicht, die die Halbleitereinrichtung gemäß der Ausführungsform 2 beispielhaft zeigt. Auf einer Hauptoberfläche des Halbleiterchips 1 ist die Halbleitervorrichtung 2 ausgebildet.
  • Die Halbleitervorrichtung 2 ist ein Feldeffekttransistor (FET) mit der Gateelektrode 3 des Typs in Y-Gestalt oder T-Gestalt, die Überhänge umfasst, der Sourceelektrode 4, der Drainelektrode 5 und den Verdrahtungs-Zusammenschaltungen 6. Neben dem FET ergibt sich auch ein Fall, in welchem eine andere Vorrichtung wie etwa eine Diode(n) oder dergleichen ausgebildet ist. Die Halbleitervorrichtung 2 ist hier durch den Isolierungsfilm 7 eines Siliziumnitridfilms (zum Beispiel SiN) oder dergleichen bedeckt.
  • Die Gateelektrode 3 der Halbleitervorrichtung 2 ist lateral und nach oben hin durch die erste Harzschicht 9 und die zweite Harzschicht 10 abgedeckt, wofür Polyimid oder dergleichen genutzt wird; und das erste Harzstrukturelement A, das von der ersten Harzschicht 9 und der zweiten Harzschicht 10 gebildet wird, hat keinen Kontakt mit der Gateelektrode 3, so dass die Hohlkörperstruktur 8 ausgebildet ist. Was ein Material des ersten Harzstrukturelements A anbetrifft, wird in der oben beschriebenen Erläuterung das Polyimid genutzt; jedoch kann ein BCB-Harz oder dergleichen verwendet werden. Außerdem ist eine direkt äußere laterale Seite des ersten Harzstrukturelements A von dem Isolierungsfilm 11 eines Siliziumnitridfilms (zum Beispiel SiN) oder dergleichen bedeckt, dessen Feuchtigkeitspermeabilität geringer als diejenige eines Harzes (von Harzen) ist, das (die) für das erste Harzstrukturelement A genutzt wird.
  • Der Halbleiterchip 1 ist auf einem Rahmen 21 seines Gehäuses montiert, und der Halbleiterchip 1 und der Rahmen 21 sind mittels Drähte 22 (in der Figuren ein Draht 22a und ein Draht 22b) miteinander elektrisch verbunden.
  • Außerdem ist auf den Halbleiterchip 1 das zweite Harzstrukturelement B, dessen Permittivität die gleiche wie oder kleiner als diejenige eines Harzes (von Harzen) ist, das (die) für das erste Harzstrukturelement A genutzt wird (werden), auf die äußere laterale Seite des oben erwähnten Isolierungsfilms 11 aufgetragen; und von diesem Zeitpunkt an wird der Halbleiterchip durch ein thermohärtendes Harzelement 23 aus Epoxid mit einer relativen Permittivität der Stufe 4 versiegelt und dadurch in einem Gehäuse eingeschlossen.
  • Außerdem übernimmt in der Halbleitereinrichtung gemäß der Ausführungsform 2 das zweite Harzstrukturelement B eine Struktur, um das erste Harzstrukturelement A zu schützen, wie in 6 gezeigt ist. Und dann wird es auf der Basis dieser Struktur möglich, zu verhindern, dass, wenn eine Gussformversiegelung unter Umgebungsbedingunge mit hoher Temperatur und hohem Druck mittels des oben beschriebenen thermohärtenden Harzelements aus Epoxid durchgeführt wird, ein Teilbereich(e), dessen (deren) Adhäsionseigenschaft des ersten Harzstrukturelements A schwach ist, zerstört wird und dass dann ein Gussformharz in die Hohlkörperstruktur des ersten Harzstrukturelements A eindringt.
  • In der Halbleitereinrichtung gemäß der Ausführungsform 2 wird gemäß der Art und Weise, in der die Permittivität des zweiten Harzstrukturelements B insbesondere kleiner als diejenige des thermohärtenden Harzelements 23 aus Epoxid eingerichtet wird, verglichen mit einer Art und Weise, in der nur das erste Harzstrukturelement A ausgebildet ist, ein Effekt einer Reduzierung einer parasitären Kapazität(en) zwischen der Gateelektrode 3 und den Verdrahtungs-Zusammenschaltungen 6 erhöht. Gemäß der oben beschriebenen Anordnung ist in der Halbleitereinrichtung gemäß der Ausführungsform 2 eine Verbesserung ihrer Hochfrequenz-Charakteristiken erzielbar.
  • Es sollte besonders erwähnt werden, dass in der oben beschriebenen Art und Weise das zweite Harzstrukturelement mit der Permittivität, die geringer als diejenige des ersten Harzstrukturelements A oder gleich dieser ist, als ein Harzstrukturelement beispielhaft beschrieben wurde, das eine äußere laterale Seite des Isolierungsfilms 11 bedeckt; wenn jedoch anstelle des zweiten Harzstrukturelements ein (in der Figur nicht gezeigtes) drittes Harzstrukturelement C aufgetragen wird, dessen Permittivität geringer als diejenige des zweiten Harzstrukturelements ist, das für ein fluorhaltiges Harz mit einer relativen Permittivität der Stufe 2 beispielsweise repräsentativ ist, wird dadurch selbstverständlich der Effekt weiter verstärkt.
  • Ausführungsform 3
  • Als Nächstes wird unter Bezugnahme auf die Zeichnung eine Halbleitereinrichtung gemäß einer Ausführungsform 3 der vorliegenden Erfindung erläutert.
  • In 7 ist die Halbleitervorrichtung 2 auf einer Hauptoberfläche des Halbleiterchips 1 ausgebildet. Die Halbleitervorrichtung 2 ist ein Feldeffekttransistor (FET) mit der Gateelektrode 3 eines Typs in Y-Gestalt oder T-Gestalt, die Überhänge umfasst, der Sourceelektrode 4, der Drainelektrode 5 und den Verdrahtungs-Zusammenschaltungen 6. Neben dem FET ergibt sich auch ein Fall, in welchem eine andere Vorrichtung wie etwa eine Diode(n) oder dergleichen ausgebildet ist.
  • Außerdem ist die oben beschriebene Halbleitervorrichtung 2 durch den Isolierungsfilm 7 eines Siliziumnitridfilms (zum Beispiel SiN) oder dergleichen bedeckt. Die Gateelektrode 3 der Halbleitervorrichtung 2 ist lateral und nach oben hin durch die erste Harzschicht 9 und die zweite Harzschicht 10 abgedeckt, wofür Polyimid oder dergleichen genutzt wird; und das von der ersten Harzschicht 9 und der zweiten Harzschicht 10 gebildete erste Harzstrukturelement A hat keinen Kontakt mit der Gateelektrode 3, so dass die Hohlkörperstruktur 8 ausgebildet ist.
  • In der obigen Darlegung wurde ein Fall basierend auf der Prämisse beispielhaft beschrieben, dass Polyimid mit einer relativen Permittivität der Stufe 3 für ein Material des ersten Harzstrukturelements A in der Halbleitereinrichtung gemäß der Ausführungsform 3 verwendet wird; jedoch kann dafür auch ein BCB-Harz mit einer relativen Permittivität der Stufe 2,5 bis 2,7 oder dergleichen verwendet werden.
  • In dieser Ausführungsform ist eine äußere laterale Seite des ersten Harzstrukturelements A durch das zweite Harzstrukturelement B, das ein BCB-Harz nutzt, bedeckt. Was ein Material des zweiten Harzstrukturelements B anbetrifft, kann neben dem BCB-Harz auch ein Harz mit einer relativen Permittivität der Stufe 2,5 bis 2,7 verwendet werden; das heißt ein Harz wird genutzt, welches das gleiche wie ein für das erste Harzstrukturelement A genutztes Harz ist oder welches die Permittivität aufweist, die geringer als diejenige eines Harzes (von Harzen) ist, das (die) für das erste Harzstrukturelement A genutzt wird (werden).
  • Außerdem deckt auf einer äußeren lateralen Seite des zweiten Harzstrukturelements B der Isolierungsfilm 11 eines Siliziumnitridfilms (zum Beispiel SiN) oder dergleichen ab, wo dessen Feuchtigkeitspermeabilität geringer als diejenige eines für das zweite Harzstrukturelement B genutzten Harzes ist.
  • In der Halbleitereinrichtung gemäß der Ausführungsform 3 ist außerdem der Halbleiterchip 1 auf dem Rahmen 21 seines Gehäuses montiert, und der Halbleiterchip 1 und der Rahmen 21 sind durch die Drähte 22 (in der Figur der Draht 22a und der Draht 22b) elektrisch miteinander verbunden; und von diesem Zeitpunkt an wird der Halbleiterchip durch das thermohärtende Harzelement 23 aus Epoxid versiegelt, welches das gleiche wie das in der Ausführungsform 2 erläuterte ist, und dadurch in einem Gehäuse eingeschlossen.
  • Als Nächstes werden im Folgenden die Operationen der Halbleitereinrichtung gemäß der Ausführungsform 3 erläutert. Wenn eine Gussformversiegelung unter Umgebungsbedingungen mit hoher Temperatur und hohem Druck mit Hilfe des oben beschriebenen thermohärtenden Harzelements 23 aus Epoxid durchgeführt wird, schützt das zweite Harzstrukturelement B das erste Harzstrukturelement A. Gemäß dieser Anordnung wird es möglich, zu verhindern, dass ein Teilbereich(e), dessen (deren) Adhäsionseigenschaft des ersten Harzstrukturelements A schwach ist, zerstört wird (werden) und dass dann ein Gussformharz in die Hohlkörperstruktur eindringt.
  • Gemäß der Art und Weise, in der die Permittivität des zweiten Harzstrukturelements B geringer als diejenige des thermohärtenden Harzelements 23 aus Epoxid eingerichtet wird, kann (können) verglichen mit einer Art und Weise, in der nur das erste Harzstrukturelement A ausgebildet wird, außerdem eine parasitäre Kapazität(en) zwischen der Gateelektrode 3 und den Verdrahtungs-Zusammenschaltungen 6 oder diejenige zwischen der Gateelektrode 3 und den Drähten 22 reduziert werden. Gemäß dieser Anordnung wird es möglich, Hochfrequenz-Charakteristiken der Halbleitereinrichtung gemäß der Ausführungsform 3 zu verbessern.
  • Ausführungsform 4
  • Als Nächstes wird unter Bezugnahme auf 8 eine Halbleitereinrichtung gemäß einer Ausführungsform 4 der vorliegenden Erfindung erläutert.
  • Die Halbleitereinrichtung gemäß der Ausführungsform 4 übernimmt annähernd eine Struktur, in der die Ausführungsform 2 und die Ausführungsform 3, die oben beschrieben wurden, miteinander kombiniert sind.
  • In dieser Ausführungsform ist im Unterschied zu dem Fall in der Ausführungsform 2 (konkret wie in 8 gezeigt) das zweite Harzstrukturelement B mit der Permittivität, die geringer als diejenige eines Harzes (von Harzen) ist, das (die) für das erste Harzstrukturelement A genutzt wird (werden), auf einer äußeren lateralen Seite des ersten Harzstrukturelements A vorgesehen. Und dann bedeckt der Isolierungsfilm 11 eines Siliziumnitridfilms (zum Beispiel SiN) oder dergleichen, dessen Feuchtigkeitspermeabilität geringer als diejenige des zweiten Harzstrukturelements B ist, eine äußere laterale Seite des zweiten Harzstrukturelements B.
  • Auf eine äußere laterale Seite des Isolierungsfilms 11 wird darüber hinaus ein drittes Harzstrukturelement C, dessen Permittivität geringer als diejenige des ersten Harzstrukturelements A ist, das für ein fluorhaltiges Harz mit einer relativen Permittivität der Stufe 2 beispielsweise repräsentativ ist, beschichtet.
  • Man beachte, dass die Operationen der Halbleitereinrichtung gemäß der Ausführungsform 4 und deren Effekte jenen in der Ausführungsform 2 oder jenen in der Ausführungsform 3, die oben beschrieben wurden, äquivalent oder ähnlich sind; folglich wird hier ihre Erläuterung unterlassen.
  • Es sollte besonders erwähnt werden, dass in der vorliegenden Erfindung jede der Ausführungsformen frei kombiniert werden kann und/oder jede der Ausführungsformen gegebenenfalls modifiziert oder eliminiert werden kann, ohne vom Umfang der Erfindung abzuweichen.
  • [Erläuterung von Zahlen und Symbolen]
  • Die Zahl
    • „1“
    bezeichnet einen Halbleiterchip;
    „2“
    eine Halbleitervorrichtung;
    „3“
    eine Gateelektrode;
    „4“
    eine Sourceelektrode;
    „5“
    eine Drainelektrode;
    „6“, „12“
    eine Verdrahtungs-Zusammenschaltung;
    „7“, „11“
    einen Isolierungsfilm;
    „8“
    eine Hohlkörperstruktur;
    „9“
    eine erste Harzschicht;
    „10“
    eine zweite Harzschicht;
    „15“
    ein Halbleitersubstrat;
    „21“
    einen Rahmen;
    „22“, „22a“, „22b“
    einen Draht;
    „23“
    ein thermohärtendes Harzelement aus Epoxid;
    „A“
    ein erstes Harzstrukturelement;
    „B“
    ein zweites Harzstrukturelement; und
    „C“
    ein drittes Harzstrukturelement.

Claims (8)

  1. Halbleitereinrichtung, aufweisend: eine Halbleitervorrichtung (2) mit Elektroden (3, 4, 5) und Verdrahtungs-Zusammenschaltungen (6) auf einer Hauptoberfläche eines Halbleiterchips (1); ein auf einer Seite der Hauptoberfläche des Halbleiterchips (1) platziertes erstes Harzstrukturelement (A), das eine spezifische Elektrode (3) der Halbleitervorrichtung (2) lateral und nach oben hin abdeckt, während es von der spezifischen Elektrode (3) mit einem Zwischenraum getrennt ist; ein zweites Harzstrukturelement (B) mit einer Permittivität, die geringer als eine Permittivität des ersten Harzstrukturelements (A) oder dieser gleich ist, das eine äußere laterale Seite des ersten Harzstrukturelements (A) bedeckt, während es lateral und nach oben hin Kontakt mit dem ersten Harzstrukturelement (A) hat; und einen Isolierungsfilm (11) mit einer Feuchtigkeitspermeabilität, die geringer als diejenige des zweiten Harzstrukturelements (B) ist, der eine äußere laterale Seite des zweiten Harzstrukturelements (B) bedeckt.
  2. Halbleitereinrichtung nach Anspruch 1, wobei Verdrahtungs-Zusammenschaltungen (12), die mehrlagig sind, oben auf dem zweiten Harzstrukturelement (B) platziert sind.
  3. Halbleitereinrichtung, aufweisend: eine Halbleitervorrichtung (2) mit Elektroden (3, 4, 5) und Verdrahtungs-Zusammenschaltungen (6) auf einer Hauptoberfläche eines Halbleiterchips (1); ein auf einer Seite der Hauptoberfläche des Halbleiterchips (1) platziertes erstes Harzstrukturelement (A), das eine spezifische Elektrode (3) der Halbleitervorrichtung (2) lateral und nach oben hin abdeckt, während es von der spezifischen Elektrode (3) mit einem Zwischenraum getrennt ist; einen Isolierungsfilm (11) mit einer Feuchtigkeitspermeabilität, die geringer als diejenige des ersten Harzstrukturelements (A) ist, der eine äußere laterale Seite des ersten Harzstrukturelements (A) bedeckt, während es lateral und nach oben hin Kontakt mit dem ersten Harzstrukturelement (A) hat; und ein zweites Harzstrukturelement (B) mit einer Permittivität, die geringer als eine Permittivität des ersten Harzstrukturelements (A) oder gleich dieser ist, das das erste Harzstrukturelement (A) und eine äußere laterale Seite des Isolierungsfilms (11) bedeckt.
  4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, wobei die Halbleitervorrichtung (2), das erste Harzstrukturelement (A), das zweite Harzstrukturelement (B) und der Isolierungsfilm (11) insgesamt mittels eines thermohärtenden Harzelements (23) aus Epoxid versiegelt sind und dadurch in einem Gehäuse eingeschlossen sind.
  5. Halbleitereinrichtung nach Anspruch 1 oder Anspruch 2, wobei das zweite Harzstrukturelement (B) und eine äußere laterale Seite des Isolierungsfilms (11) mit einem dritten Harzstrukturelement (C) bedeckt sind, das aus einem Harz mit einer Permittivität geschaffen ist, die geringer als eine Permittivität des ersten Harzstrukturelements (A) und diejenige des zweiten Harzstrukturelements (B) oder gleich diesen ist.
  6. Halbleitereinrichtung nach einem der Ansprüche 1 bis 5, wobei die spezifische Elektrode (3) Überhänge umfasst, so dass sie eine Querschnittsform eines Typs in Y-Gestalt oder T-Gestalt übernimmt, und auch andere Hohlkörperstrukturen (8) unter den Überhängen aufweist.
  7. Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 1 oder Anspruch 5, wobei das Verfahren die Schritte aufweist, in denen: eine Halbleitervorrichtung (2) mit Elektroden (3, 4, 5) und Verdrahtungs-Zusammenschaltungen (6) auf einer Hauptoberfläche eines Halbleitersubstrats (15) ausgebildet wird; eine erste Harzschicht (9) auf einer Seite der Hauptoberfläche des Halbleitersubstrats (15) so ausgebildet wird, dass sie eine spezifische Elektrode (3) der Halbleitervorrichtung (2) lateral umgibt, ohne einen Kontakt mit der spezifischen Elektrode (3) herzustellen; eine über der spezifischen Elektrode (3) platzierte zweite Harzschicht (10) auf eine Oberseite der ersten Harzschicht (9) gebondet wird und sie nach einem gemeinsamen Härten der Harzschichten (9, 10) platziert werden, während sie von der spezifischen Elektrode (3) mit einem Zwischenraum getrennt sind, um das erste Harzstrukturelement (A) zu bilden; nach oben hin und lateral eine dritte Harzschicht (B) auf der ersten Harzschicht (9) und der zweiten Harzschicht (10) mittels eines Harzes mit einer Permittivität ausgebildet wird, die geringer als Permittivitäten eines Harzes der ersten Harzschicht (9) und desjenigen der zweiten Harzschicht (10) ist, um das zweite Harzstrukturelement (B) zu bilden; und eine Oberseite der dritten Harzschicht (B) und deren Seitenfläche mit einem Isolierungsfilm (11) bedeckt werden, dessen Feuchtigkeitspermeabilität geringer als diejenige der dritten Harzschicht (B) ist.
  8. Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 3, wobei das Verfahren die Schritte aufweist, in denen: eine Halbleitervorrichtung (2) mit Elektroden (3, 4, 5) und Verdrahtungs-Zusammenschaltungen (6) auf einer Hauptoberfläche eines Halbleitersubstrats (15) ausgebildet wird; eine erste Harzschicht (9) auf einer Seite der Hauptoberfläche des Halbleitersubstrats (15) so ausgebildet wird, dass sie eine spezifische Elektrode (3) der Halbleitervorrichtung (2) lateral umgibt, ohne einen Kontakt mit der spezifischen Elektrode (3) herzustellen; eine über der spezifischen Elektrode (3) platzierte zweite Harzschicht (10) auf eine Oberseite der ersten Harzschicht (9) gebondet wird und sie nach einem gemeinsamen Härten der Harzschichten (9, 10) platziert werden, während sie von der spezifischen Elektrode (3) mit einem Zwischenraum getrennt sind, um das erste Harzstrukturelement (A) zu bilden; nach oben hin und lateral die erste Harzschicht (9) und die zweite Harzschicht (10) mit einem Isolierungsfilm (11) bedeckt werden, dessen Feuchtigkeitspermeabilität geringer als jene der ersten Harzschicht (9) und der zweiten Harzschicht (10) ist; und eine äußere laterale Seite des Isolierungsfilms (11) mit einem Harz (B) bedeckt wird, das eine Permittivität aufweist, die geringer als eine Permittivität der ersten Harzschicht (9) und diejenige der zweiten Harzschicht (10) oder gleich diesen ist, um das zweite Harzstrukturelement (B) zu bilden.
DE112017008195.5T 2017-11-14 2017-11-14 Halbleitereinrichtung und Verfahren zu deren Herstellung Active DE112017008195B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/040936 WO2019097573A1 (ja) 2017-11-14 2017-11-14 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE112017008195T5 DE112017008195T5 (de) 2020-07-23
DE112017008195B4 true DE112017008195B4 (de) 2023-06-22

Family

ID=63104417

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017008195.5T Active DE112017008195B4 (de) 2017-11-14 2017-11-14 Halbleitereinrichtung und Verfahren zu deren Herstellung

Country Status (6)

Country Link
US (1) US11348849B2 (de)
JP (1) JP6370515B1 (de)
CN (1) CN111344856B (de)
DE (1) DE112017008195B4 (de)
TW (1) TWI670810B (de)
WO (1) WO2019097573A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017008195B4 (de) * 2017-11-14 2023-06-22 Mitsubishi Electric Corporation Halbleitereinrichtung und Verfahren zu deren Herstellung
JP6925559B1 (ja) * 2020-06-18 2021-08-25 Ｔｐｒ株式会社 スパイニライナ及びその製造方法、並びに接合強度の鑑別法
CN112687630A (zh) * 2020-12-15 2021-04-20 株洲中车时代半导体有限公司 一种功率器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335343A (ja) 1992-05-27 1993-12-17 Sony Corp 電界効果トランジスタ
US20150060946A1 (en) 2013-08-27 2015-03-05 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
US20150295074A1 (en) 2014-04-14 2015-10-15 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
DE102015212980A1 (de) 2014-08-08 2016-02-11 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Halbleitervorrichtung

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11217440A (ja) 1998-02-05 1999-08-10 Hitachi Chem Co Ltd フルオロアルキル基含有ポリシロキサン、低誘電率樹脂組成物及び物品
JP3248492B2 (ja) * 1998-08-14 2002-01-21 日本電気株式会社 半導体装置及びその製造方法
JP3877109B2 (ja) * 1998-12-02 2007-02-07 富士通株式会社 半導体装置およびその製造方法
JP3365554B2 (ja) * 2000-02-07 2003-01-14 キヤノン販売株式会社 半導体装置の製造方法
JP3689613B2 (ja) * 2000-03-02 2005-08-31 シャープ株式会社 半導体装置の製造方法
JP4434606B2 (ja) * 2003-03-27 2010-03-17 株式会社東芝 半導体装置、半導体装置の製造方法
JP2005354046A (ja) * 2004-05-10 2005-12-22 Toshiba Corp 半導体装置の製造方法
JP4279195B2 (ja) * 2004-05-18 2009-06-17 ソニー株式会社 半導体装置
JP4204578B2 (ja) 2005-07-29 2009-01-07 日立化成工業株式会社 多孔質膜、物品及び複合材
JP2006259757A (ja) * 2006-04-24 2006-09-28 Semiconductor Energy Lab Co Ltd 液晶表示装置、アクティブマトリクス型液晶ディスプレイ、及びパーソナルコンピュータ
JP5357401B2 (ja) * 2007-03-22 2013-12-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2009021439A (ja) * 2007-07-12 2009-01-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2009032843A (ja) 2007-07-26 2009-02-12 Nec Electronics Corp 半導体装置とその製造方法
JP4581011B2 (ja) * 2008-01-25 2010-11-17 株式会社東芝 電気部品とその製造方法
US7943480B2 (en) * 2008-02-12 2011-05-17 International Business Machines Corporation Sub-lithographic dimensioned air gap formation and related structure
JP2009267347A (ja) * 2008-03-31 2009-11-12 Toshiba Corp 半導体装置およびその製造方法
JP2010205837A (ja) * 2009-03-02 2010-09-16 Mitsubishi Electric Corp 電界効果型トランジスタ及びその製造方法
JP2011049303A (ja) * 2009-08-26 2011-03-10 Toshiba Corp 電気部品およびその製造方法
US8399350B2 (en) * 2010-02-05 2013-03-19 International Business Machines Corporation Formation of air gap with protection of metal lines
US8232618B2 (en) * 2010-08-11 2012-07-31 International Business Machines Corporation Semiconductor structure having a contact-level air gap within the interlayer dielectrics above a semiconductor device and a method of forming the semiconductor structure using a self-assembly approach
JP2014207492A (ja) * 2011-08-22 2014-10-30 パナソニック株式会社 立体映像表示装置
KR102108572B1 (ko) * 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN102945840B (zh) * 2012-11-22 2016-04-13 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及封装方法
JP6206096B2 (ja) * 2013-10-31 2017-10-04 富士通株式会社 半導体装置の製造方法
US9365411B2 (en) * 2014-02-03 2016-06-14 Seiko Epson Corporation MEMS device and method for manufacturing the same
JP6295802B2 (ja) * 2014-04-18 2018-03-20 ソニー株式会社 高周波デバイス用電界効果トランジスタおよびその製造方法、ならびに高周波デバイス
JP6520197B2 (ja) * 2015-02-20 2019-05-29 富士通株式会社 化合物半導体装置及びその製造方法
JP6828689B2 (ja) * 2015-10-16 2021-02-10 ソニー株式会社 半導体装置、および半導体装置の製造方法
JP6810350B2 (ja) * 2016-12-28 2021-01-06 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
DE112017008195B4 (de) * 2017-11-14 2023-06-22 Mitsubishi Electric Corporation Halbleitereinrichtung und Verfahren zu deren Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335343A (ja) 1992-05-27 1993-12-17 Sony Corp 電界効果トランジスタ
US20150060946A1 (en) 2013-08-27 2015-03-05 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
US20150295074A1 (en) 2014-04-14 2015-10-15 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
DE102015212980A1 (de) 2014-08-08 2016-02-11 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Halbleitervorrichtung
JP2016039319A (ja) 2014-08-08 2016-03-22 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TW201919163A (zh) 2019-05-16
JP6370515B1 (ja) 2018-08-08
CN111344856B (zh) 2023-05-30
JPWO2019097573A1 (ja) 2019-11-14
US20200176340A1 (en) 2020-06-04
US11348849B2 (en) 2022-05-31
WO2019097573A1 (ja) 2019-05-23
CN111344856A (zh) 2020-06-26
TWI670810B (zh) 2019-09-01
DE112017008195T5 (de) 2020-07-23

Similar Documents

Publication Publication Date Title
DE112017008195B4 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE69737248T2 (de) Verfahren zum Einkapseln einer integrierten Halbleiterschaltung
DE3331624C2 (de) Halbleiteranordnung mit Schutzmetalleinrichtung
DE3587780T2 (de) Elektronisches Bauelement und Verfahren zur Herstellung.
DE4019848A1 (de) Halbleitereinrichtung mit einer eine pufferschicht aufweisenden anschlussflaeche
DE2637667A1 (de) Halbleiteranordnung
DE202015102619U1 (de) Chip-Scale Sensorchip-Packung
DE102013103465A1 (de) Längliche Bumps in integrierten Schaltungen
DE112017007395T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112012003666T5 (de) Organische elektrolumineszente Beleuchtungsvorrichtung und Verfahren zur Hestellung derselben
DE19842441B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112017002564B4 (de) Halbleitervorrichtung und zugehöriges herstellungsverfahren
DE102015212980B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112006002489T5 (de) Leistungshalbleiter-Bauteil mit integriertem passiven Bauelement
DE112017007356T5 (de) Hohle versiegelte Vorrichtung und Herstellungsverfahren dafür
DE112017002888B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
AT515443B1 (de) Verfahren zum Herstellen einer Leiterplatte sowie Leiterplatte
DE102015100001B4 (de) Chipanordnung und Verfahren zu deren Herstellung
DE69233604T2 (de) Struktur zur unterdrückung einer durch eine aufladung im dielektrikum verursachte feldumkehrung
DE102019127007A1 (de) Stapel elektrischer bauelemente und verfahren zur herstellung desselben
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
DE102009025070A1 (de) Verfahren zum Kapseln eines Chips
DE102014118931A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE69827212T2 (de) Harzversiegelte Halbleiteranordnung und deren Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021768000

Ipc: H01L0023485000

R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final