DE19842441B4 - Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE19842441B4
DE19842441B4 DE19842441A DE19842441A DE19842441B4 DE 19842441 B4 DE19842441 B4 DE 19842441B4 DE 19842441 A DE19842441 A DE 19842441A DE 19842441 A DE19842441 A DE 19842441A DE 19842441 B4 DE19842441 B4 DE 19842441B4
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor substrate
layer
transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19842441A
Other languages
English (en)
Other versions
DE19842441A1 (de
Inventor
Shigenobu Maeda
Tadashi Nishimura
Kazuhito Tsutsumi
Shigeto Maegawa
Yuuichi Hirano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19842441A1 publication Critical patent/DE19842441A1/de
Application granted granted Critical
Publication of DE19842441B4 publication Critical patent/DE19842441B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Wire Bonding (AREA)

Abstract

Halbleiterbauelement, mit
einer ersten Isolierschicht (107),
einer darauf ausgebildeten Halbleiterschicht (120), die einen darin ausgebildeten Transistor mit SOI-Struktur enthält,
einer darauf ausgebildeten zweiten Isolierschicht (108), die die Halbleiterschicht bedeckt,
einer Elektrode (103, 105, 106), die auf der zweiten Isolierschicht (108) vorgesehen ist, und
einem elektrisch leitenden Höcker (11), der auf der Elektrode (103, 105, 106) vorgesehen ist,
wobei der Transistor und die Elektrode (103, 105, 106) nicht direkt miteinander in Kontakt stehen.

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement und insbesondere ein Halbleiterbauelement, das in CSP-Form (Chip Size Package = Chipgrößengehäuse) montiert ist.
  • 9 ist eine schematische Querschnittsansicht einer CSP-Montage. Ein Halbleiterbauelement 1 ist in Form eines Chips direkt auf einer Leiterplatte 2 montiert, um die für die Montage des Halbleiterbauelements 1 auf der Leiterplatte 2 erforderliche Fläche zu reduzieren. Das Halbleiterbauelement 1 in Chipform enthält Löthöcker 11, über die das Halbleiterbauelement 1 mit der Leiterplatte 2 verbunden ist.
  • 10 ist eine schematische Querschnittsansicht eines weiteren Typs einer CSP-Montage. Wie in 10 gezeigt ist, ist das Halbleiterbauelement 1 in Chipform manchmal von einem Gießharz 12 bedeckt, das die Exposition der Löthöcker 11 ermöglicht.
  • Die 11 bis 14 sind Querschnittsansichten zur Erläuterung eines Verfahrens zur Herstellung eines Halbleiterbauelements in der Reihenfolge aufeinanderfolgender Prozeßschritte. Wie in 11 gezeigt ist, sind auf einer oberen Oberfläche eines Halbleitersubstrats 101 beispielsweise aus Silicium Diffusionsschichten 101a und 101b, die als Source und als Drain dienen, ausgebildet. Auf dem Halbleitersubstrat 101 ist ein Zwischenschicht-Isolierfilm 102 ausgebildet, der beispielsweise aus Siliciumoxid hergestellt ist. Gegenüber der oberen Oberfläche eines Abschnitts des Halbleitersubstrats 101, der zwischen den Diffusionsschichten 101a und 101b liegt, ist über einem Gate-Isolierfilm (der um der einfachen Darstellung willen mit dem Zwischenschicht-Isolierfilm 102 gleichgesetzt ist) ein Gate 109 ausgebildet. Mit der Diffusionsschicht 101b ist über einen nicht gezeigten Verbindungsmechanismus, beispielsweise ein Kontaktloch, eine Aluminiumanschlußfläche 103 verbunden.
  • Auf der in 11 gezeigten Struktur wird durch einen Plasma-CVD-Prozeß ein Siliciumnitridfilm 104 ausgebildet. Ein Teil des Siliciumnitridfilms 104, der über der Aluminiumanschlußfläche 103 liegt, wird durch Photolithographie und durch Ätzung selektiv entfernt, um die in 12 gezeigte Struktur zu schaffen.
  • Auf der in 12 gezeigten Struktur werden durch einen Zerstäubungsprozeß (Sputtern) eine Titanschicht 105 und eine Nickelschicht 106 aufgebracht (abgeschieden). Dann werden Photolithographie- und Ätzprozesse so ausgeführt, daß die Titanschicht 105 und die Nickelschicht 106 nur in einem Bereich zurückbleiben, der sich von der Aluminiumanschlußfläche 103 zu einem Ende des Siliciumnitridfilms 104 erstreckt, wodurch die in 13 gezeigte Struktur geschaffen wird.
  • Auf einer Mehrschichtstruktur, die in dem in 13 gezeigten Aufbau aus der Aluminiumanschlußfläche 103, der Titanschicht 105 und der Nickelschicht 106 besteht, wird ein Löthöcker 11 angeordnet, um die in 14 gezeigte Struktur zu schaffen.
  • Wie im Stand der Technik wohlbekannt ist, bewirken bei einer Bestrahlung mit Alphateilchen 91 Elektronen 93 und Löcher 92, die im Halbleiter erzeugt werden, Betriebsfehler eines Halbleiterbauelements. Obwohl das Halblei terbauelement von dem Gießharz 12 bedeckt ist und die Löthöcker 11 wie in 10 gezeigt freiliegen, ist es notwendig gewesen, beispielsweise ein Polyimidharz zu verwenden, das für Alphastrahlen weniger durchlässig als das Material des typischen Gießharzes 12 ist, um das Halbleiterbauelement vor den Alphateilchen abzuschirmen und zu schützen.
  • Leider kann das Polyimidharz das Halbleiterbauelement in Chipform, das bei der CSP-Montage verwendet wird, nur schwer vor Alphateilchen abschirmen und schützen. Die Herstellung eines Polyimidfilms anstelle des Siliciumnitridfilms 104 oder auf dem Siliciumritridfilm 104 könnte die Entfernung der Titanschicht 105 und der Nickelschicht 106 sowie die Erzeugung ungleichmäßiger oder rauher Oberflächen zur Folge haben.
  • Diese Probleme ergeben sich aus der Filmaufbringungstemperatur, die die Temperatur von 300 °C übersteigt, mit der die Titanschicht 105 und die Nickelschicht 106 durch den Zerstäubungsprozeß aufgebracht werden. Im allgemeinen wird ein Polyimid durch Dehydratation von Carboxyl-Polyamid in flüssigem Zustand durch Erhitzen auf eine Temperatur von 300 °C bis 350 °C, um eine Polymerisierung hervorzurufen, hergestellt. Es ist jedoch schwierig, die in dem Carboxyl-Polyamid enthaltene Feuchtigkeit vollständig zu entfernen. Die in dem Polyimid verbleibende Feuchtigkeit könnte während des Zerstäubens der Titanschicht 105 und der Nickelschicht 106 freigesetzt werden, wodurch Probleme der Entfernung der Feuchtigkeit sowie der Erzeugung unebener Oberflächen entstehen.
  • Weiterhin werden zwischen dem Halbleiterchip und der Leiterplatte mechanische Spannungen erzeugt, da die Leiterplatte im allgemeinen einen höheren Wärmeausdehnungskoeffizienten als der Halbleiterchip besitzt. Bei der CSP-Montage sind keine spannungsentlasteten Anschlußdrahtrahmen wie bei der Anschlußdrahtgehäuse-Montage vorhanden, was Schwierigkeiten bei der Entlastung von Spannungen nach der Gehäusemontage zur Folge hat. Die Schwierigkeiten der Spannungsentlastung ergeben eine gewisse Wahrscheinlichkeit für im Halbleitersubstrat 101 erzeugte Risse. Die Diffusionsschichten 101a und 101b sind im allgemeinen in einem Störstellendiffusionsbereich, der als Wanne bekannt ist, ausgebildet. Die Erzeugung von Rissen in der Wanne verschlechtert die Transistoreigenschaften erheblich.
  • Aus der Druckschrift WO 94/17553 ist ein dreidimensionaler integrierter Schaltkreis und ein Verfahren zu dessen Herstellung bekannt. Der dreidimensionale Schaltkreis beinhaltet einen SOI-Wafer mit einem Transistor, der zwischen zwei isolierenden Schichten eingebettet ist, einer Elektrode in einem Kontaktloch, das bis zu einer Gateelektrode reicht und einen Indiumhöcker auf der Elektrode.
  • Aus der Druckschrift US 5 329 423 ist eine Halbleitervorrichtung bekannt mit einem Halbleiterschaltungs-Chip mit Elektroden, auf denen Indiumhöcker aufgebracht sind. Eine z.B. aus SiN bestehende Passivierungsschicht und eine z.B. aus Polyamid bestehende Verkapselungsschicht sind in dieser Reihenfolge mit Ausnahme der Stellen, an denen sich die Elektroden und die Indiumhöcker befinden, auf den Halbleiterschaltungschip aufgebracht.
  • Aus "Flip Chip Technologies", John H. Lau, Seiten 26 bis 28, McGraw-Hill, 1996 ist die Beschreibung verschiedener Lot-Bump-Flip-Chip-Technologien bekannt, bei denen ein Halbleiter-Chip mit Löt-Bumps mit einem Substrat verbunden wird.
    •
  • Der Erfindung liegt daher die Aufgabe zugrunde, ein Halbleiterbauelement für die CSP-Montage und ein Verfahren zu seiner Herstellung zu schaffen, wobei in dem Halbleiterbauelement Fehler aufgrund von Alphastrahlung vermieden werden und das Halbleiterbauelement gegenüber Beanspruchungen hochgradig beständig ist.
  • Diese Aufgabe wird gelöst durch ein Halbleiterbauelement nach Anspruch 1 oder 5 oder 6. Weiterbildungen der Erfindung sind in den untergeordneten Ansprüchen angegeben.
  • Das Halbleiterbauelement nach Anspruch 1 oder nach Anspruch 3 kann in einer sogenannten CSP-Montage angebracht werden, bei der der leitende Höcker mit einer Leiterplatte verbunden wird. Weiterhin besitzt der Transistor die SOI-Struktur, wobei Elektronen und Löcher, die aufgrund einer Alphastrahlung in der Halbleiterschicht, in der der Transistor gebildet ist, erzeugt werden, in Mengen vorkommen, die die Funktionsweise des Transi stors nicht beeinflussen. Ferner besteht eine geringe Wahrscheinlichkeit für die Erzeugung von Rissen in der Halbleiterschicht aufgrund der Beanspruchungen, die sich aus den unterschiedlichen Wärmeausdehnungskoeffizienten zwischen der Leiterplatte und dem Halbleiterbauelement ergeben und die bei der CSP-Montage ein Problem gewesen sind.
  • Bei dem Halbleiterbauelement nach Anspruch 5, ist das erste Element, das gegenüber Alphastrahlen hochgradig beständig ist, in dem Bereich ausgebildet, in dem die von dem Höcker stammenden Alphastrahlen nicht durch einen Film blockiert werden. Dadurch ist eine effektive Flächennutzung möglich und werden 'nachteilige Wirkungen, die sich aus der Alphastrahlung ergeben, vermieden.
  • Bei dem Halbleiterbauelement nach Anspruch 5 liegt der Körper des MOS-Transistors, der als erstes Element dient, auf einem festen Potential. Dadurch werden parasitäre bipolare Effekte vermieden, wodurch die Beständigkeit gegenüber der Alphastrahlung weiter erhöht wird.
    •
  • Weitere Merkmale und Vorteile der Erfindung werden deutlich beim Lesen der folgenden Beschreibung bevorzugter Ausführungen, die auf die beigefügten Figuren Bezug nimmt. Von den Figuren zeigen:
  • 1 eine Querschnittsansicht zur Erläuterung der Struktur eines Halbleiterbauelements gemäß einer ersten bevorzugten Ausführung der Erfindung;
  • 2 eine Querschnittsansicht zur Erläuterung einer weiteren Struktur gemäß der ersten bevorzugten Ausführung;
  • 3–5 Querschnittsansichten zur Erläuterung eines Verfahrens zur Herstellung des Halbleiterbauelements in der Reihenfolge aufeinanderfolgender Prozeßschritte;
  • 6 eine Querschnittsansicht zur Erläuterung eines weiteren Verfahrens zur Herstellung des Halbleiterbauelements
  • 7 eine Querschnittsansicht zur Erläuterung einer Struktur des Halbleiterbauelements gemäß einer zweiten bevorzugten Ausführung der Erfindung;
  • 8 eine Querschnittsansicht zur Erläuterung einer Struktur des Halbleiterbauelements gemäß einer dritten bevorzugten Ausführung der Erfindung;
  • 9 die bereits erwähnte schematische Querschnittsansicht einer CSP-Montage;
  • 10 die bereits erwähnte schematische Querschnittsansicht eines weiteren Typs einer CSP-Montage; und
  • 11-14 die bereits erwähnten Querschnittsansichten zur Erläuterung eines Verfahrens zur Herstellung eines Halbleiterbauelements in der Reihenfolge aufeinanderfolgender Prozeßschritte.
  • Erste bevorzugte Ausführung
  • 1 ist eine Querschnittsansicht zur Erläuterung der Struktur eines Halbleiterbauelements gemäß einer ersten bevorzugten Ausführung der Erfindung. Auf einem Halbleitersubstrat 101 beispielsweise aus Silicium ist ein vergrabener Oxidfilm 107 ausgebildet. Auf dem vergrabenen Oxidfilm 107 ist ein MOS-Transistor mit einer SOI-Struktur (SOI = Semiconductor-on-Insulator = Halbleiter-auf-Isolator) ausgebildet. Der MOS-Transistor enthält Source- und Drain-Bereiche 120a bzw. 120b, die in einer Halbleiterschicht 120 beispielsweise aus Silicium gebildet sind, sowie eine Gate-Elektrode 110. Die Halbleiterschicht 120 und die Gate-Elektrode 110 sind mit einem Zwischenschicht-Isolierfilm 108 bedeckt, der beispielsweise aus BPTEOS (Bor-Phosphor-Tetraethyl-Orthosilikat) und/oder aus NSG (nichtdotiertes Silikatglas) hergestellt ist und auf dem vergrabenen Oxidfilm 107 ausgebildet ist.
  • Auf dem Zwischenschicht-Isolierfilm 108 ist eine Aluminiumanschlußfläche 103, die entweder mit dem Sourcebereich 120a oder mit dem Drainbereich 120b über nicht gezeigte Verbindungsmechanismen verbunden ist, sowie ein Siliciumnitridfilm 104 mit einer Öffnung auf der Oberseite der Aluminiumanschlußfläche 103 ausgebildet. Lediglich in einem Bereich, der sich von der Aluminiumanschlußfläche 103 zu einem Ende des Siliciumnitridfilms 104 erstreckt, sind eine Titanschicht 105 und eine Nikkelschicht 106 ausgebildet. Auf der Nickelschicht 106 ist ein Löthöcker 11 angeordnet.
  • Ein unterer Teil (der das Halbleitersubstrat 101 enthält) einer solchen Struktur, der unter dem Zwischenschichtisolierfilm 108 liegt und diesen umfaßt, kann unter Verwendung einer Technik zur Bildung eines SOI-Transistors geschaffen werden. Ein oberer Teil (der den Löthöcker 11 enthält) einer solchen Struktur, der über dem Zwischenschicht-Isolierfilm 108 liegt, kann durch die in den 11 bis 14 gezeigte Technik ausgebildet sein.
  • In der Halbleiterschicht 120 und in dem Halbleitersubstrat 101 werden Elektronen 93 und 92 erzeugt, wenn die Struktur nach 1 mit Alphateilchen 91 bestrahlt wird. Da jedoch die Halbleiterschicht 120 für den SOI-Transistor vorgesehen ist, kann die Dicke der Halbleiterschicht 120 auf eine für die Bildung des Kanals erforderliche Dicke reduziert werden. Somit werden die Elektronen 93 und Löcher 92 in der Halbleiterschicht 120 in einer viel kleineren Anzahl als in dem Halbleitersubstrat 101 erzeugt. Aus diesem Grund wird der SOI-Transistor durch die Alphastrahlung weniger stark als bei einem sogenannten Bulk-Transistor, wie er in 14 gezeigt ist, nachteilig beeinflußt.
  • Wenn ferner eine solche Struktur nach dem Erhitzen des Löthökkers 11 und der CSP-Montage gekühlt wird, werden Spannungen erzeugt, da die Leiterplatte, die einen höheren Wärmeausdehnungskoeffizienten als der Halbleiterchip besitzt, um einen größeren Betrag schrumpft. Da jedoch die Halbleiterschicht 120 eine geringe Dicke und eine geringe Länge besitzt, ist die Wahrscheinlichkeit für die Erzeugung von Rissen in der Halbleiterschicht 120 geringer als für jene Risse, die im Halbleitersubstrat 101 erzeugt würden. Dadurch wird ein Halbleiterchip mit einer größeren Beständigkeit gegenüber Beanspruchungen als bei der in 14 gezeigten Struktur geschaffen, ohne daß die Größenreduzierung, die für die CSP-Montage charakteristisch ist, beeinträchtigt wird.
  • 2 ist eine Querschnittsansicht zur Erläuterung einer weiteren Struktur des Halbleiterbauelements gemäß der ersten bevorzugten Ausführung der Erfindung. Die Halbleiterschicht 120 erstreckt sich senkrecht zur Längsrichtung eines nicht gezeigten Kanals (d. h. in Richtung der Kanalbreite). Für die FS-Isolation (FS = Field Shield Isolation = Feldabschirmung) mehrerer Transistoren sind FS-Gates 111 vorgesehen, die in Richtung der Kanalbreite angeordnet sind. Die Halbleiterschicht 120 ist, selbst wenn sie in dieser Weise verlängert ist, viel dünner als das Halbleitersubstrat 101. Daher können Beanspruchungen leichter entlastet werden und es werden weiterhin in der Halbeiterschicht 120 weniger Risse erzeugt. Risse, sofern vorhanden, im Halbleitersubstrat 101 üben auf die Eigenschaften des in der Halbleiterschicht 120 gebildeten Transistors keinen Einfluß aus. Daher beeinträchtigt die Struktur nach 2, die die langgestreckte Halbleiterschicht 120 für die FS-Isolation enthält, die Wirkungen der Erfindung im Vergleich zu der Struktur nach 1 nicht.
  • Die 3 bis 5 sind Querschnittsansichten zur Erläuterung eines Verfahrens zur Herstellung des Halbleiterbauelements in der Reihenfolge aufeinanderfolgender Prozeßschritte.
  • Wie in 3 gezeigt ist, wird auf dem Halbleitersubstrat 101 ein Zwischenschicht-Isolierfilm 102 ausgebildet, auf dem eine Mehrschichtstruktur, die die Aluminiumanschlußfläche 103, die Titanschicht 105 und die Nickelschicht 106 enthält, ausgebildet wird. Die Aluminiumanschlußfläche 103 ist mit nicht gezeigten Source- und Drainbereichen elektrisch verbunden. Die lokale Dreifachmetallschichtstruktur, die in 3 gezeigt ist, kann durch bekannte Halbleiterherstellungstechniken erhalten werden.
  • Danach werden der Siliciumnitridfilm 104 und eine Polyimidschicht 203 aufgebracht, ferner wird auf der Oberseite der Nickelschicht 106 eine Öffnung ausgebildet (4). Ein Mehrschichtfilm 201, der den Siliciumnitridfilm 104 und die Polyimidschicht 203 enthält, dient als Film zum Blockieren von Alphateilchen. Dann wird in der Öffnung der Löthöcker 11 ausgebildet, woraufhin das Halbleiterbauelement in Chipform fertiggestellt ist (5). Diese Struktur, die die Polyimidschicht 203 enthält, die verhindert, daß Alphateilchen in das Halbleitersubstrat 101 eindringen, kann Fehler vermeiden, die sich aus den Alphateilchen ergeben, falls in dem Halbleitersubstrat 101 ein Bulk-Transistor ausgebildet ist. Alphateilchen, die von unterhalb des Halbleitersubstrats 101 ankommen (wo der Zwischenschicht-Isolierfilm 102 nicht vorgesehen ist), erreichen die Diffusionsschichten 101a und 101b unter normalen Bedingungen nicht und müssen daher im wesentlichen nicht berücksichtigt werden.
  • Die Polyimidschicht 203 wird ausgebildet, nachdem die Titanschicht 105 und die Nickelschicht 106 ausgebildet worden sind. Die Temperatur steigt während des Schrittes der Ausbildung des Löthöckers 11 auf ungefähr 200 °C an. Daher wird das Problem der von der bereits gebildeten Polyimidschicht 203 freigegebenen Feuchtigkeit vermieden.
  • 6 ist eine Querschnittsansicht zur Erläuterung eines weiteren Verfahrens zur Herstellung des Halbleiterbauelements. Auf die in 14 gezeigte Struktur wird mit Ausnahme des Löthöckers 11 Carboxyl-Polyamid getropft. Danach wird die sich ergebende Struktur erhitzt, um die Polyimidschicht 203 mit Ausnahme des phateilchen blockiert, ohne die Verbindung zwischen dem Löthökker 11 und der Leiterplatte zu stören.
  • Selbstverständlich ist das in der oben beschriebenen Technik verwendete Material nicht auf Carboxyl-Polyamid eingeschränkt, statt dessen kann irgendein Material verwendet werden, mit dem Alphateilchen blockiert werden und das herabtropfen kann.
  • Zweite bevorzugte Ausführung
  • 7 ist eine Querschnittsansicht zur Erläuterung einer Struktur des Halbleiterbauelements gemäß einer zweiten bevorzugten Ausführung der Erfindung. In der oberen Fläche des Halbleitersubstrats 101 sind ein Isolieroxidfilm 400 mit einem Bereich AR sowie Diffusionsschichten 101a und 101b, die als Source- und Drainbereiche dienen, ausgebildet. Der Zwischenschicht-Isolierfilm 102, der Gateelektroden 109 umgibt, ist auf dem Halbleitersubstrat 101 ausgebildet. Die Mehrschichtstruktur, die die Aluminiumanschlußfläche 103, die Titanschicht 105 und die Nickelschicht 106 enthält, ist lokal auf dem Zwischenschicht-Isolierfilm 102 ausgebildet. Der Löthöcker 11 ist auf der Mehrschichtstruktur angeordnet. Der Film 201 ist auf dem Zwischenschicht-Isolierfilm 102 mit Ausnahme des Löthöckers 11 ausgebildet. Die Bildung des Films 201 kann unter Verwendung des oben beschriebenen Prozeßschrittes zur Bildung des Polyamidfilms 203 erfolgen.
  • Das Vorhandensein des Films 201 und des Löthöckers 11 schließt von vornherein Alphateilchen aus, die durch die Luft ankommen und in das Halbleitersubstrat 101 eindringen. Da jedoch das Lötmittel im allgemeinen Blei als Bestandteil und radioaktive Isotope als Verunreinigung in nicht geringen Mengen enthält, besteht eine gewisse Wahrscheinlichkeit, daß Alphateilchen vom Löthöcker 11 selbst in das Halbleitersubstrat 101 eindringen.
  • Um dies zu verhindern, wird auf der oberen Fläche des Halbleitersubstrats 101 die Fläche AR geschaffen, die vom Löthöcker 11 ohne Behinderung durch den Film 201 sichtbar ist (d. h. mit dem Löthöcker 11 durch gedachte Linien, die den Film 201 nicht berühren, verbindbar ist). Ein Element, dessen Funktionsweise durch einen geringen Anstieg der elektrischen Ladungen beeinflußt wird, etwa ein Transistor und ein Kondensator, wird in dem Bereich PR, in den vom Löthöcker 11 Alphateilchen eindringen könnten, nicht gebildet. Beispielsweise besitzt ein Kondensator, der in dem bei der CSP-Montage verwendeten Halbleiterbauelement gebildet wird, eine Kapazität von einigen zehn Femto-Coulomb, wobei die Funktionsweise eines solchen Kondensators durch die Erzeugung geringer Mengen von Elektron-Loch-Paaren beeinflußt wird.
  • Der Isolieroxidfilm 400 ist beispielsweise im Bereich AR ausgebildet. Alternativ können in dem Bereich AR der SOI-Transistor, der gegenüber den Alphateilchen hochgradig beständig ist und in der ersten bevorzugten Ausführung gezeigt ist, oder ein Widerstandselement ausgebildet sein. Da der Film 201 verhindert, daß die vom Löthöcker 11 ankommenden Alphateilchen sowie die aus der Luft kommenden Alphateilchen den Transistor, der in dem vom Bereich AR verschiedenen Bereich ausgebildet ist, erreichen, können Fehler im Transistor aufgrund der Alphateilchen vermieden werden.
  • Insbesondere kann ein Element, das eine größere Beständigkeit gegenüber Alphastrahlung besitzt als das Element, das in dem vom Bereich AR verschiedenen Bereich ausgebildet ist, im Bereich AR ausgebildet sein, wodurch eine effektive Flächennutzung ermöglicht wird, ohne die Beständigkeit des gesamten Halbleiterbauelements gegenüber der Alphastrahlung nachteilig zu beeinflussen.
  • Dritte bevorzugte Ausführung
  • 8 ist eine Querschnittsansicht zur Erläuterung einer Struktur eines Halbleitebauelements gemäß einer dritten bevorzugten Ausführung der Erfindung. Wie in. der ersten bevorzugten Ausführung enthält das Halbleiterbauelement der fünften bevorzugten Ausführung mehrere SOI-Transistoren 121 bis 123. Der SOI-Transistor 121 enthält Source- und Drainbereiche 121a und 121b, einen Körperabschnitt 121c und eine Gate-Elektrode 121d. Der SOI-Transistor 122 enthält Source- und Drainbereiche 122a und 122b, einen Körperabschnitt 122c und eine Gate-Elektrode 122d. Der SOI-Transistor 123 enthält Source- und Drainbereiche 123a und 123b, einen Körperabschnitt 123c und eine Gate-Elektrode 123d. Die Körperabschnitte 121c und 122c liegen auf schwebendem Potential, d. h. sind nicht auf ein festes Potential gelegt, während der Körperabschnitt 123c durch die nicht gezeigte bekannte Technik auf einem festen Potential liegt.
  • Für die Bildung eines MOS-SOI-Transistors im Bereich AR schließt die Festlegung des Potentials des Körperabschnitts des Transistors unter Verwendung der bekannten Technik parasitäre bipolare Effekte durch die Elektronen und Löcher, die durch Alphastrahlung erzeugt werden, von vornherein aus, ferner ist eine effektive Flächennutzung bei weiterer Erhöhung der Beständigkeit gegenüber der Alphastrahlung möglich.
  • Abwandlung
  • Um die Erzeugung von Alphastrahlung vom Löthöcker 11 zu vermeiden, kann ein Löthöcker verwendet werden, der aus einer bleifreien Legierung aus Gold und Zinn hergestellt ist.
  • Obwohl die Erfindung oben im einzelnen beschrieben worden ist, ist die vorangehende Beschreibung in ihren sämtlichen Aspekten lediglich erläuternd und nicht einschränkend zu verstehen. Selbstverständlich können zahlreiche Abwandlungen und Veränderungen vorgenommen werden, ohne vom Umfang der Erfindung abzuweichen.

Claims (8)

  1. Halbleiterbauelement, mit einer ersten Isolierschicht (107), einer darauf ausgebildeten Halbleiterschicht (120), die einen darin ausgebildeten Transistor mit SOI-Struktur enthält, einer darauf ausgebildeten zweiten Isolierschicht (108), die die Halbleiterschicht bedeckt, einer Elektrode (103, 105, 106), die auf der zweiten Isolierschicht (108) vorgesehen ist, und einem elektrisch leitenden Höcker (11), der auf der Elektrode (103, 105, 106) vorgesehen ist, wobei der Transistor und die Elektrode (103, 105, 106) nicht direkt miteinander in Kontakt stehen.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass der Transistor ein MOS-Transistor ist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Transistor mehrere Transistorfeldabschirmungen (111) enthält, die voneinander isoliert sind und in der Halbleiterschicht (120) ausgebildet sind.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Elektrode eine Mehrschichtstruktur enthält, die eine Titanschicht (105) und eine Nickelschicht (106) enthält.
  5. Halbleiterbauelement, mit einem Halbleitersubstrat (101, 107, 108), einer Elektrode (103, 105, 106), die auf dem Halbleitersubstrat (101, 107, 108) angeordnet ist, einem elektrisch leitenden Höcker (11), der auf der Elektrode (103, 105, 106) vorgesehen ist, einem Film (201), der das Halbleitersubstrat (101, 102) mit Ausnahme des Höckers (11) bedeckt und Alphastrahlen blockiert, einem MOS-Transistor (123) mit einem Körper auf einem festen Potential, der in dem Halbleitersubstrat (101, 107, 108) in einem Bereich (AR) angeordnet ist, in den vom Höcker (11) Alphastrahlen eindringen können, und einem zweiten Element (121, 122), das im Halbleitersubstrat (101, 107, 108) in einem von diesem Bereich (AR) verschiedenen Bereich angeordnet ist und gegenüber der Alphastrahlung weniger beständig ist als der MOS-Transistor (123).
  6. Halbleiterbauelement, mit einem Halbleitersubstrat (101, 102), einer Elektrode (103, 105, 106), die auf dem Halbleitersubstrat (101, 102) angeordnet ist, einem elektrisch leitenden Höcker (11), der auf der Elektrode (103, 105, 106) angeordnet ist, einem Film (201), der das Halbleitersubstrat (101, 102) mit Ausnahme des Höckers (11) bedeckt und Alphastrahlen blockiert, einem Isolieroxidfilm (400), der in dem Halbleitersubstrat (101, 102) in einem Bereich (AR), in den vom Höcker (11) Alphastrahlen eindringen können, angeordnet ist, und einem Element (101a, 101b, 109), das in dem Halbleitersubstrat (101, 102) in dem von dem Bereich (AR) verschiedenen Bereich angeordnet ist.
  7. Halbleiterbauelement nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass die Elektrode eine Mehrschichtstruktur enthält, die eine Titanschicht (105) und eine Nickelschicht (106) umfasst, und der Film (201) aus Polyimid hergestellt ist.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Höcker ein Löthöcker (11) ist.
DE19842441A 1998-02-26 1998-09-16 Halbleiterbauelement und Verfahren zu seiner Herstellung Expired - Fee Related DE19842441B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10045459A JPH11243208A (ja) 1998-02-26 1998-02-26 半導体装置及びその製造方法
JPP10-45459 1998-02-26

Publications (2)

Publication Number Publication Date
DE19842441A1 DE19842441A1 (de) 1999-09-09
DE19842441B4 true DE19842441B4 (de) 2004-07-29

Family

ID=12719953

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19842441A Expired - Fee Related DE19842441B4 (de) 1998-02-26 1998-09-16 Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
US (2) US6459125B2 (de)
JP (1) JPH11243208A (de)
KR (2) KR19990071421A (de)
DE (1) DE19842441B4 (de)
FR (1) FR2775387B1 (de)
TW (1) TW382817B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243208A (ja) * 1998-02-26 1999-09-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3824845B2 (ja) * 2000-06-21 2006-09-20 セイコーエプソン株式会社 Ｌｃｄドライバｉｃチップ
JP2002270611A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003045958A (ja) * 2001-07-27 2003-02-14 Denso Corp 半導体装置及びその製造方法
US6762503B2 (en) * 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
US6841874B1 (en) * 2002-11-01 2005-01-11 Amkor Technology, Inc. Wafer-level chip-scale package
DE10308275A1 (de) * 2003-02-26 2004-09-16 Advanced Micro Devices, Inc., Sunnyvale Strahlungsresistentes Halbleiterbauteil
WO2006134534A1 (en) * 2005-06-15 2006-12-21 Nxp B.V. Layer sequence and method of manufacturing a layer sequence
US7736915B2 (en) * 2006-02-21 2010-06-15 International Business Machines Corporation Method for neutralizing trapped charge in a charge accumulation layer of a semiconductor structure
WO2009027888A2 (en) * 2007-08-24 2009-03-05 Nxp B.V. Solderable structure
JP2009064812A (ja) * 2007-09-04 2009-03-26 Panasonic Corp 半導体装置の電極構造およびその関連技術
US8809182B2 (en) 2008-05-01 2014-08-19 International Business Machines Corporation Pad cushion structure and method of fabrication for Pb-free C4 integrated circuit chip joining
KR101936039B1 (ko) 2012-10-30 2019-01-08 삼성전자 주식회사 반도체 장치
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
JP6416800B2 (ja) * 2016-01-26 2018-10-31 株式会社東芝 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
WO1994017553A1 (en) * 1993-01-21 1994-08-04 Hughes Aircraft Company Three dimensional integrated circuit and method of fabricating same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110734A (ja) 1986-10-29 1988-05-16 Hitachi Ltd 集積回路素子
JPS63229726A (ja) 1987-03-18 1988-09-26 Nec Corp 混成集積回路装置
JPS63262867A (ja) 1987-04-20 1988-10-31 Nec Corp 半導体記憶装置
US5024965A (en) 1990-02-16 1991-06-18 Chang Chen Chi P Manufacturing high speed low leakage radiation hardened CMOS/SOI devices
JPH03272176A (ja) 1990-03-22 1991-12-03 Fujitsu Ltd 半導体装置と基板と基板製造方法
KR100292330B1 (ko) * 1992-05-01 2001-09-17 이데이 노부유끼 반도체장치와그제조방법및실리콘절연기판의제조방법
JP2924506B2 (ja) * 1992-10-27 1999-07-26 日本電気株式会社 アクティブマトリックス型液晶表示装置の画素構造
JP3321899B2 (ja) * 1992-12-04 2002-09-09 株式会社デンソー 半導体装置
JP3269536B2 (ja) 1993-02-19 2002-03-25 株式会社デンソー 半導体装置
US5492863A (en) * 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
JPH08139296A (ja) 1994-11-08 1996-05-31 Hitachi Ltd 半導体基板およびそれを用いた半導体集積回路装置
JP3296400B2 (ja) * 1995-02-01 2002-06-24 東芝マイクロエレクトロニクス株式会社 半導体装置、その製造方法およびＣｕ製リード
JPH0951083A (ja) 1995-08-10 1997-02-18 Mitsubishi Electric Corp ゲートアレイ型半導体集積回路装置及びその製造方法
US5670812A (en) * 1995-09-29 1997-09-23 International Business Machines Corporation Field effect transistor having contact layer of transistor gate electrode material
JP2748955B2 (ja) 1996-03-21 1998-05-13 株式会社日立製作所 半導体装置
JP2861965B2 (ja) * 1996-09-20 1999-02-24 日本電気株式会社 突起電極の形成方法
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
JPH10294318A (ja) * 1997-04-18 1998-11-04 Toshiba Corp 電子部品
JP3641111B2 (ja) * 1997-08-28 2005-04-20 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100357757B1 (ko) * 1997-11-21 2003-01-24 로무 가부시키가이샤 반도체장치및그제조방법
JPH11243208A (ja) * 1998-02-26 1999-09-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3546783B2 (ja) * 1999-06-09 2004-07-28 セイコーエプソン株式会社 半導体記憶装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994017553A1 (en) * 1993-01-21 1994-08-04 Hughes Aircraft Company Three dimensional integrated circuit and method of fabricating same
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Flip Chip Technologies, J.H. Lau, 26-28, McGraw Hill, 1998 *

Also Published As

Publication number Publication date
DE19842441A1 (de) 1999-09-09
KR20010072669A (ko) 2001-07-31
KR100377893B1 (ko) 2003-03-29
US20020110954A1 (en) 2002-08-15
JPH11243208A (ja) 1999-09-07
US6459125B2 (en) 2002-10-01
US20020003259A1 (en) 2002-01-10
KR19990071421A (ko) 1999-09-27
FR2775387A1 (fr) 1999-08-27
TW382817B (en) 2000-02-21
FR2775387B1 (fr) 2002-09-06

Similar Documents

Publication Publication Date Title
DE19842441B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4019848C2 (de) Halbleitereinrichtung mit einer allseitig isolierten Unterstützungsschicht unterhalb eines Kontaktgebietes und Herstellungsverfahren für eine solche Halbleitereinrichtung
DE102004012845B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung, Schaltungssubstrat und elektronischer Apparat
DE102004034397B4 (de) Bildsensormodul mit einem Waferebenenpaket
DE69635397T2 (de) Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE10337569B4 (de) Integrierte Anschlussanordnung und Herstellungsverfahren
DE10250636B4 (de) Verfahren zum Herstellen einer Halbleiterstuktur und Halbleiterstruktur
DE3002343C2 (de)
DE3331624C2 (de) Halbleiteranordnung mit Schutzmetalleinrichtung
DE3134343A1 (de) Halbleiteranordnung
DE102006001600B3 (de) Halbleiterbauelement mit Flipchipkontakten und Verfahren zur Herstellung desselben
DE19907525A1 (de) Packung für einen integrierten Schaltkreis und Verfahren zum Herstellen eines Halbleiters
DE4323799A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102006056066A1 (de) Halbleiterbauelement mit Justiermarkierungsschicht und Herstellungsverfahren
DE102012219330A1 (de) Halbleitervorrichtung und Verfahren zum Bilden von Höckerstrukturen mit einer Schutzschicht
DE10125035A1 (de) Halbleiterbauteil
DE10308275A1 (de) Strahlungsresistentes Halbleiterbauteil
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
DE19901384A1 (de) Elektronisches Bauelement und Verwendung einer darin enthaltenen Schutzstruktur
DE10357919A1 (de) Abbildungs-Anordnung und Verfahren zu deren Herstellung
DE60121137T2 (de) Passivierungsschicht auf einer Halbleitervorrichtung mit einer ferroelektrischen Schicht
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE19845294B4 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE69233604T2 (de) Struktur zur unterdrückung einer durch eine aufladung im dielektrikum verursachte feldumkehrung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee