DE3134343A1 - Halbleiteranordnung - Google Patents
HalbleiteranordnungInfo
- Publication number
- DE3134343A1 DE3134343A1 DE19813134343 DE3134343A DE3134343A1 DE 3134343 A1 DE3134343 A1 DE 3134343A1 DE 19813134343 DE19813134343 DE 19813134343 DE 3134343 A DE3134343 A DE 3134343A DE 3134343 A1 DE3134343 A1 DE 3134343A1
- Authority
- DE
- Germany
- Prior art keywords
- film
- chip
- semiconductor
- arrangement
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Local Oxidation Of Silicon (AREA)
Description
-3-' Bar.chreibung_
Die Erfindung betrifft eine in Harz eingeformte oder
eingegossene Halbleitervorrichtung, insbesondere eine Schutzringanordnung, die auf einem Halbleitersubstrat
ausgebildet ist.
Es ist bekannt, daß ein Isolierfilm auf der Oberfläche der Umfangskante eines Siliciumhalbleitersubstrats
^O (Chip) mit einem oder mehreren Schaltungselementen aus- ■
gebildet wird und daß ein leitender Schutzring auf dem Isolierfilm in der Weise angeordnet wird, daß er
sich längs der Umfangskante des Halbleitersubstrat^ erstreckt. Eine derartige Anordnung ist beispielsweise
in der DE-OS 30 02 740 beschrieben. Der Schutzring wird
verwendet, um eine Inversionsschicht in der Halbleitersubstratoberfläche
zu verhindern, auf der der Isolierfilm ausgebildet ist. Er kann auch als Verdrahtung
verwendet werden, um das Erdpotential (Referenzpotential)
*" oder das Versorgungspotential einer Schaltung anzulegen.
Um die Herstellungskosten einer diskreten Halbleiter- . anordnung oder einer integrierten Halbleiterschaltungsanordnung
zu verringern, ist es erwünscht, ein aus ZJ Harz oder Kunststoff geformtes Gehäuse anstatt eines
Keramikgehäuses oder eines Glasgehäuses als Dichtungseinrichtung für die Anordnung zu verwenden. Um die Herstellungskosten
zu verringern, ist es somit bei einem Halbleitersubstrat mit einer derartigen Schutzring-
anordnung ebenfalls erwünscht, daß sie in das Kunststoff- oder Kunstharz-Gehäuse eingeschlossen ist.
Untersuchungen der Anmelderin haben jedoch ergeben, daß in dem Falle, wo das Halbleitersubstrat mit der
Schutzringanordnunc mit einem herkömmlichen Übertragungsformverfahre.,
in einen Kunststoff oder ein
Kunstharz eingefornit wird, hohe Beanspruchungen, die
dem Formungskunstharz zuzuschreiben sind, insbesondere auf die vier Ecken eines tetragonalen Halbleitersubstrats
oder -chips wirken, was zu Brüchen oder Rissen in einem Passivierungsfilm führt, der über dem Schutzring an den
Ecken des Chips und dem Halbleitersubstrat in der Nähe der Ecken liegt. Die Brüche oder Risse führen zu unzulänglichen
Gegenständen der Halbleiteranordnung oder bilden einen Grund für die Verschlechterung der Eigenschäften-der
Halbleiteranordnung.
Das Problem ist beispielsweise anhand einer hochintegrierten Schaltungsanordnung (LSI) untersucht worden,
wie es in Fig. 1 und 2 dargestellt ist. Bei einem Chip 100 in Fig. 1 und 2 sind Halbleiterelementbereiche
2, die aktive Bereiche bilden, auf einer Hauptfläche eines Silicium-Halbleitersubstrats 1 ausgebildet.Auf
einem Isolierfilm 3, der über der Oberfläche der Umfangskante des Substrats liegt, sind eine Verdrahtung
4 sowie Anschluß- oder Bondingstellen 5 aus einem Aluminiumfilm ausgebildet und von einem Schutzring
6 umgeben, um eine Inversionsschicht zu verhindern. Der Schutzring 6 ist an das Substrat 1 (Erdleitung)
angeschlossen. Ein Passivierungsfilm (End-Passivierungsform) 7 aus Phosphosilikatglas (PSG)
oder Siliciumnitrid ist auf der Oberfläche des Chips in der Weise ausgebildet, daß die Anschluß- oder
Bondingstellen 5 freiliegen. Es hat sich herausgestellt, daß dann, wenn der Chip 100 in Kunststoff oder
Kunstharz eingegossen oder eingeformt wird, hohe Beanspruchungen aufgrund des Formungsharzes oder -kunststoff
s insbesondere auf die vier Ecken der Umfangskante des Chips wirken, so daß der Passivierungsfilm
am und um den Schutzring 6 reißt.
Die Halbleiteranordnung mit einem derartigen Aufbau wurde einem Feuchtigkeitswiderstandstest in einer
Atmosphäre hoher Temperatur und hoher Feuchtigkeit ausgesetzt- Dabei ergaben sich folgende Erkenntnisse.
Bei der Verwendung eines PSG-Filmes oder Phosphoroxid
enthaltenden Silikatglasfilmes als Zwischenschicht-Isolierfilm,
der unter der Aluminiumverdrahtung liegt, dringt Feuchtigkeit in die Anordnung
durch die Risse ein, die sich im End-Passivierungsfilm
ausgebildet haben. Somit tritt Phosphor im PSG-FiIm aus und korrodiert die Aluminiumverdrahtung,
die über d.ic?siom PSG-FiIm liocj-t.. Die Korrosion der
Aluminiumverdrahtung erreicht den aktiven Bereich des Chips, was zum Auftreten einer defekten Einheit des
Chips oder zu Verschlechterungen seiner Eigenschaften führt.
Aufgabe der Erfindung ist es daher, bei einer im Kunstharz eingeformten Halbleiteranordnung mit einem Schutzring die inneren Eigenschaften sowie die Feuchtigkeitswiderstandsfähigkeit zu verbessern. *
Die Anmelderin hat festgestellt, daß sich derartige . *
Defekte, wie Risse in dem Passivierungsfilm, der auf
und um den Schutzring an den Eckbereichen des Chips in der oben beschriebenen Weise vorhanden ist, mit der
Breite des Schutzringes zusammenhängen. Der Grund hierfür wird folgendermaßen gesehen. Wenn der Chip in das
Kunstharz mit einem Übertragungsformverfahren eingeformt wird, sinkt die Temperatur des Formungs-Kunstharzmaterials
von einer hohen Temperatur auf normale Temperatur ab, oder wenn das fertige Halbleiterprodukt
in dem Kunstharzformgehäuse betätigt wird, erzeugt der Chip Wärme, so da-ß die Eckbereiche des Chips hohen Beanspruchungen
unterworfen sind, die auf der Ausdehnung und Schrumpfung des Kunstharzes beruhen. Diese Belastun-
gen oder Beanspruchungen verschieben oder expandieren S
den Schutzring aus A3 -iminium bzw. lassen ihn schrumpfen.
-ο-Ι Aufgrund der Verschiebungen des Aluminium-Schutzrings
treten die Risse im End-Passivierungsf i'lrn oder dem
unter dem Schutzring liegenden Passivierüngsfilm auf,
da Verschiebungen oder Versetzungen schwierig sind. Um dementsprechend die Beanspruchungen zu verringern,
die der Aluminium-Schutzring an den Eckbereichen auf die
nahegelegenen Passivierüngsfilme ausübt, wird in Betracht
gezogen, die Breite des Schutzringes an den Eckbereichen des Chips klein zu machen. Die Erfindung beruht
auf dieser.Überlegung.
Gemäß einem Aspekt der Erfindung ist ein metallischer Schutzring, der längs der Umfangskante der einen Hauptfläche
eines tetragonalen Halbleitersubstrats ausgebildet
ist, mit Schlitzen oder einer Vielzahl von feldartig angeordneten Löchern in den Eckbereichen des Substrats
versehen.
Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen und unter Bezugnahme auf die
beiliegende Zeichnung näher erläutert. Die Zeichnung zeigt in:
Fig. 1 eine Draufsicht auf eine Halbleiteranordnung mit herkömmlicher Schutzringanordnung;
Fig. 2 einen Schnitt der Halbleiteranordnung längs der Linie II-II in Fig. 1;
Fig. 3 einen Schnitt zur Erläuterung eines fertigen Körpers einer erfindungsgemäßen Halbleiteranordnung
;
Fig. 4 eine Teildraufsicht zur Erläuterung des Chips
der Halbleiteranordnung gemäß Fig. 3;
Fig. 5 . eine vergrößerte Teildraufsicht des Chips gemäß
Fig. 4;
Fig. 6 einen Schnitt der Halbleiteranordnung gemäß Fig. 5 längs der Linie VI-VI;
Fig. 7 eine graphische Darstellung zur Erläuterung der Verteilung der Beanspruchungen, die in
einer Chipebene aufgrund der Kunstharzeinformung
auftreten;
Fig. 8 eine graphische Darstellung zur Erläuterung des Zusammenhanges zwischen der Breite eines
Aluminium-Schutzringes und Rissen, die an den Eckbereichen eines Passivierungsfilmes auftreten;
Fig. 9 eine schematische Draufsicht zur Erläuterung
der Form eines Schutzringes im Eckbereich zur Erläuterung der graphischen Darstellung
gemäß Fig. 8;
Fig. 10 eine graphische Darstellung zur Erläuterung des
Zusammenhanges zwischen der Breite eines Schlitzes im Schutzring und der Ausfallrate
von Chipecken bei erfindungsgemäßen Halbleiteranordnungen
;
Fig. 11 eine schemata sehe Draufsicht zur Erläuterung
der Form eines Schutzringes im Eckbereich zur näheren Erläuterung der graphischen Darstellung
in Fig. 10;
'
Fig. 12 eine graphische Darstellung zur Erläuterung des Zusammenhanges zwischen der Form eines
Schutzringes und der Ausfallrate von Chipecken bei anderen Ausführungsformen der
Halbleiter "anordnungen gemäß der Erfindung;
und in
-δι Fig. 13Α bis 13D schematische Draufsichten zur Erläuterung
verschiedener Formen von Schutzringen in Eckbereichen zur näheren Erläuterung der graphischen Darstellung
gemäß Figur 12.
Da die Figuren 1 und 2 bereits eingangs erläutert worden sind, wird nachstehend zunächst auf die Fig. 3 bis 6
Bezug genommen, um eine bevorzugte Ausführungsform gemäß
der Erfindung zu erläutern. Figur 3 zeigt eine Halbleiteranordnung mit einem Kunstharzgehäuse, das gemäß der
Erfindung hergestellt ist. In der Zeichnung bezeichnet das Bezugszeichen 8 ein Dichtungs- oder Einsiegelungsteil
aus Kunststoff o'der Kunstharz, das mit einem herkömmlichen Übertragungsformverfahren hergestellt worden
ist. Das aus Kunstharz bestehende Dichtungsteil 8
umschließt einen tetragonalen Siliciumchip 101, eine
Metalleitung 9 mit einem Halteteil, an dem der Chip 101 befestigt ist, Teile ei,ner Vielzahl von externen Metallleitungen
10 und Verbindungsdrähte 11, die elektrisch
zwischen den Chip 101 und die jeweiligen externen Lei- . tungen .10 geschaltet sind.
Figur 4 zeigt eine Draufsicht des Chips 101. Der Chip 101
besteht aus einem Halbleitersubstrat aus Siliciumeinkristall, in dem aktive Bereiche von Schaltelementen,
wie z.B. Sourcebereiche und Drainbereiche mit einem herkömmlichen Verunreinigungs-Diffusionsverfahren ausgebildet
sind. Diese Ausführungsform zeigt den Fall eines MOS IC oder einer integrierten Metall-Oxid-Halbleiter-Schaltung,
bei der Logikschaltungen aus MOS FETs in Form einer integrierten Schaltung ausgebildet sind. In
Fig. 4 bezeichnet das Bezugszeichen 12 einen Schutzring aus Aluminium, der auf einem Isolierfilm auf dem
Silicium-^Halbleitersubstrat ausgebildet ist. Der Schutzring
12 wird als ein die Inversion verhindernder Schutzring zur Prüfung der Bildung einer Inversionsschicht an
der Oberfläche des Silicium-Halbleitersubstrats sowie
außerdem als Erdverdrahtung für die Logikschaltungen verwendet. Der äußere Endteil des Schutzringes 12 ist
elektrisch mit dem Silicium-Halbleitersubstrat verbunden. Die vier Eckbereiche des Schutzringes 12 sind gemäß der
Erfindung jeweils mit L-förmigen Schlitzen 13 versehen.
Die Schlitze 13 werden nachstehend im einzelnen erläutert.
Anschluß- oder Bondingstellen 14 zum Anschließen oder Anbonden der Verbindungsdrähte 11 (vgl. Fig. 3) sind
längs der Innenseiten des Schutzringes 12 ausgebildet.
Verdrahtungen 15 erstrecken sich von den jeweiligen Anschluß- oder Bondingstellen 14 zu den aktiven Bereichen.
Die Verdrahtungen 15 werden mit einem End-Passivierungsfilm 16 überzogen. Dieser End-Passivierungsfilm 16 besitzt
Öffnungen, um die Anschlußbereiche der Anschlußstellen 14 freizulassen. Die Verbindungsdrähte 11 sind
an die Verbindungsbereiche angeschlossen.
Figuren 5 und 6 zeigen eine vergrößerte Teildraufsicht
auf den Chip 101 gemäß Fig. 4 sowie einen entsprechenden
Schnitt. Wie sich aus dem Schnitt in Fig. 6 ergibt, weist der Chip 101 einen dicken Siliciumoxidfilm (SiO--FiIm
bzw. Feldisolierfilm) 18, der auf einer Hauptfläche des Silicium-Halbleitersubstrats ausgebildet ist, und
einen dünnen Siliciumoxidfilm. oder SiOn-FiIm 19 auf,
der die die Schal te lumen Le b Il elenden Bereiehe überdeckt.
Die Technik zur Herstellung eines dicken Oxidfilmes auf ausgewählten Teilen eines Silicium-Einkristall—Halbleitersubstrats
mit Ausnahme von Bereichen zur Bildung von Elementen ist herkömmlich bekannt, beispielsweise
aus der Literaturstelle "Philips Research Reports, Band 26, Nr. 3, Seiten 157-165, Juni 1971". Die Ausführungsform
ist ein MOS-IC vom sogenannten LOCOS-Typ, wie es in der Literaturstelle beschrieben ist, wobei LOCOS
für lokale Oxidation von Silicium steht. Der dünne Oxidfilm 19, der auf -Jen Elementbereichen ausgebildet ist,
wird als Gate-Oxidfilm ür die den MOS-JC bildenden MOS
KJiTs verwendet. Obwohl i π der Zeieiinunq nicht ei<jeru;
^ dargestellt, sind Gateelektroden aus polykristallinem
Silicium direkt auf Teilen des dünnen Oxidfilmes 19 ausgebildet, um die MOS FETs zu bilden. Ein Phosphosilikatglasfilm
(PSG-FiIm oder Phosphoroxid enthaltender Silikatglasfilm) 20 ist in der Weise ausgebildet, daß er
die Si] icium-Gati-elektroden und die Teile des Feldoxidfilmes
18 und des dünnen Oxidfilmes 19 bedeckt, auf denen die Silicium-Gateelektroden nicht ausgebildet sind. Der
PSG-Filmf20jdient als Getterschicht für solche Verunreinigungen,
wie z.B. Natriumionen, die von außen eindringen, und ist erforderlich, um die elektrischen Eigenschaften
der Oberfläche des Silicium-Halbleitersubstrats der Halbleiteranordnung zu stabilisieren. Auf dem PSG-FiIm
20 sind der oben erwähnte Schutzring 12, die An-
■5 schlußstellen 14 sowie die Verdrahtungen 15 ausgebildet,
die alle aus Aluminium bestehen. Diese können gleichzeitig in der Weise ausgebildet werden, daß ein Film aus
Aluminium auf der gesamten Oberfläche des Chips mit einem
herkömmlichen Aufdampfungsverfahren ausgebildet und daß
*® ein Muster des Filmes mit einem Ätzverfahren ausgebildet
wird. Die Aluminiumverdrahtungen 15 liegen in ohmschem
Kontakt mit Halbleiterbereichen 22, die einige der Elementbereiche
bilden, und zwar über Durchgangslöcher 21, die im PSG-FiIm 20 und dem SiO2-FiIm 19 ausgebildet sind.
Der Aluminium-Schutzring 12 liegt in ohmschem Kontakt mit
dem Silicium-Halbleitersubstrat 17 an seinem äußeren Endteil 23. Somit wird das Potential des Schutzringes 12
identisch mit dem'des Substrats 17. Da bei dieser Ausführungsform der Schutzring insbesondere als Erdleitung der
Schaltungsanordnung verwendet wird, bildet das. Endteil mit ohmschem Kontakt einen Stromweg, um Strom der Leitung
(vgl. Fig. 3) zuzuführen, die an die rückseitige Hauptfläche des Halbleitersubstrats 17 angeschlossen ist. In
den Eckboreichen des Schutzringes, die den Ecken des Chips
entsprechen, sind L-förmige Schlitze 13 längs der Ecken
und in der Mitte des Schutzringes ausgebildet. Der End-
Passivierungsfilm 16 wird hergestellt aus einer Schicht
von einem PSG-FiIm, einem Siliciumoxid-Film oder SiO2-FiIm,
der mit einem herkömmlichen CVD-Verfahren oder einer chemischen Gasphasenabscheidung hergestellt wird, und
. einem Silicium-Nitridfilm, der mit einem herkömmlichen
Plasmaverfahren hergestellt wird und nachstehend einfach
als "P-SiN-FiIm" bezeichnet wird, oder einer mehrschichtigen Anordnung, die zumindest aus zwei dieser Schichten
besteht. Bei Ausführungsbeispielen der hier beschriebenen Ausführungsform wurden für die Endpassivierung die beiden
Arten einer Zwei-Schichten-Anordnung, die aus einem PSG-FiIm als erster Schicht (untere Schicht) und einer
darauf ausgebildeten P-SiN-Schicht bestand, sowie eine Drei-Schichten-Anordnung verwendet, die aus einem PSG-Film
als erster Schicht, einem P-SiN-FiIm als zwischenschicht und einem PSG-FiIm als dritter Schicht bestand.
Bei den Beispielen betrug die Größe des Chips 4,7 mm χ 4,7 mm. Die Breite des Schutzringes wurde auf 100 μΐη
oder größere Werte eingestellt, um die Zunahme des Widerstandes des Aluminiumfilmes als Verdrahtung zu verhindern,
während die Breite des Schlitzes auf ungefähr 10 μΐη eingestellt wurde, um eine Zunahme des Widerstandes
des Schutzringes im Eckbereich zu verhindern.
Bei einer derartigen Anordnung ist der Schutzring somit mit Schlitzen versehen, so daß das Auftreten von Rissen
im Passivierungsfilm aus dem nachstehenden Grunde verhindert
werden kann.
30
30
Unter Berücksichtigung des Umstandes, daß der Schutzring
auf den Umfangsbereich des in Kunstharz eingeformten oder eingegossenen Halbleiterchips die Risse oder dgl.
des Passivierungsfilmes hervorruft, haben Beanspruchungen
die Tendenz, sich meh:· am Rand des Chips als in seiner
Mitte zu konzentrieren, wie es in Fig. 7 dargestellt ist,
insbesondere an den Ecken des tetragonalen Chips. Andererseits
hat sich experimentell bestätigt, daß die Tendenz stärker auftritt, wenn die Breite des Äluminiumfilmes des
Schutzringes größer ist. Es hat sich auch durch verschiedene Experimente bestätigt, daß dann, wenn die Schlitze in
den Eckbereichen des Schutzringes ausgebildet sind, die Breite des Schutzringes mit der Breite der Schlitze abnimmt,
so daß die Beanspruchungen oder Belastungen in den Eckbereichen verringert werden, mit dem Ergebnis, daß der
Grund für das Auftreten"der Risse eliminiert wird.
Bei einer Struktur der oben beschriebenen Art werden daher die Verschiebungen des Aluminium-Schutzringes an den Eckbereichen,
die vom Formungs-Kunstharz induziert werden, aufgrund der Schlitze verringert, und die verringerten
Verschiebungen oder Versetzungen üben keine hohen Beanspruchungen auf die Passivxerungsfxlme aus, die mit dem
Aluminiumfilm in Kontakt liegen, und werden weniger verschoben als das Metall. Somit treten keine Risse in den
Passivierungsfilmen auf.
Um das Verständnis des erfindungsgemäßen Effekts zu erleichtern, sind die Zusammenhänge zwischen der Rate des
Auftretens der Risse des Passivierungsfilmes und der Breite L des Schutzringes experimentell bestimmt worden,
indem man die Form der herkömmlichen Schutzringe aus Aluminium verwendet hat, wie sie in Fig. 9 dargestellt ist.
Figur 8.verdeutlicht diesen Zusammenhang, wobei der
Anteil von Proben, die Risse erlitten haben, auf der Ordinatenachse als Ausfallrate der Chipecken und die
Breite L (vgl. Fig. 9) des Schutzringes längs der Abszissenachse aufgetragen sind. In diesem Falle hatte der
Chip eine Größe von 4,7 χ 4,7 mm2. Als End-Passivierungsfilme
wurden die beiden Arten der Drei-Schichten-Anordnung aus PSG/P-SiN/PSG und. der Zwei-Schichten-Anordnung aus
P-SiN/PSG verwendet. Die Dicken der Passivxerungsfxlme
betrugen für PSG/P-SiN/PSG = 0,85 μπι/1,1 μιη/0,-2 μΐη und
für P-SiN/PSG = 1,1 μπι/0,2 um. Als Temperaturzyklen wurde
eine Temperaturänderung von -550C bis +1500C 20-mal
wiederholt. Somit wurden die Beanspruchungen, welche
die Ausdehnung und die Schrumpfung des Kunstharzgehäuses
aufgrund der Temperaturänderungen ausüben, beschleunigt auf die Chipecken ausgeübt. In Fig. 8 entspricht
eine Kurve A dem Passivierungsfilm aus P-SiN/PSG, während eine Kurve B dem Passivierungsfilm aus PSG/
P-SiN/PSG entspricht.
Wie sich aus Fig. 8 ergibt, ist die Ausfallrate kleiner, wenn die Breite L des Schutzringes kleiner ist. Das bedeutet,
die Beanspruchungen, die von dem aus Kunstharz bestehenden Dichtungsteil auf den Chip ausgeübt werden,
sind höher, wenn die Breite des Schutzringes größer ist.
Figur 10 zeigt eine graphische Darstellung zur Erläuterung
der Tatsache, daß der prozentuale Anteil des Auftretens von Rissen des Passivierungsfilmes, entsprechend
dem Schutzringteil im Falle der Ausbildung der L-förmigen Schlitze gemäß der Erfindung in den Eckbereichen des
Schutzringes, wie es in Fig. 11 dargestellt ist, von der
Breite W der Schlitze abhängt. Hinsichtlich der Passivierungsfilme entsprechen in diesem Falle eine Kurve A dem
Zwei-Schichten-Film aus P-SiN/PSG = 1,1 μΐη/0,2 μΐη und eine
Kurve B dem Drei-Schichten-Film aus PSG/P-SiN/PSG = 0,85 μΐη/1,1 μπι/0,2 μπι. Wie sich aus Fig. 10 ergibt, nimmt
die Ausfallrate der Chipecken bei Schlitzbreiten von
20 μπι bis 40 μπι erheblich ab. Die Bedingungen der Chipgröße
und der Temperaturzyklen waren in diesem Fall die gleichen wie in dem Falle gemäß Fig. 8.
Fig. 13A bis 13D zeigen weitere Ausführungsformen gemäß
der Erfindung. Während diese Figuren schematisch verschiedene Formen des Eckb ;-reiches des Aluminium-Schutzringes
mit 160 μπι Breite bei iner Halbleiteranordnung zeigen,
ist der übrige Aufbau ier Halbleiteranordnung der gleiche, wie er oben ;m Zusammenhang mit den Fig. 3 bis 6 erläu-
-14-tert worden ist.
Die Ausführungsform gemäß Fig. 13A entspricht dem
Fall, wo ein länglicher Schlitz ausgebildet ist, so daß seine Länge I1 von der Ecke des Schutzringes 260 tun
sein kann. Figur 13B zeigt einen Fall, wo drei kur"ze
Schlitze 13a, 13b und 13c nebeneinander angeordnet sind.
Figur 13C zeigt einen Fall, wo kleine viereckige Löcher 25 in einer L-förmigen Anordnung 24 vorgesehen
sind. Die Ausführungsform ist insofern vorteilhafter als
der Fall der Ausbildung des L-förmigen Schlitzes, als die Zunahme des Widerstandes im Eckbereich des Schutzringes
verhindert werden kann. Figur 13D zeigt einen Fall, wo kleine Löcher 25 in drei L-förmigen Reihen 24a, 24b
und 24c angeordnet sind. Die Größe des Loches 25 beträgt
in diesem Falle beispielsweise 10 μπι Kantenlänge.
Bei den Ausführungsformen nach Fig. 1.3A bis 13D wurden
die Raten des Auftretens von Rissen bei den End-Passivierungsfilmen
an den Eckbereichen untersucht. Die Ergebnisse sind in Fig. 12 dargestellt. Die Halbleiter-Pellets waren
in diesem Falle 4,7 χ 4,7 mm2, die Temperaturzyklen waren
Temperaturänderungen von -55°C bis +1500C, die 20-mal
wiederholt wurden. In gleicher Weise wie beim Falle gemaß Fig. 10 waren die Passivierungsfilme der Zwei-Schichten-Anordnung
aus P-SiN/PSG und der Drei-Schichten-Anordnung aus PSG/P-SiN/PSG. In Fig. 12 entspricht'das
Zeichen ο den Fällen der Verwendung von Passivierungsfilmen
aus P-SiN/PSG, während das Zeichen Δ den Fall der Verwendung von Passivierungsfilmen aus PSG/P-SiN/
PSG angibt.
Wie sich aus Fig. 12 ergibt, kann die Ausfallrate der Chipecken verringert werden, indem man die Schlitze
sowie die Reihen von Löchern vorsieht.
Wie sich aus den oben beschriebenen Ausführungsformen gemäß der Erfindung ergibt, werden Mittel zur Verringerung
der Breite des Schutzringes im Eckbereich, wie z.B. die Schlitze und die Reihen von Löchern zum
Eckbereich des Schutzringes hinzugefügt. Somit kann die Beanspruchung, welche das Formungs-Kunstharz auf die Passivierungsfilme
ausübt, die an den Schutzring im Eckbereich angrenzen, verringert werden, so daß Risse
in den Passivierungsfilmen verhindert werden können.
Dabei ist die Erfindung nicht auf die oben beschriebenen Ausführungsbeispiele beschränkt. Beispielsweise kann
der Aufbau und die Form des Passivierungsfilmes, der
auf dem Schutzring aus Aluminium auszubilden ist, in entsprechender Weise angepaßt modifiziert werden.
Die Form des Schutzringes selbst wird manchmal abgewandelt,
und zwar in Abhängigkeit von der Anordnung der internen Schaltungen oder der Anschlußstellen. Das aus
Kunstharz bestehende Dichtungsteil kann ohne weiteres ein Unterschicht-Kunstharz enthalten, das direkt auf die
Oberfläche des Schutzringteiles aufgebracht ist. Während Aluminium als Material für den Schutzring angegeben
worden ist, können selbstverständlich auch andere Metallfilme verwendet werden.
Außerdem ist die erfindungsgemäße Anordnung dahingehend
effektiv, daß die Feuchtigkeits-Widerstandsfähigkeit
erhöht wird, wenn die Erfindung bei Halbleiteranordnungen zur Anwendung gelangt, die einen Schutzring haben und
die einen Passivierungsfilm verwenden, der in Kontakt mit
den Verdrahtungen liegt und eine hohe Konzentration an Phosphor enthält, insbesondere bei der Anwendung"auf Halbleiteranordnungen,
wie z.B. in Kunststoff eingeformte
hochintegrierte Schaltungen.
35
35
Leerseite
Claims (6)
- Halbleiteranordnung Patentansprüche/i/. Halbleiteranordnung, mit Elementbereichen, die in einer Hauptfläche eines im wesentlichen tot rayoiuil en HaIbleitersubstrats ausgebildet sind, mit einem ringförmigen leitenden Film, der auf einem Isolierfilm auf der Hauptfläche des Halbleitersubstrats so ausgebildet ist, daß er sich längs eines Umfangsteiles der Hauptfläche erstreckt, und mit einem Dichtungsteil ausKunstharz, in das das Halbleitersubstrat eingeformt *ist, dadurch gekennzeichnet , daß der % leitende Film (12) zumindest einen Schlitz (13) oder ^eine Vielzahl von angeordneten Löchern (25); um im wesentlichen eine Breite zu begrenzen, in zumindest einer Ecke des Halbleitersubstrats (17) aufweist.
- 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der leitende Film (12, 14, 15) mit einem Film aus Phosphorsilikatglas (16) überzogen ist.
- 3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der leitende Film (12, 14, 15) mit dem Halb- -.. ., leit'ersubstrat (17) an einem äußeren Endteil (23)des Ringes (12) elektrisch verbunden ist. 25
- 4. Anordnung nach eir^"i der Ansprüche T bis 3> dadurch <« gekennzeichnet, daß ier Schlitz (13) L-förmig ist(Fig. 13A, 13B). *« t) Bk
- 5. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Vielzahl von Löchern (25) in einer L-förmigen Anordnung (24) vorgesehen sind (Fig. 13C, 13D).
- 6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der leitende Film (12, 14, 15) aus Aluminium besteht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55119817A JPS5745259A (en) | 1980-09-01 | 1980-09-01 | Resin sealing type semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3134343A1 true DE3134343A1 (de) | 1982-06-03 |
DE3134343C2 DE3134343C2 (de) | 1996-08-22 |
Family
ID=14770970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3134343A Expired - Lifetime DE3134343C2 (de) | 1980-09-01 | 1981-08-31 | Halbleiteranordnung |
Country Status (7)
Country | Link |
---|---|
US (2) | US4625227A (de) |
JP (1) | JPS5745259A (de) |
DE (1) | DE3134343C2 (de) |
GB (1) | GB2083283B (de) |
HK (1) | HK54286A (de) |
IT (1) | IT1138522B (de) |
MY (1) | MY8600546A (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3331624A1 (de) * | 1982-09-24 | 1984-03-29 | Hitachi, Ltd., Tokyo | Elektronische einrichtung |
DE4032154A1 (de) * | 1989-10-11 | 1991-04-25 | Mitsubishi Electric Corp | Integrierte schaltungsanordnung |
DE19630910A1 (de) * | 1995-08-02 | 1997-02-06 | Nat Semiconductor Corp | Verfahren zum Herstellen eines Halbleiterbausteins |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5925387B2 (ja) * | 1980-06-10 | 1984-06-16 | 株式会社東芝 | 半導体装置 |
US5371411A (en) * | 1980-09-01 | 1994-12-06 | Hitachi, Ltd. | Resin molded type semiconductor device having a conductor film |
US4835592A (en) * | 1986-03-05 | 1989-05-30 | Ixys Corporation | Semiconductor wafer with dice having briding metal structure and method of manufacturing same |
GB2209433B (en) * | 1987-09-04 | 1990-06-13 | Plessey Co Plc | Semi-conductor devices |
US4928162A (en) * | 1988-02-22 | 1990-05-22 | Motorola, Inc. | Die corner design having topological configurations |
JPH01135739U (de) * | 1988-03-09 | 1989-09-18 | ||
EP0342681B1 (de) * | 1988-05-19 | 1995-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Verfahren zur Herstellung einer elektrischen Vorrichtung |
US5223735A (en) * | 1988-09-30 | 1993-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device in which circuit functions can be remedied or changed and the method for producing the same |
US5164816A (en) * | 1988-12-29 | 1992-11-17 | Hitachi Chemical Co., Ltd. | Integrated circuit device produced with a resin layer produced from a heat-resistant resin paste |
US5187558A (en) * | 1989-05-08 | 1993-02-16 | Mitsubishi Denki Kabushiki Kaisha | Stress reduction structure for a resin sealed semiconductor device |
JPH0322535A (ja) * | 1989-06-20 | 1991-01-30 | Oki Electric Ind Co Ltd | 樹脂封止型半導体装置 |
JP2936542B2 (ja) * | 1990-01-30 | 1999-08-23 | 株式会社日立製作所 | 電源幹線のレイアウト方法 |
US5179435A (en) * | 1990-03-05 | 1993-01-12 | Nec Corporation | Resin sealed semiconductor integrated circuit device |
KR950012657B1 (en) * | 1991-01-22 | 1995-10-19 | Nec Co Ltd | Resin sealed semiconductor integrated circuit |
JPH04256371A (ja) * | 1991-02-08 | 1992-09-11 | Toyota Autom Loom Works Ltd | 半導体装置及びその製造方法 |
JP3004083B2 (ja) * | 1991-06-21 | 2000-01-31 | 沖電気工業株式会社 | 半導体装置及びその製造装置 |
JPH05175191A (ja) * | 1991-10-22 | 1993-07-13 | Mitsubishi Electric Corp | 積層導電配線 |
JP2559977B2 (ja) * | 1992-07-29 | 1996-12-04 | インターナショナル・ビジネス・マシーンズ・コーポレイション | バイアに係るクラックを除去する方法及び構造、並びに、半導体セラミックパッケージ基板。 |
US5464794A (en) * | 1994-05-11 | 1995-11-07 | United Microelectronics Corporation | Method of forming contact openings having concavo-concave shape |
US5686356A (en) | 1994-09-30 | 1997-11-11 | Texas Instruments Incorporated | Conductor reticulation for improved device planarity |
US5572067A (en) * | 1994-10-06 | 1996-11-05 | Altera Corporation | Sacrificial corner structures |
US5543657A (en) * | 1994-10-07 | 1996-08-06 | International Business Machines Corporation | Single layer leadframe design with groundplane capability |
JP3384901B2 (ja) * | 1995-02-02 | 2003-03-10 | 三菱電機株式会社 | リードフレーム |
KR0170316B1 (ko) * | 1995-07-13 | 1999-02-01 | 김광호 | 반도체 장치의 패드 설계 방법 |
US5650666A (en) * | 1995-11-22 | 1997-07-22 | Cypress Semiconductor Corp. | Method and apparatus for preventing cracks in semiconductor die |
US5773895A (en) * | 1996-04-03 | 1998-06-30 | Intel Corporation | Anchor provisions to prevent mold delamination in an overmolded plastic array package |
KR100190927B1 (ko) * | 1996-07-18 | 1999-06-01 | 윤종용 | 슬릿이 형성된 금속막을 구비한 반도체 칩 장치 |
US5750419A (en) * | 1997-02-24 | 1998-05-12 | Motorola, Inc. | Process for forming a semiconductor device having a ferroelectric capacitor |
US5977639A (en) * | 1997-09-30 | 1999-11-02 | Intel Corporation | Metal staples to prevent interlayer delamination |
US6246124B1 (en) | 1998-09-16 | 2001-06-12 | International Business Machines Corporation | Encapsulated chip module and method of making same |
KR100670693B1 (ko) * | 2000-08-31 | 2007-01-17 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
US6709977B2 (en) * | 2002-02-12 | 2004-03-23 | Broadcom Corporation | Integrated circuit having oversized components and method of manafacture thereof |
KR100653715B1 (ko) | 2005-06-17 | 2006-12-05 | 삼성전자주식회사 | 적어도 하나의 개구부를 갖는 최상부 금속층을 구비하는반도체 소자들 및 그 제조방법들 |
JP5014969B2 (ja) * | 2007-12-10 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5893287B2 (ja) | 2011-08-10 | 2016-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置および基板 |
US8703535B2 (en) * | 2012-06-07 | 2014-04-22 | Stats Chippac Ltd. | Integrated circuit packaging system with warpage preventing mechanism and method of manufacture thereof |
JP2015088576A (ja) * | 2013-10-30 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5389688A (en) * | 1977-01-19 | 1978-08-07 | Hitachi Ltd | Semiconductor device |
JPS54133090A (en) * | 1978-04-07 | 1979-10-16 | Cho Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
DE2916954A1 (de) * | 1978-04-26 | 1979-10-31 | Tokyo Shibaura Electric Co | In kunststoff eingebettete halbleitervorrichtung |
DE3002740A1 (de) * | 1979-01-26 | 1980-08-14 | Hitachi Ltd | Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation |
US4219827A (en) * | 1976-01-31 | 1980-08-26 | Licentia Patent-Verwaltungs-G.M.B.H. | Integrated circuit with metal path for reducing parasitic effects |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1140822A (en) * | 1967-01-26 | 1969-01-22 | Westinghouse Brake & Signal | Semi-conductor elements |
US3911473A (en) * | 1968-10-12 | 1975-10-07 | Philips Corp | Improved surface breakdown protection for semiconductor devices |
JPS4921984B1 (de) * | 1969-05-28 | 1974-06-05 | ||
US3798512A (en) * | 1970-09-28 | 1974-03-19 | Ibm | Fet device with guard ring and fabrication method therefor |
US4157563A (en) * | 1971-07-02 | 1979-06-05 | U.S. Philips Corporation | Semiconductor device |
US3906539A (en) * | 1971-09-22 | 1975-09-16 | Philips Corp | Capacitance diode having a large capacitance ratio |
US3766448A (en) * | 1972-02-04 | 1973-10-16 | Gen Instrument Corp | Integrated igfet circuits with increased inversion voltage under metallization runs |
JPS582463B2 (ja) * | 1975-12-22 | 1983-01-17 | 株式会社日立製作所 | 半導体ひずみ検出素子の製造方法 |
JPS53135585A (en) * | 1977-05-02 | 1978-11-27 | Hitachi Ltd | Wiring for electronic components |
GB2000639B (en) * | 1977-06-29 | 1982-03-31 | Tokyo Shibaura Electric Co | Semiconductor device |
JPS5421165A (en) * | 1977-07-18 | 1979-02-17 | Nec Corp | Semiconductor device |
US4242698A (en) * | 1977-11-02 | 1980-12-30 | Texas Instruments Incorporated | Maximum density interconnections for large scale integrated circuits |
JPS5925381B2 (ja) * | 1977-12-30 | 1984-06-16 | 富士通株式会社 | 半導体集積回路装置 |
JPS5519850A (en) * | 1978-07-31 | 1980-02-12 | Hitachi Ltd | Semiconductor |
JPS5534444A (en) * | 1978-08-31 | 1980-03-11 | Fujitsu Ltd | Preparation of semiconductor device |
JPS5553450A (en) * | 1978-10-16 | 1980-04-18 | Hitachi Ltd | Semiconductor device with resin enclosure |
JPS60777B2 (ja) * | 1979-05-25 | 1985-01-10 | 株式会社東芝 | Mos半導体集積回路 |
-
1980
- 1980-09-01 JP JP55119817A patent/JPS5745259A/ja active Granted
-
1981
- 1981-08-20 GB GB8125494A patent/GB2083283B/en not_active Expired
- 1981-08-28 IT IT23674/81A patent/IT1138522B/it active
- 1981-08-31 DE DE3134343A patent/DE3134343C2/de not_active Expired - Lifetime
-
1985
- 1985-06-13 US US06/744,151 patent/US4625227A/en not_active Expired - Lifetime
-
1986
- 1986-07-24 HK HK542/86A patent/HK54286A/xx not_active IP Right Cessation
- 1986-12-30 MY MY546/86A patent/MY8600546A/xx unknown
-
1989
- 1989-10-10 US US07/419,007 patent/US5023699A/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4219827A (en) * | 1976-01-31 | 1980-08-26 | Licentia Patent-Verwaltungs-G.M.B.H. | Integrated circuit with metal path for reducing parasitic effects |
JPS5389688A (en) * | 1977-01-19 | 1978-08-07 | Hitachi Ltd | Semiconductor device |
JPS54133090A (en) * | 1978-04-07 | 1979-10-16 | Cho Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
DE2916954A1 (de) * | 1978-04-26 | 1979-10-31 | Tokyo Shibaura Electric Co | In kunststoff eingebettete halbleitervorrichtung |
DE3002740A1 (de) * | 1979-01-26 | 1980-08-14 | Hitachi Ltd | Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3331624A1 (de) * | 1982-09-24 | 1984-03-29 | Hitachi, Ltd., Tokyo | Elektronische einrichtung |
DE4032154A1 (de) * | 1989-10-11 | 1991-04-25 | Mitsubishi Electric Corp | Integrierte schaltungsanordnung |
US5319224A (en) * | 1989-10-11 | 1994-06-07 | Mitsubishi Denki Kabushiki Kaisha | Integrated circuit device having a geometry to enhance fabrication and testing and manufacturing method thereof |
DE19630910A1 (de) * | 1995-08-02 | 1997-02-06 | Nat Semiconductor Corp | Verfahren zum Herstellen eines Halbleiterbausteins |
Also Published As
Publication number | Publication date |
---|---|
GB2083283A (en) | 1982-03-17 |
IT8123674A0 (it) | 1981-08-28 |
MY8600546A (en) | 1986-12-31 |
JPS5745259A (en) | 1982-03-15 |
US4625227A (en) | 1986-11-25 |
DE3134343C2 (de) | 1996-08-22 |
GB2083283B (en) | 1984-06-20 |
JPS6346981B2 (de) | 1988-09-20 |
US5023699A (en) | 1991-06-11 |
HK54286A (en) | 1986-08-01 |
IT1138522B (it) | 1986-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3134343C2 (de) | Halbleiteranordnung | |
DE69233550T2 (de) | Plastikumhüllte integrierte Halbleiterschaltung mit einer Verdrahtungschicht | |
DE3331624C2 (de) | Halbleiteranordnung mit Schutzmetalleinrichtung | |
DE2825433C2 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE102014102087B4 (de) | Kontaktflecke über prozesssteuerungs-/überwachungs-strukturen in einem halbleiterchip | |
DE2153103B2 (de) | Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
DE10125407A1 (de) | Verbesserte elektronische Sicherungen durch die lokale Verschlechterung der schmelzbaren Verbindung | |
DE3601326A1 (de) | Halbleiter, insbesondere hochspannungs-mos-feldeffekt-halbleiter | |
DE4019848A1 (de) | Halbleitereinrichtung mit einer eine pufferschicht aufweisenden anschlussflaeche | |
DE2845612A1 (de) | Halbleiteranordnung mit hoeckerelektroden | |
DE60202208T2 (de) | Leistungskontakte zum aufschlag hoher ströme pro anschluss in siliziumtechnologie | |
DE2707843B2 (de) | Schutzschaltungsanordnung für einen Feldeffekttransistor | |
DE2649773A1 (de) | Halbleiteranordnung | |
DE19757269B4 (de) | Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats | |
DE3714790A1 (de) | Zenerdiode unter der oberflaeche und herstellungsverfahren | |
DE4228529B4 (de) | Verfahren zum Passivieren von Halbleiterscheiben | |
DE19512799C2 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
DE69934466T2 (de) | Herstellungsverfahren von halbleiteranordnungen als chip-size packung | |
DE3002740A1 (de) | Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation | |
DE102004048688B4 (de) | Leistungs-Halbleitervorrichtung | |
DE69233604T2 (de) | Struktur zur unterdrückung einer durch eine aufladung im dielektrikum verursachte feldumkehrung | |
DE2548060C2 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE3608418C2 (de) | ||
DE3000121A1 (de) | Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen | |
DE102012208246B4 (de) | Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OR8 | Request for search as to paragraph 43 lit. 1 sentence 1 patent law | ||
8105 | Search report available | ||
8128 | New person/name/address of the agent |
Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |