TW382817B - Semiconductor device and method of fabricating same - Google Patents

Semiconductor device and method of fabricating same Download PDF

Info

Publication number
TW382817B
TW382817B TW087112003A TW87112003A TW382817B TW 382817 B TW382817 B TW 382817B TW 087112003 A TW087112003 A TW 087112003A TW 87112003 A TW87112003 A TW 87112003A TW 382817 B TW382817 B TW 382817B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
semiconductor
electrode
layer
film
Prior art date
Application number
TW087112003A
Other languages
English (en)
Inventor
Tadashi Nishimura
Kazuhito Tsutsumi
Yuuichi Hirano
Shigenobu Maeda
Shigeto Maegawa
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW382817B publication Critical patent/TW382817B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Wire Bonding (AREA)

Description

經湞部中央標準局貝-Τ-消资合作社印纪 A7 ___ B7五、發明説明（1 ) 發明的坊術領城 本發明係有闞半導體裝置·尤係有WMCSP(Chip Size Pack age)形態實裝的半導體裝置者。 習m枋街 第9圖為表示習用CSP實機横式的剖面圖。半導體裝置 1係為抑制該半導艚裝置實裝於印刷基板2的必要面積，將 以芯片（chip)狀態直接實裝於印刷基板2 。芯片狀的半導 體裝置1係具銲錫擋座（bump)U，介由該銲錫擋座連接於 印刷基板2。 第10圖係表示習用CSP實裝的另一横式的剖面圖。如 圖示，該芯片狀半導體装置1係由允許曝露擋錫座11的横 塑（mould)樹脂12覆蓋。 第11至第14圖係K製程順序表示習用半導體裝置製 造方法的剖面圖。在第11圖中，作為源•汲機能的擴散層 101a、101b，形成於由矽所成的半導體基板101上面，該 半導體基板101上設有由矽氧化膜所成的層間絕緣膜102。 閘極109係介由閘絕緣膜相對設於擴敗層101a、101b所挟 持之半導體基板101上面。鋁墊（aluBi-pad)103係K未圖 示的連接機構（如：接觸孔），連接於擴散曆101b。 第11圖所示構造，係由電漿CVD法，、形成矽氮化膜104 。再以照相製版技術及蝕刻，於鋁墊103上•選揮性地除 去矽氮化顏104，K獲得第12圖所示的構造。 第12圖所示構造•係以濺鍍法（sputtering)形成钛層 105及練層106。然後，Μ照相製版技術及蝕刻》僅殘留由 I ----I--1 - ! ϋ- !*1 II 裝------訂----------線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適州中國囤家標rNS ) Λ4规格（210Χ 297公釐） 1 39959 經濟部中夾標準而努工消贽合作私印" A7 __B7_五、發明説明（2 ) 鋁垫103架於矽氮化膜104的部分，以獲得如第13圈所示構 造。 第13圖所示構造，係於鋁墊103、鈦層105及鎳靥106 的堆稹構造上，設擋錫座11，K獲得如第14圖所示構造。 另因α線91的飛來*可使生成於半導體中的電子93與 電洞92導致半専體裝置的動作失誤。模塑樹脂係如第10圖 所示•雖係Μ曝露播錫座11方式包裝半導體裝置•但較一 般横塑樹脂使用的材料難以透過α線，例如•係Μ聚亞醯 胺（polyimide)樹脂遮單α線保護半導體。 琎明所欲解決的間頴 然而，於使用習用CSP實裝的芯片狀半導體裝置•即 較難Μ實行由該聚亞醢胺樹脂的遮罩•保護。例如，代替 矽氮化膜104，或於矽氮化膜104上生成聚亞醢胺時•有可 能導致钛層105及鎳層106的剝離、或凹凸的發生。 該狀況係起因於*由濺鍍法形成該钛層105及嫌層106 時*成膜溫度超過300Ό 的闞係。通常，聚亞釀胺的生成 *係將聚亞醢胺後酸（polyimide carboxylic acid)加熱 至300C〜350C ，使之脫水後*實行再聚合。唯完全去除 聚亞釀胺羧酸中的水分相當困難，故於實行呔層105及線 層106的濺鍍時，殘留於聚亞醢胺的水分釋出，有等致發 生上述剝離、或凹凸的可能性。 又因，印刷基板的熱膨脹較半専體芯片大，故於兩者 間有一應力。而於CSP實裝方式•不如引嬢框方式的實機 •因無缓和懕力的線框存在，有實装後應力之媛和困難的 ------.---一--裝------訂--------^ 線 (讀先閱讀背面之注意事項再填寫本頁) 本紙张尺度適州中國S家標卑（（'NS ) Λ4規格（210X 297公釐） 2 39 9 5 9 A7 B7 經滴部中决標準局只-τ消贽合作社印裂 五、發明説明（ 3 ) 1 I 問 題 〇 故 有 因 懕 力 後 和 的 困 難 9 於 半 導 η 基 板 101 發 生 裂 1 I 纹 (c r a c k )現象的可能性 又因 擴散層1 01 a、 1 01 b 通 常 1 1 係 形 成 於 所 謂 電 井 的 摻 質 擴 散 領 域 若 於 電 井 發 生 裂 紋 | 請 1 I 將 使 電 晶 體 的 特 性 劣 化 0 先 閱 1 1 讀 1 1 本 願 係 為 解 決 上 述 問 題 t >λ 提 供 回 避 因 a 線 的 失 誤 i 背 1 之 1 或 對 應 力 耐 性 較 大 的 實 裝 用 半 導 體 裝 置 為 巨 的 〇 青 [ 事 1 WL 決 問 親 手 段 項 苒 1 填 1 有 闞 本 發 明 串 請 的 第 1 項 為 具 備 ·· 設 於 絕 緣 層 中 > 寫 本 裝 形 成 呈 SO I 構 造 電 晶 體 的 半 導 體 層 及 設 於 上 述 絕 iff 緣 層 上 頁 ^ 1 1 的 電 極 Κ 及 設 於 上 述 電 極 上 的 導 電 性 擋 座 (b u m P ) 的 半 導 ! 1 體 裝 置 者 0 1 I 有 關 本 發 明 串 請 的 第 2 項 係 如 記 載 於 第 1 項 之 半 導 訂 I 體 裝 置 t 該 半 導 體 裝 置 係 電 場 m 蔽 互 相 分 離 且 在 同 一 1 1 1 的 上 述 半 導 體 層 形 成 複 數 個 上 述 電 晶 SI 者 0 I L ί I 有 闞 本 發 明 申 請 的 第 3 項 為 具 備 * (a) 於 半 導 體 基 1 [ 板 上 形 成 電 極 的 製 程 (b) 於 上 述 電 極 形 成 擋 座 的 製 程 9 線 1 及 (C) 回 遊 上 述 電 極 9 形 成 為 阻 止 α 線 而 覆 蓋 於 上 述 半 導 1 1 體 基 板 上 面 的 絕 緣 膜 製 程 之 半 導 體 装 置 製 造 方 法 0 但 上 述 1 | 製 程 U)係先行於製程（c) 者 0 1 I 有 Μ 本 發 明 申 請 的 第 4 項 係 如 記 於 第 3 項 之 半 導 1 1 I 體 裝 置 製 造 方 法 9 唯 上 述 製 程 (C )係先行於上述製程（b ) 之 1 1 • « (c ') 至 少 曝 η 上 述 電 棰 的 — 部 分 形 成 為 阻 止 σ 線 而 覆 1 1 蓋 於 上 述 半 導 通 基 板 上 面 的 絕 緣 膜 之 製 程 0 而 上 述 製 程 ( 1 1 b) 即 為 (b ，） 於 上 述 被 曝 露 電 極 形 成 導 霣 性 播 座 的 製 程 者 1 1 本紙张尺度適川中國S家標肀（rNS ) Λ4規格（2丨OX 297公釐） 3 39 9 5 9 A7 B7 經满部中典標外局爲-11消费合作社印來 五、發明説明（ 4 ) 1 1 I 有 闞 本 發 明 申 謫 的 第 5 項 » 係 如 記 載 於 第 3 項 之 半 導 1 丨 1 體 裝 置 製 造 方 法 唯 上 述 製 程 (C )為後缅於上述製程（b) 之 S. | 請 1 | • • (c -) 回 避 上 述 電 極 於 上 述 半 導 體 基 板 上 面 9 滴 下 阻 止 先 閱 1 1 讀 1 α 線 的 絕 緣 膜 材 料 的 製 程 者 0 背 1 1 之 1 有 關 本 發 明 甲 請 的 第 6 項 為 具 備 半 導 體 基 板 於 青 1 ¥ 1 上 述 半 導 體 基 板 上 形 成 的 電 極 » 設 於 上 述 電 極 上 的 導 電 性 項 填 1 擋 座 : 回 遊 上 述 擋 座 覆 蓋 上 述 半 導 體 基 板 以 阻 止 a 線 的 寫 本 裝 薄 膜 於 上 述 半 導 體 基 板 上 不 介 由 上 述 薄 膜 » 將 擋 座 形 頁 1 1 成 於 預 定 領 域 的 第 1 元 件 及 於 上 述 半 導 體 基 板 上 形 成 於 1 1 上 述 領 域 外 對 α 線 附 性 較 上 述 第 1元件為低的第2元 件 的 1 I 半 導 體 裝 置 者 〇 訂 1 有 閭 本 發 明 申 請 的 第 7項 係如記載於第6項 之 半 導 體 1 1 | 裝 置 該 半 導 體 裝 置 的 上 述 第 1 元 件 為 具 有 固 定 電 位 本 1 1 i | 體 的 M0S電晶體者< > 1 ί .4 1 m. 明 Μ. 實 施 形 1 _ 形 態 丄 1 1 第 1圖為表示本發明實施形態1 有 m 半 導 體 裝 置 構 造 的 1 1 剖 面 圖 〇 例 示 9 於 矽 所 成 的 半 導 體 基 板 101 上 形 成 填 充 氧 1 I 化 膜 107 再於填充氧化膜1 07上 形 成 呈 $0 I (Se mi C 0 n d U C tor 1 1 I 0 η I n s u 1 a t or )構造的M0S 電 晶 體 0 該 M0S 電 晶 體 係 於 矽 所 1 1 成 的 半 導 艏 曆 120 形 成 源 _ 汲 領 域 120a 120b 9 及 W 電 I 1 極 110構成之 >半導體層1 20及 閘 霄 極 11 0 係 由 設 於 填 充 氧 1 1 化 膜 107上的 BPTEOS (Bo Γ 0 Pho S P ho T e t r a E t h y 1 0 r t h 〇 1 1 本紙張尺度過川中(¾ g家標肀（（，ns ) λ4規格（2ΐοχ297公釐） 4 3 9 959 經濟部中央標準局工消費合作社印欠 A7 B7五、發明説明（5 ) Silicate)或 NSG(Non-doped Silicate glass)所成的層間 涵緣膜108覆蓋。 於層間絕緣膜108上形成有：由未圖示的連接機構， 與源·汲領域120a、120b任一方連接的鋁墊103 ，及使一 鋁墊103上部開口的矽氮化膜104。又於铝墊103到矽氮化 膜104，形成钛層105及鎳層106，再於鎳層106設銲錫擋座 11° 如上*含層間絕緣膜108的下側（半導體基板101側）構 造，能Μ形成習用SOI電晶體的手法完成，唯層間絕緣膜 108上側（銲錫擋座11側）的構造*即可使用如第11〜14圖 成 形 法 手 用 習 的 示 所 時 來 飛 線 α 中 造 構 上 如 於 層 揖 導 半 在 即 半 板 基 遺 MM 導 為 供 係 洞 電 及 3 9 子 電 生 產 層 揸 eon 導 半 因 而 然 的 須 必 所 道 通 成 形 成 作 可 度 厚 該 用 使 體 晶 電 層 體 導 半 於 此 由 ο 度 薄 洞 電 及 3 9 子 電 的 生 違 板 k 基U1 體(b 導型 半量 於批 生謂 產所 能 。 造 響構 影逑 良 上 不於 的 較應 在縮 可收 . 幅 時大 却生 冷產 的方 後板 延 的 此 因 〇 少 為 者 示 所 圓 4 11 第 如 ) 實導。 pe於半力 短 ο 1 板 基 臞 2 ΙΓ 1 導 層半 體較 導即 半率 受 接 易 容 不 較 較 比 體 晶 電 作 K 11 1 κη 3 擋 媒 銲 熱 加 行 較與線 , , α 裝 實 基 刷 印 的 高 為 數 係、 脹靥 膨體 熱導 片半 芯因 體唯 薄 極 度 厚 的 ο 2 ------------裝------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 層 體 導 半 在 故 可 而 因 ο 小 為 然示 或所 的圖 紋14 裂第 生較 發得 ο 2 獲 抑 寸 尺 的 徵 特 P S C 失 不 而 片 芯 撞 MM 導 半 的 高 為 力 两 對 成 構 本紙张尺度適用屮國闽家標哼（rNS ) Λ4規格（210X297公釐） 5 3 9 9 59 經漪部中央標準局一只工消贽合作社印411水 A7 B7五、發明説明（6 ) 制。 第2圖係表示有關實腌形態1以外的半導體裝置的構 造剖面圖。半導髖層120延設於未圖示通道長方向的垂直 方。FS閘111具閘電極110，係於通道的寬度方向，為對設 置的複數電晶體予以FS分離而設。如上，延設長半導體層 120時，亦因半導體層120較半導體基板101為薄，故應力 容易缓和，幾乎無產生裂紋現象。或於半導體基板101產 生裂紋，但與形成在半専體層120之電晶體特性完全沒有 影響。因此，為FS分雄擴大半導體層120的延設，其與第 1圖構造比較，不致於損失本發明效果。 奮）ife形锶2 第3至第5圖為表示有闞本發明實施形態2的半導體裝 置製造方法之製程順序的剖面圖。 如第3圖所示，於半導體基板101上形成層間絕緣膜 102·再形成鋁墊103、钛層105及鎳層106 。此時，鋁墊 103係與未圖示的源•汲領域成電氣連接。第3圖内所示的 3個金羼堆積層構造，可由習知的半導體製造技術實現。 之後，沈積矽氮化膜104及聚亞酿胺（polyimide)層 2 03，使鎳層106向上開口（如第4圖）。由矽氮化膜104及聚 亞醸胺層203堆積所成的薄膜201即為阻線的擋阻膜。 設銲錫描座11於上述開口部，獲得芯片狀的半導體裝置（ 如第5圖）。於如上構造*聚亞醢胺暦203可防止α線進入 半導體基板101，即使於半導賸基板101形成批量型電晶體 *亦可回避由α線引發的失誤。又，由半導體基板101背 ---------.--裝------訂-------Γ 線 (讀先閱讀背面之注意事項再填寫本頁) 本紙張尺度適川中國國家標肀（C’NS ) Λ4規格（210Χ 297公釐） 6 39 9 5 9 經消部中央標準局妇Μ消贽合作社印裝 A7 B7 五、發明説明（7 ) 面（無層間絕緣膜102的一方）飛來的c(線，通常不致於到 達擴散層l〇la、101b，故無須考慮。 形成鈦層105及鎳層106後，形成聚亞豳胺層203 。又 於設置銲錫擋座11的製程中的溫度上升為約2001C。可回 避由既形成的聚亞釀胺層203釋出水分的習用問題。 奩施形猴3 第6圖為表示有闞本發明實施形態3的半導體裝置製 造方法之剖面圖。對第14圖所示的習用構成，Μ回避銲錫 擋座11將聚亞醢胺续酸（polyimide carboxylic acid)予 Μ滴下。於後實行加熱處理，即如第6圖所示，可回避銲 錫擋座11形成聚亞醯胺層203，得Κ不妨害銲錫擋座11與 印刷基板的連接，Μ防止α線。 當然不限於聚亞醢胺羧酸，凡可防止α線的物霣材料 ，且可為滴下的物質即可使用上述手法。 窨_形雔4 第7圖為表示有瞄本發明實施形態4的半導體裝置構 造的剖面圖。在半導體基板101上面，形成含領域AR的分 離氧化膜40 0*又形成有作為限•汲領域的擴散層101a 、 101b。再於半導體基板101上，形成圍繞閘電極的層間絕 緣膜102。於層間絕緣膜102上•形成有_鋁墊103 、鈦層 105及鎳層106形成的局部沈積構造，於該沈積構造上設銲 錫播座11。再Μ避開捍錫擋座11，將薄膜201形成在層間 絕緣膜102上。該薄膜201的形成可採用揭示於實施形態3 或實腌形態4的製程實現。 本紙張尺度適川中國囤家標彳（CNS ) Λ4^# ( 210'X 297/^t ) 7 3995 9 ------- ---批衣------IT------^ (請先閱讀背面之注意事項再填寫本頁) A7 A7 B7 經濟部中央標準局β工消费合竹社印*''木 五、發明説明（8 ) 由 上 述 薄 膜 201 及 銲 錫 擋 座 11 的 存 在 可 抑 制 由 空 中 飛 來 的 α 線 進 入 半 導 體 基 板 101 0 唯 因 銲 錫 通 常 係 Μ 鉛 為 成 分 含 有 不 少 放 射 性 同 位 元 素 等 雑 質 有 由 銲 錫 擋 座 11 α 線 進 入 半 導 體 基 板 1 0 1的可能性 > 因 此 > 於 半 導 體 基 板 101上面 設定可不介由薄膜201 即 可 觀 看 捍 錫 擋 座 11 的領域AR 0 在 該 領 域 AR 内 或 許 有 由 銲 錫 擋 座 11來 的 α 線 進 入 唯 不 形 成 接 受 電 晶 體 或 電 容 器 等 的 微 小 電 荷 增 量 的 動 作 影 響 之 元 件 例 如 於 採 用 為 CSP 實 裝 的 半 導 體 裝 置 中 形 成 的 電 容 有 數 十 f C 其 微 小 電 子 電 洞 對 的 生 成 對 動 作 亦 產 生 影 響 〇 例如於領域AR形成分離氧化膜400 0 或 如 於 實 施 形 態 1所示 ，形成對ct線具高耐性的SOI 電 晶 體 或 電 阻 元 件 亦 可 0 相 反 地 由 避 開 領 域 ARB 成 的 電 晶 體 因 將 由 空 中 飛 來 的 α 線 及 由 錫 擋 座 11來 的 α 線 由 薄 膜 201 的 阻 擋 得 回 避 由 α 線 的 失 誤 產 生 〇 也 Ah 就 是 說 « 可 由 形 成 較 設 於 領 域 AR外 元 件 對 α 線 耐 性 為 高 元 件 於 領 域 AR 得 不 損 害 半 導 體 裝 置 全 體 的 a 線 耐 性 有 效 利 用 其 面 積 0 莆 形 m 5 第 8圖為表示有關本發明實施形態5的 半 導 體 裝 置 構 造 的 剖 面 圖 〇 係 與 實 施 形 態 1 一 樣 形 成 有 複 數 so I 電 晶 體 12 1〜1 23 〇 該 so I電晶體1 2 1 係 由 源 • 汲 領 域 121a 121b » 及 本 體 部 12 1 C 、 閘 電 極 121d 構 成 〇 so I電晶體1 2 2 即 由 源 • 汲 領 域 122a N 122b 及 本 體 部 122c 閘電椏1 22d 構 成 0 而 線 本紙張尺度適川中國S家標卒（（、NS ) Λ4規格（210X 297公釐） 8 3 9 9 5 9 請 先 間 讀 背 ιέ % 事 項 再 填 馬 裝 本水 頁 經漓部中央標準局只工消Φ;合作社印製 A7 B7 五、發明説明（9 ) SOI電晶體123即由源•汲領域123a、123b及本體部123c、 閘電極123d構成。唯本體部121c，122c係於浮置狀態，而 本體部123c即以未圖示的習知技術固定該電位。 於上述領域AR，形成M0S型SOI電晶體時，將該本體部 電位以習知技術固定*可不致由α線發生霣子•電洞，招 致寄生雙極（bipolar)效應，更提高對c(線的酎性，以有 效利用該面積。 M. #, 為回避由銲錫擋座11發生α線，銲錫擋座的材料排除 鉛金屬，但得採用金與錫的合金。 琎明的放果 若依本發明申請專利範圍第1及2項有關的半導體裝置 ，可將導電性播座連接於印刷基板實施所謂的CSP實装。 又因，電晶體圼SOI構造*於形成電晶體的半導體層•起 因於α線發生的電子•電洞之量，不達對電晶髖重作發生 影響的程度。且對起因於CSP實裝，成為問題的印刷基板 與半導體裝置的熱膨脹率的差值的應力，在半導體層發生 裂纹的可能性甚低。 若依本發明申請專利範圍第3至5項有翮的半導體裝置 製造方法，採用對形成後的加熱極不利的聚亞豳胺等的α 線姐擋膜為絕緣膜，亦因作為擋座基質的電極形成係先行 於絕緣膜的形成*故得以回避於電極形成時的溫度上昇影 響絕緣膜。 若依本發明申請專利範圍第6項有關的半導體裝置， 本紙張尺度適川中國國家標肀（CNS ) Λ4規格（2丨0X 297公釐） 9 39 9 5 9 ----------裝------、1Τ----------^ (請先閱讀背面之注意事項再填寫本頁) A7 B7 绍满部中央枵準局g工消贽合作社印5;,- 五、發明説明（ 10 ) 1 1 係 於 不 能 以 薄 膜 阻 止 由 撞 座 飛 來 a 線 的 領 埋 形 成 對 α 線 1 1 高 射 性 的 第 1 元 件 » 因 而 可 有 效 利 用 該 面 積 且 可 回 避 1 1 起 因 於 a 線 的 不 良 影 響 0 1 若 依 本 發 明 申 請 專 利 範 圍 第 7 項 有 闞 的 半 導 體 裝 置 » 請 先 閱 1 1 I 作 為 該 第 1元件的M0S電 晶 體 之 本 體 部 電 位 固 定 9 故 得 以 抑 讀 背 if； 1 1 ! 制 寄 生 雙 極 效 應 更 提 高 對 α 線 的 耐 性 0 1 i BL 而 的 簡 單 說 明 事 項 1 1 第 1 圖 表 示 本 發 明 實 施 形 態 1 有 鼷 半 導 體 裝 置 構 造 的 再 填 寫 本 頁 1 裝 剖 面 圖 〇 1 1 第 2 圖 表 示 有 關 實 施 形 態 1 Μ 外 的 半 導 體 装 置 的 構 造 1 1 剖 面 圖 0 1 I 第 3 回 圃 表 示 有 關 本 發 明 實 施 形 態 2 的 半 導 體 裝 置 製 造 訂 I 方 法 之 製 程 顒 序 的 剖 面 圖 0 1 1 1 第 4 圈 表 示 有 闞 本 發 明 實 施 形 態 2 的 半 導 體 裝 置 製 造 1 1 | 方 法 之 製 程 順 序 的 剖 面 圖 0 1 ί 第 5 圖 表 示 有 闞 本 發 明 實 腌 形 態 2 的 半 導 體 裝 置 製 造 線 1 方 法 之 製 程 順 序 的 剖 面 _ 0 1 1 第 6 圖 表 示 有 關 本 發 明 實 施 形 態 3 的 半 導 體 裝 置 製 造 1 I 方 法 之 剖 面 圖 0 1 I 第 7 圖 表 示 有 關 本 發 明 實 腌 形 態 4 的 半 導 體 裝 置 製 造 1 1 I 的 剖 面 圖 〇 1 1 第 8 nan 圃 表 示 有 閨 本 發 明 實 施 形 態 5 的 半 導 SS 裝 置 製 造 1 1 的 剖 面 圖 0 1 1 第 9 圖 表 示 習 用 CSP 實 裝 横 式 的 剖 面 圔 〇 1 1 本紙張尺度過州中國g家標净（（'NS ) Λ4規格（210X 297公釐） 1 〇 3 9 9 5 9 經漓部中央標準局兵J.消贽合作社印製 A7 B7五、發明説明（11) 第10圈表示習用CSP實裝的另一模式的剖面圖。 第11圖表示習用半導髖裝置製造方法的製程順序剖面 圖。 第12圖表示習用半導體裝置製造方法的製程順序剖面 圖0 第13圖表示習用半導體裝置製造方法的製程順序剖面 圖。 第14圖表示習用半導體裝置製造方法的製程順序剖面 圖。 符猇的簡匿說明 1 半導體裝置 2 印刷基板 11 銲錫擋座 12 横塑樹脂 91 α線 92 電洞 93 電子 101 半導體基板 101a、101b 擴散層 10 2 曆間絕緣膜 、 103 鋁墊 104 矽氮化膜 105 钛層 106 鎳層 本紙张尺度適州中國國家標缚（CNS ) Λ4^ ( 210X 297/^t ) ~Π 39 9 5 9 ------------裝------訂----------線 (請先閲讀背面之注意事項再填寫本頁) 經滴部中央樣準局兑-x消贽合竹社印5;,· A7 B7五、發明説明（12 ) 107 填充氧化膜 108 層間絕緣膜 109 閘極絕緣膜 110 閘電極 111 FSW 120 半導體層 121 SO I電晶體 122 S 0 I電晶體 123 S 0 I電晶體 201 薄膜 20 3 聚亞醢胺層 400 分雔氧化膜 H -:!1 - ϋ -.- H - L— — 士& - - ; - m it ^~' m HI ϋ I _ 1Γ >0^. US, 、-tv 各 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適川中國國家標肀（（、吣）八4规格（2丨0'_>< 297公釐） 3 9 959

Claims (1)

  1. 六、申請專利範圍 1. 一種半導體裝置•具有： 設於絕緣層中，形成呈SOI構造電晶體的半導體 層，及_ 設於上述絕緣層上的電極* K及 設於上述電極上的導電性描座（bump)者。 2. 如申請專利範圍第1項記載的半専體機置*其中之該 半導體裝置半導體層的上述電晶體，為M0S電晶體者 〇 3. 如申請專利範圍第1項記載的半導體裝置，該半導體 裝置半導體層的上述電晶體，係以電場遮蔽互相分雔 ，且在同一的上述半導體層，形成複數個上述電晶體 者0 4. 如申請專利範圍第1、2或3項記載的半導體裝置，其 中之該設於上述絕緣層上的電極*係包含钛層及鎳層 的堆積構造者。 5. —種半導體裝置的製造方法，具備： (a) 於半導體基板上形成電極的製程； 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) (b) 於上述電極形成導電性擋座，及回遊上述電 極，形成為阻止α線而覆蓋於上述半導體基板上面的 絕緣膜製程者。 6. 如申謫專利範圍第5項記載的半導體裝置的製造方法 ，係於上述製程（b)具有： (b-Ι)至少曝霓上述電極的一部分，形成為阻止 ct線而覆蓋於上述半導體基板上面的絕緣膜之製程* 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 13 399 59 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 I 及 (b -2 ) 於 上 述 被 曝 露 電 極 形 成 導 電 性 擋 座 的 製 程 1 1 I 者 0 ^ 請 先 閱 讀 背 ι6 之 1 1 I 7 . 如 申 請 專 利 範 圍 第 5 項 記 載 的 半 導 體 裝 置 的 製 造 方 法 1 1 I > 係 於 上 述 製 程 (b)具有： 1 1 I (b -1 ) 於 上 述 電 極 形 成 上 述 擋 座 的 製 程 及 注 意 事 1 (b -2 ) 回 避 上 述 電 極 於 上 述 半 専 體 基 板 上 面 滴 項 再 ύ. 1 | 下 阻 止 α 線 的 絕 緣 膜 材 料 的 製 程 者 〇 寫 本 頁 ! 8 . 如 申 請 專 利 範 圍 第 5 6或7 項 記 載 的 半 導 體 裝 置 的 製 V_/ 1 I 造 方 法 係 於 上 述 電 極 包 含 钛 層 及 鎳 層 的 堆 積 構 造 1 1 | 而 上 述 絕 緣 膜 為 聚 亞 醯 胺 膜 者 0 1 1 訂 1 9 . - 種 半 導 體 裝 置 具 有 • • 半 導 體 基 板 及 1 形 成 於 上 述 半 導 體 基 板 上 的 電 極 及 1 | 設 於 上 述 電 極 上 的 導 電 性 擋 座 及 線 回 避 上 述 擋 座 覆 蓋 上 述 半 導 體 基 板 >λ 阻 止 a 線 1 I 的 薄 膜 » 及 1 1 於 上 述 半 導 體 基 板 不 介 由 上 述 薄 膜 於 上 述 擋 座 i 1 預 定 領 域 形 成 第 1元件 • Μ及 1 1 形 成 於 上 述 半 導 雅 基 板 的 上 述 領 域 Μ 外 對 α 線 1 1 具 有 較 低 於 上 述 第 1的元件之射性的第2元件 者 〇 1 I 10 .如 甲 請 專 利 範 圍 第 1 0項記載 的 半 導 體 裝 置 其 中 上 1 1 | 述 第 1元件 具有固定電位的本體部之M0S電 晶 體 者 〇 1 1 1 11 參一 種 半 導 體 裝 置 具 備 ♦ • 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 14 3 99 5 9 A8 B8 C8 · m 六、申請專利範圍 半導體基板，及 形成於上述半導體基板上的電極，及 設於上述電極上的導電性擋座，及 回避上述擋座，覆蓋上述半導體基板以阻止CC線 的薄瞑，及 於上述半導體基板不介由上述薄膜，於上述擋座 預定領域形成分離氧化膜* Μ及 於上述半導體基板的上述領域Μ外地方形成元件 者0 12. 如申請專利範圍第9、10或11項記載的半導體裝置， 其中，上述擋座為銲錫者。 13. 如申請專利範圍第9、10或11項記載的半導體裝置， 其中，上述電極係包含钛層及鎳層的堆稹構造*而上 述絕緣膜為聚亞酿胺膜者。 14. 如申請專利範圍第12項記載的半専體裝置*其中，上 述電極係包含鈦層及鎳層的堆積構造，而上述絕錄膜 為聚亞醢胺膜者。 -------1--------ΐτ----- (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 3 99 5 9 本紙張尺度逋用中國國家標準（CNS ) Α4規格（2ΙΟΧ297公釐）
TW087112003A 1998-02-26 1998-07-23 Semiconductor device and method of fabricating same TW382817B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10045459A JPH11243208A (ja) 1998-02-26 1998-02-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW382817B true TW382817B (en) 2000-02-21

Family

ID=12719953

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087112003A TW382817B (en) 1998-02-26 1998-07-23 Semiconductor device and method of fabricating same

Country Status (6)

Country Link
US (2) US6459125B2 (zh)
JP (1) JPH11243208A (zh)
KR (2) KR19990071421A (zh)
DE (1) DE19842441B4 (zh)
FR (1) FR2775387B1 (zh)
TW (1) TW382817B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243208A (ja) * 1998-02-26 1999-09-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3824845B2 (ja) * 2000-06-21 2006-09-20 セイコーエプソン株式会社 Ｌｃｄドライバｉｃチップ
JP2002270611A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003045958A (ja) * 2001-07-27 2003-02-14 Denso Corp 半導体装置及びその製造方法
US6762503B2 (en) * 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
US6841874B1 (en) * 2002-11-01 2005-01-11 Amkor Technology, Inc. Wafer-level chip-scale package
DE10308275A1 (de) * 2003-02-26 2004-09-16 Advanced Micro Devices, Inc., Sunnyvale Strahlungsresistentes Halbleiterbauteil
US8093097B2 (en) * 2005-06-15 2012-01-10 Nxp B.V. Layer sequence and method of manufacturing a layer sequence
US7736915B2 (en) * 2006-02-21 2010-06-15 International Business Machines Corporation Method for neutralizing trapped charge in a charge accumulation layer of a semiconductor structure
WO2009027888A2 (en) * 2007-08-24 2009-03-05 Nxp B.V. Solderable structure
JP2009064812A (ja) * 2007-09-04 2009-03-26 Panasonic Corp 半導体装置の電極構造およびその関連技術
US8809182B2 (en) 2008-05-01 2014-08-19 International Business Machines Corporation Pad cushion structure and method of fabrication for Pb-free C4 integrated circuit chip joining
KR101936039B1 (ko) 2012-10-30 2019-01-08 삼성전자 주식회사 반도체 장치
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
JP6416800B2 (ja) * 2016-01-26 2018-10-31 株式会社東芝 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110734A (ja) 1986-10-29 1988-05-16 Hitachi Ltd 集積回路素子
JPS63229726A (ja) 1987-03-18 1988-09-26 Nec Corp 混成集積回路装置
JPS63262867A (ja) 1987-04-20 1988-10-31 Nec Corp 半導体記憶装置
US5024965A (en) 1990-02-16 1991-06-18 Chang Chen Chi P Manufacturing high speed low leakage radiation hardened CMOS/SOI devices
JPH03272176A (ja) 1990-03-22 1991-12-03 Fujitsu Ltd 半導体装置と基板と基板製造方法
KR100292330B1 (ko) * 1992-05-01 2001-09-17 이데이 노부유끼 반도체장치와그제조방법및실리콘절연기판의제조방법
JP2924506B2 (ja) * 1992-10-27 1999-07-26 日本電気株式会社 アクティブマトリックス型液晶表示装置の画素構造
JP3321899B2 (ja) * 1992-12-04 2002-09-09 株式会社デンソー 半導体装置
US5426072A (en) 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
JP3269536B2 (ja) 1993-02-19 2002-03-25 株式会社デンソー 半導体装置
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
US5492863A (en) * 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
JPH08139296A (ja) 1994-11-08 1996-05-31 Hitachi Ltd 半導体基板およびそれを用いた半導体集積回路装置
JP3296400B2 (ja) * 1995-02-01 2002-06-24 東芝マイクロエレクトロニクス株式会社 半導体装置、その製造方法およびＣｕ製リード
JPH0951083A (ja) 1995-08-10 1997-02-18 Mitsubishi Electric Corp ゲートアレイ型半導体集積回路装置及びその製造方法
US5670812A (en) * 1995-09-29 1997-09-23 International Business Machines Corporation Field effect transistor having contact layer of transistor gate electrode material
JP2748955B2 (ja) 1996-03-21 1998-05-13 株式会社日立製作所 半導体装置
JP2861965B2 (ja) * 1996-09-20 1999-02-24 日本電気株式会社 突起電極の形成方法
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
JPH10294318A (ja) * 1997-04-18 1998-11-04 Toshiba Corp 電子部品
JP3641111B2 (ja) * 1997-08-28 2005-04-20 株式会社ルネサステクノロジ 半導体装置の製造方法
US6204564B1 (en) * 1997-11-21 2001-03-20 Rohm Co., Ltd. Semiconductor device and method for making the same
JPH11243208A (ja) * 1998-02-26 1999-09-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3546783B2 (ja) * 1999-06-09 2004-07-28 セイコーエプソン株式会社 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
US20020003259A1 (en) 2002-01-10
JPH11243208A (ja) 1999-09-07
FR2775387A1 (fr) 1999-08-27
KR100377893B1 (ko) 2003-03-29
US20020110954A1 (en) 2002-08-15
US6459125B2 (en) 2002-10-01
DE19842441A1 (de) 1999-09-09
DE19842441B4 (de) 2004-07-29
KR20010072669A (ko) 2001-07-31
KR19990071421A (ko) 1999-09-27
FR2775387B1 (fr) 2002-09-06

Similar Documents

Publication Publication Date Title
TW382817B (en) Semiconductor device and method of fabricating same
TWI284934B (en) Multi-layer semiconductor wafer structure and fabrication method thereof
JP4489345B2 (ja) 半導体装置の製造方法
TW461108B (en) Semiconductor device
TW214603B (en) Semiconductor device
TWI337374B (en) Semiconductor structure, semiconductor wafer and method for fabricating the same
TWI269374B (en) Method for making a semiconductor device
TW288193B (zh)
TW444252B (en) Semiconductor apparatus and its fabricating method
TW560017B (en) Semiconductor connection substrate
TW521433B (en) Image sensor and method of manufacturing the same
JPH0817694A (ja) 集積回路に適用するための薄膜およびバルク混合半導体基板ならびにその形成方法
TWI499033B (zh) 充電保護裝置
TW405252B (en) Semiconductor device including multiple filed effect transistors and manufacturing method thereof
TW548830B (en) Semiconductor device and method of manufacturing the same
TW466647B (en) Semiconductor device and method for fabricating the same
JPH05503812A (ja) 半導体装置とそれの製造方法
US20110221002A1 (en) Mos-type esd protection device in soi and manufacturing method thereof
US6531753B1 (en) Embedded conductor for SOI devices using a buried conductive layer/conductive plug combination
TW304286B (zh)
TW412835B (en) Semiconductor device with decoupling capacitance and method thereof
US20060102957A1 (en) SER immune cell structure
TW437013B (en) Semiconductor memory device and its manufacture
TW451328B (en) Semiconductor device and its fabrication method
JPH04262576A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees