TWI499033B - 充電保護裝置 - Google Patents

充電保護裝置 Download PDF

Info

Publication number
TWI499033B
TWI499033B TW099117367A TW99117367A TWI499033B TW I499033 B TWI499033 B TW I499033B TW 099117367 A TW099117367 A TW 099117367A TW 99117367 A TW99117367 A TW 99117367A TW I499033 B TWI499033 B TW I499033B
Authority
TW
Taiwan
Prior art keywords
active
diode
layer
transistor
region
Prior art date
Application number
TW099117367A
Other languages
English (en)
Other versions
TW201112389A (en
Inventor
Jingrong Zhou
David Wu
James F Buller
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW201112389A publication Critical patent/TW201112389A/zh
Application granted granted Critical
Publication of TWI499033B publication Critical patent/TWI499033B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

充電保護裝置
本發明係關於絕緣體上覆矽(silicon-on-insulator；SOI)半導體裝置，更詳而言之，係關於具有充電保護之SOI裝置，以及其製造技術。
於現代積體電路中，個別電路元件(如場效電晶體)之數量與密度不斷地增加，而導致這些積體電路的效能逐漸改善。提升積體電路之封裝件密度與信號效能必須縮減關鍵特徵尺寸(如場效電晶體之閘極長度與通道長度)，以最小化單一電路元件所佔據之晶片面積並且縮減由經延遲的通道形成(delayed channel formation)所造成之信號傳遞延遲。然而，現階段關鍵特徵尺寸正接近0.1微米(μm)或更小，而藉由縮減電晶體元件尺寸所得到的進一步電路效能改善則被塊體矽基板中所形成之電晶體之寄生電容所部份抵銷。
為了滿足日益增加的裝置與電路效能需求，電路設計者已提出新的裝置結構。如同第1圖中線101左側所描繪，一種改善電路(例如：CMOS裝置)效能之技術係於所謂的絕緣體上覆矽(silicon-on-insulator；SOI)基板上製造電路。SOI基板包括形成於塊體基板105(例如：矽基板)上之絕緣層103。該絕緣層一般而言係由二氧化矽所形成，而有時被稱作為埋藏氧化層或“box”層。塊體基板105典型上係經P型摻雜的。主動矽層107係形成於該絕緣層上。由淺溝槽隔離結構111所定義、用於場效電晶體裝置之主動區域109係形成於主動矽層107中。對於N-MOS電晶體而言，該等主動區域109(該電晶體之源極與汲極)係經N型摻雜的，而該等主動區域119之間的區域113係經P型摻雜的。再者，形成於閘極絕緣層117上之閘極電極115(例如：多晶矽閘極)與該閘極電極兩側上之側壁分隔件119係形成於主動矽層107之區域113上。所產生的電晶體係與電晶體周圍區域完全電性隔離。與形成於塊體半導體基板上之習知裝置相反，該SOI裝置之主動區域之隔離係明顯地抑制了習知裝置上已知的寄生效應，如栓鎖(latch-up)及漏電流流入該基板。相較於形成於塊體半導體基板上之裝置而言，SOI裝置亦具有較小的寄生電容，因此顯現出經改善的高頻效能。此外，由於主動區域顯著地縮減，故經輻射誘發的電荷載體之產生亦明顯地減少，從而使得SOI裝置極適合應用於輻射密集的環境中。
然而，同樣眾所周知的是，於運作期間，非所欲之電荷可能累積於該電晶體之通道區域下方，因此對於電晶體特性產生不利的影響，如臨限電壓、單一電晶體栓鎖(single-transistor-latch-up)及類似特性。
再者，於此類SOI結構的製造期間，也可能於裝置上發生非所欲之充電損害(charge damage)。舉例而言，採用以電漿為基礎的蝕刻製程可能對該SOI裝置之元件(如該閘極絕緣層)造成非所欲之充電損害。
對於充電損害的習知解決方法必須形成基板N+ 二極體，以防止電漿製程對連接至非VSS節點(非VSS node)之SOI裝置充電，如同對於第1圖中線101右側所描繪者。更詳而言之，N+ 接點121係形成於經P型摻雜的基板105中，並且經由導電接點123與125及金屬線127連接至該SOI裝置(以層間介電材料129(inter layer dielectric)將該電晶體與金屬線127絕緣)。然而，可發現到，由於N+ 接面二極體的低劣性質或基板性質與連接的互相影響，使得此種方法有實現上的問題。另外，當設計有高於VSS之虛擬VSS節點時，P+ 基板接點避雷針方法無法對該SOI裝置提供適當的充電保護。
因此，需要能夠有效率地對連接至非VSS電路節點之SOI裝置提供電漿充電保護之方法與裝置，更具體而言，需要更先進的技術設計。
本發明之一種態樣係一種半導體裝置製造方法，包括形成用於充電保護之SOI薄膜二極體與P+ 基板接點。
本發明之另一態樣係一種半導體裝置，包括作為充電保護結構之SOI薄膜二極體與P+ 基板接點。
本發明之額外態樣與其他特徵將於接下來的說明書中提及，且熟習本領域者將自本發明接下來的範例與實作而在某種程度上更清楚了解本發明。可於附加的申請專利範圍中體現並得到本發明之優點。
根據本發明，能夠在某種程度上達到一些技術效果的一種方法，包括：於塊體矽基板上形成絕緣層；於該絕緣層上形成主動矽層；於該主動矽層上形成電晶體，該電晶體包含形成於該主動矽層中之源極/汲極區域；於該主動矽層上形成二極體，該二極體包含兩個主動區域；以及將該汲極區域、主動二極體區域、以及塊體矽層電性連接，以形成充電保護裝置。
本發明之態樣包含：於該電晶體與該二極體上形成層間介電材料；形成穿透該層間介電材料之第一、第二、第三、及第四接點孔；以導電材料填充該第一、第二、第三、及第四接點孔，以形成第一、第二、第三、及第四導電接點；以及於該層間介電材料上形成第一與第二金屬線；其中，該第一導電接點將該第一金屬線與該電晶體之汲極區域予以連接，該第二導電接點將該第一金屬線與該二極體的一個主動區域予以連接，該第三導電接點將該第二金屬線與該二極體的第二個主動區域予以連接，而該第四導電接點將該第二金屬線連接至該塊體矽層。本發明之另一態樣包含：在形成該層間介電材料層之前，於該電晶體與該二極體間之主動矽層中蝕刻溝槽；以及以絕緣材料填充該溝槽，以形成淺溝槽隔離區域。本發明之進一步態樣包含：在填充該第四接點孔之前，透過該第四接點孔將P+ 摻雜物(例如硼)離子佈植於該塊體矽基板中，以形成基板接點。本發明之另一態樣包含以鎢或多晶矽填充該等接點孔。本發明之額外態樣包含圖案化第一金屬(metal 1)層，以形成該第一與第二金屬線。
本發明之另一態樣係一種半導體裝置，包括：絕緣體上覆矽(silicon-on-insulator；SOI)基板，其包含塊體矽層；主動矽層，係於該SOI基板上；電晶體，係形成於該主動矽層中，該電晶體包含源極/汲極區域；以及二極體，係形成於該主動矽層中，該二極體包含兩個主動區域；其中，該汲極區域、主動二極體區域、以及塊體矽層係經電性連接以形成充電保護裝置。
本發明之態樣包含第一、第二、第三、及第四導電接點；以及第一與第二金屬線；其中，該第一導電接點將該第一金屬線與該電晶體之汲極予以連接，該第二導電接點將該第一金屬線與該二極體的一個主動區域予以連接，該第三導電接點將該第二金屬線與該二極體的第二個主動區域予以連接，而該第四導電接點將該第二金屬線連接至該塊體矽層。本發明之進一步態樣包含該電晶體與該二極體之間的淺溝槽隔離區域。本發明之另一態樣包含該塊體矽層中經P+ 型摻雜的基板接點，該基板接點可經P型摻雜，並連接至該第四導電接點。本發明之進一步態樣包含：該電晶體係NMOS電晶體，且一個二極體主動區域係經N+ 型摻雜，而另一個二極體主動區域係經P+ 型摻雜。本發明之額外態樣包含：該第一、第二、第三、及第四導電接點包括鎢或多晶矽，且係形成為穿透該電晶體與該二極體上之該層間介電材料。本發明之另一態樣包含該層間介電材料上之第一金屬層圖案，該第一金屬層圖案形成該第一與第二金屬線。
藉由以下本發明說明書中以本發明之最佳模式說明之實施例所詳述之內容，熟習本領域者將可輕易了解本發明之額外態樣與技術效應將變得清楚明瞭。將體認到，在不違背本發明之精神與範疇下，本發明能夠具有其他或不同的實施例，且該等實施例之許多細節部分能夠有許多明顯的變化。因此，該等附加圖式與說明書內容係作為說明之目的，而非限制本發明。
於以下說明書中，為了說明起見，提及許多特定細節以提供對於示範實施例之透徹了解。然而，應體認到，無須這些特定細節或者以相等配置亦可實現示範實施例。於其他範例中，為了避免不必要地混淆示範實施例，故眾所周知的結構與裝置係以方塊圖顯示。
習知的實現方式包含於SOI基板上利用主動區域之淺溝槽隔離形成半導體電路(例如：電晶體)，以抑制寄生效應(如栓鎖以及漏電流流入基板)。為了防止可能累積於該電晶體之通道區域下方的電荷對該電晶體特性造成不利的影響(如臨限電壓、單一電晶體栓鎖)，已採用基板N+ 二極體或P+ 基板接點避雷針。然而，此兩種方法皆無法避免該裝置於電漿蝕刻製程期間發生電漿充電損害。
本發明著重於解決電漿充電損害之問題。依據本發明之實施例，設置有SOI薄膜二極體與P+ 基板接面，以提供充電保護。該二極體包含兩個主動區域，且係形成為與該SOI電晶體相隔離。該電晶體之汲極區域、該等主動二極體區域、以及該SOI基板之塊體矽層係彼此電性連接以形成充電保護裝置。
本發明之實施例包含於該電晶體與該二極體上形成層間介電材料、形成穿透該層間介電材料之四個接點孔(contact hole)、以及利用導電材料(例如：鎢或多晶矽)填充該四個接點孔以形成四個導電接點。再者，於該層間介電材料上形成兩條金屬線(例如：藉由圖案化第一金屬(metal 1)層)，使得第一導電接點連接該第一金屬線與該電晶體之該汲極區域，第二導電接點連接該第一金屬線與該二極體的主動區域，第三導電接點連接該第二金屬線與該二極體的第二主動區域，而第四導電接點將該第二金屬線連接至該塊體矽層。本發明之方法復包含於該電晶體與該二極體間之主動矽層中蝕刻溝槽，並且以絕緣材料(例如：二氧化矽)填充該溝槽，以形成淺溝槽隔離區域。本發明之方法復包含在填充該第四接點孔之前，透過該第四接點孔於該SOI基板之塊體矽層中離子佈植P+ 摻雜物(例如：硼)，以形成基板接點。
典型的半導體裝置包括SOI基板、主動矽層、電晶體，該SOI基板包含塊體矽層，該主動矽層係於該SOI基板上，該電晶體(例如由NMOS電晶體所構成)係形成於該主動矽層中，包含由例如該淺溝槽隔離區域(例如由二氧化矽所構成)所定義之源極/汲極區域。為了防止該裝置發生電荷累積，已包含自該汲極至該塊體矽層之導電路徑。導電接點穿透層間介電材料將該電晶體汲極連接至金屬線，而另一導電接點穿透該層間介電材料層將該金屬線連接至該塊體矽層。然而，發現到該充電保護不足以於電漿充電製程期間防止該電晶體發生電漿充電損害。
依據本發明之實施例，該SOI基板上形成有二極體，係藉由該淺溝槽隔離區域與該電晶體相隔離，且係位於該電晶體汲極與該塊體矽層間之導電路徑中，使得該電晶體之汲極區域、該等主動二極體區域、以及該SOI基板之塊體矽層彼此電性連接，以形成充電保護裝置。更詳而言之，該第二導電接點將該金屬線連接至該二極體之主動區域，第三導電接點將該二極體之第二主動區域連接至第二金屬線，而第四導電接點將該第二金屬線連接至該塊體矽層。該等導電接點可由鎢或多晶矽形成，而該等金屬線可為形成於該層間介電材料層上之第一金屬層的一部分。該二極體可為順向偏壓者(其中，該第一主動區域係經P+ 型摻雜，而該第二主動區域係經N+ 型摻雜)或逆向偏壓者(其中，該第一主動區域係經N+ 型摻雜，而該第二主動區域係經P+ 型摻雜)。此外，可於該塊體矽層中形成經P+ 型摻雜的基板接點，並且將該基板接點連接至該第四導電接點。
以下說明書內容僅以說明最佳模式的方式來顯示並描述較佳實施例，熟習本領域者可經由以下詳細的說明書內容輕易地了解到本發明的其他態樣、特徵以及技術效果。本發明可具有其他不同的實施例，且能夠於各種明顯的著眼點上變更其中許多細節。因此，該等圖式與說明書係為說明，而非為限定本發明。
第2圖根據示範實施例描繪具有充電保護之SOI半導體裝置。該SOI裝置包含形成於塊體基板203(例如：經P型摻雜的矽基板)上之絕緣層201(例如：二氧化矽層)以及形成於該絕緣層201上之主動矽層205。該絕緣層係為埋藏氧化層或“box”層。經N+ 型摻雜的主動區域207與209係形成於矽層205中，且由淺溝槽隔離結構211所定義。於主動區域207與209之間，主動矽層205係經P型摻雜，而形成區域213。於區域213上，該SOI裝置復包含閘極電極215(於閘極絕緣層217上)以及側壁分隔件219(於該閘極電極215之兩側上)。
第2圖所示之充電保護包含SOI二極體與P+ 基板接面。該SOI二極體係形成於主動矽層205上，經由淺溝槽隔離結構211而與該電晶體相隔離。逆向偏壓的SOI二極體包含經N+ 型摻雜的主動區域221、經P+ 型摻雜的主動區域223、以及於該兩者間之經N型摻雜的區域225。主動區域221係經由導電接點227與229(形成為穿透層間介電材料231(例如：鎢或多晶矽))並經由形成於層間介電材料231上之金屬線233連接至主動區域209(該電晶體汲極)。金屬線233可為該半導體裝置之第一金屬層之一部分。該二極體復包含例如多晶矽之閘極電極235、閘極絕緣層237、以及側壁分隔件239。對於順向偏壓的SOI二極體而言，該等主動區域221與223係反轉的，也就是說，主動區域221係經P+ 型摻雜的，而主動區域223係經N+ 型摻雜的。
導電接點241將主動區域223連接至金屬線243，而導電接點245透過P+ 基板接點247將金屬線243連接至塊體基板203。導電接點214與245可由例如鎢或多晶矽形成，而金屬線243可為該半導體之第一金屬層之一部分，如同金屬線233。
第3A與3B圖根據示範實施例示意地描繪具有充電保護之半導體裝置之電路圖，該半導體裝置分別採用順向偏壓與逆向偏壓的SOI二極體。於第3A圖中，Vdd節點301與Vss節點303提供正與負電壓源予電路方塊305。Vdd節點301連接至該半導體之汲極，而Vss代表該SOI基板。電路方塊305與該Vss節點之間係充電保護307，其包含經串聯的順向偏壓二極體309與避雷針311、以及兩者間之虛擬Vss 313。避雷針311係由第2圖之接點245與金屬線243所形成。該電晶體本體中所累積之電荷可經由二極體309與避雷針311所建立之導電路徑散逸或流失至該經P型摻雜的塊體基板203。於第3B圖中，充電保護315包含逆向偏壓的二極體317，而非順向偏壓的二極體309。
第4A至4D圖根據示範實施例示意地描繪具有充電保護之SOI半導體裝置之製造程序。參照第4A圖，埋藏氧化(BOX)層401係沉積於塊體矽基板403上。該塊體矽基板403可在沉積BOX層401之前經P型摻雜。該基板403與BOX層401形成SOI基板。主動層405(例如：矽)係沉積於BOX層401上。接著，藉由用於溝槽蝕刻、沉積及研磨之習知技術於主動層405中形成溝槽隔離區域407。於該等溝槽隔離區域407之溝槽中所沉積之材料可為例如二氧化矽。
於第4B圖中，電晶體409與二極體411係藉由習知技術而形成於主動層405上，兩者皆於兩側由溝槽隔離區域407所隔離。電晶體409包含源極與汲極區域413、415，而二極體411包含第一與第二主動區域417、419。藉由例如離子佈植，經P型摻雜的區域421係形成於源極與汲極區域413、415之間，而經N型摻雜的區域423係形成於第一與第二主動區域417、419之間。電晶體409包含閘極電極425(例如：多晶矽之閘極)、閘極介電材料427(例如：二氧化矽)、以及側壁分隔件429。類似地，二極體411包含閘極電極431(例如：多晶矽)、閘極介電材料433(例如：二氧化矽)、以及側壁分隔件435。
接點孔437係藉由習知技術(例如：蝕刻或微影(photolithography))形成為穿透該等層401與405。可於形成電晶體409與二極體411之前形成接點孔437。
參照第4C圖，層間介電材料439(例如：氧化矽)係沉積於電晶體409與二極體411上方。接點孔441、443、445、及447係藉由習知技術(例如：微影與蝕刻)透過經圖案化之遮罩(為說明起見未顯示)而形成於層間介電材料439中。接點孔447對齊接點孔437。P+摻雜物(例如：硼(B))係透過接點孔447經離子佈植進入矽基板403，以形成基板接點449。該硼(B)可以大約1014 至1015 離子/公分2 之摻雜物劑量與大約10至50KeV之能量位準進行佈植。或者是，可於沉積層間介電材料439之前形成該基板接點。
參照第4D圖，藉由習知沉積技術(如濺鍍沉積)，利用導電材料(例如：鎢或多晶矽)填充接點孔441、443、445、及447而形成導電接點451、453、455、及457，並隨後以化學機械研磨移除過剩材料。第一金屬層係經沉積且經圖案化於層間介電材料層439上，而形成金屬線459與金屬線461，該金屬線459連接導電接點451與453，而金屬線461則連接導電接點455與457。
本發明之實施例可達到許多技術效果，包含用於SOI裝置之電漿製程充電保護，從而降低對於閘極絕緣層之損害並且改善電晶體特性(如臨限電壓與栓鎖)。本發明能夠應用於各種不同類型的高度整合半導體裝置。
於先前的說明書內容中，本發明係參考本身之特定示範實施例進行說明。然而，明顯地，在不違背本發明申請專利範圍所提及之精神與範疇下，可對於本發明進行各種變更與變化。因此，本說明書內容與圖式係作為說明，而非限制本發明。可了解到，本發明能夠在本說明書所闡述之發明概念下使用各種不同的組合及實施例，並且進行任何變化或變更。
101．．．線
103、201．．．絕緣層
105、203．．．塊體基板
107、205．．．主動矽層
109、119、207、209、221、223、417、419．．．主動區域
111、211．．．淺溝槽隔離結構
113、213、225、421、423．．．區域
115、215、235、425、431．．．閘極電極
117、217、237．．．閘極絕緣層
121．．．接點
123、125、227、229、241、245、451、453、455、457．．．導電接點
127、233、243、459、461．．．金屬線
129、231、439．．．層間介電材料
219、239、429、435．．．側壁分隔件
247、449．．．基板接點
301．．．Vdd節點
303．．．Vss節點
305．．．電路方塊
307、315．．．充電保護
309、317、411．．．二極體
311．．．避雷針
313．．．虛擬Vss
401．．．埋藏氧化物(BOX)層
403．．．塊體矽基板
405．．．主動層
407．．．溝槽隔離區域
409．．．電晶體
413、415．．．源極與汲極區域
427、433．．．閘極介電材料
437、441、443、445、447．．．接點孔
CIRCUIT BLOCK．．．電路方塊
Vdd Vss Vref．．．節點
本發明係於附加圖式中以範例而非限制的方式進行說明，且類似的元件使用相同的參考編號，其中：
第1圖係示意地描繪具有充電保護之SOI半導體裝置之先前技術；
第2圖係根據示範實施例示意地描繪具有充電保護之SOI半導體裝置；
第3A及3B圖係根據示範實施例示意地描繪具有充電保護之半導體裝置之電路圖；以及
第4A至4D圖係根據示範實施例示意地描繪具有充電保護之SOI半導體裝置之製造程序。
201．．．絕緣層
203．．．塊體基板
205．．．主動矽層
207、209、221、223．．．主動區域
211．．．淺溝槽隔離結構
213、225．．．區域
215、235．．．閘極電極
217、237．．．閘極絕緣層
219、239．．．側壁分隔件
227、229、241、245．．．導電接點
231．．．層間介電材料
233、243．．．金屬線
247．．．基板接點

Claims (8)

  1. 一種製造半導體裝置之方法，包括：於塊體矽基板上形成絕緣層；於該絕緣層上形成主動矽層；於該主動矽層上形成電晶體，該電晶體包含形成於該主動矽層中之源極/汲極區域；於該主動矽層上形成二極體，該二極體包含兩個主動區域；將該汲極區域、主動二極體區域、以及塊體矽層電性連接，以形成充電保護裝置；於該電晶體與該二極體上形成層間介電材料；形成穿透該層間介電材料之第一、第二、第三、及第四接點孔；以導電材料填充該第一、第二、第三、及第四接點孔，以形成第一、第二、第三、及第四導電接點；以及於該層間介電材料上形成第一與第二金屬線；其中，該第一導電接點以該第一金屬線連接該電晶體之該汲極區域，該第二導電接點以該第一金屬線連接該二極體的一個主動區域，該第三導電接點以該第二金屬線連接該二極體的第二個主動區域，而該第四導電接點將該第二金屬線連接至該塊體矽層。
  2. 如申請專利範圍第1項所述之方法，復包括：在形成該層間介電材料層之前，於該電晶體與該二極體間之該主動矽層中蝕刻溝槽；以及 以絕緣材料填充該溝槽，以形成淺溝槽隔離區域。
  3. 如申請專利範圍第2項所述之方法，復包括於該塊體矽基板中引入P型摻雜物。
  4. 如申請專利範圍第2項所述之方法，復包括以鎢或多晶矽填充該等接點孔。
  5. 如申請專利範圍第2項所述之方法，復包括圖案化第一金屬層，以形成該第一與第二金屬線。
  6. 一種半導體裝置，包括：絕緣體上覆矽(silicon-on-insulator；SOI)基板，其包含塊體矽層；主動矽層，係於該SOI基板上；電晶體，係形成於該主動矽層中，該電晶體包含源極/汲極區域；二極體，係形成於該主動矽層中，該二極體包含兩個主動區域；其中，該汲極區域、主動二極體區域、以及塊體矽層係經電性連接以形成充電保護裝置；第一、第二、第三、及第四導電接點；以及第一與第二金屬線；其中，該第一導電接點以該第一金屬線連接該電晶體之該汲極，該第二導電接點以該第一金屬線連接該二極體的一個主動區域，該第三導電接點以該第二金屬線連接該二極體的第二個主動區域，而該第四導電接點將該第二金屬線連接至該塊體矽層。
  7. 如申請專利範圍第6項所述之半導體裝置，復包括於該電晶體與該二極體之間的淺溝槽隔離區域。
  8. 如申請專利範圍第6項所述之半導體裝置，其中，該塊體矽層係經P型摻雜。
TW099117367A 2009-06-12 2010-05-31 充電保護裝置 TWI499033B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/483,737 US8048753B2 (en) 2009-06-12 2009-06-12 Charging protection device

Publications (2)

Publication Number Publication Date
TW201112389A TW201112389A (en) 2011-04-01
TWI499033B true TWI499033B (zh) 2015-09-01

Family

ID=42359546

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099117367A TWI499033B (zh) 2009-06-12 2010-05-31 充電保護裝置

Country Status (4)

Country Link
US (2) US8048753B2 (zh)
CN (1) CN102804376B (zh)
TW (1) TWI499033B (zh)
WO (1) WO2010144347A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048753B2 (en) * 2009-06-12 2011-11-01 Globalfoundries Inc. Charging protection device
CN102194794B (zh) * 2010-03-05 2013-09-11 中芯国际集成电路制造(上海)有限公司 等离子体损伤检测结构、其检测方法及其形成方法
US8815730B1 (en) * 2013-07-03 2014-08-26 Texas Instruments Incorporated Method for forming bond pad stack for transistors
JP2015015388A (ja) * 2013-07-05 2015-01-22 ソニー株式会社 半導体装置
US9378329B1 (en) 2015-05-08 2016-06-28 International Business Machines Corporation Immunity to inline charging damage in circuit designs
US9793208B2 (en) * 2015-09-29 2017-10-17 Globalfoundries Singapore Pte. Ltd. Plasma discharge path
US9472512B1 (en) * 2015-10-14 2016-10-18 Globalfoundries Singapore Pte. Ltd. Integrated circuits with contacts through a buried oxide layer and methods of producing the same
US9837412B2 (en) 2015-12-09 2017-12-05 Peregrine Semiconductor Corporation S-contact for SOI
CN105680107B (zh) * 2016-03-16 2018-09-25 中国科学院上海微系统与信息技术研究所 一种基于soi工艺的电池管理芯片电路
US10727234B2 (en) * 2016-11-27 2020-07-28 United Microelectronics Corp. Layout of semiconductor transistor device
US9847348B1 (en) 2016-12-20 2017-12-19 Peregrine Semiconductor Corporation Systems, methods and apparatus for enabling high voltage circuits
US10276371B2 (en) 2017-05-19 2019-04-30 Psemi Corporation Managed substrate effects for stabilized SOI FETs
US10672726B2 (en) 2017-05-19 2020-06-02 Psemi Corporation Transient stabilized SOI FETs
TWI632644B (zh) * 2017-08-30 2018-08-11 絡達科技股份有限公司 積體電路結構
US10658386B2 (en) 2018-07-19 2020-05-19 Psemi Corporation Thermal extraction of single layer transfer integrated circuits
US10777636B1 (en) 2019-06-12 2020-09-15 Psemi Corporation High density IC capacitor structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US696989A (en) * 1901-04-04 1902-04-08 James Marshall Method of drying hats.
US6074899A (en) * 1997-04-04 2000-06-13 International Business Machines Corporation 3-D CMOS-on-SOI ESD structure and method
US6358782B1 (en) * 1998-10-20 2002-03-19 Citizen Watch Co., Ltd. Method of fabricating a semiconductor device having a silicon-on-insulator substrate and an independent metal electrode connected to the support substrate
US20060226485A1 (en) * 2005-04-07 2006-10-12 Yoshikazu Arakawa Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198379A (en) * 1990-04-27 1993-03-30 Sharp Kabushiki Kaisha Method of making a MOS thin film transistor with self-aligned asymmetrical structure
US5314841A (en) * 1993-04-30 1994-05-24 International Business Machines Corporation Method of forming a frontside contact to the silicon substrate of a SOI wafer
FR2789226B1 (fr) * 1999-01-29 2002-06-14 Commissariat Energie Atomique Dispositif de protection contre les decharges electrostatiques pour composants microelectroniques sur substrat du type soi
JP3962729B2 (ja) 2004-06-03 2007-08-22 株式会社東芝 半導体装置
US7361534B2 (en) 2005-05-11 2008-04-22 Advanced Micro Devices, Inc. Method for fabricating SOI device
JP2007103809A (ja) 2005-10-07 2007-04-19 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
US7414289B2 (en) 2006-07-17 2008-08-19 Advanced Micro Devices, Inc. SOI Device with charging protection and methods of making same
US8089125B2 (en) 2007-06-07 2012-01-03 Advanced Micro Devices, Inc. Integrated circuit system with triode
US8048753B2 (en) * 2009-06-12 2011-11-01 Globalfoundries Inc. Charging protection device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US696989A (en) * 1901-04-04 1902-04-08 James Marshall Method of drying hats.
US6074899A (en) * 1997-04-04 2000-06-13 International Business Machines Corporation 3-D CMOS-on-SOI ESD structure and method
US6358782B1 (en) * 1998-10-20 2002-03-19 Citizen Watch Co., Ltd. Method of fabricating a semiconductor device having a silicon-on-insulator substrate and an independent metal electrode connected to the support substrate
US20060226485A1 (en) * 2005-04-07 2006-10-12 Yoshikazu Arakawa Semiconductor device

Also Published As

Publication number Publication date
US20100314685A1 (en) 2010-12-16
CN102804376B (zh) 2016-07-13
US8546855B2 (en) 2013-10-01
WO2010144347A1 (en) 2010-12-16
CN102804376A (zh) 2012-11-28
US20120007182A1 (en) 2012-01-12
TW201112389A (en) 2011-04-01
US8048753B2 (en) 2011-11-01

Similar Documents

Publication Publication Date Title
TWI499033B (zh) 充電保護裝置
US10546936B2 (en) Structure for reduced source and drain contact to gate stack capacitance
TWI514549B (zh) 半導體元件與其形成方法
US7414289B2 (en) SOI Device with charging protection and methods of making same
US20060049467A1 (en) Body-tied-to-source MOSFETs with asymmetrical source and drain regions and methods of fabricating the same
JP2007519239A (ja) 直流ノード拡散領域の下に埋め込み酸化物を有さず、酸化物ホールを有する差別化ｓｏｉ構造
TWI492276B (zh) 併合半導體基材之製造程序
US8748985B2 (en) Semiconductor structures with thinned junctions and methods of manufacture
US9460957B2 (en) Method and structure for nitrogen-doped shallow-trench isolation dielectric
US20110291191A1 (en) MOS Structure with Suppressed SOI Floating Body Effect and Manufacturing Method thereof
US8133772B2 (en) Deep trench capacitor for SOI CMOS devices for soft error immunity
US11482445B2 (en) Method for manufacturing semiconductor structure
US7859063B2 (en) Semiconductor device using SOI-substrate
US20120112283A1 (en) Esd protection devices for soi integrated circuit and manufacturing method thereof
JP3526127B2 (ja) Ｍｏｓトランジスタの製造方法
CN103426828A (zh) 一种基于绝缘体上硅材料的双极型高压cmos单多晶硅填充深沟道器件隔离工艺
WO2014047990A1 (zh) 一种半导体结构的制造方法
JP2010232361A (ja) 半導体記憶装置
JPH03129777A (ja) 電界効果型トランジスタを備えた半導体装置およびその製造方法
CN115602601A (zh) 双埋氧绝缘体上硅dsoi晶圆制备方法
JP2013140910A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees