JP2007519239A - 直流ノード拡散領域の下に埋め込み酸化物を有さず、酸化物ホールを有する差別化ｓｏｉ構造 - Google Patents

直流ノード拡散領域の下に埋め込み酸化物を有さず、酸化物ホールを有する差別化ｓｏｉ構造 Download PDF

Info

Publication number
JP2007519239A
JP2007519239A JP2006548301A JP2006548301A JP2007519239A JP 2007519239 A JP2007519239 A JP 2007519239A JP 2006548301 A JP2006548301 A JP 2006548301A JP 2006548301 A JP2006548301 A JP 2006548301A JP 2007519239 A JP2007519239 A JP 2007519239A
Authority
JP
Japan
Prior art keywords
soi
substrate
region
selective
diffusion region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006548301A
Other languages
English (en)
Other versions
JP5527922B2 (ja
JP2007519239A5 (ja
Inventor
ウォン、ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007519239A publication Critical patent/JP2007519239A/ja
Publication of JP2007519239A5 publication Critical patent/JP2007519239A5/ja
Application granted granted Critical
Publication of JP5527922B2 publication Critical patent/JP5527922B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

直流ノード拡散領域の下に埋め込み酸化物を設けず、すべてのデバイスのための本体接触部を有する選択的ＳＯＩ構造を提供する。印加電圧Ｖｄｄ、接地ＧＮＤ、基準電圧Ｖｒｅｆおよびその他の類似ＤＣノードなどのＤＣノード拡散領域の直下に存在する埋め込み酸化物を設けずに、すべてのデバイスのための本体接触部を有する選択的ＳＯＩ構造を提供する。本発明の選択的ＳＯＩ構造をＩＣ中に用いて回路の性能を改善することができる。本発明の選択的ＳＯＩ構造は、上に配置された複数のＳＯＩデバイスを有する上部Ｓｉ含有層を備える絶縁体上シリコン（ＳＯＩ）基板材料を含む。本ＳＯＩデバイスは、本体接触部領域を介して下地のＳｉ含有基板と接触する。下地の埋め込み酸化物領域を備えないＤＣノード拡散領域がＳＯＩデバイスの一つに隣接する。

Description

本発明は、シリコン・オン・インシュレータ（ＳＯＩ）半導体集積回路（ＩＣ）に関する。より詳しくは、本発明は、内部に存在するすべてのＳＯＩデバイスのための本体接触部と、直流（ＤＣ）ノード拡散領域とを備える選択的ＳＯＩ半導体構造に関する。ＤＣノード拡散領域では、ＤＣノードの直下に埋め込み酸化物は配置されていない。
半導体プロセス加工において、シリコン・オン・インシュレータ（ＳＯＩ）技術は、高速集積回路の形成を可能にするので、ますます重要になりつつある。ＳＯＩ技術では、絶縁材料、例えば埋め込み酸化物が、上部Ｓｉ含有層を底部Ｓｉ含有基板から電気的に絶縁する。当分野でしばしばＳＯＩ層と呼ばれる上部Ｓｉ含有層は、一般に、トランジスタなどの活性デバイスが形成される層である。ＳＯＩ技術を用いて形成されるデバイスは、対応するバルクのデバイスと比べると、例えばより高い性能、ラッチアップの欠如、より高い実装密度およびより低い電圧印加を含む多くの利点を提供する。
ＳＯＩデバイスが小さくなるにつれて、これらのデバイスは、デバイスの本体中の電荷蓄積の問題に直面するようになる。この電荷は、例えば、非接地体効果を含む多数の望ましいとは言えない効果を引き起こす可能性がある。ＳＯＩデバイス中の非接地体効果は、本体電荷状態の制御不能の結果として直接生じる広い範囲の電気的挙動を含む。非接地体効果のいくつかの例は、（１）デバイスの電気的履歴に依存するしきい値電圧Ｖｔ（デバイスの履歴によって本体電荷および有効逆バイアスが決まるので）、（２）ゲート電圧制御の悪化、（３）スナップバック電圧の低下、（４）静止動作のＶｔ下勾配の低下、（５）動的動作のＶｔ下勾配の増大、および（６）チャンネル電流オーバシュートである。特定のデバイスがこれらの効果に直面しないことを確実にするために、一般に、本体の電荷をすべて抜き出す方法として本体接触部を加える。
本体接触部を提供する一つの既知の手法は、デバイスのチャンネル領域の下でブランケット埋め込み酸化物からホールを切り離して、酸化物開口部を通ってデバイスチャンネル中の本体に接触し、バイアスをかけることである。この手法によって、例えば図１に示すような減法ＳＯＩ基板が提供される。詳しくは、図１は、パターン化されたゲート誘電体１８の上に配置されたパターン化されたゲート導電体２０を有する減法ＳＯＩ基板１０を備える金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）構造を示す。これらのパターン化された材料層は、ＳＯＩチャンネル領域１６、ソース／ドレイン領域１５および埋め込み酸化物領域１４を備える減法ＳＯＩ基板１０上に配置され、境界を点線で定められる埋め込み酸化物領域１４の間の番号のない領域は、切り離された埋め込み酸化物を表す。切り離された酸化物の区域は、図に示した構造では本体接触部として使用される。図１には、トレンチ分離領域１２も示される。
別の手法は、バルク技術で開始し、Ｓｉソース／ドレインの下に埋め込み酸化物を構築することである。埋め込み酸化物となる領域は、まずエッチングされた後、酸化される。この手法は、例えば図２に示すような加法ＳＯＩ基板を提供する。詳しくは、図２は、パターン化されたゲート誘電体１８の上に配置されるパターン化されたゲート導電体２０を有する加法ＳＯＩ基板１１を備えるＭＯＳＦＥＴ構造を示す。これらのパターン化された材料層は、ＳＯＩチャンネル領域１６、ソース／ドレイン領域１５および埋め込み酸化物領域１４を備える加法ＳＯＩ基板１１の上に配置される。図２には、トレンチ分離領域１２も示した。図２に示した構造では、埋め込み酸化物の間の領域は、電界トランジスタデバイスの本体接触部として使用されることに注意する。従来技術の加法ＳＯＩ基板のプロセス加工によると、埋め込み酸化物の形成時にＳｉプレートが崩壊する傾向がある。
図１および図２に示したＳＯＩデバイスの両方で、活性Ｓｉソース／ドレイン領域１５は、下の埋め込み酸化物１４の層によってＳｉ基板（特に示していない）から遮蔽される。チャンネル領域１６および下地のＳｉ含有基板の下に本体接触部が配置される。
実際のＩＣ設計では、多くのソース／ドレイン領域は、まったく切り替わらない直流（ＤＣ）ノードである。特に、印加電圧ＶＤＤおよび接地ＧＮＤ領域にとって、埋め込み酸化物は実際には望ましくない。さらに、電力バス系統全体が、デバイス由来の拡散キャパシタンスによって安定化効果を失う。個々の回路では、電圧ノードが上下に変動しやすくなり、切り替え動作が遅延する。本体接触部は埋め込み酸化物から一定距離離れなければならないので、従来技術のレイアウトは、必要であるよりはるかに大きくなる傾向がある。
従来技術ＳＯＩ技術の前記およびその他の問題を考慮すると、印加電圧Ｖｄｄ、接地ＧＮＤ、基準電圧Ｖｒｅｆおよびその他類似のＤＣノードなど、ＤＣノードの拡散部の直下に存在する埋め込み酸化物を設けずに、すべてのデバイスに本体接触部を有する選択的ＳＯＩ構造を提供することが求められている。ＳＯＩデバイス活性切り替え動作ソース／ドレイン領域の下には酸化物が存在するが、ＤＣノードの下には酸化物ホールが存在するので、本発明の選択ＳＯＩ構造は、差別化ＳＯＩ構造と呼ばれることがある。
本発明の選択的ＳＯＩ構造をＩＣに用いて回路の性能を改善することができる。本発明の選択的ＳＯＩ構造を利用すると、最大３０％の回路性能改善が可能である。その上、本発明の選択的ＳＯＩ構造は、Ｓｉ板の崩壊が回避される加法プロセスを用いる。
広義には、本発明の選択的ＳＯＩ構造は、
本体接触部領域を介して下地のＳｉ含有基板と接触する複数のＳＯＩデバイスが上に配置された上部Ｓｉ含有層を備えるシリコン・オン・インシュレータ（ＳＯＩ）基板材料と、
前記ＳＯＩデバイスの一つに隣接するＤＣノード拡散領域と
を含み、前記ＤＣノード拡散領域は、前記Ｓｉ含有基板と接触する。すなわち、ＤＣノード拡散領域は、下地の埋め込み酸化物領域を備えない。
本発明によると、ＳＯＩデバイスの活性ソース／ドレイン領域は、下に埋め込み酸化物材料を備えるが、ＤＣノード拡散領域は、酸化物ホールを供える。上記で説明した選択的ＳＯＩ構造をさまざまな回路設計レイアウトに使用して改善された回路性能を有するＩＣを提供することができる。
上記で説明した選択的ＳＯＩ構造では、少なくともＳＯＩ基板、前記ＳＯＩ基板中のＤＣノード拡散領域、および前記ＳＯＩ基板中の埋め込み絶縁体材料を備えるＩＣ中に用いられる半導体基板が提供され、前記ＤＣノード拡散領域は、前記ＳＯＩ基板の下地のＳｉ含有基板と接触する。すなわち、ＤＣノード拡散領域は、下地の埋め込み酸化物を備えない。その代わり、ＤＣノード拡散領域の下には酸化物ホールが配置される。
次に、本出願に付属する図面を参照して、選択的ＳＯＩ構造と、さまざまなＩＣ中における選択的ＳＯＩ構造の使用とを提供する本発明をより詳細に説明する。本出願に付属する図面は、一定の比率で描かれているのではなく、従って、本発明は、図面から確認することができるいかなる寸法にも限定されないことに注意する。
まず、本発明の選択的ＳＯＩ構造５０の簡単な断面図を提供する図３を参照する。本発明の選択的ＳＯＩ構造５０は、ＳＯＩ基板５２の表面に配置された、ＭＯＳＦＥＴなどの複数の半導体デバイス５４を有するシリコン・オン・インシュレータ（ＳＯＩ）基板５２を備える。図３には、例を示すために二つの半導体デバイス５４を示した。
各半導体デバイス５４は、パターン化されたゲート誘電体５８の上に配置されたパターン化されたゲート導電体５６を備える。ＳＯＩ基板５２の上部Ｓｉ含有層６８には、ソース／ドレイン拡散領域６０が配置される。半導体デバイス５４のそれぞれの下には、チャンネル領域６２が配置される。チャンネル領域６２は、それぞれの側でソース／ドレイン拡散領域６０と境界を接する。
本発明によると、選択的ＳＯＩ構造５０は、ＳＯＩ基板５２の上部Ｓｉ含有層６８と下地のＳｉ含有基板７２との接触を可能にする本体接触部領域６４を備える。各半導体デバイスのチャンネル領域６２の直下に埋め込み絶縁体酸化物７０は配置されない。本体接触部領域６４が存在すれば、本発明の背景技術の節で言及した非接地体効果は取り除かれる。
上記の構造要素に加えて、本発明の構造は、ＳＯＩ基板５２の中に配置された少なくとも一つのＤＣノード拡散領域７４を備える。図に示したように、ＤＣノード拡散領域７４は、図３に示したＭＯＳＦＥＴデバイス５４の周縁に配置される。
本発明によると、ＤＣノード拡散領域７４の下に埋め込み酸化物７０は配置されない。その代わり、ＤＣノード拡散領域７４は、ＳＯＩ基板５２の底部Ｓｉ含有基板７２と接触する。すなわち、ＤＣノード拡散領域７４の下には酸化物ホールが存在する。
上記で示したように、ＳＯＩ基板５２は、上部Ｓｉ含有層６８、埋め込み酸化物７０領域、および底部Ｓｉ含有基板７２を備える。本出願を通じて用いられる用語「Ｓｉ含有」は、少なくともシリコンを含む半導体を示す。そのようなＳｉ含有材料を説明する例は、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、Ｓｉ／Ｓｉ、Ｓｉ／ＳｉＣおよびＳｉ／ＳｉＧｅＣを含むが、それらに限定されない。層６８および７２のＳｉ含有材料は、ドーピングされてもよく、あるいはドーピングされなくてもよい。
ＳＯＩ基板５２の上部Ｓｉ含有層６８は、一般的に約５０から約２００ｎｍの厚さを有し、約７５から約１００ｎｍの厚さがより一般的である。底部Ｓｉ含有基板７２の厚さは、一般的に約７００から約７５０ｎｍである。
本発明で使用される埋め込み酸化物７０は、結晶性または非結晶性酸化物であってよい。一般に、各半導体デバイス５４の活性ソース／ドレイン拡散領域６０の下に配置される埋め込み酸化物７０は、約３０から約１００ｎｍの厚さを有する。
図３に例を示したＳＯＩ基板５２は、例えば２００３年６月２６日出願の本出願人らの米国第１０／６０４，１０２号に記載されている加法ＳＯＩプロセスを利用して形成される加法ＳＯＩ基板である。前記米国出願の内容全体は、参照によって本明細書に組み込まれる。下記でより詳細に考察する図４〜９は、加法ＳＯＩ基板５２を形成するために本発明中で使用することができるプロセスフローの簡単な説明を提供する。
半導体デバイス５４は、当業者に公知の通常の相補型金属酸化物半導体（ＣＭＯＳ）プロセス加工工程を利用して形成される。例えば、半導体デバイス５４は、まずＳＯＩ基板５２の上部Ｓｉ含有層６８の上部表面上にゲート誘電体５８の層を作製することによって形成させることができる。本発明では、用語「ゲート誘電体」は、ＭＯＳＦＥＴのゲート誘電体として一般的に使用される酸化物、窒化物または酸窒化物などの任意の絶縁材料を示すために用いられる。ゲート誘電体５８は、例えば化学的気相堆積（ＣＶＤ）、プラズマ支援ＣＶＤ、原子層堆積、物理的気相堆積などの通常の堆積プロセスまたは別の類似の堆積プロセスによって形成される。あるいは、ゲート誘電体５８は、熱酸化、窒化または酸窒化プロセスによって形成してもよい。一般に、ゲート誘電体５８の厚さは、約１から約１０ｎｍである。
ゲート誘電体の形成後、ゲート誘電体の上に、ゲート導電体５６を形成させる。ゲート導電体５６は、例えばドープ化ポリシリコン、導電性元素状金属、導電性元素状金属の合金、導電性元素状金属のケイ化物、導電性元素状金属の窒化物またはそれらの任意の組み合わせを含む任意の導電性材料を含んでよい。ゲート導電体５６の内部または上に拡散障壁または誘電体被覆層あるいはその両方を形成させてもよい。ゲート導電体５６は、例えばＣＶＤ、プラズマ支援ＣＶＤ、蒸発、スパッタリング、メッキなどの通常の堆積プロセスまたは別の類似堆積プロセスによって形成させてよい。ポリシリコンを使用するとき、ポリシリコンゲート導電体はドープ化材料であり、この材料は、適所に形成させてもよく、あるいは堆積およびそれに続くイオン注入によって形成させてもよい。一般に、ゲート導電体５６の厚さは、約１００から約３００ｎｍである。
ゲート導電体の形成に続いて、リソグラフィーおよびエッチングによって、ゲート導電体５６、および一般にゲート誘電体５８をパターン化する。次に、一般に、少なくともパターン化したゲート導電体５６の露出した側壁に、絶縁スペーサ（図示していない）を形成させる（堆積およびエッチングによって）。スペーサ形成に続いて、イオン注入およびアニーリングによって、ＳＯＩ基板５２の上部Ｓｉ含有層６８にソース／ドレイン拡散領域６０を形成させる。下地の埋め込み絶縁体材料７０を有する上部Ｓｉ含有層６８に、ソース／ドレイン領域６０を形成させる。
アニーリングすると、注入したドーパントの拡散が起こる。ＳＯＩ基板５２の上部Ｓｉ含有層６８中のチャンネル領域６２の長さは、拡散の程度によって決まる。チャンネル領域６２のそれぞれの下に本体接触部領域６４が存在するようにチャンネル領域６２を配置する。こうすれば、半導体デバイス５４は、非接地体効果を示さない。
一般に、半導体デバイス５４の形成に先立って、ＳＯＩ基板５２にトレンチ分離領域６６が形成されることに注意するべきである。トレンチ分離領域は、下記でより詳細に説明される加法ＳＯＩプロセスを利用して形成される。
ソース／ドレイン拡散領域６０を形成すると同時に、あるいはソース／ドレイン領域６６形成より前または後に、ＳＯＩ基板５２中の、半導体デバイス５４の周縁であって、埋め込み絶縁体材料７０が存在しない場所にＤＣノード拡散領域７４が形成される。ＤＣノード拡散領域７４は、イオン注入およびアニーリングによって形成される。本発明によると、ＤＣノード拡散領域７４は下地の埋め込み酸化物７０を含まず、従って、ＳＯＩ基板５２の底部Ｓｉ含有基板７２と接触する。ＤＣノード拡散領域７４は、ソース電圧を印加してもよい領域、基準電圧を印加してもよい領域、接地領域、あるいは、例えばソース電圧を印加してもよい領域と接地の領域となど、それらの任意の組み合わせであってよい。本発明は、ＳＯＩ基板５２の中に配置された単独のＤＣノード拡散領域７４または複数のそのような領域を備えてよいことに注意する。
図３に示した選択的ＳＯＩ構造５０は、埋め込み酸化物７０の領域の上に配置されたソース／ドレイン６０を有するＳＯＩ半導体デバイス５４を備えることをもう一度強調する。非接地体効果によって引き起こされる問題を回避するために、図３に示した選択的ＳＯＩ構造５０は、ＭＯＳＦＥＴデバイスチャンネル６２の下に本体接触部領域６４を有する。さらに、本発明の選択的ＳＯＩ構造５０では、ＤＣノード拡散領域７４は、下地の埋め込み酸化物７０を備えず、従って、ＳＯＩ基板５２のＳｉ含有基板７２と直接接触する。
本発明で使用される加法ＳＯＩ基板５２は、参照によって本明細書に組み込まれる既に言及した出願中に記載されているような加法ＳＯＩプロセスを利用して製造される。次に説明する図４〜９に加法ＳＯＩプロセスの例を簡単に示す。図４は、本発明の加法ＳＯＩ基板５２を製造する際に使用される初期構造１００の例を示す。図に示されるように、初期構造１００は、その中に形成されたｎ−ドープ化領域１０４を有するバルクＳｉ含有基板１０２を備える。ｎ−ドープ化領域１０４は、次にＳＯＩ基板５２の埋め込み絶縁体材料７０が形成される区域である。
ｎ−ドープ化領域１０４は、マスクを用いるイオン注入プロセスを利用して形成される。ｎ−型ドーパントの活性化および拡散を引き起こすために、注入に続いてアニーリングしてもよい。バルクのＳｉ含有基板１０２は、図３に示される加法ＳＯＩ基板５２の底部Ｓｉ含有基板７２になる。
図５は、初期構造１００の上にＳｉ含有層１０６が形成された後の構造を示す。図３に示される加法ＳＯＩ基板５２の上部Ｓｉ含有層６８として使用されるＳｉ含有層１０６は、エピタキシャル成長プロセスによって形成される。
図６は、Ｓｉ含有層１０６の上にフォトレジスト１１６およびパッドスタック１０８を形成させた後の構造を示す。パッドスタック１０８は、窒化物層１１２および酸化物層１１４を備える。パッドスタック１０８は、堆積、熱プロセスまたはそれらの組み合わせによって形成される。
次に、図７に示されるように、リソグラフィーによってまずフォトレジスト１１６をパターン化し、次に第一のエッチング工程によってパターンをフォトレジストからパッドスタック１０８に転写することによって、図６」に示される構造にトレンチ開口部１１８が形成される。第一のエッチング工程に続いて、パターン化されたフォトレジストを除去し、第二のエッチング工程を使用してパターンをＳｉ含有層１０６に、次いでｎ−ドープ化領域１０４に転写する。第二のエッチング工程は、ｎ−ドープ化領域１０４の下に配置されるバルクＳｉ含有基板１０２の表面で停止する。
次に、水平エッチングを用いて残りのｎ−ドープ化領域１０４を除去し、例えば図８に示される構造を提供する。参照数字１２０は、水平エッチングによって作り出された空洞を示す。
図９は、空洞を酸化物で満たし、層１０６の上のさまざまな層を除去した後、結果として得られる加法基板５２を示す。水平エッチングされ、酸化物で満たされた区域は、図３に示される構造の埋め込み絶縁体７０になることに注意する。垂直エッチングされたトレンチの中の酸化物は、構造のトレンチ分離領域６６になる。
ＤＣノード拡散領域７４の下に差別化酸化物ホールを備える図３に示される選択的ＳＯＩ構造をさまざまなＩＣレイアウト中に用いて改善されたＩＣ性能を提供することができる。図１０は、標準の選択的ＳＯＩ基板の標準ＮＡＮＤゲート用の従来技術ＩＣレイアウトを示し、一方、図１１は、本発明の選択的ＳＯＩ構造を同じＩＣレイアウトで示す。それぞれの図で、ＰＣはＦＥＴデバイスのゲートを形成するポリシリコン導電体を示し、ＶＤＤは印加電位を示し、ＲＸは活性シリコンの領域を示し、ＢＸは埋め込み酸化物を示し、ＢＸＨＯＬＥは切り離された埋め込み酸化物を示す。
従来技術ＩＣレイアウトでは、ＢＸＨＯＬＥは、チャンネル領域で切り離されるだけである。本請求の発明では、ＢＸＨＯＬＥは、図に示されるように電源拡散領域に拡張されて５から１０％の追加性能を設計に加える。ＲＸ境界の周りの埋め込み酸化物の環は、主に深型ウェル分離を増進させるためにある。いくつかの実施態様では、Ｎ＋またはＰ＋間隙を、ＢＸで被覆されていれば、ゼロに縮小することができる。
加法ＳＯＩプロセスにとって、埋め込み酸化物を電源拡散領域の下に配置しないことが極めて重要である。図１２に、そのようなＩＣレイアウトの一例を示す。図１２の左下隅で、一片の活性Ｓｉが３つのＮＦＥＴへのＧＮＤ電源に接続している。
図１２では、ＧＮＤ ＢＸＨＯＬＥおよびＶＤＤ ＢＸＨＯＬＥは、ＦＥＴデバイスのソース／ドレイン領域のＤＣ非切り替えノードであり、これらの下に酸化物は形成されない。酸化物のない領域は、水平エッチングの後、吊り下げＳｉプレートに支えを提供する（図８参照数字１２０を参照のこと）。ＶＤＤおよびＧＮＤと記される他のＤＣノードは、実際の埋め込み酸化物が形成される前に同じ支え機能を提供する。
本発明を、その好ましい実施態様に関して詳しく示し、説明したが、当業者には、本発明の範囲および技術思想から逸脱することなく、上記およびその他の形および詳細の変化を実施することができると理解されるものとする。従って、本発明は、説明し、例を示した形および詳細だけに限定されるものではなく、請求項の範囲に属するものとする。
減法ＳＯＩ基板を備える従来技術構造の例を示す（断面図によって）図面である。 加法ＳＯＩ基板を備える従来技術構造の例を示す（断面図によって）図面である。 本発明の選択的ＳＯＩ半導体ＩＣの例を示す（断面図によって）図面である。 本出願の選択的ＳＯＩ基板を製造する際に使用される基本的プロセス加工工程の例を示す（断面図によって）図面である。 本出願の選択的ＳＯＩ基板を製造する際に使用される基本的プロセス加工工程の例を示す（断面図によって）図面である。 本出願の選択的ＳＯＩ基板を製造する際に使用される基本的プロセス加工工程の例を示す（断面図によって）図面である。 本出願の選択的ＳＯＩ基板を製造する際に使用される基本的プロセス加工工程の例を示す（断面図によって）図面である。 本出願の選択的ＳＯＩ基板を製造する際に使用される基本的プロセス加工工程の例を示す（断面図によって）図面である。 本出願の選択的ＳＯＩ基板を製造する際に使用される基本的プロセス加工工程の例を示す（断面図によって）図面である。 従来技術の相補型金属酸化物半導体（ＣＭＯＳ）ＩＣ設計レイアウトを示す概略図である。 本発明の相補型金属酸化物半導体（ＣＭＯＳ）ＩＣ設計レイアウトを示す概略図である。 本発明の相補型金属酸化物半導体（ＣＭＯＳ）ＩＣ設計レイアウトを示す概略図である。

Claims (24)

  1. 本体接触部領域を介して下地のＳｉ含有基板と接触する複数のシリコン・オン・インシュレータ（ＳＯＩ）デバイスが上に配置された上部Ｓｉ含有層を備えるＳＯＩ基板材料と、前記ＳＯＩデバイスの一つに隣接し、前記Ｓｉ含有基板と接触するＤＣノード拡散領域と
    を含むシリコン・オン・インシュレータ（ＳＯＩ）構造。
  2. 前記複数のＳＯＩデバイスは、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含む、請求項１に記載の選択的ＳＯＩ構造。
  3. 前記複数のＳＯＩデバイスは、前記ＳＯＩ基板材料の上部Ｓｉ含有層の上に配置されたデバイス構成部品を備える、請求項１に記載の選択的ＳＯＩ構造。
  4. 前記複数のＳＯＩデバイスは、前記上部Ｓｉ含有層中に配置された活性ソース／ドレイン領域を備える、請求項３に記載の選択的ＳＯＩ構造。
  5. 前記活性ソース／ドレイン領域は、埋め込み酸化物区域の上に配置される、請求項４に記載の選択的ＳＯＩ構造。
  6. 前記埋め込み酸化物区域は、トレンチ分離領域に隣接して配置される水平エッチングされた区域である、請求項５に記載の選択的ＳＯＩ構造。
  7. 前記ＤＣノード拡散領域は、ソース電圧を受けることができる第一の領域、基準電圧を受けることができる第二の領域、第三の接地領域または前記第一、第二および第三の領域の少なくとも二つを含む任意の組み合わせを備える、請求項１に記載の選択的ＳＯＩ構造。
  8. 前記ＤＣノード拡散領域は、下に酸化物を備えずにバルクＳｉ中に配置される、請求項１に記載の選択的ＳＯＩ構造。
  9. 前記ＭＯＳＦＥＴは、ゲート誘電体およびゲート導電体を備える、請求項２に記載の選択的ＳＯＩ構造。
  10. 前記ＳＯＩ基板は、前記ＤＣノード拡散領域を形成させるための差別化領域を有する加法ＳＯＩ基板である、請求項１に記載の選択的ＳＯＩ構造。
  11. 前記ＳＯＩ基板はＳｉ含有材料で構成される、請求項１に記載の選択的ＳＯＩ構造。
  12. 前記Ｓｉ含有材料は、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、Ｓｉ／Ｓｉ、Ｓｉ／ＳｉＣおよびＳｉ／ＳｉＧｅＣからなる群から選ばれる、請求項１１に記載の選択的ＳＯＩ構造。
  13. 前記上部Ｓｉ含有層は、約５０から約２００ｎｍの厚さを有する、請求項３に記載の選択的ＳＯＩ構造。
  14. 少なくとも一つの選択的シリコン・オン・インシュレータ（ＳＯＩ）構造を含む集積回路であって、前記少なくとも一つのＳＯＩ構造は、本体接触部領域を介して下地のＳｉ含有基板と接触する複数のＳＯＩデバイスが上に配置された上部Ｓｉ含有層を備えるシリコン・オン・インシュレータ（ＳＯＩ）基板材料と、前記ＳＯＩデバイスの一つに隣接し、前記Ｓｉ含有基板と接触するＤＣノード拡散領域とを備える集積回路。
  15. ＳＯＩ基板、前記ＳＯＩ基板中のＤＣノード拡散領域、および前記ＳＯＩ基板中の埋め込み酸化物材料を含む半導体基板であって、前記ＤＣノード拡散領域は、前記ＳＯＩ基板の下地のＳｉ含有基板と接触する半導体基板。
  16. 前記ＳＯＩ基板は、上部Ｓｉ含有層を含む、請求項１５に記載の半導体基板。
  17. 前記上部Ｓｉ含有層および前記下地のＳｉ含有基板は、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、Ｓｉ／Ｓｉ、Ｓｉ／ＳｉＣおよびＳｉ／ＳｉＧｅＣからなる群から選ばれるシリコン半導体材料で構成される、請求項１６に記載の半導体基板。
  18. 前記上部Ｓｉ含有層は、約５０から約２００ｎｍの厚さを有する、請求項１６に記載の半導体基板。
  19. 前記埋め込み酸化物材料は結晶性である、請求項１５に記載の半導体基板。
  20. 前記埋め込み酸化物材料は非結晶性である、請求項１５に記載の半導体基板。
  21. 前記埋め込み酸化物材料は、約３０から約１００ｎｍの厚さを有する、請求項１５に記載の半導体基板。
  22. 前記埋め込み酸化物材料と接触する少なくとも一つのトレンチ分離領域をさらに含む、請求項１５に記載の半導体基板。
  23. 前記ＤＣノード拡散領域は、ソース電圧を受けることができる第一の領域、基準電圧を受けることができる第二の領域、第三の接地領域または前記第一、第二および第三の領域の少なくとも二つを含む任意の組み合わせを備える、請求項１５に記載の半導体基板。
  24. 前記ＤＣノード拡散領域は、下に酸化物を備えずにバルクＳｉ中に配置される、請求項１５に記載の半導体基板。
JP2006548301A 2004-01-08 2005-01-06 直流ノード拡散領域の下に埋め込み酸化物を有さず、酸化物ホールを有する差別化ｓｏｉ構造 Expired - Fee Related JP5527922B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/754,320 2004-01-08
US10/754,320 US6958516B2 (en) 2004-01-08 2004-01-08 Discriminative SOI with oxide holes underneath DC source/drain
PCT/EP2005/050039 WO2005069373A1 (en) 2004-01-08 2005-01-06 Discriminative soi with oxide holes underneath dc source/drain

Publications (3)

Publication Number Publication Date
JP2007519239A true JP2007519239A (ja) 2007-07-12
JP2007519239A5 JP2007519239A5 (ja) 2007-11-22
JP5527922B2 JP5527922B2 (ja) 2014-06-25

Family

ID=34739363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006548301A Expired - Fee Related JP5527922B2 (ja) 2004-01-08 2005-01-06 直流ノード拡散領域の下に埋め込み酸化物を有さず、酸化物ホールを有する差別化ｓｏｉ構造

Country Status (8)

Country Link
US (1) US6958516B2 (ja)
EP (1) EP1706905A1 (ja)
JP (1) JP5527922B2 (ja)
KR (1) KR100956716B1 (ja)
CN (1) CN1906762A (ja)
IL (1) IL176686A (ja)
TW (1) TWI339414B (ja)
WO (1) WO2005069373A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7160788B2 (en) * 2004-08-23 2007-01-09 Micron Technology, Inc. Methods of forming integrated circuits
US7202513B1 (en) * 2005-09-29 2007-04-10 International Business Machines Corporation Stress engineering using dual pad nitride with selective SOI device architecture
US7659172B2 (en) * 2005-11-18 2010-02-09 International Business Machines Corporation Structure and method for reducing miller capacitance in field effect transistors
JP4867396B2 (ja) * 2006-03-01 2012-02-01 セイコーエプソン株式会社 半導体装置及びその製造方法
US7482656B2 (en) * 2006-06-01 2009-01-27 International Business Machines Corporation Method and structure to form self-aligned selective-SOI
US7795910B1 (en) 2007-08-21 2010-09-14 Marvell International Ltd. Field-programmable gate array using charge-based nonvolatile memory
US8921190B2 (en) * 2008-04-08 2014-12-30 International Business Machines Corporation Field effect transistor and method of manufacture
US7989893B2 (en) * 2008-08-28 2011-08-02 International Business Machines Corporation SOI body contact using E-DRAM technology
CN102064097B (zh) * 2009-11-17 2012-11-07 中国科学院上海微系统与信息技术研究所 一种混晶材料的制备方法及用该材料制备的半导体器件
CN101986435B (zh) * 2010-06-25 2012-12-19 中国科学院上海微系统与信息技术研究所 防止浮体及自加热效应的mos器件结构的制造方法
CN101924138B (zh) * 2010-06-25 2013-02-06 中国科学院上海微系统与信息技术研究所 防止浮体及自加热效应的mos器件结构及其制备方法
ES2530260T3 (es) 2010-10-29 2015-02-27 Gruppo Cimbali S.P.A. Pieza terminal reemplazable para una lanza de vapor de una máquina de café
CN102214684B (zh) * 2011-06-03 2012-10-10 清华大学 一种具有悬空源漏的半导体结构及其形成方法
US9892910B2 (en) * 2015-05-15 2018-02-13 International Business Machines Corporation Method and structure for forming a dense array of single crystalline semiconductor nanocrystals
US9722057B2 (en) * 2015-06-23 2017-08-01 Global Foundries Inc. Bipolar junction transistors with a buried dielectric region in the active device region

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61265859A (ja) * 1985-05-20 1986-11-25 Toshiba Corp 相補型ｍｏｓ半導体装置
JPH0794721A (ja) * 1993-09-24 1995-04-07 Nippon Steel Corp 半導体装置及びその製造方法
JPH08102530A (ja) 1994-08-11 1996-04-16 Internatl Business Mach Corp <Ibm> スタック・デバイス
JPH08316335A (ja) * 1995-05-18 1996-11-29 Sony Corp 半導体装置およびその製造方法
JPH1012741A (ja) * 1996-06-10 1998-01-16 Lg Semicon Co Ltd Ｍｏｓｆｅｔの構造及びその製造方法
US20010026990A1 (en) * 2000-01-05 2001-10-04 International Business Machines Corporation Method and semiconductor structure for implementing dual plane body contacts for silicon-on-insulator (SOI) transistors
JP2002208696A (ja) * 2001-01-11 2002-07-26 Seiko Epson Corp 半導体装置及びその製造方法
JP2002231966A (ja) 2001-02-05 2002-08-16 Denso Corp 半導体力学量センサとその製造方法
US20020163041A1 (en) * 2000-03-30 2002-11-07 Min-Su Kim Silicon-on-insulator (SOI) substrate, method for fabricating SOI substrate and SOI MOSFET using the SOI substrate
JP2003512724A (ja) 1999-10-20 2003-04-02 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 非浮遊ボディを備える電界効果トランジスタおよびバルクシリコンウェハ上に当該トランジスタを形成するための方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8006339A (nl) * 1979-11-21 1981-06-16 Hitachi Ltd Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan.
JPS577161A (en) 1980-06-16 1982-01-14 Toshiba Corp Mos semiconductor device
JPS59119723A (ja) * 1982-12-27 1984-07-11 Toshiba Corp 半導体装置の製造方法
US4683637A (en) 1986-02-07 1987-08-04 Motorola, Inc. Forming depthwise isolation by selective oxygen/nitrogen deep implant and reaction annealing
US4810664A (en) 1986-08-14 1989-03-07 Hewlett-Packard Company Method for making patterned implanted buried oxide transistors and structures
US5382818A (en) * 1993-12-08 1995-01-17 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a buried diode
US5841126A (en) * 1994-01-28 1998-11-24 California Institute Of Technology CMOS active pixel sensor type imaging system on a chip
US5489792A (en) * 1994-04-07 1996-02-06 Regents Of The University Of California Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility
US5481126A (en) 1994-09-27 1996-01-02 Purdue Research Foundation Semiconductor-on-insulator electronic devices having trench isolated monocrystalline active regions
DE4441901C2 (de) * 1994-11-24 1998-07-02 Siemens Ag MOSFET auf SOI-Substrat und Verfahren zu dessen Herstellung
US5712173A (en) 1996-01-24 1998-01-27 Advanced Micro Devices, Inc. Method of making semiconductor device with self-aligned insulator
US5873364A (en) * 1996-02-22 1999-02-23 Kopelowicz; Alberto Latex prophylactics
KR100281109B1 (ko) * 1997-12-15 2001-03-02 김영환 에스오아이(soi)소자및그의제조방법
US6214653B1 (en) 1999-06-04 2001-04-10 International Business Machines Corporation Method for fabricating complementary metal oxide semiconductor (CMOS) devices on a mixed bulk and silicon-on-insulator (SOI) substrate
US6333532B1 (en) 1999-07-16 2001-12-25 International Business Machines Corporation Patterned SOI regions in semiconductor chips
KR100304713B1 (ko) 1999-10-12 2001-11-02 윤종용 부분적인 ｓｏｉ 구조를 갖는 반도체소자 및 그 제조방법
US6429099B1 (en) 2000-01-05 2002-08-06 International Business Machines Corporation Implementing contacts for bodies of semiconductor-on-insulator transistors
US6531375B1 (en) 2001-09-18 2003-03-11 International Business Machines Corporation Method of forming a body contact using BOX modification
US6936522B2 (en) 2003-06-26 2005-08-30 International Business Machines Corporation Selective silicon-on-insulator isolation structure and method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61265859A (ja) * 1985-05-20 1986-11-25 Toshiba Corp 相補型ｍｏｓ半導体装置
JPH0794721A (ja) * 1993-09-24 1995-04-07 Nippon Steel Corp 半導体装置及びその製造方法
JPH08102530A (ja) 1994-08-11 1996-04-16 Internatl Business Mach Corp <Ibm> スタック・デバイス
JPH08316335A (ja) * 1995-05-18 1996-11-29 Sony Corp 半導体装置およびその製造方法
JPH1012741A (ja) * 1996-06-10 1998-01-16 Lg Semicon Co Ltd Ｍｏｓｆｅｔの構造及びその製造方法
JP2003512724A (ja) 1999-10-20 2003-04-02 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 非浮遊ボディを備える電界効果トランジスタおよびバルクシリコンウェハ上に当該トランジスタを形成するための方法
US20010026990A1 (en) * 2000-01-05 2001-10-04 International Business Machines Corporation Method and semiconductor structure for implementing dual plane body contacts for silicon-on-insulator (SOI) transistors
US20020163041A1 (en) * 2000-03-30 2002-11-07 Min-Su Kim Silicon-on-insulator (SOI) substrate, method for fabricating SOI substrate and SOI MOSFET using the SOI substrate
JP2002208696A (ja) * 2001-01-11 2002-07-26 Seiko Epson Corp 半導体装置及びその製造方法
JP2002231966A (ja) 2001-02-05 2002-08-16 Denso Corp 半導体力学量センサとその製造方法

Also Published As

Publication number Publication date
US20050151193A1 (en) 2005-07-14
KR20060123434A (ko) 2006-12-01
TWI339414B (en) 2011-03-21
JP5527922B2 (ja) 2014-06-25
IL176686A0 (en) 2006-10-31
EP1706905A1 (en) 2006-10-04
US6958516B2 (en) 2005-10-25
CN1906762A (zh) 2007-01-31
TW200524047A (en) 2005-07-16
IL176686A (en) 2010-12-30
WO2005069373A1 (en) 2005-07-28
KR100956716B1 (ko) 2010-05-06

Similar Documents

Publication Publication Date Title
JP5527922B2 (ja) 直流ノード拡散領域の下に埋め込み酸化物を有さず、酸化物ホールを有する差別化ｓｏｉ構造
US7060553B2 (en) Formation of capacitor having a Fin structure
US6677645B2 (en) Body contact MOSFET
KR100562539B1 (ko) 벌크 씨모스 구조와 양립 가능한 에스오아이 구조
US5166084A (en) Process for fabricating a silicon on insulator field effect transistor
US7687365B2 (en) CMOS structure for body ties in ultra-thin SOI (UTSOI) substrates
JP3965064B2 (ja) ボディ・コンタクトを有する集積回路の形成方法
KR100333168B1 (ko) Ｓｏｉ 반도체장치 및 그 제조방법
US9286425B2 (en) Method, structure and design structure for customizing history effects of SOI circuits
US6469350B1 (en) Active well schemes for SOI technology
KR20070083207A (ko) 반도체 장치
US8963211B2 (en) Method, structure and design structure for customizing history effects of SOI circuits
KR100226784B1 (ko) 반도체 소자의 제조방법
US6440832B1 (en) Hybrid MOS and schottky gate technology
WO2002025701A2 (en) Body-tied silicon on insulator semiconductor device structure and method therefor
KR100505400B1 (ko) 에스 오 아이 기판에 형성되는 반도체 디바이스 및 그 제조방법
JP2004235438A (ja) Ｓｏｉ構造ｍｏｓ型半導体装置及びその製造方法
JP2008211155A (ja) 半導体集積回路及び製造方法
JPH11317517A (ja) 半導体装置およびその製造方法
KR20000066450A (ko) 정전기 보호용 트랜지스터 및 그의 제조 방법
KR20080009505A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20070615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071001

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071001

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20071023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110809

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120913

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120925

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131121

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20140329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140415

R150 Certificate of patent or registration of utility model

Ref document number: 5527922

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees