NL8006339A - Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan. - Google Patents

Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan. Download PDF

Info

Publication number
NL8006339A
NL8006339A NL8006339A NL8006339A NL8006339A NL 8006339 A NL8006339 A NL 8006339A NL 8006339 A NL8006339 A NL 8006339A NL 8006339 A NL8006339 A NL 8006339A NL 8006339 A NL8006339 A NL 8006339A
Authority
NL
Netherlands
Prior art keywords
layer
monocrystalline
semiconductor device
semiconductor
substrate
Prior art date
Application number
NL8006339A
Other languages
English (en)
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP15008079A external-priority patent/JPS5673697A/ja
Priority claimed from JP16405979A external-priority patent/JPS5687361A/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of NL8006339A publication Critical patent/NL8006339A/nl

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Description

fc- 805363/vdYeken e * . * * *
Korte aanduiding: Halfgeleiderinrichting en werkwijze voor de vervaardiging daarvan.
De uitvinding heeft "betrekking op een halfgeleiderinrichting en een werkwijze voor de vervaardiging daarvan, in het "bijzonder een halfgeleiderinrichting, waarin een mono-kristallijne halfgelei-derlaag, die op ononderbroken wijze gevormd is op het oppervlak van 5 een mono-kristallijn halfgeleidersubstraat en een op het substraat aangebrachte isolerende laag, voorzien is van een gebied met geringere weerstand, en een werkwijze voor de vervaardiging van een dergelijke halfgeleiderinrichting door omzetting van een poly-kristal in een een-kristal door bestraling met een laserstraal.
10 In fig. l(a) is de konstruktie van een gebruikelijke veld- effekttransistor met geïsoleerd stuurgebied (MQSPET) in doorsnede weergegeven. De bekende, van een ïï-kanaal voorziene MOSPET is zodanig gekonstrueerd, dat B-type gebieden 12 en 13, die respektie-velijk als aanvoer en afvoer dienen, gevormd zijn in een P-type 15 substraat 11 en een stuurelektrode 15 aangebracht is op een stuur-gebied-isolerende laag 14* Voorts is een isolerende laag lé aangegeven, die de elementen onderling isoleert en selektief is gevormd. Bij deze konstruktie moeten de aanvoer- en afvoerelektroden 17 en 18 naar buiten geleid worden door de openingen (kontaktopeningen), 20 die kleiner zijn dan de aanvoer- en afvoer-diffusiegebieden 12 en 13. Dientengevolge zijn de aanvoer- en afvoer-diffusiegebieden gelijk aan of groter dan de kontaktopeningen gemaakt, zodat de parasitaire capaciteiten C^g en Cgg tussen deze diffusiegebieden en het substraat 11 niet te verwaarlozen zijn. Pig. l(b) toont een 25 vervangingsschakeling van de MOSPET met de parasitaire capaciteiten C^g en Cgg. Een MOSPET 101 kan geen snellere werking leveren, tenzij de parasitaire capaciteit C^g verminderd wordt, aangezien de werksnelheid van het element bepaald wordt door de ladings- en ont-ladingsperioden van de capaciteit C^g en de capaciteit van het 30 stuurgebied van de volgende trap.
Anderzijds kunnen de lekstromen tussen de aanvoer- en afvoer-diffusiegebieden en het substraat niet verwaarloosd worden en levert de in fig. 1 weergegeven gebruikelijke MOSPET zelfs bij een werking met laag energieverbruik problemen.
55 Het hiervoor beschreven nadeel doet zich in hoofdzaak op - 2 - • .
dezelfde wijze voor bij andere veldeffekttransistoren dan een MOSPET, bijvoorbeeld een veldeffekttransistor met een van een
Schottky barrière voorzien stuurgebied (SB PET) of een overgang gestuurde veldeffekttransistor (j PET), 5 Anderzijds zijn bij een bipolaire transistor vele problemen op te lossen, bijvoorbeeld het probleem, dat de hoog-frekwentie- karakteristieken achteruitgang tengevolge van de parasitaire capa- / citeit, die tot stand gebracht wordt tussen de basis en de collector.
10 De onderhavige uitvinding beoogt derhalve een halfgeleider- inrichting te verschaffen, die de eerdergenoemde problemen van de bekende inrichtingen op kan lossen en een hoog rendement levert, alsmede een werkwijze voor de vervaardiging daarvan.
De uitvinding beoogt tevens een veldeffekttransistor ( PET) 15 te verschaffen, die geringere parasitaire capaciteiten bij de aanvoer en de afvoer bezit en met grote snelheid kan werken, alsmede een werkwijze voor de vervaardiging daarvan*
De uitvinding beoogt tevens een bipolaire transistor te verschaffen, die een geringere parasitaire capaciteit tussen de basis 20 en de collector en uitstekende hoog-frekwentie-karakteristieken bezit, alsmede een werkwijze voor de vervaardiging daarvan.
Toorts beoogt de uitvinding een halfgeleiderinrichting met een nieuwe konstruktie door middel van bestraling met een laserstraal te verschaffen.
25 De uitvinding verschaft hiertoe een aantal verschillende half- geleiderinrichtingen door op ononderbroken wijze op het oppervlak van een halfgeleidersubstraat en een op het halfgeleidersubstraat aangebrachte isolerende laag een polykristallijne of amorfe sili-ciumlaag te vormen, deze polykristallijne of amorfe siliciumlaag 30 vervolgens te bestralen met een laserstraal, zodat deze mono- kristallijn wordt, en een gewenst gedeelte van de mono-kristallijne siliciumlaag te voorzien van een diffusiegebied (in de beschrijving zal het gebied, dat gevormd wordt met behulp van bekende middelen voor het inbrengen van verontreinigingen zoals thermische diffusie 35 of ionen-implantatie, eenvoudigweg aangeduid worden als diffusiegebied) en een elektrode.
De uitvinding zal nader toegelicht worden aan de hand van een •fc *.
- 3 - • 4 < aantal vo o rkeur sul t vo er in gs vo men en de bijgevoegde tekening, waarin fig. 1 een schematische weergave van de konstruktie van een bekende veldeffekttransistor in doorsnede en een vervangingsschake-5 ling daarvan, fig. 2,3 en 4 schematische weergaven ter toelichting van de vorming van een mono-kristallijne halfgeleiderlaag volgens de onderhavige uitvinding en fig. 5 t/m 16 schematische weergaven van verschillende uitvoe-10 rings vormen van de uitvinding tonen.
Zoals in het voorafgaande beschreven is, wordt een halfgelei-derinrichting volgens de uitvinding vervaardigd door vorming van een diffusiegebied en een elektrode in een mono-kristallijne sili-ciumlaag, die op ononderbroken wijze gevormd is op het oppervlak 15 wan een halfgeleidersubstraat en een isolerende laag.
In verband hiermede zal allereerst de vorming van een dergelijke mono-kristallijne siliciumlaag beschreven worden.
Zoals bekend, wordt een dunne mono-kristallijne laag in het algemeen gevormd door overbrengen van een stof, die noodzakelijk is 20 voor de epitaxiale groei vanuit de dampfase op een mono-kristallijn substraat bij een hoge tempera'tuur door middel van een chemische reaktie in de gasfase, zodat het kristal kan groeien binnen een tijd van verscheidene minuten of verscheidene tientallen minuten, tot het een gebruikelijke dikte van verscheidene micrometers bezit.
25 Yolgens een andere veel gebruikte methode wordt een mono- kristallijn substraat, nadat een gewenste stof onder een vacuum van ΙΟ”·*"® tot ÏO-"^ Torr op het oppervlak daarvan is opgedampt, verhit om de kristal-groei tot stand te brengen ter vorming van de gewenste dunne mono-kristallijne laag.
30 Aangezien bij elk van deze methoden het materiaal voor de vor ming van de dunne mono-kristallijne laag overgebracht wordt op het mono-kristallijne substraat ter uitvoering van de epitaxiale groei, is het tot nu toe noodzakelijk geweest om gebruik te maken van het oppervlak van het mono-kristallijne substraat, waardoor het onmoge-35 lijk was om de mono-kristallijne laag op een amorf materiaal zoals een isolerende laag te vormen.
In verband met de recente opmerkelijke ontwikkelingen bij een - 4 - aantal verschillende halfgeleiderinrichtin gen is de vorming van de dunne mono-kristallijne laag zelfs op amorf materiaal zoals een isolerende laag zeer gewenst en is men op dit gebied begonnen met onderzoekingen.
5 Bijvoorbeeld is een methode voorgesteld, waarbij de op een substraat aangebrachte Si02 laag over het gehele oppervlak bekleed wordt met amorf silicium nadat een uitsparing is aangebracht, en wordt deze vervolgens bestraald met een laserstraal (M.W, Geis, et al., "Crystallographic orientation of silicon on an amorphous 10 substrate using an artificial surfacerelief grating and laser crystallization”, Applied Physics Letter, 35(l)» PP 71 to 74» 1 July, 1979).
Aangenomen wordt, dat bij deze methode de amorfe siliciumlaag, die de uitsparing bedekt, eerst mono-kristallijn gemaakt wordt en 15 dat het amorfe silicium in het overige gedeelte vervolgens geleidelijk eveneens mono-kristallijn gemaakt wordt.
Bij deze voorgestelde methode is het niet alleen moeilijk om de respektievelijke trappen met inbegrip van de eerder vermelde vorming van een groef nauwkeurig te regelen, doch wordt tevens een 20 mono-kristallijne laag met onzekere karakteristieken gevormd, zodat de.methode nog niet toegepast is voor de vervaardiging van ver-schillende halfgeleiderinrichtingen·
Anderzijds is tevens een andere methode voorgesteld, waarbij het oppervlak van een halfgeleidersubstraat wordt bedekt met een 25 isolerende laag, zodat het aan de buitenzijde gedeeltelijk onbedekt is, de isolerende laag en het onbedekte gedeelte van het substraat-oppervlak over het gehele oppervlak bekleed worden met een halfge-leiderlaag en de op het substraatoppervlak aangebrachte halfgeleiderlaag bestraald wordt met een elektronenbundel of een laserstraal, 30 terwijl de te bestralen plaats achtereenvolgens verschoven wordt, waardoor de op de isolerende laag aangebrachte halfgeleiderlaag mono-kristallijn gemaakt wordt door middel van de zone-smeltmethode (Japanse oetrooipublikatie no. 42-12087).
Hierbij zijn echter niet de verschillende omstandigheden voor 35 het zone-smelten vermeld, die noodzakelijk zijn voor de vorming van een bevredigende mono-kristallijne siliciumlaag, en is evenmin de vervaardiging van verschillende halfgeleiderinrichtingen door i « - 5 - vorming van een diffusiegebied in de gevormde mono-kristallijne siliciumlaag uitgevoerd.
Volgens de onderhavige uitvinding wordt de mono-kristallijne siliciumlaag op de volgende wijze gevormd.
5 Zoals weergegeven in fig. 2 wordt het oppervlak van een mono- kristallijn siliciumsubstraat 1 op het gewenste gedeelte bekleed met een amorfe SiOg laag 2 en vervolgens over het gehele oppervlak met een polykristallijne siliciumlaag (of een amorfe siliciumlaag) 3.
10 Vervolgens wordt het hele oppervlak bestraald met een Q-gescha kelde pulserende donkerrode laserstraal om de polykristallijne silioiumlaag 3 te smelten.
Aldus volgt de amorfe siliciumlaag 3 in het gedeelte, dat niet met de Si02 laag 2 is bekleed en direkt in kontakt staat met het 15 siliciumsubstraat 1 op de azimut {h k l) van het substraat 1, zodat de laag 3 door epitaxiale groei vanuit de vloeibare fase mono-kris-tallijn wordt*
Anderzijds wordt de polykristallijne of amorfe siliciumlaag 3» die de Si02 laag 2 bedekt, gesmolten door de bestraling met de laser 20 en worden hierin een aantal kristal-kernen met willekeurige azi- muten gevormd na passage van een voorafbepaalde over-koelingstempe-ratuur AT, waardoor de polykristallijne groei tot stand gebracht wordt.
In het algemeen genomen vinden de eerdergenoemde mono-kristal-25 lijne en polykristallijne groei onafhankelijk van elkaar plaats. Aangezien de polykristallijne of amorfe siliciumlaag 3 op de Si02 laag 2 de over^oelings temp era tuur AT bezit, wordt de groei van het polykristal in dat gedeelte vertraagd door &t/AS (waarin AS een koelsnelheid aanduidt) ten opzichte van die van het mono-kris-30 tal in het met het substraat 1 in aanraking zijnde gedeelte.
In het met het substraat in kontakt zijnde gedeelte oefent het een-kristal, waarvan de groei eerder op gang gebracht is, een invloed uit op het verschijnsel, dat de gesmolten vloeistof op de O v <?. r isolerende laag gescheiden wordt van zijn -enèe^gekoelde toestand.
35 Het is bekend, dat de groeisnelheid van een kristal het grootste is in een richting (l 1 0), en deze richting (l 1 0) vormt een rechte hoek met het kristal met het azimut [h k l] , wanneer - 6 - het azimut van het een-kristal-substraat een betrekking h ** k bezit.
Tianneer het een-kristal groeit in de richting (h k l) in het met het substraat 1 in aanraking zijnde gedeelte, vindt de mono-kristallijne groei in de richting (l 1 0) derhalve plaats vanaf het 5 uiteinde van het een-kristal. Dientengevolge vindt kristallisatie van de amorfe siliciumlaag 3 op de isolerende laag 2 tot een een-kristal geleidelijk vanaf de beide uiteinden plaats tot de amorfe of polykristallijne siliciumlaag 3 geheel omgezet is in een mono-kristallijne laag.
10 Aangezien het gebied op de isolerende laag 2, waarin de amorfe of polykristallijne siliciumlaag 3 omgezet kan worden in een een-kristal, dat wil zeggen, de afstand in de horizontale richting, die mono-kristallijn gemaakt wordt, bepaald wordt door de verhouding Δτ/^S, moet deze waarde zo hoog mogelijk gemaakt worden om de amorfe 15 siliciumlaag 3 over een groot gebied mono-kristallijn te maken.
Aangezien de koelsnelheid aanzienlijk hoog is bij bestraling met een pulserende laser, kan de tijd Δτ/ΔS bij benadering beschouwd worden als de periode, die evenlang is als de pulsduur van de toegepaste laser, zodat de waarde hier gemakshalve vastgesteld wordt op 20 50 nanoseconden.
Aangezien de grootst mogelijke kristalgroeisnelheid, die tot nu toe bekend is, ongeveer 100 m/seconde bedraagt voor dendriet of "whisker", bedraagt de afstand, waarin de een-kristal—vorming gedurende de bovengenoemde periode tot stand gebracht kan worden onge-25 veer 5 μπι, wanneer de kristallisatie snelheid van de amorfe siliciumlaag 100 m/seconde bedraagt.
Teneinde deze afstand te vergroten is het voldoende om de periode Aï/AS te verlengen, zoals eerder is beschreven. Hiertoe is het voldoende om de amorfe siliciumlaag af te tasten met behulp van 30 een laser met een lange pulsduur of een CW laser, zodat de temperatuur van de gesmolten vloeistof verhoogd kan worden ter verlenging van de periode, waarin de laag in gesmolten toestand wordt gehouden. Aldus kan het amorfe silicium op de isolerende laag over een grote afstand gekristalliseerd worden. T/anneer bijvoorbeeld een donker-35 rode laserstraal met een pulsduur van 1 microseconde en een intensiteit van 3 Joules/cm2 toegepast wordt, kan de een-kristal-vorming in horizontale richting gemakkelijk over ongeveer 100 μπι tot stand - 7 - * t- gebracht worden.
Voorbeeld I.
Zoals weergegeven in fig. 2 wordt het siliciumsubstraat 1 op het (lOO) oppervlak met een onderlinge afstand van 2 μη door nid-5 del van de gebruikelijke fotolithografie voorzien van de thermisch geoxydeerde laag 2 met een breedte van 4 μ® en een dikte van ongeveer 2500 £.
Vervolgens wordt het siliciumsubstraat 1 met de geoxydeerde laag 2 met behulp van de bekende chemische opdampmethode over het 10 gehele oppervlak bekleed met de polykristallijne siliciumlaag 3 met een dikte van ongeveer 4°00 £*
Het gehele oppervlak wordt bestraald met een donkerrode laserstraal met een pulsduur van 25 nanoseconden met Q-ge schakel de puls.
Wanneer de energiedichtheid van de voor de bestraling toege-15 paste laserstraal 1,5 J/cm2 bedraagt, krijgt de eerdergenoemde polykristallijne siliciumlaag 3 de in fig. 3(a) weergegeven vorm.
Meer in het bijzonder, wordt bij een energiedichtheid van de toegepaste laserstraal van 1,5 J/cm2 de polykristallijne siliciumlaag met een dikte van ongeveer 4000 1 niet volledig gesmolten, 20 doch zo geheel gepolykristalliseerd, dat de kristaldeeltjes aanzienlijk in afmetingen toenemen.
Be polykristallijne siliciumlaag 3» die op het uiteinde van de oxydelaag 2 is aangebracht, verkrijgt echter een zodanige struktuur dat deze zich uitstrekt op de oxydelaag 2 in de (l 1 0) richting.
25 Be groeilengte van deze struktuur bedraagt ongeveer 1,2 μπι, zoals weergegeven in fig. 3(a), hetgeen betekent, dat de groei van de kristal-kemen op het siliciumsubstraat in deze richting overheerst. Wanneer de groeiperiode ongeveer gelijk is aan de pulsduur, bedraagt de groeisnelheid van de kristallen in dit geval bijvoorbeeld 30 ongeveer 50 m/seconde.
Vervolgens wordt het gehele oppervlak op soortgelijke wijze bestraald met een laserstraal met een energiedichtheid van 2,0 j/cm2.
Hierdoor wordt de polykristallijne siliciumlaag 3 met de dikte van 4000 % volledig gesmolten, zodat deze geheel omgezet wordt in 35 een een-kristal met uitzondering van het gedeelte boven en in de nabijheid van het centrale gedeelte van de oxydelaag 2, zoals weergegeven in fig. 3(b). Op dit tijdstip bedraagt de groeilengte van de - 8 - een-kristallen boven de Si02 laag 2 zoals weergegeven in fig· 3(b), 1,2 μΐη, hetgeen soortgelijk is aan de konstraktie, die verkregen ie bij de eerder uitgevoerde bestraling met een intensiteit van 1,5 j/cm2.
5 Dit betekent, dat er een bepaalde limiet in de groeisnelheid van de een-kristallen bestaat en dat de groei over een dergelijke lengte een limiet is bij gebruik van een laser met een pulsduur van ongeveer 50 nanoseconden.
Met andere woorden, de lengte, waarover een-kristal-vorming 10 plaats vindt, wordt groter, aangezien de koelperiode T verlengd wordt, wanneer de energiedichtheid van de laser vergroot wordt. Wanneer de energiedichtheid van de laserstraal echter buitensporig groot wordt, zal de gesmolten polykristallijne siliciumlaag naar een lager gedeelte stromen, hetgeen een beperking vormt voor de 15 verhoging van de energiedichtheid van de laserstraal. Bijvoorbeeld bedraagt de maximale energiedichtheid, die toegepast wordt voor de bestraling van de polykristallijne of amorfe siliciumlaag met een dikte van ongeveer 4000 tot 5000 2 ongeveer 2,0 j/cm2.
Met andere woorden, de maximale dikte van de polykristallijne 20 of amorfe siliciumlaag, die mono-kristallijn gemaakt moet worden met de pulserende laser met een energiedichtheid van 2,0 j/cm2, bedraagt ongeveer 5000 2. Deze maximale laagdikte kan vergroot worden door verhoging van de energiedichtheid van de laserstraal, zodat een laag met een dikte tot ongeveer 1,5 pm mono-kristallijn 25 gemaakt kan worden door toepassing van een pulserende laser met een energiedichtheid van 20 j/cm2. Aangezien de isolerende laag echter aan het oppervlak smelt en vloeibaar gemaakt wordt, wanneer de energiedichtheid van de laser buitensporig groot is, wordt de maximale energiedichtheid van de laser, die bruikbaar is bij de 50 onderhavige uitvinding, vanuit praktisch oogpunt meestal gekozen op een waarde van ongeveer 3 J/cm2. Dientengevolge kan in dit geval de een-kristal-vorming uitgevoerd worden en bedraagt de dikte van de polykristallijne of amorfe siliciumlaag ongeveer 1 μη.
Anderzijds bedraagt de minimale energiedichtheid van de laser, 35 die bij de onderhavige uitvinding toegepast kan worden, ongeveer 1 j/cm2.
Met andere woorden, de mono-kristallijne siliciumlaag, die a. * - 9 - toegepast wordt bij de vervaardiging van de halfgeleiderinrichting, moet een dikte hebben van ongeveer 1000 £ of meer. 7/anneer de laag-dikte kleiner is dan 1000 £, wordt het aanzienlijk moeilijk om de overgang te vormen. ¥anneer een polykristallijne of amorfe sili-5 einmlaag met een dikte van 1000 £ bestraald wordt met een laserstraal, bedraagt de energiedichtheid, waarbij de mono-kristallijne groei in dwarsrichting op gang gebracht wordt, ongeveer 1 j/cm2 , zodat de bij de onderhavige uitvinding te gebruiken energiedichtheid van de laserstraal ongeveer 1 j/cm2 of meer moet bedragen.
10 Wanneer de een-kristal-vorming voltooid moet worden met behulp en, van de pulserende laser, wordenherhaling/van de bestraling doelmatig voor de vergroting van de lengte van het vlak, Tiaar een-kristalvorming plaats moet vinden. Aldus kan de een-kristal-vorming geleidelijk voortgezet worden onder toepassing van het door de vooraf-15 gaande bestraling mono-kristallijn gemaakte gedeelte als groeikernen, zodat een mono-kristallijne dunne laag met een groot oppervlak verkregen kan worden.
Het gebruik van een met een kontinue golf (C¥) oscillerende laser is tevens doelmatig voor de vergroting van de lengte, waar-20 over een-kristal-vorming plaats vindt, waardoor een mono-kristallijne laag met een groot oppervlak gevormd wordt.
Meer in het bijzonder wordt de in fig. 5 weergegeven konstruk-tie afgetast met behulp van een C¥ argon laser met een vermogen van 15 ¥ bij een bundeldiameter van $0 jim (of een energie van 10 W) en 25 een aftastsnelheid van 5 m/seconde. Aldus bedraagt de tijd voor het handhaven van de gesmolten toestand ongeveer enkele micro seconden, zodat de polykristallijne of amorfe laag 5 met inbegrip van het gedeelte boven de SiO^ laag 2 geheel mono-kristallijn gemaakt kan worden. Bij toepassing van de C¥ laser bedraagt'de energie bij 30 voorkeur 5 "tot 20 W.
Voor de dotering van de mono-kristallijne laag voor de een-kristal-vorming met behulp van de laserstraal, kan de polykristallijne of amorfe siliciumlaag door middel van ionen-implantatie of thermische diffusie gedoteerd worden met een gewenste verontreini-35 ging en vervolgens door bestraling met een laserstraal mono-kristallijn gemaakt worden. Wanneer de siliciumlaag bijvoorbeeld mono-kristallijn gemaakt wordt door bestraling met de laserstraal, nadat - 10 -- de laag gedoteerd is met verontreinigingen in een hoeveelheid van 2 tot 3 x 10^/cm2, kan een laagweerstand van 2 tot 3 verkregen worden*
Aangezien het hij de onderhavige uitvinding voldoende is, 5 wanneer de laser de polykristallijne of amorfe siliciumlaag kan smelten, spreekt het vanzelf, dat alle lasers, die een dergelijk silicium kunnen doen smelten, toegepast kunnen worden* Wanneer de een-kristalvorming uitgevoerd wordt door middel van de aftestmethode, wordt de aftastsnelheid met voordeel gekozen in overeen-10 stemming met het toegepaste type laser.
Hoewel de voorafgaande beschrijving betrekking heeft op het geval, waarin een SiOg laag toegepast wordt als isolerende laag, spreekt het vanzelf dat bij de onderhavige uitvinding de isolerende laag, waarop de mono-kristallijne siliciumlaag moet worden ge-15 vormd, niet beperkt is tot een SiO^ laag, en het mogelijk is om verschillende, algemeen in halfgeleiderinrichtingen toegepaste isolerende lagen te gebruiken, zoals een laag Si^JT^, AlgO^ of fosforglas*
De hoek cc tussen de zijkant van een van de isolerende lagen en 20 het siliciumsubstraat (zoals weergegeven in fig. 2) bedraagt gewoonlijk ongeveer 45 graden, en er treedt in het algemeen geen verschil op in de wijze van de kristalgroei, wanneer deze hoek gelijk aan of kleiner is dan een rechte hoek.
De werkwijze voor de vervaardiging van de half gel eider inrich-25 ting door onderwerpen van de volgens de eerder beschreven methode vervaardigde mono-kristallijne siliciumlaag aan een ionen-implantatie- of diffusiebehandeling zal hierna beschreven worden.
Wanneer verschillende halfgeleiderelementen zoals transistoren of dioden gevormd worden in de mono-kristallijne siliciumlaag op 30 de isolerende laag, worden deze halfgeleiderelementen geïsoleerd en gescheiden van het halfgeleidersubstraat door middel van de isolerende laag met het voordeel, dat de parasitaire capaciteit aanzienlijk verlaagd kan worden in vergelijking met die in het geval, waarin de isolatie tot stand gebracht wordt door een Hï overgang.
55 In tegenstelling tot een SOS (silicium-op-saffier) kan men tevens het voordeel verkrijgen, dat het substraat zelf toegepast kan worden als een gedeelte van het halfgeleiderelement.
- lil -
Allereerst "wordt zoals weergegeven in fig. 4(a) een mono-kristallijn siliciumsubstraat 21 voorzien van een Si02 laag 22 met een selektieve opening en vervolgens over het gehele oppervlak bedekt met een amorfe of polykristallijne siliciumlaag. 23* De vorming 5 van deze lagen wordt uitgevoerd volgens een bekende methode op het gebied van de vervaardiging van halfgeleiderinrichtingen, zoals de chemische dampafzettingsmethode. De dikten van de Si02 laag 22 en de amorfe of polykristallijne siliciumlaag 23 bedragen respektieve-lijk ongeveer 1 pm en 0,5 pm.
10 Zoals weergegeven in fig. 4(b) wordt de amorfe of polykristal lijne siliciumlaag 23 vervolgens ofrer het gehele oppervlak bestraald met een Q-geschakelde donkerrode laserstraal 20 met een pulsduur van ongeveer 30 nanoseconden en een energiedichtheid van ongeveer 2 j/cm2 · 15 Dientengevolge wordt de amorfe of polykristallijne silicium laag 23 onmiddellijk verhit en gesmolten bij een hoge temperatuur en gerearrangeer! in overeenstemming met de kristalas van het substraat 21, zodat zich een mono-kristallijne siliciumlaag 24 vormt in het gedeelte boven de Si02 laag 23, zoals weergegeven in fig.
20 4(c).
De lengte x van de mono-kristallijne siliciumlaag 24, die in één richting gegroeid is op de SiC>2 laag 22, verschilt afhankelijk van de intensiteit van de stralingsenergie, de stralingstijd en de ruwheid van het oppervlak van de amorfe of polykristallijne sili-25 ciumlaag, doch bedraagt onder de eerdergenoemde omstandigheden ongeveer 5 p®· ï/anneer de amorfe of polykristallijne silicitunlaag op de Si02 laag vanaf beide zijden omgezet wordt in een mono-kristallijne laag kan de Si02 laag met een lengte van ongeveer 10 pm derhalve bekleed 30 worden met de mono-kristallijne siliciumlaag.
De methode voor de vorming van het mono-kristallijne silicium door middel van de laserbestraling op deze wijze zal kortweg aangeduid worden als de "laser-uitgloeiings-epitaxie".
Dientengevolge kunnen de veldeffekttransistor, bipolaire tran-35 sistor en diode met verschillende konstruktie en karakteristieken ten opzichte van de bekende inrichtingen verkregen worden door vorming van een ononderbroken mono-kristallijne siliciumlaag op het - 12- half gel eider substraat en de isolerende laag door "laser-ontlatings-epitaiq.e" en door de aldus verkregen mono-kristallijne siliciumlaag te voorzien van een diffusiegebied en een elektrode.
Voorbeeld_II.
5 Dit voorbeeld heeft betrekking op de vervaardiging van een veldeffekttransistor (SB-FET) met een Schottky-stuurgebied, onder toepassing van een mono-kristallijne siliciumlaag, die vervaardigd is volgens de in figuren 4(a), 4(b) en 4(c) toegeliehte methode.
Fig. 5(a) toont de konstruktie van de aldus verkregen SB-FET in 10 doorsnede en fig. 5(b) toont een vervangingsschakeling daarvan.
In fig. 5 is 31 een P-type siliciumsubstraat, 52 een Si02 laag en zijn 35 en 34 aanvoer- en afvoergebieden, die bestaan uit door diffusie of ionen-implantatie gevormde ïï+-gebieden in de door de laser-ontlatings-epitaxiéverkregen mono-kristallijne siliciumlaag 15 35. De getallen 36, 37 en 38 hebben respektievelijk betrekking op een van een Schottky-barriere voorziene stuurelektrode, een aanvoer-elektrode en een afvoerelektrode.
Aangezien bij de SB-FET volgens de onderhavige uitvinding de aanvoerelektrode 37 en afvoerelektrode 38 en het siliciumsubstraat 20 31 geïsoleerd zijn door middel van de Si02 laag 32, zijn de capaci teiten van het aanvoergebied 33 en het afvoergebied 34 ten opzichte van het substraat 31 zodanig verlaagd, dat uitstekende hoog-frekwen-tie-karakteristieken kunnen morden verkregen. Bovendien kunnen regelingen voor de verlagings- en verhogings-typen getroffen worden 25 door het substraat 31 op een geschikte potentiaal ten opzichte van het aanvoergebied 33 te houden. Aangezien het afvoergebied 34 ge-isoleerd is door middel van de Si02 laag 32, kan bovendien een grote spanningsweerstand gewaarborgd worden. Voorts kan een JFET vervaardigd worden, wanneer het Schottky-stuurgebied vervangen wordt 30 door een PU-overgangs-stuurgebied.
Voorb eeld_III.
Fig. 6(a) toont de konstruktie van een MOSFST met een van Schottky-kontakten 43 en 44 vervaardigde aanvoer en afvoer in doorsnede.
35 In fig. 6(a) is 41 een N+-type mono-kristallijn siliciumsub straat, 42 een isolerende laag van Si02 of dergelijke, zijn 43 en 44 de Schottky-kontakten, is 45 de I-type mono-kristallijne silicium- - 13 - laag (die vervaardigd is door laser-ontlatings-epitaxiale groei), 46 een isolerende laag voor het stuurgebied van SiOg of dergelijke en 47 een stuurelektrode, en zijn 48 en 49 respektievelijk aanvoeren afvoerelektroden.
5 Fig* 6(b) toont een vervangingsschakeling van deze MOSFET, die dezelfde karakteristieken bezit als die van voorbeeld II. Toorbeeld_IV.
Fig* 7 toont een voorbeeld, waarin de gebruikelijke MOSFEI is vervaardigd volgens de onderhavige uitvinding en figuren 7(a) t/m 10 (c) lichten de vervaardigingstrappen toe.
De SiOg laag 52 is bedekt met de op de in fig. 2 toegelichte wijze vervaardigde mono-kristallijne siliciumlaag 53 en door de gebruikelijke behandelingen boven het openj^edeelte voorzien van een stuurgebied-isolerende laag (van SiQ,,) 54 en een uit een polykris-15 tallijne siliciumlaag bestaande stuurelektrode 55· (Fig. 7(a)): Vervolgens wordt de mono-kristallijne siliciumlaag 53 °P de SiOg laag 52 gedoteerd onder afdekken van de stuurelektrode 55 met een masker,met verontreinigingen door middel van ionen-implantatie of thermische diffusie ter vorming van IT+-type gebieden, dat wil zeg-20 gen het aanvoergebied 56 en afvoergebied 57* (Fig* 7(b)): Hierna wordt voorts een isolerende laag 50 van SiO^ of dergelijke gevormd en worden openingen voor de elektroden geëtst ter vorming van aan-en afvoerelektroden 58 en 59 van aluminium of dergelijke. (Fig. 7(c)): In fig. 7 is 51 een P+ (of P)-type mono-kristallijn silicium-25 lichaam (bijvoorbeeld substraat, epitaxiale laag of ingebedde laag) en 52 een gewenste isolerende laag die gekozen wordt uit de groep van een SiOg laag, een laag, een Allaag en een fosforlaag.
Anderzijds is de mono-kristallijne siliciumlaag 55 van het P-type met het oog op de vervaardiging van de MOSFEÏ van het type met een 50 N-kanaal verhoging, doch deze kan tevens van het U-type zijn ter vervaardiging van een MOSFET van het verlaagde type. 3ovendien spreekt het vanzelf dat een Prkanaal MOSFET vervaardigd kan worden wanneer de geleidingstypen van de respektievelijke lagen omgedraaid worden. Voorts kan het geleidingstype van de mono-kristallijne sili-35 ciumlaag 53 zodanig bepaald worden, dat de dotering met een verontreiniging van een gewenst geleidingstype uitgevoerd wordt door ionen-implantatie of thermische diffusie voor- of nadat de 8 0 06 33 9 - 14 - een-kristalvorming tot stand gebracht wordt door de bestraling met de laser» Het spreekt vanzelf, dat de dotering van de verontreiniging tegelijkertijd uitgevoèrd kan worden met de vorming van het amorfe silicium of het polykristallijne silicium.
5 Zoals blijkt uit fig. 7(c) leidt de aanwezigheid van de aan- en af voer gebieden 56 en 57 op de isolerende laag 52 tot een geringe parasitaire capaciteit ten opzichte van het substraat 51, uitstekende hoog-frekwentie-karakteristieken, een geringe lekstroom tussen de aan- en afvoergebieden en het substraat en een hoge afvoerspan-10 ningsweerstand»
Aldus kunnen door de vorming van de aanvoer en afvoer in de volgens de epitaxiale groeimethode door laser-uitgloeiïng gevormde mono-kristallijne siliciumlaag op de isolerende laag de verbeteringen verkregen worden, dat de veldeffekttransistor aanzienlijk 15 verlaagde capaciteiten tussen de aanvoer en afvoer en het substraat bezit, de concentratie van de verontreinigingen in het substraat vrij gewijzigd kan worden (waardoor het gelijktijdige bestaan van en kombinatie met een ander element mogelijk gemaakt wordt) en de afvoerspanningsweerstand groot is.
20 Pig. 7(d) toont een vervangingsschakeling van de MOSPET met de in fig. 7(c) weergegeven konstruktie.
Hoewel in de voorafgaande voorbeelden 2 t/m 4 zowel de aanvoer als de afvoer van de veldeffekttransistor gevormd is in de mono-kristallijne halfgeleiderlaag of de isolerende laag, kan indien 25 noodzakelijk een van deze elementen, bijvoorbeeld de afvoer, in de mono-kristallijne siliciumlaag og de isolerende laag gevormd worden. Bovendien kan het gebied, dat tussen de aanvoer en afvoer in aanraking is met het substraat, op de isolerende laag gevormd worden, zodat alle gebieden van de veldeffekttransistor in de mono-kristal-30 lijne laag op de isolerende laag gevormd kunnen worden.
VoorbeelcMT.
Hoewel in de voorafgaande voorbeelden slechts een mono-kristal-lijne siliciumlaag is gevormd, kan de konstruktie een-kristal-isolerende laag-een-kristal/ op gelaagde wijze vervaardigd worden door 35 herhaling van de in figuren 4(a) t/m 4(c) toegelichte stappen.
Pig. 8 toont een voorbeeld, waarin een mono-kristallijn halfgeleider sub straat 6l bedekt is met een isolerende laag 62, een 8 0 06 33 9 -15- mono-kristallijne halfgeleiderlaag 63> een isolerende laag 64 en een mono-kristallijne halfgeleiderlaag 65* Vanzelfsprekend worden de mono-kri stallijne halfgeleiderlagen 63 en 65 gevormd door epita-xiale groei door een eerste en tweede bestraling met de laser.
5 Voorbeeld VI.
Dit voorbeeld heeft betrekking op een halfgeleiderinrichting met een konstruktie zoals de veldeffekttransistoren, die opgebouwd zijn met behulp van twee mono-kristallijne siliciumlagen, die volgens voorbeeld V zijn vervaardigd.
10 Fig. 9(a) toont het geval, waarin de enkele mono-kristallijne siliciumlaag 55 gevormd is en voorzien is van twee MOSFETs Ml en M2, en fig. 9(b) toont het geval, waarin voorts een mono-kristallijne siliciumlaag 53' is gevormd en voorzien van een derde MCSFET. In fig. 9(b) is 56" een aanvoer, 57n een afvoer en 55” sen stuurgebied. 15 In fig. 9(b) zijn 71» 72 en 73 elektroden van aluminium of dergelijke en 74 de li+-iype gebieden, die de af voer 57' en het stuurgebied 55’ van de MOSFET M2 verbinden. Fig. 9(c) toont een vervangingsschakeling van deze MQSFET-keten.
Aldus kan een grote dichtheid tot stand gebracht worden door 20 de halfgeleiderelementen zoals de veldeffekttransistoren op gestapelde wijze te vervaardigen en is het mogelijk om opmerkelijk goede eigenschappen, in het bijzonder veel geringere parasitaire en bedra-dings-capaciteiten te verkrijgen dan bij de bekende inrichtingen. VoorbeeldVII.
25 Fig. 10 toont een voorbeeld van een geïntegreerde schakeling, die opgebouwd is uit MOSFETs volgens de onderhavige uitvinding, waarbij het geheugenelement van een MOS-type statisch HAM als voorbeeld wordt genomen. Allereerst wordt zoals weergegeven in fig. 10(a) een IT-type mono-kr i stal lijn siliciumsubstraat 80 op selektieve wij-30 ze voorzien van een Si02 laag 81 en wordt over het gehele oppervlak een polykristallijne siliciumlaag 82 aangebracht. Vervolgens voert men bestraling met de laserstraal uit voor het laten groeien van mono-kristallijne siliciumlagen 83, 84 en 85. Wanneer aan de dwars-afaeting van de Si02 laag 81 een geschikte lengte wordt gegeven, is 35 het mogelijk om de polykristallijne laag 82 ongekristalliseerd te laten (fig* 10(b)). Vervolgens wordt een P-type verontreiniging in een gewenst gebied van de mono-kristallijne siliciumlaag 82 gebracht 80 06 33 9 - 16 - ter vorming van een P-type gebied 89 en worden voorts een stuur gebied-oxydelaag (van SiOg of dergelijke) 86, een stuurelektrode (van een polykristallijne siliciumlaag) 87 en een sterk gedoteerde N+-type laag 88 gevormd. Tegelijkertijd wordt het gebied 85 even-5 eens omgezet in een sterk gedoteerde N+-type laag, die soortgelijk is aan het gebied 88. Anderzijds wordt de polykristallijne laag 82 gehandhaafd in de zogenaamde "niet-gedoteerde" toestand, zodat deze toegepast wordt als een hoge-weerstandslaag met een weerstand van
Q
10 -flof meer. Fig. 10(b) toont de schakeling, die tot stand gebracht 10 is met de in fig. 10(o) weergegeven inrichting. Deze schakeling is het "flip-flop type" geheugenelement, dat tegenwoordig toegepast wordt in het statische geheugen-type. Zoals blijkt uit fig. 10(c) is door de isolatie van het aanvoer-afvoergebied 88 van het substraat 80 door middel van de SiOg laag, de capaciteit zo gering, 15 dat de schakelsnelheid aanzienlijk verbeterd kan worden. Wanneer de N-kanaal M0SFET zo gekonstrueerd is, dat het gebied 88 gebruikt wordt als N+-type gedoteerde laag, terwijl het substraat 89 van de MOSPET toegepast wordt als een P-type laag, kan het halfgeleider-substraat 80 van het N-type zijn, waardoor het mogelijk gemaakt 20 wordt om een zeer betrouwbare halfgeleiderinrichting te vervaardigen, waarin de "soft errors" tengevolge oc-deeltjes, die problemen leveren bij de tegenwoordige halfgeleidergeheugens, aanzienlijk verminderd kunnen worden. Bijvoorbeeld kunnen zelfs wanneer het half-geleidersubstraat 80 van het P-type of P -type met een hoge concen-25 tratie is, de "soft errors" verminderd worden, doch wordt de potentiaal bij de energiebronaansluiting Y^’ ·
Bovendien kan, hoewel de weerstand toegepast wordt als de belasting van het geheugenelement, een ander element zoals een M0SFET, bijvoorbeeld een soortgelijke M0SFET als NI en N2 of een op de 30 mono-kristallijne laag op de isolerende laag gevormde M0SFET, eveneens toegepast worden.
Yoqrbeeld_7III.
Fig. 11 toont een voorbeeld van de C-M0S onder toepassing van de MOSFET volgens de onderhavige uitvinding. Op een N-type mono-35 kristallijn siliciumsubstraat 90 is selektief een Si02 laag 91 en voorts over het gehele oppervlak een polykristallijne siliciumlaag 92 gevormd (fig. 11(a)). Vervolgens wordt de bestraling met een 80 06 33 9 - 17 - laserstraal uitgevoerd om het een-kristal te laten groeien en wordt een gedeelte met uitsondering van een mono-kristallijne laag 93 verwijderd. Ionen zoals boriunionen worden in de mono-kristallijne silieiumlaag 93 geïmplanteerd om deze om te zetten in een laag van 5 het P-type. Vervolgens vormt men met "behulp van een bekende methode zoaldjphemische damp af setting stuurgebied-oxydelagen (Si02 of dergelijke) 94 en 95 en stuurelektroden (een polykristallijne silicium-laag of dergelijke) $6 en 97» zoals weergegeven in fig* 11(b). Vervolgens voert men een volgende ionen-implantatie van fosfor uit 10 in een gebied A, zoals weergegeven in fig. 11(c), ter vorming van ÏT+-type gebieden, die dienst doen als aanvoer 901 en afvoer 902. Anderzijds worden boriumionen geïmplanteerd in een gebied B ter vorming van P+-type gebieden, die dienst doen als aanvoer 903 en afvoer 904- Zoals weergegeven in fig. 11(c) worden de gebieden A en 15 B re spekt ie vel ijk voorzien van H- en P-kanaal MO SPET s, zodat deze twee typen van elementen de CMOS schakeling vormen. Volgens de uitvinding wordt de silieiumlaag 95 van de N-kanaal MOSPET gevormd in een bovenste gedeelte van het oppervlak van het half gel eider substraat 90 en door de Si02 laag 94 geïsoleerd van de aanvoer 903 van 20 de P-kanaal MOSPET, zodat het parasiterende thyristoreffekt, dat een probleem levert bij een CMOS schakeling met een gebruikelijke konstruktie, aanzienlijk verminderd wordt. Bovendien kan het voor de isolatie van het element tussen de P- en B-type MOSPETs noodzakelijke gebied vlaksgewijs tot nul gereduceerd worden, zodat de 25 integratiedichtheid verbeterd kan worden. Bovendien is het volgens dé uitvinding mogelijk om een halfgeleiderinrichting te vervaardigen, waarbij de “soft errors” zo aanzienlijk gereduceerd zijn, dat een grote betrouwbaarheid kan worden verkregen, zoals beschreven in voorbeeld VII. Hoewel dit voorbeeld betrekking heeft op het geval, 50 waarin de verontreinigingen in het substraat en in het aanvoer-af-voergebied respektievelijk van het B- en P-type zijn, blijven de volgens de onderhavige uitvinding bereikbare resultaten ongewijzigd, zelfs wanneer verontreinigingen van volledig tegenovergestelde ge-leidingstypen worden toegepast.
55 Voorbeelden;.
Pig. 12 toont een ander voorbeeld van een C-M0S onder toepas- $ sing van de 2Ï0SP3T volgens de ondrhavige uitvinding. Op een 8006339 - 18 - substraat 100 wordt een Si02 laag 101 en een mono-kristallijne siliciumlaag gevormd, met een P-type gedoteerde laag 104» .1 IT-type aanvoer-afvoerlagen 102 en 103, een stuurgebied-oxydelaag 105 en een als stuurelektrode werkende polykristallijne silicium-5 laag 106, onder vorming van de N-kanaal MOSPET· Anderzijds wordt een P-kanaal MOSPET opgebouwd uit een ΪΓ-type gedoteerde laag 109, P-type aanvoer-afvoerlagen 107 en 108, een stuurgebied-oxydelaag 110 en een als stuurelektrode werkende polykristallijne silicium-laag 111. Aangezien de overgangscapaciteiten tussen de gedoteerde 10 laag, die werken als de afvoer-aanvoer van de P-kanaal MOSPET en het substraat aanzienlijk verlaagd zijn in vergelijking met voorbeeld VIII, kan de schakeltijd van de keten zo verkort worden, dat de schakelsnelheid verhoogd wordt.
Het spreekt vanzelf, dat de kombinatie van de konstrukties zo-15 als weergegeven in fig» ll(c) en fig. 12 het effekt van de onderhavige uitvinding verder zullen verhogen. Anderzijds is het duidelijk dat hoewel het element op de selektief op het substraat gevormde Si02 laag in dit voorbeeld slechts uit een enkele laag bestaat, desgewenst een meerlaggp konstruktie volgens de uitvinding vervaardigd 20 kan worden orde integratie te verbeteren.
Bovendien spreekt het eveneens vanzelf, dat in plaats van de in figuren 11 en 12 vervaardigde C-M0S de twee MOSPETs hetzelfde kanaal kunnen bezitten.
%
Yoorbeeld_X.
25 Dit voorbeeld heeft betrekking op de vervaardiging van een bi- polairé transistor volgens de uitvinding.
Zoals weergegeven in fig. 15(a) wordt na de vorming van een B+-type laag 125 in het oppervlaktegebied van een P-type silicium-substraat 100 de eerderbeschreven methode toegepast ter vorming van 30 eén IT-type mono-kristallijne siliciumlaag 114 door bestraling met een laser, zodat een P-type diffusielaag 127» die dienst doet als basis, gevormd wordt onder toepassing van een Si02 laag 126.
Zoals weergegeven in fig. 13(b) worden een lT+-type emitter 129, een collectorelektrode-geleidende F+-type laag 130 en elektroden 35 131 t/m 134 van aluminium of dergelijke gevormd door de gebruike lijke bipolaire stap, waardoor het element met de in fig. 13(c) weergegeven schakeling wordt verkregen. In dit voorbeeld vormt de 8 0 06 33 9 - 19 - elektrode 134 een Schottky-diode tezamen met de H-type laag 114·
Het aldus verkregen element wordt gekenmerkt, doordat de door bestraling met de laser gevormde P-type mono-kristallijne silicium-laag naar buiten geleid wordt als de geleidende elektrode van de 5 basis 127 op de Si02 laag 112 en het gebied van het verbindingsge-deelte tussen de basis en de collector opmerkelijk klein is.
Dientengevolge wordt de parasitaire capaciteit tussen de basis en de collector zo verlaagd, dat uitstekende hoog-frekwentie-karak-teristieken worden verkregen en de afmeting van het element wordt 10 verkleind.
Voorbeelden.
Pig. 14 toont een andere uitvoeringsvorm van de onderhavige uitvinding, waarin zowel een door de laserbestraling gevormde mono-kristallijne laag en een polykristallijne laag als weerstanden toe- 15 gepast worden.
In fig. 14 zijn 135 en 136 door de laserbestraling gevormde ÏF+ -type mono-kristallijne lagen, 137 een U-type polykristallijne laag, 112 en 112* isolerende lagen en 138 en 137 elektroden van een goed geleidend metaal zoals aluminium.
20 De polykristallijne siliciumlaag 137 met een lage doterings- concentratie dient als weerstand en het elektrische kontakt tussen de elektroden 138 en 139 is uitstekend dankzij de mono-kristallijne siliciumlagen 135 en 136 die een hoge doteringsconcentratie en een geringe weerstand bezitten.
25 Voorbeeld XII.
Pig. 15 toont een voorbeeld, waarin een halfgeleiderinrichting 2 ' de zogenaamde "I L", is vervaardigd volgens de onderhavige uitvinding op een soortgelijke wijze als het eerderbeschreven bipolaire ïïPÏL element.
30 Bij deze uitvoeringsvorm kan een grote injektie-opbrengst ver kregen worden, doordat een injektor 141 door de laserbestraling is gevormd op de Si02 laag 112 en, aangezien de buitenzijde van een basis 142 gevormd is op de SiOg laag 112, er nocheen parasitaire capaciteit noch een parasitaire injektie optreedt, zodat de stroom- 2 35 regeling Beff van de halfgeleiderinrichting I I en de snelheid ft voldoende groot gemaakt kunnen worden.
In fig. 15 zijn 121 een H+-type emitterbasis, 143 een isolerende laag, 144 en 145 H+-type collectoren, 146 een injektorelektrode 8006339 - 20 - 147 en I48 collectorelektroden en 149 een basiselektrode.
Voorbeeld XIII.
De volgens de uitvinding vervaardigde mono-kristallijne sili-ciumlaag wordt verdeeld in een aantal gebieden door middel van een 5 isolerend materiaal, zodat zowel het van het substraat geïsoleerde gedeelte als het met het substraat verbonden gedeelte voorzien worden van elementen.
3?ig. 16 toont een voorbeeld hiervan. Zoals weergegeven in fig. 16(a) wordt het P-type siliciumsubstraat 100 voorzien van de SiOg 10 laag 112 en de ϊΓ-type mono-kristallijne laag 114 volgens de eerder-beschreven methode. Vervolgens worden zoals weergegeven in fig. 16(b), wanneer isolerende lagen 150 en 151 worden gevormd, een in de vorm van een eiland geïsoleerd gedeelte 152 en een met het substraat löb verbonden gedeelte 155 gevormd. De isolerende lagen 150 15 en 151 kunnen vanzelfsprekend vervaardigd worden van SiOg, doch kunnen eveneens alleen door lucht geïsoleerd worden door middel van etsen.
Bovendien kan de SiO^-isolatie uitgevoerd worden met behulp van de algemeen bekende LOCOS methode. Aangezien eilandgebieden met 20 verschillende eigenschappen op de beschreven wijze gevormd kunnen worden, kunnen elementen in overeenstemming met de respektievelijke eigenschappen vervaardigd worden, hetgeen in de praktijk zeer voordelig is.
Fig. 16(c) toont een voorbeeld daarvan, waarin een PHP tran-25 sistor in dwarsrichting (P-type emitter 191, H-type basis 192 en P-type collector 195) is gevormd in het volledig geïsoleerde eilandgebied en een HPK- transistor in de lengterichting (iT-type emitter 129, P-type basis 127 en IT-type collectoren 114» 115 en I50) gevormd is in het met het substraat verbonden gebied. Aange-50 zien de PBP transistor in dwarsrichting aldus volledig geïsoleerd is van de omgeving, worden een hoge stroomwinst en hoge frekwentie-eigenschappen verkregen, zelfs wanneer deze transistor kleine afmetingen bezit.
Zoals uit de voorafgaande beschrijving blijkt, kunnen volgens 35 de uitvinding verschillende halfgeleiderelementen zoals bipolaire transistoren, velfeffekttransistoren, dioden en weerstanden gevormd worden op een mono-kristallijne halfgeleiderlaag, die 8 0 0 6 33 9 - 21 - ononderbroken gevormd is op het oppervlak van een substraat en een isolerende laag. Vanzelfsprekend zijn de verschillende halfgeleiderelementen niet beperkt tot één soort, doch kunnen twee of meer halfgeleiderelementen in dezelfde mono-kristallijne halfgeleider-5 laag gevormd worden.
8 0 06 33 9

Claims (23)

1, Halfgeleiderinrichting, gekenmerkt door een mono-kristallijn halfgeleidersubstraat, een op een gewenst gedeelte van het oppervlak van het mono-kristallijne halfgeleidersubstraat gevormde isolerende laag, een mono-kristallijne halfgelei-5 derlaag, die op ononderbroken wijze de isolerende laag op een gewenst gedeelte daarvan en het mono-kristallijne halfgeleidersubstraat op een gewenst gedeelte daarvan bedekt en tenminste èèn gebied met geringere weerstand, dat in een gewenst gedeelte in de mono-kristallijne halfgeleiderlaag is gevormd.
2. Halfgeleiderinriohting volgens conclusie 1, m e t het kenmerk, dat deze tenminste èèn type halfgeleiderelement gekozen uit een veldeffekttransistor, een bipolaire transistor, een diode en een weerstand bevat.
3. Halfgeleiderinriohting volgens conclusie 2, m e t het 15 kenmerk, dat de aanvoer of de afvoer van de veldeffekttransistor gevormd is in de mono-kristallijne halfgeleiderlaag op de isolerende laag.
4. Halfgeleiderinrichting volgens conclusie 2,met het kenmerk, dat zowel de aanvoer als de afvoer van de veld- 20 effekttransistor gevormd zijn in de mono-kristallijne halfgeleider-laag op de isolerende laag.
5. Halfgeleiderinrichting volgens conclusie 2, met het kenmerk, dat het gebied tussen de aanvoer en de afvoer van de veldeffekttransistor tenminste gedeeltelijk gevormd is in de mono- 25 kristallijne halfgeleiderlaag op het oppervlak van het substraat.
6. Halfgeleiderinrichting volgens conclusie 2, m e t het kenmerk, dat het gehele gebied tussen de aanvoer en de afvoer van de veldeffekttransistor gevormd is in de mono-kristallijne halfgeleiderlaag op de isolerende laag. 30
7· Halfgeleiderinrichting volgens conclusie 2, m e t het kenmerk, dat de veldeffekttransistor een veldeffekttransistor van het type met geïsoleerd stuurgebied is, waarbij een stuurelektrode via een isolerende laag op het oppervlak van de mono-kristallijne halfgeleiderlaag tussen het aanvoergebied en het afvoergebied 35 is gevormd.
8. Halfgeleiderinrichting volgens conclusie 7, m e t het 80 06 33 9 -23- kenmerk, dat de aanvoer of de af voer van de vel deffekt transistor elektrisch verbonden is met een ander element, dat aangebracht is in de mono-kristallijne half geleiderlaag*
9* Halfgeleiderinrichting volgens conclusie 8, m e t het 5 kenmerk, dat het andere element gekozen is uit tenminste èèn element uit de groep van een polykristallijne halfgeleiderweerstand, een bipolaire transistor, een veldeffekttransistor en een diode, die gevormd zijn in de mono-kristallijne halfgeleiderlaag op de isolerende laag* 10
10* Halfgeleiderinrichting volgens conclusie 2, m e t het kenmerk, dat de mono-kristallijne halfgeleiderlaag voorts een tweede veldeffekttransistor met een kanaal van het tegenovergestelde type als dat van de eerste veldeffekttransistor bevat*
11. Halfgeleiderinrichting volgens conclusie 2, met het 15 kenmerk, dat deze voorts een tweede veldeffekttransistor gevormd in het oppervlaktegebied van het half geleidersubstraat met een aanvoer en afvoer bevat.
12. Halfgeleiderinrichting volgens conclusie 11,met het kenmerk, dat de tweede veldeffekttransistor een kanaal van 20 het tegenovergestelde type ten opzichte van dat van de eerste veldeffekttransistor bezit.
13. Halfgeleiderinrichting volgens conclusie 2, m e t het kenmerk, dat het mono-kristallijne halfgeleidersubstraat een mono-kristallijn siliciumsubstraat en de mono-kristallijne halfge- 25 leiderlaag een mono-kristallijne siliciumlaag is en de isolerende laag vervaardigd is uit een materiaal gekozen uit de groep van SiOg, Si^H^» A120? en fosforglas.
14. Halfgeleiderinrichting volgens conclusie 2, m e t h e t kenmerk, dat de basis van de bipolaire transistor gevormd is 30 in de mono-kristallijne halfgeleiderlaag op het mono-kristallijne halfgeleidersubstraat·
15. Halfgeleiderinrichting volgens conclusie 2, m e t het kenmerk, dat de weerstand vervaardigd is van een polykristal-lijne siliciumlaag met een doteringsconcentratie en de mono-kris- 35 tallijne halfgeleiderlaag het kontakt met een elektrode verschaft.
16* Halfgeleiderinrichting volgens conclusie 2, m e t het kenmerk, dat de halfgeleiderelementen van elkaar geïsoleerd 8 0 06 33 9 - 24 - zijn door middel van een isolerend materiaal.
17. Werkwijze voor de vervaardiging van een halfgeleiderinrich-ting, met het kenmerk, dat men (a) het oppervlak van een mono-kristallijn halfgeleidersubstraat 5 op een gewenst gedeelte "bekleedt met een isolerende laag, (b) het mono.kristallijne halfgeleidersubstraat en de isolerende laag "bekleedt met een polykristallijne of amorfe half gel eider laag, zodat tenminste een gedeelte van het vrije oppervlak van het substraat en een gewenst gedeelte van de isolerende laag ononderbroken 10 bedekt zijn, (o) een mono-kristallijne halfgeleiderlaag, die het oppervlak van het mono-kristallijne halfgeleidersubstraat en het gewenste gedeelte van de isolerende laag op ononderbroken wijze bedekt, vormt door bestraling van het gewenste gedeelte van de polykristallijne of 15 amorfe halfgeleiderlaag met behulp van een laserstraal, zodat tenminste een gedeelte van het bestraalde gedeelte mono-kristallijn wordt, en (d) een gebied met geringere weerstand vormt in het gewenste gedeelte van de mono-kristallijne halfgeleiderlaag.
18. Werkwijze volgens conclusie 17» met het kenmerk, dat men de bestraling uitvoert met behulp van een pulserende laser.
19. Werkwijze volgens conclusie l8,met het kenmerk, dat de energiedichtheid van de laser ongeveer 1 tot 20 j/cm2 bedraagt .
20. Werkwijze volgens conclusie 17,met het kenmerk, dat men de bestraling uitvoert met behulp van een kontinue golf-uitzendende oscillerende laser.
21. Werkwijze volgens conclusie 20,met het kenmerk, dat de energie van de laser ongeveer 5 tot 20 W bedraagt.
22. Werkwijze volgens conclusie 17-20, met het kenmerk, dat de isolerende laag bestaat uit een materiaal uit de groep van Si02» Si^lT^, Al^Oj en fosforglas.
23. Werkwijze volgens conclusie 17-22, met het kenmerk, dat de dikte van de polykristallijne of amorfe halfgeleiderlaag 35 ongeveer 1000 £ tot Ιμια bedraagt. 8 0 0 6 33 9
NL8006339A 1979-11-21 1980-11-20 Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan. NL8006339A (nl)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP15008079 1979-11-21
JP15008079A JPS5673697A (en) 1979-11-21 1979-11-21 Manufacture of single crystal thin film
JP16405979A JPS5687361A (en) 1979-12-19 1979-12-19 Semiconductor device and its manufacture
JP16405979 1979-12-19

Publications (1)

Publication Number Publication Date
NL8006339A true NL8006339A (nl) 1981-06-16

Family

ID=26479788

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8006339A NL8006339A (nl) 1979-11-21 1980-11-20 Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan.

Country Status (3)

Country Link
US (1) US4609407A (nl)
DE (1) DE3043913A1 (nl)
NL (1) NL8006339A (nl)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4269631A (en) * 1980-01-14 1981-05-26 International Business Machines Corporation Selective epitaxy method using laser annealing for making filamentary transistors
NL8005673A (nl) * 1980-10-15 1982-05-03 Philips Nv Veldeffecttransistor en werkwijze ter vervaardiging van een dergelijke veldeffecttransistor.
US4637127A (en) * 1981-07-07 1987-01-20 Nippon Electric Co., Ltd. Method for manufacturing a semiconductor device
EP0073487B1 (en) * 1981-08-31 1988-07-20 Kabushiki Kaisha Toshiba Method for manufacturing three-dimensional semiconductor device
US4489478A (en) * 1981-09-29 1984-12-25 Fujitsu Limited Process for producing a three-dimensional semiconductor device
DE3200853A1 (de) * 1982-01-14 1983-07-21 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiteranordnung mit einer bildaufnahmeeinheit und mit einer ausleseeinheit sowie verfahren zu ihrer herstellung
JPS5961159A (ja) * 1982-09-30 1984-04-07 Toshiba Corp 半導体装置及びその製造方法
JPS59108365A (ja) * 1982-12-14 1984-06-22 Olympus Optical Co Ltd 半導体装置及びその製造方法
JPS59161867A (ja) * 1983-03-07 1984-09-12 Hitachi Ltd 半導体装置
FR2547954B1 (fr) * 1983-06-21 1985-10-25 Efcis Procede de fabrication de composants semi-conducteurs isoles dans une plaquette semi-conductrice
JPS6025269A (ja) * 1983-07-21 1985-02-08 Hitachi Ltd 半導体記憶素子
JPS60130160A (ja) * 1983-12-19 1985-07-11 Hitachi Ltd 半導体記憶装置
US5753542A (en) 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
IT1209682B (it) * 1985-12-23 1989-08-30 Sgs Microelettronica Spa Processo per la fabbricazione mediante ricristallizzazione epitassiale di transistori ad effetto di campo a gate isolato con giunzioni a profondita' minima.
JPS62177909A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd 半導体装置の製造方法
FR2595509B1 (fr) * 1986-03-07 1988-05-13 Thomson Csf Composant en materiau semiconducteur epitaxie sur un substrat a parametre de maille different et application a divers composants en semiconducteurs
US4751561A (en) * 1986-04-29 1988-06-14 Rca Corporation Dielectrically isolated PMOS, NMOS, PNP and NPN transistors on a silicon wafer
JPS6379373A (ja) * 1986-09-24 1988-04-09 Hitachi Ltd 半導体装置およびその製造方法
US5114867A (en) * 1987-07-15 1992-05-19 Rockwell International Corporation Sub-micron bipolar devices with method for forming sub-micron contacts
US5210766A (en) * 1990-12-27 1993-05-11 Xerox Corporation Laser crystallized cladding layers for improved amorphous silicon light-emitting diodes and radiation sensors
US5162239A (en) * 1990-12-27 1992-11-10 Xerox Corporation Laser crystallized cladding layers for improved amorphous silicon light-emitting diodes and radiation sensors
US5139967A (en) * 1991-02-20 1992-08-18 Micron Technology, Inc. Process for planarizing insulating dielectric material
JPH05182923A (ja) * 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
US5578520A (en) * 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
US5766344A (en) 1991-09-21 1998-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor
US5243203A (en) * 1991-11-04 1993-09-07 Motorola, Inc. Compact transistor pair layout and method thereof
US5252849A (en) * 1992-03-02 1993-10-12 Motorola, Inc. Transistor useful for further vertical integration and method of formation
US5213990A (en) * 1992-04-01 1993-05-25 Texas Instruments, Incorporated Method for forming a stacked semiconductor structure
JPH06124913A (ja) * 1992-06-26 1994-05-06 Semiconductor Energy Lab Co Ltd レーザー処理方法
JP3165304B2 (ja) * 1992-12-04 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体処理装置
US7097712B1 (en) 1992-12-04 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Apparatus for processing a semiconductor
US5585284A (en) * 1993-07-02 1996-12-17 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a SOI DRAM
CN1052566C (zh) 1993-11-05 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
US6897100B2 (en) 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
US6059873A (en) * 1994-05-30 2000-05-09 Semiconductor Energy Laboratory Co., Ltd. Optical processing method with control of the illumination energy of laser light
JPH07335547A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5539216A (en) * 1994-10-27 1996-07-23 Motorola, Inc. Monolithic semiconductor body with convex structure
US5500545A (en) * 1995-02-27 1996-03-19 United Microelectronics Corporation Double switching field effect transistor and method of manufacturing it
US6420764B1 (en) 1995-02-28 2002-07-16 Stmicroelectronics, Inc. Field effect transitor having dielectrically isolated sources and drains and methods for making same
US5773328A (en) 1995-02-28 1998-06-30 Sgs-Thomson Microelectronics, Inc. Method of making a fully-dielectric-isolated fet
US5668025A (en) * 1995-02-28 1997-09-16 Sgs-Thomson Microelectronics, Inc. Method of making a FET with dielectrically isolated sources and drains
US6198114B1 (en) 1997-10-28 2001-03-06 Stmicroelectronics, Inc. Field effect transistor having dielectrically isolated sources and drains and method for making same
US6046109A (en) * 1997-12-29 2000-04-04 Industrial Technology Research Institute Creation of local semi-insulating regions on semiconductor substrates
US6071762A (en) * 1998-11-16 2000-06-06 Industrial Technology Research Institute Process to manufacture LDD TFT
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
JP4827276B2 (ja) 1999-07-05 2011-11-30 株式会社半導体エネルギー研究所 レーザー照射装置、レーザー照射方法及び半導体装置の作製方法
TW544727B (en) * 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
CN100382245C (zh) * 1999-08-13 2008-04-16 株式会社半导体能源研究所 半导体器件的制造方法
US6548370B1 (en) 1999-08-18 2003-04-15 Semiconductor Energy Laboratory Co., Ltd. Method of crystallizing a semiconductor layer by applying laser irradiation that vary in energy to its top and bottom surfaces
US7078321B2 (en) 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5025057B2 (ja) * 2001-05-10 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6958516B2 (en) * 2004-01-08 2005-10-25 International Business Machines Corporation Discriminative SOI with oxide holes underneath DC source/drain
KR100580640B1 (ko) * 2004-12-17 2006-05-16 삼성전자주식회사 다결정 실리콘 필름의 제조방법 및 이를 이용한 적층형트랜지스터의 제조방법
US10304971B2 (en) * 2016-07-16 2019-05-28 Champion Microelectronic Corp. High speed Schottky rectifier
CN108550583B (zh) * 2018-05-09 2021-03-23 京东方科技集团股份有限公司 一种显示基板、显示装置及显示基板的制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54881A (en) * 1977-06-03 1979-01-06 Fujitsu Ltd Semiconductor device
JPS55115341A (en) * 1979-02-28 1980-09-05 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5638815A (en) * 1979-09-07 1981-04-14 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4269631A (en) * 1980-01-14 1981-05-26 International Business Machines Corporation Selective epitaxy method using laser annealing for making filamentary transistors
US4381201A (en) * 1980-03-11 1983-04-26 Fujitsu Limited Method for production of semiconductor devices
JPS56142630A (en) * 1980-04-09 1981-11-07 Fujitsu Ltd Manufacture of semiconductor device
JPS56142631A (en) * 1980-04-09 1981-11-07 Fujitsu Ltd Manufacture of semiconductor device
JPS56144577A (en) * 1980-04-10 1981-11-10 Fujitsu Ltd Production of semiconductor device
US4409724A (en) * 1980-11-03 1983-10-18 Texas Instruments Incorporated Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
US4319954A (en) * 1981-02-27 1982-03-16 Rca Corporation Method of forming polycrystalline silicon lines and vias on a silicon substrate

Also Published As

Publication number Publication date
US4609407A (en) 1986-09-02
DE3043913A1 (de) 1981-06-11

Similar Documents

Publication Publication Date Title
NL8006339A (nl) Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan.
EP0151350B1 (en) Fabrication of stacked mos devices
US5930608A (en) Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
KR960011183B1 (ko) 반도체 장치
US4463492A (en) Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state
US4383883A (en) Method for fabricating semiconductor device
US4472729A (en) Recrystallized three dimensional integrated circuit
US20040007737A1 (en) Ultra small size vertical MOSFET device and method for the manufacture thereof
JP2984478B2 (ja) 伝導度変調型半導体装置及びその製造方法
EP0068094B1 (en) Process for forming a semiconductor device on a silicon ribbon and device thus formed
JPH0548111A (ja) 半導体装置およびその製造方法
US4695856A (en) Semiconductor device
JPS6240716A (ja) 半導体装置の製造方法
KR850000277B1 (ko) 반도체 제조 방법
Colinge et al. Transistors made in single-crystal SOI films
KR100483484B1 (ko) 다결정 박막의 형성 방법 및 형성 장치
JPS58121642A (ja) 半導体装置の製造方法
JPH0284773A (ja) 薄膜トランジスタ及びその製造方法
JP4581764B2 (ja) 薄膜半導体装置の製造方法
Kawamura et al. 3-dimensional SOI/CMOS IC's fabricated by beam recrystallization
JPS6290922A (ja) 半導体装置
JPH0793259B2 (ja) 半導体薄膜結晶層の製造方法
JP4181743B2 (ja) 薄膜半導体装置の製造方法
JP2750890B2 (ja) 半導体基板の製造方法
JPH0340513B2 (nl)

Legal Events

Date Code Title Description
A1A A request for search or an international-type search has been filed
BB A search report has been drawn up
A85 Still pending on 85-01-01
BV The patent application has lapsed