JP4181743B2 - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4181743B2 JP4181743B2 JP2000378960A JP2000378960A JP4181743B2 JP 4181743 B2 JP4181743 B2 JP 4181743B2 JP 2000378960 A JP2000378960 A JP 2000378960A JP 2000378960 A JP2000378960 A JP 2000378960A JP 4181743 B2 JP4181743 B2 JP 4181743B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- lower electrode
- manufacturing
- silicon film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の属する技術分野】
本明細書で開示する発明は薄膜半導体装置の製造方法に関する。具体的には、ガラス等の絶縁表面を有する基板上に設けられた薄膜トランジスタ(以下TFT)等の半導体装置の製造方法に関する。
【0002】
【従来の技術】
ガラス等の絶縁表面を有する基板上にTFTを形成する構成を利用したものとして、これらのTFTを画素の駆動に用いるアクティブ型液晶表示装置やイメージセンサー等が知られている。
これらの装置に用いられるTFTには、薄膜状の珪素半導体を用いるのが一般的である。薄膜状の珪素半導体としては、非晶質珪素半導体(a−Si)からなるものと、結晶性を有する珪素半導体からなるものの2つに大別される。非晶質珪素半導体は作成温度が低く、気相法で比較的容易に作成することが可能で量産性にも富む為、最も一般的に用いられているが、導電率等の物性が結晶性を有する珪素半導体に比べて劣る為、今後より高速特性を得る為には、結晶性を有する珪素半導体からなるTFTの製造方法の確立が強く求められていた。
【0003】
結晶性を有する薄膜状の珪素半導体としては、製造上の容易さから、多結晶珪素半導体が多く用いられている。薄膜状の多結晶珪素半導体を得る方法としては、(1)成膜時に結晶性を有する膜を直接成膜する、(2)非晶質の半導体膜を成膜しておき、レーザー光のエネルギーにより結晶性を有せしめる、(3)非晶質の半導体膜を成膜しておき、熱エネルギーを加えることにより結晶性を有せしめる、といった方法が知られている。しかしながら、この薄膜多結晶珪素半導体を用いた半導体装置のチャネル形成領域には、薄膜多結晶珪素半導体の結晶粒界が存在する為、その電気特性が単結晶の薄膜珪素半導体を用いた半導体装置に比べて著しく劣ることが分かっている。この為、大粒径の多結晶珪素半導体を用いることにより、結晶粒界の電気特性への影響を小さくする方法などがとられている。
【0004】
また、高集積化や製造コストダウン、TFTの電気特性向上などの為に、TFTの微細化が求められている。
【0005】
【発明が解決しようとする課題】
こうした従来のTFTの製造方法においては電気特性が悪く、ばらつきが大きいという課題があった。従来のTFTの製造方法では最大数μmの結晶粒が得られるが、結晶粒及び結晶粒界の位置を制御することが出来ない為、チャネル形成領域に結晶粒界が含まれるかどうかは確率的事象であって、全く制御不可能であった。チャネル形成領域に結晶粒界が含まれるか否かによりTFTの特性は大きくばらつくことになる。チャネル形成領域に存在する結晶粒界の数が多ければTFTの電気特性は悪くなり、チャネル形成領域に存在する結晶粒界の数が少なければTFTの電気特性は比較的良くなる。しかし、たとえチャネル形成領域に存在する結晶粒界の数が少なくても、そのTFTの電気特性は単結晶の半導体を用いた半導体装置に比べればはるかに劣っていた。
【0006】
また、TFTを微細化することにより、新たな課題が生じてくる。その課題の一つとして、短チャネル化による寄生バイポーラ効果がある。例としてn型のTFTを考える。ドレイン電極とゲート電極にある程度の正電圧をかけると、半導体膜のドレイン近傍では衝突電離によって電子正孔対が生じる。ドレイン電界が小さい時はほとんどの正孔は半導体膜の基板側に流れて行くが、ドレイン電界が大きくなると正孔はソースに流れるようになる。そして、ソースと半導体膜の基板側に順バイアスがかかり、ソースから半導体膜の基板側へと電子が注入され、さらにドレインへと流れていく。この現象はソースがエミッタ、半導体膜の基板側がベース、ドレインがコレクタの役割をする寄生n−p−nバイポーラ・トランジスタ効果を引き起こす。このような寄生バイポーラ効果はしきい値電圧の低下やドレイン電流の急激な上昇など、TFTの電気特性に悪影響を及ぼす。
【0007】
本明細書で開示する発明は、上記の問題を解決する手段を提供するものである。具体的には基板上に形成された薄膜半導体装置の製造方法において、半導体膜が結晶性の良い大粒径の結晶粒から成り、チャネル形成領域の結晶粒界の位置が制御されており、電気特性が良く、寄生バイポーラ効果が抑制されており、電気特性ばらつきの少ない薄膜半導体装置を製造する方法を提供することをその目的とする。
【0008】
【課題を解決するための手段】
本発明にかかる薄膜半導体装置の製造方法は、基板上に金属膜を形成する工程と、前記金属膜をパターニングして下部電極を形成する工程と、前記下部電極上に膜厚130nm以上180nm以下の酸化珪素膜を形成する工程と、前記酸化珪素膜上に膜厚25nm以上100nm以下の非晶質珪素膜を形成する工程と、前記非晶質珪素膜を固相成長法により結晶化して第1多結晶珪素膜とする工程と、前記第1多結晶珪素膜の上方から前記第1多結晶珪素膜に光を照射し、前記第1多結晶珪素膜を透過した透過光を前記下部電極で反射させ前記第1多結晶珪素膜の前記下部電極と重なる部分に照射させ、前記第1多結晶珪素膜の前記下部電極直上以外の部分から前記重なる部分へと横方向に結晶成長させる工程と、前記横方向に結晶成長させる工程のあと、前記第1多結晶珪素膜を前記下部電極のパターンと同一になるようにパターニングし第2多結晶珪素膜を形成する工程と、前記第2多結晶珪素膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を形成する工程のあと、前記第2多結晶珪素膜に不純物を注入してソース領域及びドレイン領域を形成する工程と、を含み、前記光が、温度300Kで膜厚25nm以上100nm以下の前記第1多結晶珪素膜に対して前記光を照射した場合の前記第1多結晶珪素膜を透過する光強度の垂直成分が入射光強度の垂直成分の20%以上であり、かつ、前記光の波長は532nmである、ことを特徴とする。
上記薄膜半導体装置の製造方法において、前記金属膜がTa、Cr、W、Moのいずれかひとつを含む、ことが望ましい。
また、本発明にかかる薄膜半導体装置の製造方法は、基板上に膜厚25nm以上の下部電極用珪素膜を形成する工程と、前記下部電極用珪素膜をパターニングして下部電極を形成する工程と、前記下部電極上に膜厚130nm以上180nm以下の酸化珪素膜を形成する工程と、前記酸化珪素膜上に膜厚25nm以上100nm以下の非晶質珪素膜を形成する工程と、前記非晶質珪素膜を固相成長法により結晶化して第1多結晶珪素膜とする工程と、前記第1多結晶珪素膜の上方から前記第1多結晶珪素膜に光を照射し、前記第1多結晶珪素膜を透過した透過光を前記下部電極で吸収させ前記第1多結晶珪素膜の前記下部電極と重なる部分を加熱し、前記第1多結晶珪素膜の前記下部電極直上以外の部分から前記重なる部分へと横方向に結晶成長させる工程と、前記横方向に結晶成長させる工程のあと、前記第1多結晶珪素膜を前記下部電極のパターンと同一になるようにパターニングし第2多結晶珪素膜を形成する工程と、前記第2多結晶珪素膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を形成する工程のあと、前記第2多結晶珪素膜に不純物を注入してソース領域及びドレイン領域を形成する工程と、を含み、前記光が、温度300Kで膜厚25nm以上100nm以下の前記多結晶珪素膜に対して前記光を照射した場合の前記多結晶珪素膜を透過する光強度の垂直成分が入射光強度の垂直成分の20%以上であり、かつ、前記光の波長は532nmであることを特徴とする。
上記薄膜半導体装置の製造方法において、前記下部電極用珪素膜がリンまたはホウ素の注入されているものである、ことが望ましい。また、さらに、前記酸化珪素膜の前記下部電極と重なる位置にコンタクト・ホールを形成する工程と、を含む、ことが望ましい。また、前記非晶質珪素膜を形成する工程が、前記コンタクト・ホールの内部に前記非晶質珪素膜を充填するものである、ことが望ましい。また、前記コンタクト・ホールを介して前記第2多結晶珪素膜と前記下部電極とが電気的に接続されているものである、ことが望ましい。また、前記コンタクト・ホールを介して前記第2多結晶珪素膜の前記ソース領域と前記下部電極とが電気的に接続されているものである、ことが望ましい。また、前記光はレーザ光である、ことがことが望ましい。また、前記レーザ光がYttrium Alminium GarnetにNd3 +イオンをドープしたものを母体結晶としたレーザ(YAGレーザ、波長1064nm)の第二高調波を用いたレーザ(YAG2ωレーザ、波長532nm)光である、ことが望ましい。また、前記レーザ光がYVO4にNd3 +イオンをドープしたものを母体結晶としたレーザ(YVO4レーザ、波長1064nm)の第二高調波を用いたレーザ(YVO42ωレーザ、波長532nm)光である、ことが望 ましい。
【0009】
本発明に係る薄膜半導体装置の製造方法は、基板上に導電膜を形成する工程と、前記導電膜をパターニングして下部電極とする工程と、前記下部電極上に絶縁膜を形成する工程と、前記絶縁膜に薄膜半導体装置のソース領域と下部電極とのコンタクト・ホールを形成する工程と、前記絶縁膜上及びコンタクト・ホール内に半導体膜を形成する工程と、前記半導体膜側から光を照射して半導体膜の結晶性を改良する工程と、前記半導体膜をパターニングする工程と、前記パターニングされた半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記パターニングされた半導体膜に不純物を注入してソース領域とドレイン領域を形成する工程とを順に施す事を特徴とする。上記製造方法によれば、半導体膜側から光を照射すると、一部の光は半導体膜に吸収され、一部の光は半導体膜を透過する。ある程度の光を吸収した半導体膜は溶融する。そして溶融した半導体膜が固化する際に結晶成長が起きる為、半導体膜の結晶性が改良される。一方、半導体膜を透過した光は下部電極で反射、吸収される。下部電極の温度は光を吸収したことにより上昇し、その温度が半導体膜に影響を及ぼす。また、下部電極で反射された光は半導体膜で吸収されるので、下部電極直上の半導体膜が吸収する光の量は、下部電極直上以外の半導体膜が吸収する光の量よりも多くなる。よって、下部電極直上の半導体膜の温度は、下部電極直上以外の半導体膜の温度よりも高くなる。すなわち下部電極直上の半導体膜は、下部電極直上以外の半導体膜よりも固化し難くなる。よって下部電極直上の半導体膜とそれ以外の半導体膜の温度差により、半導体膜では温度が低い方から高い方へと横方向に結晶が成長し、大粒径の結晶を有する半導体膜が得られる。さらに、結晶成長は下部電極直上以外の半導体膜から下部電極直上の半導体膜へと進み、最終的に下部電極直上の半導体膜の両側から成長してきた結晶が下部電極中央の直上で衝突し、下部電極中央直上の半導体膜に結晶粒界ができる。この様に 本発明に係る薄膜半導体装置の製造方法によれば、結晶粒界の位置が制御された大粒径の結晶粒から成る半導体膜からなる薄膜半導体装置を製造することができる。
【0010】
また、上記製造方法によれば、寄生バイポーラ効果の抑制された、電気特性の良い薄膜半導体装置を製造することができる。半導体膜の下に絶縁膜を挟んで下部電極が存在する場合、ゲート電界は半導体膜の下の絶縁膜及び下部電極へも入り込むことになる。その結果、半導体膜の基板側の価電子帯端と伝導帯端は通常の薄膜半導体装置に比べて低くなる。よって、ソースと半導体膜基板側の間の電位障壁は低くなり、半導体膜の正孔はソースに流れやすくなる。このように、半導体膜の下に絶縁膜を挟んで下部電極が存在する場合、寄生バイポーラ効果が起こりやすくなり、半導体装置の電気特性は悪化しやすくなる。しかし、上記製造方法によれば、下部電極とソース領域はコンタクト・ホールを介して電気的に接続されているので、下部電極はソース領域と同電位となる。よってゲート電界が下部電極まで入り込むことは無い。よって、寄生バイポーラ効果を抑制することができる。
【0011】
以上のように、本発明に係る薄膜半導体装置の製造方法によれば、半導体膜が結晶性の良い大粒径の結晶粒から成り、チャネル形成領域の結晶粒界の位置が制御されており、電気特性が良く、寄生バイポーラ効果が抑制されており、電気特性ばらつきの少ない薄膜半導体装置を製造することができる。
【0012】
本発明に係る薄膜半導体装置の製造方法において、前記導電膜が金属膜であることを特徴とする。
【0013】
上記製造方法によれば、金属膜から成る下部電極が半導体膜を透過してきた光を効率的に反射するので、効率的に半導体膜の結晶を横方向に成長させることができるという効果を有する。また、下部電極の抵抗が小さくなるので、下部電極とソース領域の電位を等しくすることが容易になるという効果を有する。
【0014】
本発明に係る基板上に形成された薄膜半導体装置の製造方法において、前記金属膜がTa、Cr、W、Moの何れかであることを特徴とする。
【0015】
上記金属の1気圧のもとにおける融点は、Taが2996℃、Crが1890℃、Wが3387℃、Moが2610℃と高いので、光が照射されても損傷を受け難い。よって上記製造方法によれば、効率的に光を反射して半導体膜を結晶化することができるという効果を有する。
【0016】
本発明に係る薄膜半導体装置の製造方法において、前記導電膜が半導体膜であることを特徴とする。
【0017】
上記製造方法によれば、下部電極は光を吸収し易くなり、下部電極の温度が上昇し易くなるので、半導体膜内の温度差が大きくなり、効率的に半導体膜の結晶を横方向に成長させることができるという効果を有する。
【0018】
本発明に係る薄膜半導体装置の製造方法において、前記導電膜が非晶質珪素膜であることを特徴とする。
【0019】
上記製造方法によれば、半導体膜の形成が容易であるという効果を有する。
【0020】
本発明に係る薄膜半導体装置の製造方法において、前記導電膜が結晶性を有する珪素膜であることを特徴とする。
【0021】
上記製造方法によれば、下部電極は結晶性を有する珪素膜から成り、非晶質珪素膜に比べて電気伝導度は高くなるため、下部電極の電位が制御し易くなり、下部電極とソース領域の電位を等しくすることが容易になるという効果を有する。
【0022】
本発明に係る薄膜半導体装置の製造方法において、前記導電膜がリン(Phosphorus:P)またはホウ素(Boron:B)が注入されている珪素膜であることを特徴とする。
【0023】
上記製造方法によれば、Pはドナーとして働き、Bはアクセプタとして働くので、下部電極内に自由に動くことのできる電子または正孔が生じ、それによって電気伝導度が高くなるため、下部電極の電位を制御し易くなり、下部電極とソース領域の電位を等しくすることが容易になるという効果を有する。
【0024】
本発明に係る薄膜半導体装置の製造方法において、前記絶縁膜が酸化珪素膜であることを特徴とする。
【0025】
上記製造方法によれば、絶縁膜の形成が容易であり、半導体膜と絶縁膜の間に存在する界面準位を低減することができるという効果を有する。また、光の吸収によって上昇した半導体膜の温度を保ち、結晶成長を促進させるという効果を有する。
【0026】
本発明に係る薄膜半導体装置の製造方法において、前記絶縁膜としての酸化珪素膜の膜厚が130nm以上且つ180nm以下であることを特徴とする。
【0027】
上記製造方法によれば、効率的に半導体膜の結晶を横方向に成長させるという効果を有する。半導体膜の結晶を横方向に成長させるには、下部電極の温度を上げ、その熱を半導体膜に伝えて半導体膜内に温度差を付けるか、下部電極で反射した光を半導体膜に吸収させて半導体膜内に温度差を付ければ良い。ここで、下部電極と半導体膜の間の絶縁膜の膜厚が重要なパラメータとなる。半導体膜を透過した光は絶縁膜で反射、干渉された後に下部電極へと到達する。下部電極で反射された光も同様に絶縁膜で反射、干渉された後に半導体膜へと到達する。絶縁膜での反射、干渉の効果は絶縁膜厚によって異なるので、絶縁膜厚によって半導体膜から下部電極へと到達する光および下部電極から半導体膜へと到達する光の量も異なってくる。また、絶縁膜厚は熱の伝わり具合にも大きく影響する。絶縁膜厚が薄ければ下部電極の熱は半導体膜に伝わり易いが、絶縁膜厚が厚ければ下部電極の熱は半導体膜に伝わり難くなる。以上のことから、半導体膜内に温度差を付けて効率的に結晶を横方向に成長させる為には、絶縁膜厚の最適化が必要になってくる。シミュレーションや実験の結果、絶縁膜としての酸化珪素膜の膜厚を130nm以上且つ180nm以下にすれば、効率的に半導体膜の結晶を横方向に成長させることができる。
【0028】
本発明に係る薄膜半導体装置の製造方法において、前記半導体膜が非晶質珪素膜であることを特徴とする。
【0029】
上記製造方法によれば、半導体膜の形成が容易であるという効果を有する。
【0030】
本発明に係る薄膜半導体装置の製造方法において、前記半導体膜が結晶性を有する珪素膜であることを特徴とする。
【0031】
半導体膜の横方向の結晶成長は結晶性を有する珪素膜を結晶核として生じる。結晶成長後の半導体膜の膜質は結晶核となる半導体膜の膜質を引き継ぐので、上記製造方法によれば、結晶成長後の半導体膜は結晶性が良く、大きい結晶粒から成るという効果を有する。
【0032】
本発明に係る薄膜半導体装置の製造方法において、前記半導体膜を前記導電膜のパターンと同一になるようにパターニングすることを特徴とする。
【0033】
上記製造方法によれば、ソース領域となる半導体膜の直下に下部電極があるので、ソース領域と下部電極とのコンタクトが容易にとれるという効果を有する。
【0034】
本発明に係る薄膜半導体装置の製造方法において、前記光が温度300Kでの珪素膜に対する吸収係数が1×10−4nm−1以上且つ1×10−1nm−1以下の光であることを特徴とする。
【0035】
上記製造方法によれば、半導体膜を効率的に横方向に結晶成長させることができるという効果を有する。半導体膜としての膜厚50nmの珪素膜に吸収係数が1×10−4nm−1以上且つ1×10−1nm−1以下である光を照射すると入射光の約1%から99%の光が半導体膜を透過することになる。この程度の透過光量があれば下部電極に十分な量の光が到達するので、半導体膜の結晶成長が横方向に生じるという効果が現れ易い。しかし珪素膜での吸収係数が約0.15nm−1と大きい値であるXeClエキシマレーザー光を照射した場合、半導体膜を透過する光は入射光の0.1%にも満たず、エキシマレーザー光はほとんど半導体膜に吸収されてしまう。よって光は下部電極にはほとんど到達せず、半導体膜の結晶成長が横方向に生じるという効果はほとんど無い。
【0036】
本発明に係る薄膜半導体装置の製造方法において、前記光が温度300Kでの珪素膜に対する吸収係数が2×10−3nm−1以上且つ2×10−2nm−1以下の光であることを特徴とする。
【0037】
上記製造方法によれば、半導体膜を効率的に横方向に結晶成長させることができるという効果を有する。今、半導体膜として膜厚50nmの珪素膜を考える。この半導体膜に温度300Kでの珪素膜に対する吸収係数が2×10−3nm−1以上且つ2×10−2nm−1以下である光を照射すると、入射光の約37%から90%の光が半導体膜を透過することになる。この程度の透過光量があれば十分な量の光が下部電極に到達するので、半導体膜の結晶成長が横方向に生じるという効果が現れ易い。また、上記製造方法では半導体膜に直接吸収される入射光成分も大きいので、半導体膜を効率的に溶融させて結晶成長させることができるという効果を有する。
【0038】
本発明に係る薄膜半導体装置の製造方法において、前記光が温度300Kで膜厚25nmから300nmの珪素膜に対して光を照射した場合の珪素膜を透過する光強度の垂直成分が入射光強度の垂直成分の20%以上となる光であることを特徴とする。
【0039】
上記製造方法によれば、半導体膜として膜厚25nmから300nmの珪素膜を用いた場合、入射光の20%以上の光が半導体膜を透過する。この程度の透過光量があれば十分な量の光が下部電極に到達するので、半導体膜の結晶成長が横方向に生じるという効果が現れ易い。また、上記製造方法では半導体膜に直接吸収される入射光成分も大きいので、半導体膜を効率的に溶融させて結晶成長させることができるという効果を有する。
【0040】
本発明に係る薄膜半導体装置の製造方法において、前記光が温度300Kで膜厚25nmから100nmの珪素膜に対して光を照射した場合の珪素膜を透過する光強度の垂直成分が入射光強度の垂直成分の20%以上となる光であることを特徴とする。
【0041】
上記製造方法によれば、薄い半導体膜で効率的に結晶成長を横方向に生じさせることができるという効果を有する。半導体膜として膜厚50nmの珪素膜を用いた時、膜厚25nmから100nmの珪素膜に対して光を照射した場合の珪素膜を透過する光強度の垂直成分が入射光強度の垂直成分の20%以上となる光を照射すれば、光は半導体膜を45%程度透過し、また50%以上が半導体膜に吸収されるので、効率的に横方向の結晶成長を生じさせることができる。しかし、半導体膜としての膜厚50nmの珪素膜に、膜厚300nmの珪素膜に対して光を照射した場合の珪素膜を透過する光強度の垂直成分が入射光強度の垂直成分の20%以上となる光を照射すれば、半導体膜が薄いので透過光強度は入射光強度の70%以上になる。下部電極に到達する透過光強度が大きければ、半導体膜内の温度差が大きくなるので、半導体膜が横成長し易くなるが、透過光強度が大きすぎると半導体に直接吸収される光の量が少なくなるので、半導体膜は溶融し難くなり、結晶成長が生じ難くなってしまう。もし、半導体膜としての膜厚50nmの珪素膜に、膜厚300nmの珪素膜に対して光を照射した場合の珪素膜を透過する光強度の垂直成分が入射光強度の垂直成分の50%以上となる光を照射すれば、約90%以上の光が半導体膜を透過することになり、半導体膜に吸収される光は僅かとなる為、半導体膜は溶融し難くなる。本発明に係る半導体装置の製造方法によれば、膜厚の薄い半導体膜に対して光を照射した場合でも、半導体膜を溶融させるのに十分な光が半導体膜に吸収され、また、半導体膜の結晶成長を横方向に生じさせるのに十分な光が半導体膜を透過する。よって、薄い半導体膜で効率的に結晶成長を横方向に生じさせることができるのである。
【0042】
本発明に係る薄膜半導体装置の製造方法において、前記光が赤外光であることを特徴とする。
【0043】
上記製造方法によれば、半導体膜と酸化珪素膜との界面における界面準位を減少させる事ができるという効果を有する。
【0044】
本発明に係る薄膜半導体装置の製造方法において、前記光がレーザー光であることを特徴とする。
【0045】
上記製造方法によれば、吸収係数の小さい光でもレーザーエネルギーを大きくすることにより半導体膜を効率的に加熱する事ができるという効果を有する。また半導体膜中の欠陥を低減できるという効果を有する。
【0046】
本発明に係る薄膜半導体装置の製造方法において、前記レーザー光が可視光であることを特徴とする。
【0047】
上記製造方法によれば、効率的に半導体膜の結晶を横方向に成長させるという効果を有する。珪素膜における可視光の吸収係数は1×10−4nm−1程度から1×10−2nm−1程度である為、光が半導体膜で効率的に吸収される一方で、半導体膜を透過する量も充分に多くなる。透過光の量が多ければ下部電極に到達する光の量も多くなり、半導体膜内の温度差が大きくなるので、効率的に結晶を横方向に成長させることができるのである。
【0048】
本発明に係る薄膜半導体装置の製造方法において、前記レーザー光がYttrium Aluminum GarnetにNd3+イオンをドープしたものを母体結晶としたレーザー(YAGレーザー、波長1064nm)の第二高調波を用いたレーザー(YAG2ωレーザー、波長532nm)光であることを特徴とする。
【0049】
上記製造方法によれば、効率的に結晶を横方向に成長させるという効果を有する。YAG2ωレーザー光の非晶質珪素膜においての吸収係数は0.014nm−1であり、膜厚50nmの非晶質珪素膜において入射光の約50%の光が透過する。また、YAG2ωレーザー光の多結晶珪素膜においての吸収係数は0.00426nm−1であり、膜厚50nmの多結晶珪素膜において入射光の約80%の光が透過する。以上のようにレーザー光としてYAG2ωレーザー光を用いた場合、YAG2ωレーザー光は半導体膜で吸収される一方、半導体膜で吸収されずに透過する量も充分多くなる。透過光の量が多ければ下部電極に到達する光の量も多くなり、半導体膜内の温度差が大きくなるので、効率的に結晶を横方向に成長させることができるのである。
【0050】
本発明に係る薄膜半導体装置の製造方法において、前記レーザー光がYVO4にNd3+イオンをドープしたものを母体結晶としたレーザー(YVO4レーザー、波長1064nm)の第二高調波を用いたレーザー(YVO42ωレーザー、波長532nm)光であることを特徴とする。
【0051】
上記製造方法によれば、効率的に結晶を横方向に成長させるという効果を有する。YVO4レーザー光の非晶質珪素膜においての吸収係数は0.014nm−1であり、膜厚50nmの非晶質珪素膜において入射光の約50%の光が透過する。また、YVO4レーザー光の多結晶珪素膜においての吸収係数は0.00426nm−1であり、膜厚50nmの多結晶珪素膜において入射光の約80%の光が透過する。以上のようにレーザー光としてYVO4レーザー光を用いた場合、YVO4レーザー光は半導体膜で吸収される一方、半導体膜で吸収されずに透過する量も充分多くなる。透過光の量が多ければ下部電極に到達する光の量も多くなり、半導体膜内の温度差が大きくなるので、効率的に結晶を横方向に成長させることができるのである。
【0052】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【0053】
(実施例1)
図1(a)、(b)は、本発明の第一の実施例を示す半導体装置の製造方法を示す断面工程図である。また、図1(c)は、本発明の第一の実施例を示す半導体装置の製造方法を示す平面工程図である。以下、この図を参照しつつ本発明の第一の実施例の半導体装置の製造方法を(1)、(2)に説明する。
【0054】
(1)図1(a)の工程
基板上に形成された半導体装置の製造方法において、基板として厚さ1.1mmの石英基板111を用い、前記石英基板111上に下地保護膜として電子サイクロトロン共鳴プラズマ化学気相堆積法(ECR−PECVD法)により酸化珪素膜112を膜厚200nm程度堆積する。前記下地保護膜としての酸化珪素膜112上にスパッタリング法によりタンタル(Ta)膜を50nm程度堆積する。その後、フォト・リソグラフィー法により前記Ta膜をパターニングして下部電極113とする。前記下部電極113上に絶縁膜としてECR−PECVD法により酸化珪素膜114を膜厚160nm程度堆積する。その後、下部電極113と半導体膜のソース領域を電気的に接続する為にフォト・リソグラフィー法によりコンタクト・ホール115を開ける。このコンタクト・ホール115は半導体膜のソース領域からソース電極を取り出す為のソース・コンタクト・ホールと同じ位置に開ける。前記絶縁膜としての酸化珪素膜114上に半導体膜116としてLPCVD法により非晶質珪素膜を膜厚50nm程度堆積し、その後固相成長法により窒素雰囲気下600℃にて48時間の熱処理を施して前記半導体膜116としての非晶質珪素膜を結晶化して大粒径の多結晶珪素膜とし、さらに前記半導体膜116としての大粒径多結晶珪素膜にキセノン塩素(XeCl)エキシマレーザー(波長308nm)を照射して珪素膜中の欠陥を低減する。これで、下部電極113と半導体膜116は電気的に接続された。前記半導体膜としての多結晶珪素膜116側から温度300Kでの珪素膜に対する吸収係数が1×10−4nm−1以上且つ1×10−1nm−1以下である光としてYttriumAluminum GarnetにNd3+イオンをドープしたものを母体結晶としたレーザー(YAGレーザー、波長1064nm)の第二高調波を用いたレーザー(YAG2ωレーザー、波長532nm)光117を照射する。すると、一部のYAG2ωレーザー光117は半導体膜としての多結晶珪素膜116に吸収されるが、一部のYAG2ωレーザー光118は半導体膜としての多結晶珪素膜116に吸収されず透過する。半導体膜としての多結晶珪素膜116を透過したYAG2ωレーザー光118は絶縁膜としての酸化珪素膜114で反射、干渉された後、下部電極113で反射、吸収される。下部電極113はYAG2ωレーザー光118を吸収したことにより温度が上昇し、熱を持つようになる。この下部電極113の熱119が半導体膜116に影響する。また、下部電極113で反射されたYAG2ωレーザー光120は下部電極113直上の半導体膜に吸収されるので、下部電極113直上の半導体膜では下部電極113直上以外の半導体膜よりもYAG2ωレーザー光の吸収量が多くなる。このような下部電極113でのYAG2ωレーザー光の反射、吸収により、下部電極113直上の半導体膜の温度は、下部電極113直上以外の半導体膜の温度よりも高くなる。この半導体膜116内の温度差により半導体膜の結晶成長が温度が低い領域(下部電極113直上以外の半導体膜)から温度が高い領域(下部電極113直上の半導体膜)へと横方向に生じる。最終的に下部電極中央直上で二つの結晶が衝突し、そこに結晶の横成長方向に垂直な方向の結晶粒界121ができる。
【0055】
(2)図1(b)の工程
YAG2ωレーザー光117の照射による半導体膜116の結晶化を行なった後、フォト・リソグラフィー法により前記半導体膜116を下部電極113のパターンと同一になるようにパターニングする。前記半導体膜116上にゲート絶縁膜としてECR−PECVD法により酸化珪素膜122を膜厚60nm程度堆積する。前記ゲート絶縁膜としての酸化珪素膜122上にスパッタリング法により窒化タンタル(TaN)膜を50nm程度堆積し、タンタル(Ta)膜を450nm程度堆積する。その後、フォト・リソグラフィー法により上記TaN膜、Ta膜をゲートパターンにパターニングしてゲート電極123とする。次に上記ゲート電極123をマスクとしてドナーまたはアクセプタとなる不純物イオンをイオンドーピング法により打ち込み、ソース領域116a、ドレイン領域116cとチャネル形成領域116bを自己整合的に形成する。そして、ソース領域116a、ドレイン領域116cに添加された不純物元素の活性化を行なう為に、窒素雰囲気下300℃にて4時間の熱処理を施す。その後、層間絶縁膜としてプラズマCVD法(PECVD法)によりTEOS(Si(OCH2CH3)4)と酸素を原料気体とした酸化珪素膜124を膜厚500nm程度堆積する。最後にフォト・リソグラフィー法によりソース・コンタクト・ホール125、ドレイン・コンタクト・ホール126を開けた後に、スパッタリング法によりアルミニウム(Al)を堆積し、フォト・リソグラフィー法によりAlをパターニングしてソース電極127、ドレイン電極128を形成して半導体装置が完成する。以上説明したように、本第一の実施例によれば、下部電極の電位がソース電極と同電位となるので、寄生バイポーラ効果を抑制することができ、電気特性の良い半導体装置を製造することができる。
【0056】
(実施例2)
図2(a)、(b)、(c)、(d)は、本発明の第二の実施例を示す半導体装置の製造方法を示す断面工程図である。また、図2(e)は、本発明の第二の実施例を示す半導体装置の製造方法を示す平面工程図である。以下、この図を参照しつつ本発明の第二の実施例の半導体装置の製造方法を(1)、(2)、(3)、(4)に説明する。
【0057】
(1)図2(a)の工程
基板上に形成された半導体装置の製造方法において、基板として厚さ1.1mmの石英基板211を用い、前記石英基板211上に下地保護膜として電子サイクロトロン共鳴プラズマ化学気相堆積法(ECR−PECVD法)により酸化珪素膜212を膜厚200nm程度堆積する。前記下地保護膜としての酸化珪素膜212上に低圧化学気相堆積法(LPCVD法)により非晶質珪素膜213を膜厚50nm程度堆積する。次に原料ガスとして水素中に希釈された濃度5%程度のフォスフィン(PH3)214を用いてイオンドーピング法によりドナーとなる不純物を前記非晶質珪素膜213に注入する。
【0058】
(2)図2(b)の工程
熱処理装置を前記非晶質珪素膜中の不純物汚染から守る為に、前記非晶質珪素膜213上にECR−PECVD法により不純物保護膜としての酸化珪素膜215を膜厚200nm程度堆積した後、窒素雰囲気下600℃にて48時間の熱処理を施して前記非晶質珪素膜213を結晶化して大粒径の多結晶珪素膜213とし、かつ不純物の活性化を行う。
【0059】
(3)図2(c)の工程
不純物保護膜としての酸化珪素膜215を剥離した後、フォト・リソグラフィー法により前記多結晶珪素膜213をパターニングして下部電極213とする。前記下部電極213上に絶縁膜としてECR−PECVD法により酸化珪素膜216を膜厚160nm程度堆積する。その後、下部電極213と半導体膜を電気的に接続する為にフォト・リソグラフィー法によりコンタクト・ホール217を開ける。このコンタクト・ホール217は半導体膜のソース領域からソース電極を取り出す為のソース・コンタクト・ホールと同じ位置に開ける。前記絶縁膜としての酸化珪素膜216上に半導体膜218としてLPCVD法により非晶質珪素膜を膜厚50nm程度堆積し、その後固相成長法により窒素雰囲気下600℃にて48時間の熱処理を施して前記半導体膜218としての非晶質珪素膜を結晶化して大粒径の多結晶珪素膜とし、さらに前記半導体膜218としての大粒径多結晶珪素膜にキセノン塩素(XeCl)エキシマレーザー(波長308nm)を照射して珪素膜中の欠陥を低減する。これで、下部電極213と半導体膜218は電気的に接続された。前記半導体膜としての多結晶珪素膜218側から温度300Kでの珪素膜に対する吸収係数が1×10−4nm−1以上且つ1×10−1nm−1以下である光としてYttrium Aluminum GarnetにNd3+イオンをドープしたものを母体結晶としたレーザー(YAGレーザー、波長1064nm)の第二高調波を用いたレーザー(YAG2ωレーザー、波長532nm)光219を照射する。すると、一部のYAG2ωレーザー光219は半導体膜としての多結晶珪素膜218に吸収されるが、一部のYAG2ωレーザー光220は半導体膜としての多結晶珪素膜218に吸収されず透過する。半導体膜としての多結晶珪素膜218を透過したYAG2ωレーザー光220は絶縁膜としての酸化珪素膜216で反射、干渉された後、下部電極213で反射、吸収される。下部電極213はYAG2ωレーザー光220を吸収したことにより温度が上昇し、熱を持つようになる。この下部電極213の熱221が半導体膜218に影響する。また、下部電極213で反射されたYAG2ωレーザー光222は下部電極213直上の半導体膜に吸収されるので、下部電極213直上の半導体膜では下部電極213直上以外の半導体膜よりもYAG2ωレーザー光の吸収量が多くなる。このような下部電極213でのYAG2ωレーザー光の反射、吸収により、下部電極213直上の半導体膜の温度は、下部電極213直上以外の半導体膜の温度よりも高くなる。この半導体膜218内の温度差により半導体膜の結晶成長は温度が低い領域(下部電極213直上以外の半導体膜)から温度が高い領域(下部電極213直上の半導体膜)へと横方向に生じる。最終的に下部電極中央直上で二つの結晶が衝突し、そこに結晶の横成長方向に垂直な方向の結晶粒界223ができる。
【0060】
(4)図2(d)の工程
YAG2ωレーザー光219の照射による半導体膜218の結晶化を行なった後、フォト・リソグラフィー法により前記半導体膜218を下部電極213のパターンと同一になるようにパターニングする。前記半導体膜218上にゲート絶縁膜としてECR−PECVD法により酸化珪素膜224を膜厚60nm程度堆積する。前記ゲート絶縁膜としての酸化珪素膜224上にスパッタリング法により窒化タンタル(TaN)膜を50nm程度堆積し、タンタル(Ta)膜を450nm程度堆積する。その後、フォト・リソグラフィー法により上記TaN膜、Ta膜をゲートパターンにパターニングしてゲート電極225とする。次に上記ゲート電極225をマスクとしてドナーまたはアクセプタとなる不純物イオンをイオンドーピング法により打ち込み、ソース領域218a、ドレイン領域218cとチャネル形成領域218bを自己整合的に形成する。そして、ソース領域218a、ドレイン領域218cに添加された不純物元素の活性化を行なう為に、窒素雰囲気下300℃にて4時間の熱処理を施す。その後、層間絶縁膜としてプラズマCVD法(PECVD法)によりTEOS(Si(OCH2CH3)4)と酸素を原料気体とした酸化珪素膜226を膜厚500nm程度堆積する。最後にフォト・リソグラフィー法によりソース・コンタクト・ホール227、ドレイン・コンタクト・ホール228を開けた後に、スパッタリング法によりアルミニウム(Al)を堆積し、フォト・リソグラフィー法によりAlをパターニングしてソース電極229、ドレイン電極230を形成して半導体装置が完成する。以上説明したように、本第二の実施例によれば、下部電極の電位がソース電極と同電位となるので、寄生バイポーラ効果を抑制することができ、電気特性の良い半導体装置を製造することができる。
【0061】
【発明の効果】
以上詳細に説明したように、本発明によれば、半導体膜が結晶性の良い大粒径の結晶粒から成り、チャネル形成領域の結晶粒界の位置が制御されており、電気特性が良く、寄生バイポーラ効果が抑制されており、電気特性ばらつきの少ない薄膜半導体装置を製造することができる。
【図面の簡単な説明】
【図1】本発明の第一の実施例を示す半導体装置の製造方法を示す工程図である。
【図2】本発明の第二の実施例を示す半導体装置の製造方法を示す工程図である。
【符号の説明】
111、211…石英基板
112、212…下地保護膜
113、213…下部電極
114、216…絶縁膜
115、217…ソース領域と下部電極間のコンタクト・ホール
116、218…半導体膜
116a、218a…ソース領域
116b、218b…チャネル形成領域
116c、218c…ドレイン領域
117、219…YAG2ωレーザー光
118、220…半導体膜を透過したYAG2ωレーザー光
119、221…下部電極の熱
120、222…下部電極で反射したYAG2ωレーザー光
121、223…結晶粒界
122、224…ゲート絶縁膜
123、225…ゲート電極
124、226…層間絶縁膜
125、227…ソース電極とソース領域間のコンタクト・ホール
126、228…ドレイン電極とドレイン領域間のコンタクト・ホール
127、229…ソース電極
128、230…ドレイン電極
214…水素中に希釈された濃度5%程度のフォスフィン(PH3)
215…不純物保護膜
Claims (11)
- 基板上に金属膜を形成する工程と、
前記金属膜をパターニングして下部電極を形成する工程と、
前記下部電極上に膜厚130nm以上180nm以下の酸化珪素膜を形成する工程と、
前記酸化珪素膜上に膜厚25nm以上100nm以下の非晶質珪素膜を形成する工程と、
前記非晶質珪素膜を固相成長法により結晶化して第1多結晶珪素膜とする工程と、
前記第1多結晶珪素膜の上方から前記第1多結晶珪素膜に光を照射し、前記第1多結晶珪素膜を透過した透過光を前記下部電極で反射させ前記第1多結晶珪素膜の前記下部電極と重なる部分に照射させ、前記第1多結晶珪素膜の前記下部電極直上以外の部分から前記重なる部分へと横方向に結晶成長させる工程と、
前記横方向に結晶成長させる工程のあと、前記第1多結晶珪素膜を前記下部電極のパターンと同一になるようにパターニングし第2多結晶珪素膜を形成する工程と、
前記第2多結晶珪素膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を形成する工程のあと、前記第2多結晶珪素膜に不純物を注入してソース領域及びドレイン領域を形成する工程と、を含み、
前記光が、温度300Kで膜厚25nm以上100nm以下の前記第1多結晶珪素膜に対して前記光を照射した場合の前記第1多結晶珪素膜を透過する光強度の垂直成分が入射光強度の垂直成分の20%以上であり、かつ、前記光の波長は532nmである、
ことを特徴とする薄膜半導体装置の製造方法。 - 請求項1記載の薄膜半導体装置の製造方法であって、
前記金属膜がTa、Cr、W、Moのいずれかひとつを含む、
ことを特徴とする薄膜半導体装置の製造方法。 - 基板上に膜厚25nm以上の下部電極用珪素膜を形成する工程と、
前記下部電極用珪素膜をパターニングして下部電極を形成する工程と、
前記下部電極上に膜厚130nm以上180nm以下の酸化珪素膜を形成する工程と、
前記酸化珪素膜上に膜厚25nm以上100nm以下の非晶質珪素膜を形成する工程と、
前記非晶質珪素膜を固相成長法により結晶化して第1多結晶珪素膜とする工程と、
前記第1多結晶珪素膜の上方から前記第1多結晶珪素膜に光を照射し、前記第1多結晶珪素膜を透過した透過光を前記下部電極で吸収させ前記第1多結晶珪素膜の前記下部電極と重なる部分を加熱し、前記第1多結晶珪素膜の前記下部電極直上以外の部分から前記重なる部分へと横方向に結晶成長させる工程と、
前記横方向に結晶成長させる工程のあと、前記第1多結晶珪素膜を前記下部電極のパターンと同一になるようにパターニングし第2多結晶珪素膜を形成する工程と、
前記第2多結晶珪素膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を形成する工程のあと、前記第2多結晶珪素膜に不純物を注入してソース領域及びドレイン領域を形成する工程と、を含み、
前記光が、温度300Kで膜厚25nm以上100nm以下の前記多結晶珪素膜に対して前記光を照射した場合の前記多結晶珪素膜を透過する光強度の垂直成分が入射光強度の垂直成分の20%以上であり、かつ、前記光の波長は532nmであることを特徴とする薄膜半導体装置の製造方法。 - 請求項3記載の薄膜半導体装置の製造方法であって、
前記下部電極用珪素膜がリンまたはホウ素の注入されているものである、
ことを特徴とする薄膜半導体装置の製造方法。 - 請求項1ないし4のいずれか一項に記載の薄膜半導体装置の製造方法であって、
さらに、前記酸化珪素膜の前記下部電極と重なる位置にコンタクト・ホールを形成する工程と、を含む、
ことを特徴とする薄膜半導体装置の製造方法。 - 請求項5に記載の薄膜半導体装置の製造方法であって、
前記非晶質珪素膜を形成する工程が、前記コンタクト・ホールの内部に前記非晶質珪素膜を充填するものである、
ことを特徴とする薄膜半導体装置の製造方法。 - 請求項5または6に記載の薄膜半導体装置の製造方法であって、
前記コンタクト・ホールを介して前記第2多結晶珪素膜と前記下部電極とが電気的に接続されているものである、
ことを特徴とする薄膜半導体装置の製造方法。 - 請求項5ないし7のいずれか一項に記載の薄膜半導体装置の製造方法であって、
前記コンタクト・ホールを介して前記第2多結晶珪素膜の前記ソース領域と前記下部電極とが電気的に接続されているものである、
ことを特徴とする薄膜半導体装置の製造方法。 - 請求項1ないし8のいずれか一項に記載の薄膜半導体装置の製造方法であって、
前記光はレーザ光である、
ことを特徴とする薄膜半導体装置の製造方法。 - 請求項9に記載の薄膜半導体装置の製造方法であって、
前記レーザ光がYttrium Alminium GarnetにNd3 +イオンをドープしたものを母体結晶としたレーザ(YAGレーザ、波長1064nm)の第二高調波を用いたレーザ(YAG2ωレーザ、波長532nm)光である、
ことを特徴とする薄膜半導体装置の製造方法。 - 請求項9に記載の薄膜半導体装置の製造方法であって、
前記レーザ光がYVO4にNd3 +イオンをドープしたものを母体結晶としたレーザ(YVO4レーザ、波長1064nm)の第二高調波を用いたレーザ(YVO42ωレーザ、波長532nm)光である、
ことを特徴とする薄膜半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000378960A JP4181743B2 (ja) | 2000-12-13 | 2000-12-13 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000378960A JP4181743B2 (ja) | 2000-12-13 | 2000-12-13 | 薄膜半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002184996A JP2002184996A (ja) | 2002-06-28 |
JP4181743B2 true JP4181743B2 (ja) | 2008-11-19 |
Family
ID=18847431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000378960A Expired - Fee Related JP4181743B2 (ja) | 2000-12-13 | 2000-12-13 | 薄膜半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4181743B2 (ja) |
-
2000
- 2000-12-13 JP JP2000378960A patent/JP4181743B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002184996A (ja) | 2002-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3503427B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2794678B2 (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
KR20020032551A (ko) | 박막 반도체 장치의 제조 방법 | |
JPH04267563A (ja) | 薄膜半導体装置およびその製法 | |
US20070243670A1 (en) | Thin Film Transistor (TFT) and Method for Fabricating the Same | |
KR20030069779A (ko) | 박막트랜지스터 및 그 제조방법 | |
US20080233718A1 (en) | Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication | |
KR100915073B1 (ko) | 반도체막의 결정화 방법 및 이 방법에 의해 결정화된반도체막 | |
US5937304A (en) | Method for fabricating semiconductor device and method for producing liquid crystal display apparatus | |
JP4364930B2 (ja) | 半導体装置 | |
JP4642310B2 (ja) | 薄膜半導体装置の製造方法および薄膜半導体装置 | |
JP4181743B2 (ja) | 薄膜半導体装置の製造方法 | |
KR100317639B1 (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
JP4430130B2 (ja) | 半導体装置 | |
JP3630593B2 (ja) | 半導体装置、半導体装置の作製方法、及び液晶表示装置 | |
JP3994593B2 (ja) | 薄膜素子の転写方法 | |
JP4364318B2 (ja) | 半導体装置 | |
KR100290014B1 (ko) | 실리콘 박막 결정화방법과 이를 이용한 박막 트랜지스터 및 그제조방법 | |
JPH04340724A (ja) | 薄膜トランジスタの製造方法 | |
KR100317636B1 (ko) | 박막트랜지스터의 반도체층 및 그 제조방법 | |
JP3765936B2 (ja) | 半導体装置の作製方法 | |
JP3767727B2 (ja) | 半導体装置の作製方法 | |
JP2000004024A (ja) | 半導体装置 | |
KR20060021188A (ko) | 다결정 박막 트랜지스터 및 이의 제조방법 | |
JP3859516B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080901 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |