JP4364318B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4364318B2 JP4364318B2 JP27812497A JP27812497A JP4364318B2 JP 4364318 B2 JP4364318 B2 JP 4364318B2 JP 27812497 A JP27812497 A JP 27812497A JP 27812497 A JP27812497 A JP 27812497A JP 4364318 B2 JP4364318 B2 JP 4364318B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- layer
- channel
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Shift Register Type Memory (AREA)
Description
【０００１】
【発明が属する技術分野】
本願発明は結晶構造を有する半導体薄膜を利用した半導体装置およびその作製方法に関する。特に、逆スタガ構造の薄膜トランジスタ（以下、ＴＦＴと略記する）の構成に関する。
【０００２】
【従来の技術】
従来より、アクティブマトリクス型液晶表示装置（以下、ＡＭＬＣＤと略記する）のスイッチング素子としてＴＦＴが利用されている。現在では非晶質珪素膜（アモルファスシリコン膜）を活性層として利用したＴＦＴで回路構成を行う製品が市場を占めている。特に、ＴＦＴ構造としては製造工程の簡単な逆スタガ構造が多く採用されている。
【０００３】
しかし、年々ＡＭＬＣＤの高性能化が進み、ＴＦＴに求められる動作性能（特に動作速度）は厳しくなる傾向にある。そのため、非晶質珪素膜を用いたＴＦＴの動作速度では十分な性能を有する素子を得ることが困難となった。
【０００４】
そこで、非晶質珪素膜に代わって多結晶珪素膜（ポリシリコン膜）を利用したＴＦＴが脚光を浴び、多結晶珪素膜を活性層とするＴＦＴの開発が著しい勢いで進んできている。現在では、その一部で製品化も行われている。
【０００５】
活性層として多結晶珪素膜を利用した逆スタガ型ＴＦＴの構造については既に多くの発表がなされている。例えば、「Fabrication of Low-Temperature Bottom-Gate Poly-Si TFTs on Large-Area Substrate by Linear-Beam Excimer Laser Crystallization and Ion Doping Method：H.Hayashi et.al.,IEDM95,PP829-832,1995」などの報告がある。
【０００６】
同報告書では多結晶珪素膜を利用した逆スタガ構造の典型的な例（Fig.4 ）を説明しているが、この様な構造の逆スタガ構造（いわゆるチャネルストップ型）では様々な問題も抱えている。
【０００７】
まず、活性層全体が50nm程度と極めて薄いのでチャネル形成領域とドレイン領域との接合部において衝突電離（Impact Ionization ）が発生し、ホットキャリア注入などの劣化現象が顕著に現れてしまう。そのため、大きなＬＤＤ領域（Light Doped Drain region）を形成する必要性が生じる。
【０００８】
そして、このＬＤＤ領域の制御性が最も重大な問題となる。ＬＤＤ領域は不純物濃度と領域の長さの制御が非常に微妙であり、特に長さ制御が問題となる。現状ではマスクパターンによってＬＤＤ領域の長さを規定する方式が採られているが、微細化が進めば僅かなパターニング誤差が大きなＴＦＴ特性の差を生む。
【０００９】
活性層の膜厚のバラツキによるＬＤＤ領域のシート抵抗のバラツキも深刻な問題となる。さらに、ゲイト電極のテーパー角度等のバラツキもＬＤＤ領域の効果のバラツキを招く要因となりうる。
【００１０】
また、ＬＤＤ領域を形成するためにはパターニング工程が必要であり、それはそのまま製造工程の増加、スループットの低下を招く。上記報告書に記載された逆スタガ構造では最低でもマスク６枚（ソース／ドレイン電極形成まで）が必要であると予想される。
【００１１】
以上の様に、チャネルストップ型の逆スタガ構造ではチャネル形成領の両側に横方向の平面内でＬＤＤ領域を形成しなくてはならず、再現性のあるＬＤＤ領域を形成することは非常に困難である。
【００１２】
【本発明が解決しようとする課題】
本願発明では、非常に簡易な製造工程によって、量産性が高く、且つ、信頼性及び再現性の高い半導体装置を作製する技術を提供することを課題とする。
【００１３】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
結晶構造を有する半導体層で構成されたソース領域、ドレイン領域及びチャネル形成領域を有するボトムゲイト型の半導体装置であって、
前記半導体層は溶融結晶化膜に特有の粒界分布を示し、
前記ソース領域及びドレイン領域は、ゲイト絶縁膜に向かって少なくとも第１の導電層、当該第１の導電層よりも高抵抗な第２の導電層及び前記チャネル形成領域と同一導電型の半導体層からなる積層構造を有することを特徴とする。
【００１４】
また、他の発明の構成は、
結晶構造を有する半導体層で構成されたソース領域、ドレイン領域及びチャネル形成領域を有するボトムゲイト型の半導体装置であって、
前記半導体層は溶融結晶化膜に特有の粒界分布を示し、
前記ソース領域及びドレイン領域は、少なくともゲイト絶縁膜に向かって第１の導電層、当該第１の導電層よりも高抵抗な第２の導電層及び前記チャネル形成領域と同一導電型の半導体層からなる積層構造を有し、
前記第１の導電層から前記第２の導電層にかけて当該第１及び第２の導電層を構成する不純物の濃度プロファイルが連続的に変化していることを特徴とする。
【００１５】
また、他の発明の構成は、
結晶構造を有する半導体層で構成されたソース領域、ドレイン領域及びチャネル形成領域を有するボトムゲイト型の半導体装置であって、
前記半導体層は溶融結晶化膜に特有の粒界分布を示し、
前記ソース領域及びドレイン領域は、少なくともゲイト絶縁膜に向かって第１の導電層、当該第１の導電層よりも高抵抗な第２の導電層及び前記チャネル形成領域と同一導電型の半導体層からなる積層構造を有し、
前記第２の導電層は 5×1017〜 1×1019atoms/cm3 の範囲内で連続的に変化する不純物によって形成されていることを特徴とする。
【００１６】
また、他の発明の構成は、
結晶構造を有する半導体層で構成されたソース領域、ドレイン領域及びチャネル形成領域を有するボトムゲイト型の半導体装置であって、
前記半導体層は溶融結晶化膜に特有の粒界分布を示し、
前記ソース領域及びドレイン領域は、少なくともゲイト絶縁膜に向かって第１の導電層、当該第１の導電層よりも高抵抗な第２の導電層及び前記チャネル形成領域と同一導電型の半導体層からなる積層構造を有し、
前記チャネル形成領域と前記第２の導電層との間には、膜厚の異なる二つのオフセット領域が存在することを特徴とする。
【００１７】
また、他の発明の構成は、
結晶構造を有する半導体層で構成されたソース領域、ドレイン領域及びチャネル形成領域を有するボトムゲイト型の半導体装置であって、
前記半導体層は溶融結晶化膜に特有の粒界分布を示し、
前記ソース領域及びドレイン領域は、少なくともゲイト絶縁膜に向かって第１の導電層、当該第１の導電層よりも高抵抗な第２の導電層及び前記チャネル形成領域と同一導電型の半導体層からなる積層構造を有し、
前記チャネル形成領域と前記第２の導電層との間には、前記チャネル形成領域よりも膜厚の厚いオフセット領域が存在することを特徴とする。
【００１８】
また、他の発明の構成は、
絶縁表面を有する基板上に形成されたゲイト電極と、
結晶構造を有する半導体層で構成されたソース領域、ドレイン領域及びチャネル形成領域と、
前記ソース領域及びドレイン領域上のそれぞれに形成されたソース電極及びドレイン電極と、
を有するボトムゲイト型の半導体装置であって、
前記半導体層は溶融結晶化膜に特有の粒界分布を示し、
前記ソース領域及びドレイン領域は、少なくともゲイト絶縁膜に向かって第１の導電層、当該第１の導電層よりも高抵抗な第２の導電層及び前記チャネル形成領域と同一導電型の半導体層からなる積層構造を有し、
前記ソース電極及び／又はドレイン電極は前記ゲイト電極に、前記チャネル形成領域上でオーバーラップしていることを特徴とする。
【００１９】
また、他の発明の構成は、
結晶構造を有する半導体層で構成されたソース領域、ドレイン領域及びチャネル形成領域を有するボトムゲイト型の半導体装置であって、
前記半導体層は溶融結晶化膜に特有の粒界分布を示し、
前記ソース領域及びドレイン領域は、少なくともゲイト絶縁膜に向かって第１の導電層、当該第１の導電層よりも高抵抗な第２の導電層及び前記チャネル形成領域と同一導電型の半導体層からなる積層構造を有し、
前記チャネル形成領域と前記第１の導電層との間には、膜厚の異なる二つのオフセット領域と前記第２の導電層からなるＨＲＤ構造が存在することを特徴とする。
【００２０】
なお、前記膜厚の異なる二つのオフセット領域は、一方は前記チャネル形成領域と同一導電型かつ同一膜厚の半導体層からなる膜面方向のオフセットであり、他方は前記チャネルと同一導電型かつ前記チャネル形成領域よりも膜厚の厚い半導体層からなる膜厚方向のオフセットであることを特徴とする。
【００２１】
また、作製方法に関する他の発明の構成は、
絶縁表面を有する基板上にゲイト電極、ゲイト絶縁層、非晶質半導体膜を形成する工程と、
前記非晶質半導体膜に対してレーザー光またはそれと同等の強度を持つ強光を照射することにより結晶化し、結晶構造を有する半導体膜を得る工程と、
前記結晶構造を有する半導体膜に対してイオン注入法またはイオンドーピング法により１３族及び／又は１５族から選ばれた不純物を添加して、当該不純物を含む第１及び第２の導電層を形成する工程と、
レーザー光またはそれと同等の強度を持つ強光を照射することにより前記不純物を活性化させる工程と、
前記導電層上にソース電極及びドレイン電極を形成する工程と、
前記ソース電極及びドレイン電極をマスクとして前記結晶構造を有する半導体膜をエッチングすることでチャネル形成領域を形成する工程と、
を有し、
前記不純物の濃度プロファイルでもって前記第１及び第２の導電層の厚さを制御することを特徴とする。
【００２２】
また、他の発明の構成は、
絶縁表面を有する基板上にゲイト電極、ゲイト絶縁層、非晶質半導体膜を形成する工程と、
前記非晶質半導体膜に対してレーザー光またはそれと同等の強度を持つ強光を照射することにより結晶化し、結晶構造を有する半導体膜を得る工程と、
前記結晶構造を有する半導体膜に対してイオン注入法またはイオンドーピング法により１３族及び／又は１５族から選ばれた不純物を添加して、当該不純物を含む第１及び第２の導電層を形成する工程と、
レーザー光またはそれと同等の強度を持つ強光を照射することにより前記不純物を活性化させる工程と、
前記導電層上にソース電極及びドレイン電極を形成する工程と、
前記ソース電極及びドレイン電極をマスクとして前記結晶構造を有する半導体膜をエッチングすることでチャネル形成領域を形成する工程と、
前記ソース電極及びドレイン電極をマスクとしてしきい値電圧制御用の不純物を添加する工程と、
を有し、
前記不純物の濃度プロファイルでもって前記第１及び第２の導電層の厚さを制御することを特徴とする。
【００２３】
【発明の実施の形態】
以上の構成からなる本願発明の実施の形態について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００２４】
【実施例】
〔実施例１〕
本願発明の代表的な実施例について、図１〜３を用いて説明する。まず、図１を用いて本願発明の半導体装置の作製方法を説明する。
【００２５】
まず、絶縁表面を有する基板の準備としてガラス基板１０１上に珪素を主成分とする絶縁膜でなる下地膜１０２を形成する。その上に導電性膜でなるゲイト電極（第１配線）１０３を形成する。
【００２６】
ゲイト電極１０３の線幅は１〜１０μｍ（代表的には３〜５μｍ）とする。また、膜厚は 200〜500 nm（代表的には 250〜300 nm）とする。本実施例では 250nm厚のアルミニウム膜（２wt% のスカンジウムを含有）を用いて線幅３μｍのゲイト電極を形成する。
【００２７】
なお、ゲイト電極１０３としてはアルミニウム以外にも、タンタル、タングステン、チタン、クロム、モリブデン、導電性シリコン、金属シリサイドまたはそれらの積層膜等を用いることができる。ここで１回目のパターニング工程（ゲイト電極形成）が行われる。
【００２８】
ここで、ゲイト電極１０３に対して陽極酸化を行い、ゲイト電極を保護する陽極酸化膜１０４を50〜200 nm（典型的には 100〜150 nm）形成する。本実施例では３％の酒石酸を含むエチレングリコール溶液（アンモニアで中性に中和する）中で印加電圧80Ｖ、化成電流５〜６mAの条件で形成する。こうして100 nm程度の厚さに形成することができる。
【００２９】
次に、窒化珪素膜１０５（膜厚は０〜200 nm、代表的には25〜100 nm、好ましくは50nm）、ＳｉＯx Ｎy で示される酸化窒化珪素膜又は酸化珪素膜（膜厚は 150〜300 nm、代表的には200 nm）１０６からなるゲイト絶縁層を形成する。
【００３０】
なお、本実施例の場合、ゲイト絶縁層には陽極酸化膜１０４も含まれる。また、ゲイト絶縁層として酸化珪素膜を用いることもできる。
【００３１】
ゲイト絶縁層を形成したら、その上に珪素を主成分とする非晶質半導体膜１０７を形成する。本実施例では非晶質珪素膜を例とするが他の化合物半導体膜（ゲルマニウムを含有する非晶質珪素膜等）を用いても良い。
【００３２】
また、本願発明はチャネルエッチ型のボトムゲイト構造であるので、非晶質珪素膜１０７の膜厚は厚く形成しておく。膜厚範囲は 100〜600 nm（典型的には 200〜300 nm、好ましくは250 nm）とする。本実施例では200 nmとする。また、後述するが、最適な膜厚は本願発明のＴＦＴにどの様なオフセット領域、ＬＤＤ領域を設けるかによって適宜決定する必要がある。
【００３３】
なお、本実施例では減圧熱ＣＶＤ法により非晶質珪素膜１０７を成膜するが、成膜の際に炭素、酸素、窒素といった不純物の濃度を徹底的に管理することが望ましい。これらの不純物が多いと後に結晶性半導体膜の結晶性の均一性を崩す恐れがある。
【００３４】
本実施例では成膜した非晶質珪素膜中における各不純物の濃度が、炭素及び窒素が 5×1018atoms/cm3 未満（代表的には 5×1017atoms/cm3 以下）、酸素が 1.5×1019atoms/cm3 未満（代表的には 1×1018atoms/cm3 以下）となる様に制御する。この様な管理を行っておけば最終的にＴＦＴのチャネル形成領域中に含まれる不純物濃度は上記範囲内に収まる。
【００３５】
こうして図１（Ａ）の状態が得られる。図１（Ａ）の状態が得られたら、レーザー光の照射により非晶質珪素膜１０７の結晶化を行う。（図１（Ｂ））
【００３６】
レーザー光としては、励起ガスとしてＫｒＦ（248 nm）、ＸｅＣｌ（308 nm）、ＡｒＦ（193 nm）等を用いたパルス発振型エキシマレーザーを用いれば良い。また、Ｎｄ：ＹＡＧレーザーの高調波など他のあらゆるレーザー光を用いることができる。
【００３７】
なお、本実施例の様に結晶化しようとする非晶質半導体膜の膜厚が厚い場合、波長の長いレーザー光を用いた方が全体を均一に結晶化しやすい。また、レーザー光を照射する際に、基板を50〜500 ℃程度の範囲で補助的に加熱する方法も有効である。また、レーザー光の波長周期を鑑みて光吸収効率が高まる様な膜厚に調節しておくことも有効である。
【００３８】
本実施例ではパルス発振型のＸｅＣｌエキシマレーザー光を光学系によって線状に加工した後、基板の一端から他端に向かって走査することで非晶質珪素膜全面に対してレーザーアニールを行う。
【００３９】
なお、発振周波数は30ＭＨｚ、走査速度は2.4mm/s 、レーザーエネルギーは 300〜400mJ/cm2 とし、基板を裏面側から400 ℃に加熱して処理する。こうして、結晶性半導体膜（本実施例では結晶性珪素膜）１０８を得る。
【００４０】
また、非晶質珪素膜とガラス基板とで熱吸収率が異なるため、膜の上面側から照射すれば非晶質珪素膜の温度を集中的に上げることが可能である。そのため、ガラス基板の耐熱温度（650 ℃付近）以上の温度で非晶質珪素膜を加熱することが可能である。
【００４１】
ところで、本実施例の様にレーザー光の照射により結晶化した半導体膜（本明細書中では溶融結晶化膜と呼ぶ）はレーザー結晶化に特有の粒界分布（結晶粒界の存在分布）を有する。セコエッチングと呼ばれる公知の技術によって粒界を顕著化して観察すると、結晶粒と粒界とが明確に判別でき、数十〜数百nmの粒径を持つ結晶粒の集合体であることが判る。
【００４２】
一方、他の結晶化手段を用いた半導体膜は溶融結晶化膜とは明らかに異なる粒界分布を示す。なぜならばレーザー光（またはそれと同等の強度を持つ強光）。を用いた結晶化では一旦半導体層が溶融するが、他の手段は基本的に固相成長であり、結晶化機構が異なるからである。
【００４３】
さて次に、１５族から選ばれた元素（代表的にはリン、砒素またはアンチモン）をイオン注入法（質量分離あり）またはイオンドーピング法（質量分離なし）により添加する。本実施例では結晶性珪素膜１０８の表面から深さ30〜100nm （代表的には30〜50nm）の範囲において、リン濃度が 1×1019〜 1×1021atoms/cm3 （代表的には 1×1020atoms/cm3 ）となる様に調節する。
【００４４】
本実施例ではこの様にして形成された高濃度のリンを含む領域１０９をｎ+ 層（または第１の導電層）と呼ぶ。この層の厚さは30〜100nm （代表的には30〜50nm）の範囲で決定する。この場合、ｎ+ 層１０９は後にソース／ドレイン電極の一部として機能する。本実施例では30nm厚のｎ+ 層を形成する。
【００４５】
また、ｎ+ 層１０９の下に形成される低濃度にリンを含む領域１１０をｎ- 層（または第２の導電層）と呼ぶ。この場合、ｎ- 層１１０はｎ+ 層１０９よりも高抵抗となり、後に電界緩和のためのＬＤＤ領域として機能する。本実施例では30nm厚のｎ- 層を形成する。（図１（Ｃ））
【００４６】
また、この時、リンを添加する際の深さ方向の濃度プロファイルが非常に重要である。この事について図４を用いて説明する。なお、図４に示す濃度プロファイルは加速電圧を80keV 、ＲＦ電力を２０Ｗとしてイオンドーピング法によりフォスフィン（ＰＨ3 ）を添加した場合の例である。
【００４７】
図４において、４０１は結晶性珪素膜、４０２は添加されたリンの濃度プロファイルを示している。この濃度プロファイルはＲＦ電力、添加イオン種、加速電圧等の設定条件によって決定される。
【００４８】
この時、濃度プロファイル４０２のピーク値はｎ+ 層４０３内部又は界面近傍にあり、結晶性珪素膜４０１の深くにいく程（ゲイト絶縁膜に向かうほど）、リン濃度は低下する。この時、リン濃度は膜内部全域に渡って連続的に変化するためｎ+ 層４０３の下には必ずｎ- 層４０４が形成される。
【００４９】
そして、このｎ- 層４０４の内部においてもリン濃度は連続的に低下していく。本実施例では、リン濃度が 1×1019atoms/cm3 を超える領域をｎ+ 層４０３として考え、 5×1017〜 1×1019atoms/cm3 の濃度範囲にある領域をｎ- 層４０４として考えている。ただし、明確な境界は存在しないため、目安として考えている程度である。
【００５０】
また、リン濃度が極端に低下した領域及びそのさらに下層は真性または実質的に真性な領域（ｉ層）４０５となる。なお、真性な領域とは意図的に不純物が添加されない領域を言う。また、実質的に真性な領域とは、不純物濃度（ここではリン濃度）が珪素膜のスピン密度以下である領域又は不純物濃度が 1×1014〜 1×1017atoms/cm3 の範囲で一導電性を示す領域を指す。
【００５１】
この様な真性または実質的に真性な領域はｎ- 層４０４の下に形成される。ただし、ｉ層４０５は基本的にチャネル形成領域と同一導電型の半導体層から構成される。即ち、チャネル形成領域が弱いｎ型又はｐ型を示す様な場合には、同様の導電型を示す。
【００５２】
この様に、ｎ+ 層の形成にイオン注入法またはイオンドーピング法を用いることによりｎ+ 層の下にｎ- 層を形成することができる。従来の様にｎ+ 層を成膜で設けた場合にはこの様な構成は実現できない。また、イオン添加時の条件を適切に設定することでｎ+ 層とｎ- 層の厚さ制御を容易に行うことができる。
【００５３】
特に、ｎ- 層１１０の厚さは後にＬＤＤ領域の厚さとなるため、非常に精密な制御が必要である。イオンドーピング法等では添加条件の設定によって深さ方向の濃度プロファイルが精密に制御できるので、ＬＤＤ領域の厚さ制御が容易に行える。本願発明ではｎ- 層１１０の厚さを30〜200 nm（代表的には50〜150 nm）の範囲で調節すれば良い。
【００５４】
こうしてｎ+ 層１０９、ｎ- 層１１０を形成したら、再びレーザー光の照射を行い、添加した不純物（リン）の活性化を行う。（図１（Ｄ））
【００５５】
なお、レーザーアニール以外にランプアニール（強光の照射）、ファーネスアニール（電熱炉による加熱）を行うこともできる。ただし、ファーネスアニールの場合にはガラス基板の耐熱性を考慮して処理を行う必要がある。
【００５６】
本実施例ではＸｅＣｌエキシマレーザーを用いてレーザーアニールを行う。処理条件は基本的に上述の結晶化工程と同一で良いが、レーザーエネルギーは 200〜350mJ/cm2 （代表的には 250〜300mJ/cm2 ）で良い。また、基板は裏面側から
300℃に加熱して活性化率の向上を図る。
【００５７】
また、このレーザー活性化工程では結晶性珪素膜１０８がリンの添加工程に受けたダメージを回復することができる。そして、添加時のイオン衝突により非晶質化した領域を再結晶化することができる。
【００５８】
こうしてリンの活性化工程が終了したら、結晶性珪素膜のパターニングを行い、島状半導体層１１１を形成する。この時、最終的にＴＦＴが完成した時にキャリアの移動方向に対して垂直な方向の長さ（チャネル幅（Ｗ））が１〜30μｍ（代表的には10〜20μｍ）となる様に調節する。ここで２回目のパターニング工程が行われる。（図２（Ａ））
【００５９】
ここで図面上には図示されないが、露出したゲイト絶縁層の一部をエッチングし、ゲイト電極（第１配線）と次に形成する電極（第２配線）との電気的接続をとるためのコンタクトホール（図２（Ｃ）の１１８で示される領域）を開口する。ここで３回目のパターニング工程が行われる。
【００６０】
次に、導電性を有する金属膜（図示せず）を成膜し、パターニングによりソース電極１１２、ドレイン電極１１３を形成する。本実施例ではＴｉ（50nm）／Ａｌ（ 200〜300 nm）／Ｔｉ（50nm）の３層構造からなる積層膜を用いる。また、上述の様にゲイト電極と電気的に接続するための配線も同時に形成されている。ここで４回目のパターニング工程が行われる。（図２（Ｂ））
【００６１】
また、後述するが、ゲイト電極１０３の真上の領域、即ちソース電極１１２とドレイン電極１１３とで挟まれた領域（以下、チャネルエッチ領域と呼ぶ）１１４の長さ（Ｃ1 で示される）が後にチャネル形成領域とオフセット領域の長さを決定する。Ｃ1 は２〜20μｍ（代表的には５〜10μｍ）の範囲から選べるが、本実施例ではＣ1 ＝４μｍとする。
【００６２】
次に、ソース電極１１２及びドレイン電極１１３をマスクとしてドライエッチングを行い、自己整合的に島状半導体層１１１をエッチングする。そのため、チャネルエッチ領域１１４のみでエッチングが進行する。（図２（Ｃ））
【００６３】
この時、ｎ+ 層１０９は完全にエッチングされ、真性または実質的に真性な領域（ｉ層）のみが残された形でエッチングを止める。本願発明では最終的に10〜100 nm（代表的には10〜75nm、好ましくは15〜45nm）の半導体層のみを残す。本実施例では30nm厚の半導体層を残すことにする。
【００６４】
こうして島状半導体層１１１のエッチング（チャネルエッチ工程）が終了したら、保護膜１１５として酸化珪素膜また窒化珪素膜を形成して、図２（Ｃ）に示す様な構造の逆スタガ型ＴＦＴを得る。
【００６５】
この状態において、チャネルエッチされた島状半導体層１１１のうち、ゲイト電極１１２の真上に位置する領域はチャネル形成領域１１６となる。本実施例の構成ではゲイト電極幅がチャネル形成領域の長さに対応し、Ｌ1 で示される長さをチャネル長と呼ぶ。また、ゲイト電極１１３の端部よりも外側に位置する領域１１７は、ゲイト電極１０３からの電界が及ばず、オフセット領域となる。この長さはＸ1 で示される。
【００６６】
本実施例の場合、ゲイト電極１０３の線幅（Ｌ1 に相当する）が100 nm厚の陽極酸化膜分の減りを考慮すると約 2.8μｍであり、チャネルエッチ領域１１４の長さ（Ｃ1 ）が４μｍであるので、オフセット領域の長さ（Ｘ1 ）は約 0.6μｍとなる。
【００６７】
ここで、ドレイン領域（ドレイン電極１１３と接する半導体層）を拡大したものを図３に示す。図３において、１０３はゲイト電極、３０１はチャネル形成領域、３０２はｎ+ 層（ソースまたはドレイン電極）、３０３、３０４は膜厚の異なるオフセット領域、３０５はｎ- 層（ＬＤＤ領域）である。
【００６８】
なお、ここでは説明しないがソース領域（ソース電極１１２と接する半導体層）も同様の構造を有している。
【００６９】
また、図３に示す構造は模式的に記されているが、各領域の膜厚関係には注意が必要である。本願発明を構成するにあたって最も好ましい構成は、膜厚の厚さがｎ+ 層３０２＜ｎ- 層３０５＜オフセット領域（ｉ層）３０４の関係にある場合である。
【００７０】
なぜならばｎ+ 層３０２は電極として機能するだけなので薄くで十分である。一方、ｎ- 層３０５及びオフセット領域３０４は電界緩和を効果的に行うために適切な厚さが必要である。
【００７１】
本実施例の構成では、チャネル形成領域３０１からｎ+ 領域３０２に至るまでに膜厚の異なる二つのオフセット領域３０３、３０４及びＬＤＤ領域３０５が存在する。なお、３０３はマスク合わせにより形成される膜面方向のオフセット領域であり、マスクオフセット領域と呼ぶ。
【００７２】
また、３０４はｉ層の膜厚分に相当する膜厚方向のオフセット領域であり、厚さオフセット領域と呼ぶ。厚さオフセット領域３０４の厚さは100 〜300 nm（代表的には 150〜200nm ）の範囲で決定すれば良い。ただし、チャネル形成領域の膜厚よりも膜厚をが厚くする必要がある。チャネル形成領域よりも膜厚が薄いと良好なオフセット効果を望めない。
【００７３】
この様なオフセット＋ＬＤＤからなる構造を本発明者らはＨＲＤ（High Resistance Drain ）構造と呼び、通常のＬＤＤ構造とは区別して考えている。本実施例の場合、ＨＲＤ構造はマスクオフセット＋厚さオフセット＋ＬＤＤの３段構造で構成されることになる。
【００７４】
この時、ＬＤＤ領域３０３はＬＤＤ領域の膜厚及び不純物濃度によって制御されるため、非常に再現性が高く、特性バラツキが小さいという利点を有する。パターニングによって形成されたＬＤＤ領域ではパターニング誤差による特性バラツキが問題となることは従来例で述べた通りである。
【００７５】
なお、マスクオフセット領域３０３の長さ（Ｘ1 ）はパターニングによって制御されるため、パターニングやガラスの縮み等による誤差の影響を受ける。しかしながら、その後に厚さオフセット領域３０４とＬＤＤ領域３０５とが存在するので誤差による影響は緩和され、特性バラツキを小さくすることができる。
【００７６】
なお、マスクオフセットの長さ（Ｘ1 ）はチャネル長（Ｌ1 ）とチャネルエッチ領域の長さ（Ｃ1 ）を用いて（Ｃ1 −Ｌ1 ）／２で表される。従って、ソース／ドレイン電極形成時のパターニング工程によって所望のオフセット長（Ｘ1 ）を設定することが可能である。本実施例の構成ではオフセット長（Ｘ1 ）は 0.3〜３μｍ（代表的には１〜２μｍ）とすることができる。
【００７７】
なお、図２（Ｃ）に示す様な構造の逆スタガ型ＴＦＴは、従来の非晶質珪素膜を活性層（島状半導体層）として利用したＴＦＴでは実現できない。なぜならば、非晶質珪素膜を用いる場合、ソース／ドレイン電極とゲイト電極とがオーバーラップする様な構造にしないとキャリア（電子または正孔）の移動度が極めて遅くなってしまうからである。
【００７８】
ソース／ドレイン電極とゲイト電極とがオーバーラップする様な構造にしたとしても非晶質珪素膜を用いたＴＦＴのモビリティ（電界効果移動度）はせいぜい１〜10cm2/Vs程度である。それに対して本実施例の様な構造を採用してしまってはモビリティが低すぎてスイッチング素子として機能しない。
【００７９】
ところが、本願発明では活性層として結晶性珪素膜を利用しているのでキャリア移動度が十分に速い。従って、本実施例の様な構造としても十分なモビリティを得ることが可能である。即ち、本実施例の構造は半導体層として結晶構造を有する半導体膜を用いたからこそ実現できるのである。
【００８０】
また、本実施例の逆スタガ型ＴＦＴは、ＨＲＤ構造を有しているので衝突電離によるホットキャリア注入などの劣化現象に対して非常に強く、高い信頼性を有している。しかも、ＬＤＤ領域の効果が支配的な上、そのＬＤＤ領域が非常に制御性よく形成されているので特性バラツキが非常に小さい。
【００８１】
そのため、本実施例の様な構造は高耐圧を必要とし、高い動作速度はそれほど必要としない様な回路を構成するＴＦＴに好適である。
【００８２】
また、本実施例の作製工程に示した様に、図２（Ｃ）に示した構造の逆スタガ型ＴＦＴを得るのに４枚のマスクしか必要としていない。これは従来のチャネルストップ型ＴＦＴが６枚マスクを必要としていた事を考えると、スループット及び歩留りが飛躍的に向上することを意味している。
【００８３】
以上の様に、本実施例の構成によれば量産性の高い作製工程によって、高い信頼性と再現性を有するボトムゲイト型ＴＦＴを作製することが可能である。
【００８４】
なお、本実施例の作製工程に従って作製したボトムゲイト型ＴＦＴ（Ｎチャネル型ＴＦＴ）のモビリティは10〜150cm2/Vs （代表的には60〜120cm2/Vs ）、しきい値電圧は１〜４Ｖを実現しうる。
【００８５】
〔実施例２〕
本実施例では本願発明の構成において、実施例１とは異なる構成例を示す。ＴＦＴの作製工程は基本的には実施例１に従えば良いので、本実施例では必要な部分のみを説明することにする。
【００８６】
まず、実施例１の作製工程に従って図５（Ａ）の状態を得る。ここで実施例１と異なる点は、ソース電極５０１、ドレイン電極５０２を形成する際にチャネルエッチ領域５００の長さをＣ2 とする点にある。この時、Ｃ2 はゲイト電極幅よりも狭く、２〜９μｍ（代表的には２〜４μｍ）の範囲で選ばれる。即ち、ゲイト電極とソース／ドレイン電極とがオーバーラップする様に設けることが本実施例の特徴となる。
【００８７】
この状態で実施例１に示した様にチャネルエッチ工程を行い、保護膜を設けると図５（Ｂ）の状態を得る。この時、５０３で示される領域がチャネル形成領域となり、そのチャネル長はＬ2 （＝Ｃ2 ）で表される。また、マスク設計によりオーバーラップさせた領域（マスクオーバーラップ領域と呼ぶ）５０４の長さ（Ｙ2 ）はゲイト電極幅をＥとすると、（Ｅ−Ｌ2 ）／２で表される。
【００８８】
図５（Ｃ）はドレイン領域の拡大図であるが、ＴＦＴ動作時のキャリアは、チャネル形成領域５０３（厚さ50nm）、マスクオーバーラップ領域５０４（厚さ160 nm）、ＬＤＤ領域５０５（厚さ50nm）を通ってｎ+ 層５０６（厚さ40nm）、ドレイン電極５０２へと到達する。
【００８９】
なお、この場合、マスクオーバーラップ領域５０４にもゲイト電極からの電界が形成されるが、ＬＤＤ領域５０５に近づくにつれて電界は弱まるので、その様な領域は実質的にＬＤＤ領域と同様の機能を持つ。勿論、さらにＬＤＤ領域５０５に近づけば完全に電界が形成されなくなり、オフセット（厚さオフセット）領域としても機能しうる。
【００９０】
この様に本実施例の構造ではＨＲＤ構造が、オーバーラップによる実質的なＬＤＤ＋厚さオフセット＋低濃度不純物によるＬＤＤで構成される。また、オーバーラップ領域５０４の膜厚が薄い場合には、オーバーラップによる実質的なＬＤＤ＋低濃度不純物によるＬＤＤのみからなるＬＤＤ構造もとりうる。
【００９１】
本実施例の構成においても、オーバーラップ領域５０４、ＬＤＤ領域５０５がそれぞれの膜厚で制御されるので非常に特性バラツキが小さい。また、オーバーラップ領域の長さ（Ｙ2 ）はパターニング等による誤差を含むが、オーバーラップによるＬＤＤ、厚さ方向のオフセット及び低濃度不純物によるＬＤＤはその様な誤差の影響を受けないのでＹ2 の誤差による特性バラツキは緩和される。
【００９２】
なお、本実施例の様な構造はオフセット成分が少なく、高い動作速度を必要とする様な回路を構成するＴＦＴに好適である。
【００９３】
また、本実施例の構造では衝突電離によってチャネル形成領域内に蓄積した少数キャリアが速やかにソース電極へと引き抜かれるので基板浮遊効果を起こしにくいという利点を有する。そのため、動作速度が速い上に非常に耐圧特性の高いＴＦＴを実現することが可能である。
【００９４】
〔実施例３〕
本実施例では本願発明の構成において、実施例１、２とは異なる構成例を示す。ＴＦＴの作製工程は基本的には実施例１に従えば良いので、本実施例では必要な部分のみを説明することにする。
【００９５】
まず、実施例１の作製工程に従って図６（Ａ）の状態を得る。ここで実施例１と異なる点は、ソース電極６０１、ドレイン電極６０２を形成する際にチャネルエッチ領域６００の長さをＣ3 とする点にある。この時、Ｃ3 はゲイト電極幅と一致させるため、１〜10μｍ（代表的には３〜５μｍ）となる。
【００９６】
この状態で実施例１に示した様にチャネルエッチ工程を行い、保護膜を設けると図６（Ｂ）の状態を得る。この時、６０３で示される領域がチャネル形成領域となり、そのチャネル長はＬ3 （＝Ｃ3 ）で表される。
【００９７】
図６（Ｃ）はドレイン領域の拡大図であるが、ＴＦＴ動作時のキャリアは、チャネル形成領域６０３（厚さ100 nm）、厚さオフセット領域６０４（厚さ150 nm）、ＬＤＤ領域６０５（厚さ100 nm）を通ってｎ+ 層６０６（厚さ50nm）、ドレイン電極６０２へと到達する。即ち、本実施例の構造ではＨＲＤ構造が厚さオフセット＋ＬＤＤの２段構造で構成される。
【００９８】
本実施例の構成においても、厚さオフセット領域６０４、ＬＤＤ領域６０５がそれぞれの膜厚で制御されるので非常に特性バラツキが小さい。また、十分な耐圧特性を得ることが可能である。
【００９９】
〔実施例４〕
本実施例では本願発明の構成において、実施例１〜３とは異なる構成例を示す。ＴＦＴの作製工程は基本的には実施例１に従えば良いので、本実施例では必要な部分のみを説明することにする。
【０１００】
まず、実施例１の作製工程に従って図７（Ａ）の状態を得る。ここで実施例１と異なる点は、ソース電極７０１、ドレイン電極７０２を形成する際にソース電極またはドレイン電極のいずれか一方をゲイト電極にオーバーラップさせ、他方はオーバーラップさせない構成とする点にある。
【０１０１】
なお、本実施例ではチャネルエッチ領域７００の長さをＣ4 とする。この時、Ｃ4 は１〜１０μｍ（代表的には３〜６μｍ）の範囲で選ばれる。
【０１０２】
この状態で実施例１に示した様にチャネルエッチ工程を行い、保護膜を設けると図７（Ｂ）の状態を得る。この時、７０３で示される領域がチャネル形成領域となり、そのチャネル長はＬ4 （＝Ｃ4 −Ｘ4 ）で表される。
【０１０３】
ここで、Ｘ4 はマスクオフセット領域７０４の長さである。Ｘ4 の数値範囲については実施例１を参考にすれば良い。また、マスクオーバーラップ領域７０５の長さの数値範囲は実施例２を参考にすれば良い。
【０１０４】
本実施例は、実施例１で説明したＨＲＤ構造と実施例２で説明したＨＲＤ構造（またはＬＤＤ構造）とを組み合わせた構成である。構造的な説明は実施例１及び実施例２で既に説明したのでここでの説明は省略する。
【０１０５】
本実施例の様な構造を採用する場合、特にソース領域に実施例２に示したＨＲＤ構造（またはＬＤＤ構造）を用い、ドレイン領域に実施例１で説明したＨＲＤ構造を用いることが好ましい。
【０１０６】
例えば、ドレイン領域側のチャネル端部（接合部）では特に電界集中が激しく、実施例１に示した様な抵抗成分の多いＨＲＤ構造が望ましい。逆に、ソース側ではそこまでの高耐圧対策は必要ないので、実施例２に示した様な抵抗成分の少ないＨＲＤ（またはＬＤＤ）構造が適している。
【０１０７】
なお、本実施例において、ソース／ドレイン領域側のいずれか一方に実施例２の構成を組み合わせることも可能である。この様に、実施例１〜３に示したＨＲＤ構造またはＬＤＤ構造を実施者が適宜選択してソース／ドレイン領域に採用し、回路設計を鑑みて最適な構造を設計すれば良い。この場合、３2 ＝９通りの組み合わせパターンが可能である。
【０１０８】
〔実施例５〕
本実施例では実施例１〜４に示した構成のボトムゲイト型ＴＦＴを用いてＣＭＯＳ回路（インバータ回路）を構成する場合の例について図８を用いて説明する。なお、ＣＭＯＳ回路は同一基板上に形成されたＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補的に組み合わせて構成する。
【０１０９】
図８は実施例４に示した構成を利用したＣＭＯＳ回路であり、８０１はＰチャネル型ＴＦＴのソース電極、８０２はＮチャネル型ＴＦＴのソース電極、８０３はＮ／Ｐ共通のドレイン電極である。
【０１１０】
また、Ｎチャネル型ＴＦＴは実施例１で説明した作製工程によってｎ+ 層８０４、８０５、ｎ- 層８０６、８０７が形成されている。一方、Ｐチャネル型ＴＦＴの方にはｐ++層８０８、８０９、ｐ- 層８１０、８１１が形成されている。
【０１１１】
なお、同一基板上にＣＭＯＳ回路を作製することは非常に容易である。本願発明の場合、まず、実施例１の工程に従って図２（Ａ）の状態を得る。
【０１１２】
この状態ではＮ型／Ｐ型関係なく１５族から選ばれた元素が全面に添加されているが、Ｐチャネル型ＴＦＴを作製する場合にはＮチャネル型ＴＦＴとする領域をレジストマスク等で隠して１３族から選ばれた元素（代表的にはボロン、インジウムまたはガリウム）を添加すれば良い。
【０１１３】
本実施例ではボロンを例にとるが、この時、ボロンはリンの濃度以上に添加して導電性を反転させなければならない。また、ｎ+ 層及びｎ- 層全てを完全にｐ++層及びｐ- 層に反転させるためには、ボロン添加時の濃度プロファイルを調節してリンの添加深さよりも深く添加することが重要である。
【０１１４】
従って、ボロンの膜中における濃度プロファイルは図９の様になる。図９において、９００は半導体層、９０１はボロン添加前のリンの濃度プロファイル、９０２はボロン添加後のボロンの濃度プロファイル、９０３はｐ++層、９０４はｐ- 層、９０５はｉ層である。
【０１１５】
この時、ｐ++層９０３の厚さは10〜150 nm（代表的には50〜100 nm）とし、Ｐ- 層９０４の厚さは30〜300 nm（代表的には 100〜200 nm）とする。ただし、Ｐチャネル型ＴＦＴは元来劣化に強いのでｐ- 層をＬＤＤ領域として利用する必要性は必ずしもない。わざわざｐ- 層９０４の膜厚について言及したのは、イオン注入法等の添加手段を用いる限り、連続的に変化する濃度勾配によって必ずｐ- 層が形成されるからである。
【０１１６】
ところで、本実施例ではＮチャネル型ＴＦＴとＰチャネル型ＴＦＴのどちらもソース領域側には実施例２に示した構成のＨＲＤ構造（オーバーラップ領域を利用したタイプ）を用い、ドレイン領域側には実施例１に示した構成のＨＲＤ構造（マスクオフセットを利用したタイプ）を設けている。
【０１１７】
そのため、上面図で明らかな様にＰチャネル型ＴＦＴのソース領域側にはＹｉの長さを持つオーバーラップ領域を有し、ドレイン領域側にはＸｉの長さを持つマスクオフセット領域を有している。また、Ｎチャネル型ＴＦＴのソース領域側にはＹj の長さを持つオーバーラップ領域を有し、ドレイン領域側にはＸj の長さを持つマスクオフセット領域を有している。
【０１１８】
この時、ＸｉとＸj 、ＹｉとＹj の長さはそれぞれマスク設計によって自由に調節できる。従って、それぞれの長さは回路構成の必要に応じて適宜決定すれば良く、Ｎチャネル型とＰチャネル型とで揃える必要はない。
【０１１９】
また、この様な構造ではＣＭＯＳ回路の共通ドレインとなる領域の耐圧特性を高くすることができるので、動作電圧の高い回路を構成する場合において、非常に有効な構成である。
【０１２０】
なお、実施例１〜４に示した構成のＴＦＴを用いたＣＭＯＳ回路の構成を図８に示したが、これ以外の全ての組み合わせも可能であることは言うまでもない。可能な構成パターンとしては、一つのＴＦＴについて９通りあるので、ＣＭＯＳ回路では９2 ＝８１通りがある。これらの複数の組み合わせの中から、回路が必要する性能に応じて最適な組み合わせを採用していけば良い。
【０１２１】
また、本実施例に示した様に本願発明はＰチャネル型ＴＦＴにも容易に適用することができる。その場合、本願発明のボトムゲイト型ＴＦＴ（Ｐチャネル型ＴＦＴ）のモビリティは10〜100cm2/Vs （代表的には50〜100cm2/Vs ）、しきい値電圧は-1.5〜-5Ｖを実現しうる。
【０１２２】
〔実施例６〕
本実施例では、本願発明のＴＦＴに対してしきい値電圧を制御するための工夫を施した場合の例について説明する。
【０１２３】
しきい値電圧を制御するために１３族（代表的にはボロン、インジウム、ガリウム）または１５族（代表的にはリン、砒素、アンチモン）から選ばれた元素をチャネル形成領域に対して添加する技術はチャネルドープと呼ばれている。
【０１２４】
本願発明に対してチャネルドープを行うことは有効であり、以下に示す２通りの方法が簡易で良い。
【０１２５】
まず、非晶質珪素膜を成膜する時点において成膜ガスにしきい値電圧を制御するための不純物を含むガス（例えばジボラン、フォスフィン等）を混在させ、成膜と同時に所定量を含有させる方式がある。この場合、工程数を全く増やす必要がないが、Ｎ型及びＰ型の両ＴＦＴに対して同濃度が添加されるため、両者で濃度を異ならせるといった要求には対応できない。
【０１２６】
次に、図２（Ｃ）で説明した様なチャネルエッチ工程（チャネル形成領域の形成工程）が終了した後で、ソース／ドレイン電極をマスクとしてチャネル形成領域（またはチャネル形成領域とマスクオフセット領域）に対して選択的に不純物添加を行う方式がある。
【０１２７】
添加方法はイオン注入法、イオンドーピング法、プラズマ処理法、気相法（雰囲気からの拡散）、固相法（膜中からの拡散）など様々な方法を用いることができるが、チャネル形成領域が薄いので、気相法や固相法等の様にダメージをあたえない方法が好ましい。
【０１２８】
なお、イオン注入法等を用いる場合には、ＴＦＴ全体を覆う保護膜を設けてから行えばチャネル形成領域のダメージを減らすことができる。
【０１２９】
また、不純物を添加した後はレーザーアニール、ランプアニール、ファーネスアニールまたはそれらを組み合わせて不純物の活性化工程を行う。この時、チャネル形成領域が受けたダメージも殆ど回復する。
【０１３０】
本実施例を実施する場合、チャネル形成領域には 1×1015〜 5×1018atoms/cm3 （代表的には 1×1015〜 5×1017atoms/cm3 ）の濃度でしきい値電圧を制御するための不純物を添加すれば良い。
【０１３１】
そして、本実施例を本願発明のＴＦＴに実施した場合、Ｎチャネル型ＴＦＴのしきい値電圧を 1.5〜3.5 Ｖの範囲に収めることができる。また、Ｐチャネル型ＴＦＴに適用した場合にはしきい値電圧を-1.5〜-3.5Ｖの範囲に収めることが可能である。
【０１３２】
なお、本実施例の構成は実施例１〜５のいずれの構成との組み合わせも可能である。また、実施例５のＣＭＯＳ回路に適用する場合、Ｎ型ＴＦＴとＰ型ＴＦＴとで添加濃度や添加する不純物の種類を異なるものとすることもできる。
【０１３３】
〔実施例７〕
図２（Ｃ）に示した構造では、島状半導体層を完全に囲む様にしてソース電極１１２とドレイン電極１１３とが形成されている。本実施例ではこれとは別の構成について説明する。
【０１３４】
図１０（Ａ）に示す構造は、基本的には図２（Ｃ）と似ているが、ソース電極１１及びドレイン電極１２の形状が異なる点に特徴がある。即ち、一部において島状半導体層（厳密にはソース／ドレイン領域）よりもａで示される距離だけ内側にソース電極１１及びドレイン電極１２が形成されている。
【０１３５】
また、１３で示される領域は、チャネル形成領域１４と同じ膜厚を有する領域であり、距離ａの幅を持つ。図面上では模式的に表しているが、距離ａは１〜300 μｍ（代表的には10〜200 μｍ）である。
【０１３６】
ここで作製工程と照らし合わせて本実施例の特徴を説明する。本実施例では図１０（Ｂ）に示す様にソース電極１１及びドレイン電極１２を形成する。ここで１５は島状半導体層であり、端部１６が露出する。
【０１３７】
この状態でチャネルエッチ工程を行うと、ソース電極１１及びドレイン電極１２がマスクとなって自己整合的に島状半導体層１５がエッチングされる。この場合、端部１６も同時にエッチングされる。
【０１３８】
この様にして図１０（Ａ）の様な構造が得られる。従って、端部１６がチャネル形成領域１４と同じ膜厚を有することは明らかである。
【０１３９】
この島状半導体層の突出部１３を形成する理由は以下の２つがある。
（１）チャネルエッチ工程におけるエッチングモニタとして利用する。
（２）後工程で保護膜や層間絶縁膜を形成する際に、島状半導体層の段差によるカバレッジ不良を低減する。
【０１４０】
エッチングモニタとしては、製造過程における抜き取り検査によってチャネル形成領域が適切な膜厚となっているかどうかを検査する場合に用いる。
【０１４１】
なお、本実施例の構成は実施例１〜６のいずれの構成とも組み合わせることが可能である。
【０１４２】
〔実施例８〕
本実施例では実施例５に示したＣＭＯＳ回路（インバータ回路）の回路構成の例について図１１を用いて説明する。
【０１４３】
図１１（Ａ）に示すのは、図８に示したものと同一構造のＣＭＯＳ回路である。この場合、回路構成はクロム膜からなるゲイト電極２０、Ｎ型ＴＦＴの半導体層２１、Ｐ型ＴＦＴの半導体層２２、Ｎ型ＴＦＴのソース電極２３、Ｐ型ＴＦＴのソース電極２４、共通ドレイン電極２５から構成される。
【０１４４】
なお、各端子部ａ、ｂ、ｃ、ｄはそれぞれ図１１（Ｃ）に示したインバータ回路の端子部ａ、ｂ、ｃ、ｄに対応している。
【０１４５】
次に、図１１（Ｂ）に示すのは、Ｎ型ＴＦＴとＰ型ＴＦＴとでドレイン領域となる半導体層を共通化した場合の例である。各符号は図１１（Ａ）で説明した符号に対応している。
【０１４６】
図１１（Ｂ）の構造ではＴＦＴ同士を非常に高い密度で形成することができるため、回路を高集積化する場合などに非常に有効である。共通化した半導体層はＰＮ接合を形成するが問題とはならない。
【０１４７】
〔実施例９〕
実施例１で説明した作製工程では、非晶質半導体膜の結晶化工程においてレーザー光を使用しているが、レーザー光と同等の強度を持つ強光を用いて結晶化することも可能である。この場合も半導体層は一旦溶融してから再結晶化するので溶融結晶化膜に特有の粒界分布を示す。
【０１４８】
その様な強光としては、赤外線ランプまたは紫外線ランプから発する強光を用いることができる。赤外線ランプを用いたＲＴＡ（Rapid Thermal Anneal）技術は数秒から数十秒の加熱処理で結晶化が可能であるため、大幅にスループットを向上することが可能である。
【０１４９】
なお、本実施例の構成は不純物の活性化工程において利用することも可能である。また、本実施例に示したランプアニール技術とレーザー光照射とを組み合わせて相乗効果を図ることも有効である。また、本実施例の構成は、他の全ての実施例の構成と組み合わせることが可能である。
【０１５０】
【発明の効果】
本願発明を実施することで、非常に少ないマスク数（典型的には４枚）で量産性の高い半導体装置を作製することができる。
【０１５１】
また、チャネル形成領域とソース／ドレイン電極間に、特性バラツキの小さい電界緩和層（ＬＤＤ領域、マスクオフセット領域、厚さオフセット領域等）が形成できるので、信頼性が高く且つ再現性の高い半導体装置を実現することが可能である。
【図面の簡単な説明】
【図１】 薄膜トランジスタの作製工程を示す図。
【図２】 薄膜トランジスタの作製工程を示す図。
【図３】 薄膜トランジスタの構成を示す拡大図。
【図４】 膜中の濃度プロファイルを示す図。
【図５】 薄膜トランジスタの構成を示す図。
【図６】 薄膜トランジスタの構成を示す図。
【図７】 薄膜トランジスタの構成を示す図。
【図８】 ＣＭＯＳ回路の構成を示す図。
【図９】 膜中の濃度プロファイルを示す図。
【図１０】 薄膜トランジスタの構成を示す図。
【図１１】 ＣＭＯＳ回路の構成を示す図。
【符号の説明】
１０１ 基板
１０２ 下地膜
１０３ ゲイト電極
１０４ 陽極酸化膜
１０５ 窒化珪素膜
１０６ 酸化窒化珪素膜
１０７ 非晶質半導体膜
１０８ 結晶性半導体膜
１０９ ｎ+ 層（第１導電層）
１１０ ｎ- 層（第２導電層）
１１１ 島状半導体層
１１２ ソース電極
１１３ ドレイン電極
１１４ チャネルエッチ領域
１１５ 保護膜
１１６ チャネル形成領域
１１７ マスクオフセット領域
１１８ コンタクトホール
【発明が属する技術分野】
本願発明は結晶構造を有する半導体薄膜を利用した半導体装置およびその作製方法に関する。特に、逆スタガ構造の薄膜トランジスタ（以下、ＴＦＴと略記する）の構成に関する。
【０００２】
【従来の技術】
従来より、アクティブマトリクス型液晶表示装置（以下、ＡＭＬＣＤと略記する）のスイッチング素子としてＴＦＴが利用されている。現在では非晶質珪素膜（アモルファスシリコン膜）を活性層として利用したＴＦＴで回路構成を行う製品が市場を占めている。特に、ＴＦＴ構造としては製造工程の簡単な逆スタガ構造が多く採用されている。
【０００３】
しかし、年々ＡＭＬＣＤの高性能化が進み、ＴＦＴに求められる動作性能（特に動作速度）は厳しくなる傾向にある。そのため、非晶質珪素膜を用いたＴＦＴの動作速度では十分な性能を有する素子を得ることが困難となった。
【０００４】
そこで、非晶質珪素膜に代わって多結晶珪素膜（ポリシリコン膜）を利用したＴＦＴが脚光を浴び、多結晶珪素膜を活性層とするＴＦＴの開発が著しい勢いで進んできている。現在では、その一部で製品化も行われている。
【０００５】
活性層として多結晶珪素膜を利用した逆スタガ型ＴＦＴの構造については既に多くの発表がなされている。例えば、「Fabrication of Low-Temperature Bottom-Gate Poly-Si TFTs on Large-Area Substrate by Linear-Beam Excimer Laser Crystallization and Ion Doping Method：H.Hayashi et.al.,IEDM95,PP829-832,1995」などの報告がある。
【０００６】
同報告書では多結晶珪素膜を利用した逆スタガ構造の典型的な例（Fig.4 ）を説明しているが、この様な構造の逆スタガ構造（いわゆるチャネルストップ型）では様々な問題も抱えている。
【０００７】
まず、活性層全体が50nm程度と極めて薄いのでチャネル形成領域とドレイン領域との接合部において衝突電離（Impact Ionization ）が発生し、ホットキャリア注入などの劣化現象が顕著に現れてしまう。そのため、大きなＬＤＤ領域（Light Doped Drain region）を形成する必要性が生じる。
【０００８】
そして、このＬＤＤ領域の制御性が最も重大な問題となる。ＬＤＤ領域は不純物濃度と領域の長さの制御が非常に微妙であり、特に長さ制御が問題となる。現状ではマスクパターンによってＬＤＤ領域の長さを規定する方式が採られているが、微細化が進めば僅かなパターニング誤差が大きなＴＦＴ特性の差を生む。
【０００９】
活性層の膜厚のバラツキによるＬＤＤ領域のシート抵抗のバラツキも深刻な問題となる。さらに、ゲイト電極のテーパー角度等のバラツキもＬＤＤ領域の効果のバラツキを招く要因となりうる。
【００１０】
また、ＬＤＤ領域を形成するためにはパターニング工程が必要であり、それはそのまま製造工程の増加、スループットの低下を招く。上記報告書に記載された逆スタガ構造では最低でもマスク６枚（ソース／ドレイン電極形成まで）が必要であると予想される。
【００１１】
以上の様に、チャネルストップ型の逆スタガ構造ではチャネル形成領の両側に横方向の平面内でＬＤＤ領域を形成しなくてはならず、再現性のあるＬＤＤ領域を形成することは非常に困難である。
【００１２】
【本発明が解決しようとする課題】
本願発明では、非常に簡易な製造工程によって、量産性が高く、且つ、信頼性及び再現性の高い半導体装置を作製する技術を提供することを課題とする。
【００１３】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
結晶構造を有する半導体層で構成されたソース領域、ドレイン領域及びチャネル形成領域を有するボトムゲイト型の半導体装置であって、
前記半導体層は溶融結晶化膜に特有の粒界分布を示し、
前記ソース領域及びドレイン領域は、ゲイト絶縁膜に向かって少なくとも第１の導電層、当該第１の導電層よりも高抵抗な第２の導電層及び前記チャネル形成領域と同一導電型の半導体層からなる積層構造を有することを特徴とする。
【００１４】
また、他の発明の構成は、
結晶構造を有する半導体層で構成されたソース領域、ドレイン領域及びチャネル形成領域を有するボトムゲイト型の半導体装置であって、
前記半導体層は溶融結晶化膜に特有の粒界分布を示し、
前記ソース領域及びドレイン領域は、少なくともゲイト絶縁膜に向かって第１の導電層、当該第１の導電層よりも高抵抗な第２の導電層及び前記チャネル形成領域と同一導電型の半導体層からなる積層構造を有し、
前記第１の導電層から前記第２の導電層にかけて当該第１及び第２の導電層を構成する不純物の濃度プロファイルが連続的に変化していることを特徴とする。
【００１５】
また、他の発明の構成は、
結晶構造を有する半導体層で構成されたソース領域、ドレイン領域及びチャネル形成領域を有するボトムゲイト型の半導体装置であって、
前記半導体層は溶融結晶化膜に特有の粒界分布を示し、
前記ソース領域及びドレイン領域は、少なくともゲイト絶縁膜に向かって第１の導電層、当該第１の導電層よりも高抵抗な第２の導電層及び前記チャネル形成領域と同一導電型の半導体層からなる積層構造を有し、
前記第２の導電層は 5×1017〜 1×1019atoms/cm3 の範囲内で連続的に変化する不純物によって形成されていることを特徴とする。
【００１６】
また、他の発明の構成は、
結晶構造を有する半導体層で構成されたソース領域、ドレイン領域及びチャネル形成領域を有するボトムゲイト型の半導体装置であって、
前記半導体層は溶融結晶化膜に特有の粒界分布を示し、
前記ソース領域及びドレイン領域は、少なくともゲイト絶縁膜に向かって第１の導電層、当該第１の導電層よりも高抵抗な第２の導電層及び前記チャネル形成領域と同一導電型の半導体層からなる積層構造を有し、
前記チャネル形成領域と前記第２の導電層との間には、膜厚の異なる二つのオフセット領域が存在することを特徴とする。
【００１７】
また、他の発明の構成は、
結晶構造を有する半導体層で構成されたソース領域、ドレイン領域及びチャネル形成領域を有するボトムゲイト型の半導体装置であって、
前記半導体層は溶融結晶化膜に特有の粒界分布を示し、
前記ソース領域及びドレイン領域は、少なくともゲイト絶縁膜に向かって第１の導電層、当該第１の導電層よりも高抵抗な第２の導電層及び前記チャネル形成領域と同一導電型の半導体層からなる積層構造を有し、
前記チャネル形成領域と前記第２の導電層との間には、前記チャネル形成領域よりも膜厚の厚いオフセット領域が存在することを特徴とする。
【００１８】
また、他の発明の構成は、
絶縁表面を有する基板上に形成されたゲイト電極と、
結晶構造を有する半導体層で構成されたソース領域、ドレイン領域及びチャネル形成領域と、
前記ソース領域及びドレイン領域上のそれぞれに形成されたソース電極及びドレイン電極と、
を有するボトムゲイト型の半導体装置であって、
前記半導体層は溶融結晶化膜に特有の粒界分布を示し、
前記ソース領域及びドレイン領域は、少なくともゲイト絶縁膜に向かって第１の導電層、当該第１の導電層よりも高抵抗な第２の導電層及び前記チャネル形成領域と同一導電型の半導体層からなる積層構造を有し、
前記ソース電極及び／又はドレイン電極は前記ゲイト電極に、前記チャネル形成領域上でオーバーラップしていることを特徴とする。
【００１９】
また、他の発明の構成は、
結晶構造を有する半導体層で構成されたソース領域、ドレイン領域及びチャネル形成領域を有するボトムゲイト型の半導体装置であって、
前記半導体層は溶融結晶化膜に特有の粒界分布を示し、
前記ソース領域及びドレイン領域は、少なくともゲイト絶縁膜に向かって第１の導電層、当該第１の導電層よりも高抵抗な第２の導電層及び前記チャネル形成領域と同一導電型の半導体層からなる積層構造を有し、
前記チャネル形成領域と前記第１の導電層との間には、膜厚の異なる二つのオフセット領域と前記第２の導電層からなるＨＲＤ構造が存在することを特徴とする。
【００２０】
なお、前記膜厚の異なる二つのオフセット領域は、一方は前記チャネル形成領域と同一導電型かつ同一膜厚の半導体層からなる膜面方向のオフセットであり、他方は前記チャネルと同一導電型かつ前記チャネル形成領域よりも膜厚の厚い半導体層からなる膜厚方向のオフセットであることを特徴とする。
【００２１】
また、作製方法に関する他の発明の構成は、
絶縁表面を有する基板上にゲイト電極、ゲイト絶縁層、非晶質半導体膜を形成する工程と、
前記非晶質半導体膜に対してレーザー光またはそれと同等の強度を持つ強光を照射することにより結晶化し、結晶構造を有する半導体膜を得る工程と、
前記結晶構造を有する半導体膜に対してイオン注入法またはイオンドーピング法により１３族及び／又は１５族から選ばれた不純物を添加して、当該不純物を含む第１及び第２の導電層を形成する工程と、
レーザー光またはそれと同等の強度を持つ強光を照射することにより前記不純物を活性化させる工程と、
前記導電層上にソース電極及びドレイン電極を形成する工程と、
前記ソース電極及びドレイン電極をマスクとして前記結晶構造を有する半導体膜をエッチングすることでチャネル形成領域を形成する工程と、
を有し、
前記不純物の濃度プロファイルでもって前記第１及び第２の導電層の厚さを制御することを特徴とする。
【００２２】
また、他の発明の構成は、
絶縁表面を有する基板上にゲイト電極、ゲイト絶縁層、非晶質半導体膜を形成する工程と、
前記非晶質半導体膜に対してレーザー光またはそれと同等の強度を持つ強光を照射することにより結晶化し、結晶構造を有する半導体膜を得る工程と、
前記結晶構造を有する半導体膜に対してイオン注入法またはイオンドーピング法により１３族及び／又は１５族から選ばれた不純物を添加して、当該不純物を含む第１及び第２の導電層を形成する工程と、
レーザー光またはそれと同等の強度を持つ強光を照射することにより前記不純物を活性化させる工程と、
前記導電層上にソース電極及びドレイン電極を形成する工程と、
前記ソース電極及びドレイン電極をマスクとして前記結晶構造を有する半導体膜をエッチングすることでチャネル形成領域を形成する工程と、
前記ソース電極及びドレイン電極をマスクとしてしきい値電圧制御用の不純物を添加する工程と、
を有し、
前記不純物の濃度プロファイルでもって前記第１及び第２の導電層の厚さを制御することを特徴とする。
【００２３】
【発明の実施の形態】
以上の構成からなる本願発明の実施の形態について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００２４】
【実施例】
〔実施例１〕
本願発明の代表的な実施例について、図１〜３を用いて説明する。まず、図１を用いて本願発明の半導体装置の作製方法を説明する。
【００２５】
まず、絶縁表面を有する基板の準備としてガラス基板１０１上に珪素を主成分とする絶縁膜でなる下地膜１０２を形成する。その上に導電性膜でなるゲイト電極（第１配線）１０３を形成する。
【００２６】
ゲイト電極１０３の線幅は１〜１０μｍ（代表的には３〜５μｍ）とする。また、膜厚は 200〜500 nm（代表的には 250〜300 nm）とする。本実施例では 250nm厚のアルミニウム膜（２wt% のスカンジウムを含有）を用いて線幅３μｍのゲイト電極を形成する。
【００２７】
なお、ゲイト電極１０３としてはアルミニウム以外にも、タンタル、タングステン、チタン、クロム、モリブデン、導電性シリコン、金属シリサイドまたはそれらの積層膜等を用いることができる。ここで１回目のパターニング工程（ゲイト電極形成）が行われる。
【００２８】
ここで、ゲイト電極１０３に対して陽極酸化を行い、ゲイト電極を保護する陽極酸化膜１０４を50〜200 nm（典型的には 100〜150 nm）形成する。本実施例では３％の酒石酸を含むエチレングリコール溶液（アンモニアで中性に中和する）中で印加電圧80Ｖ、化成電流５〜６mAの条件で形成する。こうして100 nm程度の厚さに形成することができる。
【００２９】
次に、窒化珪素膜１０５（膜厚は０〜200 nm、代表的には25〜100 nm、好ましくは50nm）、ＳｉＯx Ｎy で示される酸化窒化珪素膜又は酸化珪素膜（膜厚は 150〜300 nm、代表的には200 nm）１０６からなるゲイト絶縁層を形成する。
【００３０】
なお、本実施例の場合、ゲイト絶縁層には陽極酸化膜１０４も含まれる。また、ゲイト絶縁層として酸化珪素膜を用いることもできる。
【００３１】
ゲイト絶縁層を形成したら、その上に珪素を主成分とする非晶質半導体膜１０７を形成する。本実施例では非晶質珪素膜を例とするが他の化合物半導体膜（ゲルマニウムを含有する非晶質珪素膜等）を用いても良い。
【００３２】
また、本願発明はチャネルエッチ型のボトムゲイト構造であるので、非晶質珪素膜１０７の膜厚は厚く形成しておく。膜厚範囲は 100〜600 nm（典型的には 200〜300 nm、好ましくは250 nm）とする。本実施例では200 nmとする。また、後述するが、最適な膜厚は本願発明のＴＦＴにどの様なオフセット領域、ＬＤＤ領域を設けるかによって適宜決定する必要がある。
【００３３】
なお、本実施例では減圧熱ＣＶＤ法により非晶質珪素膜１０７を成膜するが、成膜の際に炭素、酸素、窒素といった不純物の濃度を徹底的に管理することが望ましい。これらの不純物が多いと後に結晶性半導体膜の結晶性の均一性を崩す恐れがある。
【００３４】
本実施例では成膜した非晶質珪素膜中における各不純物の濃度が、炭素及び窒素が 5×1018atoms/cm3 未満（代表的には 5×1017atoms/cm3 以下）、酸素が 1.5×1019atoms/cm3 未満（代表的には 1×1018atoms/cm3 以下）となる様に制御する。この様な管理を行っておけば最終的にＴＦＴのチャネル形成領域中に含まれる不純物濃度は上記範囲内に収まる。
【００３５】
こうして図１（Ａ）の状態が得られる。図１（Ａ）の状態が得られたら、レーザー光の照射により非晶質珪素膜１０７の結晶化を行う。（図１（Ｂ））
【００３６】
レーザー光としては、励起ガスとしてＫｒＦ（248 nm）、ＸｅＣｌ（308 nm）、ＡｒＦ（193 nm）等を用いたパルス発振型エキシマレーザーを用いれば良い。また、Ｎｄ：ＹＡＧレーザーの高調波など他のあらゆるレーザー光を用いることができる。
【００３７】
なお、本実施例の様に結晶化しようとする非晶質半導体膜の膜厚が厚い場合、波長の長いレーザー光を用いた方が全体を均一に結晶化しやすい。また、レーザー光を照射する際に、基板を50〜500 ℃程度の範囲で補助的に加熱する方法も有効である。また、レーザー光の波長周期を鑑みて光吸収効率が高まる様な膜厚に調節しておくことも有効である。
【００３８】
本実施例ではパルス発振型のＸｅＣｌエキシマレーザー光を光学系によって線状に加工した後、基板の一端から他端に向かって走査することで非晶質珪素膜全面に対してレーザーアニールを行う。
【００３９】
なお、発振周波数は30ＭＨｚ、走査速度は2.4mm/s 、レーザーエネルギーは 300〜400mJ/cm2 とし、基板を裏面側から400 ℃に加熱して処理する。こうして、結晶性半導体膜（本実施例では結晶性珪素膜）１０８を得る。
【００４０】
また、非晶質珪素膜とガラス基板とで熱吸収率が異なるため、膜の上面側から照射すれば非晶質珪素膜の温度を集中的に上げることが可能である。そのため、ガラス基板の耐熱温度（650 ℃付近）以上の温度で非晶質珪素膜を加熱することが可能である。
【００４１】
ところで、本実施例の様にレーザー光の照射により結晶化した半導体膜（本明細書中では溶融結晶化膜と呼ぶ）はレーザー結晶化に特有の粒界分布（結晶粒界の存在分布）を有する。セコエッチングと呼ばれる公知の技術によって粒界を顕著化して観察すると、結晶粒と粒界とが明確に判別でき、数十〜数百nmの粒径を持つ結晶粒の集合体であることが判る。
【００４２】
一方、他の結晶化手段を用いた半導体膜は溶融結晶化膜とは明らかに異なる粒界分布を示す。なぜならばレーザー光（またはそれと同等の強度を持つ強光）。を用いた結晶化では一旦半導体層が溶融するが、他の手段は基本的に固相成長であり、結晶化機構が異なるからである。
【００４３】
さて次に、１５族から選ばれた元素（代表的にはリン、砒素またはアンチモン）をイオン注入法（質量分離あり）またはイオンドーピング法（質量分離なし）により添加する。本実施例では結晶性珪素膜１０８の表面から深さ30〜100nm （代表的には30〜50nm）の範囲において、リン濃度が 1×1019〜 1×1021atoms/cm3 （代表的には 1×1020atoms/cm3 ）となる様に調節する。
【００４４】
本実施例ではこの様にして形成された高濃度のリンを含む領域１０９をｎ+ 層（または第１の導電層）と呼ぶ。この層の厚さは30〜100nm （代表的には30〜50nm）の範囲で決定する。この場合、ｎ+ 層１０９は後にソース／ドレイン電極の一部として機能する。本実施例では30nm厚のｎ+ 層を形成する。
【００４５】
また、ｎ+ 層１０９の下に形成される低濃度にリンを含む領域１１０をｎ- 層（または第２の導電層）と呼ぶ。この場合、ｎ- 層１１０はｎ+ 層１０９よりも高抵抗となり、後に電界緩和のためのＬＤＤ領域として機能する。本実施例では30nm厚のｎ- 層を形成する。（図１（Ｃ））
【００４６】
また、この時、リンを添加する際の深さ方向の濃度プロファイルが非常に重要である。この事について図４を用いて説明する。なお、図４に示す濃度プロファイルは加速電圧を80keV 、ＲＦ電力を２０Ｗとしてイオンドーピング法によりフォスフィン（ＰＨ3 ）を添加した場合の例である。
【００４７】
図４において、４０１は結晶性珪素膜、４０２は添加されたリンの濃度プロファイルを示している。この濃度プロファイルはＲＦ電力、添加イオン種、加速電圧等の設定条件によって決定される。
【００４８】
この時、濃度プロファイル４０２のピーク値はｎ+ 層４０３内部又は界面近傍にあり、結晶性珪素膜４０１の深くにいく程（ゲイト絶縁膜に向かうほど）、リン濃度は低下する。この時、リン濃度は膜内部全域に渡って連続的に変化するためｎ+ 層４０３の下には必ずｎ- 層４０４が形成される。
【００４９】
そして、このｎ- 層４０４の内部においてもリン濃度は連続的に低下していく。本実施例では、リン濃度が 1×1019atoms/cm3 を超える領域をｎ+ 層４０３として考え、 5×1017〜 1×1019atoms/cm3 の濃度範囲にある領域をｎ- 層４０４として考えている。ただし、明確な境界は存在しないため、目安として考えている程度である。
【００５０】
また、リン濃度が極端に低下した領域及びそのさらに下層は真性または実質的に真性な領域（ｉ層）４０５となる。なお、真性な領域とは意図的に不純物が添加されない領域を言う。また、実質的に真性な領域とは、不純物濃度（ここではリン濃度）が珪素膜のスピン密度以下である領域又は不純物濃度が 1×1014〜 1×1017atoms/cm3 の範囲で一導電性を示す領域を指す。
【００５１】
この様な真性または実質的に真性な領域はｎ- 層４０４の下に形成される。ただし、ｉ層４０５は基本的にチャネル形成領域と同一導電型の半導体層から構成される。即ち、チャネル形成領域が弱いｎ型又はｐ型を示す様な場合には、同様の導電型を示す。
【００５２】
この様に、ｎ+ 層の形成にイオン注入法またはイオンドーピング法を用いることによりｎ+ 層の下にｎ- 層を形成することができる。従来の様にｎ+ 層を成膜で設けた場合にはこの様な構成は実現できない。また、イオン添加時の条件を適切に設定することでｎ+ 層とｎ- 層の厚さ制御を容易に行うことができる。
【００５３】
特に、ｎ- 層１１０の厚さは後にＬＤＤ領域の厚さとなるため、非常に精密な制御が必要である。イオンドーピング法等では添加条件の設定によって深さ方向の濃度プロファイルが精密に制御できるので、ＬＤＤ領域の厚さ制御が容易に行える。本願発明ではｎ- 層１１０の厚さを30〜200 nm（代表的には50〜150 nm）の範囲で調節すれば良い。
【００５４】
こうしてｎ+ 層１０９、ｎ- 層１１０を形成したら、再びレーザー光の照射を行い、添加した不純物（リン）の活性化を行う。（図１（Ｄ））
【００５５】
なお、レーザーアニール以外にランプアニール（強光の照射）、ファーネスアニール（電熱炉による加熱）を行うこともできる。ただし、ファーネスアニールの場合にはガラス基板の耐熱性を考慮して処理を行う必要がある。
【００５６】
本実施例ではＸｅＣｌエキシマレーザーを用いてレーザーアニールを行う。処理条件は基本的に上述の結晶化工程と同一で良いが、レーザーエネルギーは 200〜350mJ/cm2 （代表的には 250〜300mJ/cm2 ）で良い。また、基板は裏面側から
300℃に加熱して活性化率の向上を図る。
【００５７】
また、このレーザー活性化工程では結晶性珪素膜１０８がリンの添加工程に受けたダメージを回復することができる。そして、添加時のイオン衝突により非晶質化した領域を再結晶化することができる。
【００５８】
こうしてリンの活性化工程が終了したら、結晶性珪素膜のパターニングを行い、島状半導体層１１１を形成する。この時、最終的にＴＦＴが完成した時にキャリアの移動方向に対して垂直な方向の長さ（チャネル幅（Ｗ））が１〜30μｍ（代表的には10〜20μｍ）となる様に調節する。ここで２回目のパターニング工程が行われる。（図２（Ａ））
【００５９】
ここで図面上には図示されないが、露出したゲイト絶縁層の一部をエッチングし、ゲイト電極（第１配線）と次に形成する電極（第２配線）との電気的接続をとるためのコンタクトホール（図２（Ｃ）の１１８で示される領域）を開口する。ここで３回目のパターニング工程が行われる。
【００６０】
次に、導電性を有する金属膜（図示せず）を成膜し、パターニングによりソース電極１１２、ドレイン電極１１３を形成する。本実施例ではＴｉ（50nm）／Ａｌ（ 200〜300 nm）／Ｔｉ（50nm）の３層構造からなる積層膜を用いる。また、上述の様にゲイト電極と電気的に接続するための配線も同時に形成されている。ここで４回目のパターニング工程が行われる。（図２（Ｂ））
【００６１】
また、後述するが、ゲイト電極１０３の真上の領域、即ちソース電極１１２とドレイン電極１１３とで挟まれた領域（以下、チャネルエッチ領域と呼ぶ）１１４の長さ（Ｃ1 で示される）が後にチャネル形成領域とオフセット領域の長さを決定する。Ｃ1 は２〜20μｍ（代表的には５〜10μｍ）の範囲から選べるが、本実施例ではＣ1 ＝４μｍとする。
【００６２】
次に、ソース電極１１２及びドレイン電極１１３をマスクとしてドライエッチングを行い、自己整合的に島状半導体層１１１をエッチングする。そのため、チャネルエッチ領域１１４のみでエッチングが進行する。（図２（Ｃ））
【００６３】
この時、ｎ+ 層１０９は完全にエッチングされ、真性または実質的に真性な領域（ｉ層）のみが残された形でエッチングを止める。本願発明では最終的に10〜100 nm（代表的には10〜75nm、好ましくは15〜45nm）の半導体層のみを残す。本実施例では30nm厚の半導体層を残すことにする。
【００６４】
こうして島状半導体層１１１のエッチング（チャネルエッチ工程）が終了したら、保護膜１１５として酸化珪素膜また窒化珪素膜を形成して、図２（Ｃ）に示す様な構造の逆スタガ型ＴＦＴを得る。
【００６５】
この状態において、チャネルエッチされた島状半導体層１１１のうち、ゲイト電極１１２の真上に位置する領域はチャネル形成領域１１６となる。本実施例の構成ではゲイト電極幅がチャネル形成領域の長さに対応し、Ｌ1 で示される長さをチャネル長と呼ぶ。また、ゲイト電極１１３の端部よりも外側に位置する領域１１７は、ゲイト電極１０３からの電界が及ばず、オフセット領域となる。この長さはＸ1 で示される。
【００６６】
本実施例の場合、ゲイト電極１０３の線幅（Ｌ1 に相当する）が100 nm厚の陽極酸化膜分の減りを考慮すると約 2.8μｍであり、チャネルエッチ領域１１４の長さ（Ｃ1 ）が４μｍであるので、オフセット領域の長さ（Ｘ1 ）は約 0.6μｍとなる。
【００６７】
ここで、ドレイン領域（ドレイン電極１１３と接する半導体層）を拡大したものを図３に示す。図３において、１０３はゲイト電極、３０１はチャネル形成領域、３０２はｎ+ 層（ソースまたはドレイン電極）、３０３、３０４は膜厚の異なるオフセット領域、３０５はｎ- 層（ＬＤＤ領域）である。
【００６８】
なお、ここでは説明しないがソース領域（ソース電極１１２と接する半導体層）も同様の構造を有している。
【００６９】
また、図３に示す構造は模式的に記されているが、各領域の膜厚関係には注意が必要である。本願発明を構成するにあたって最も好ましい構成は、膜厚の厚さがｎ+ 層３０２＜ｎ- 層３０５＜オフセット領域（ｉ層）３０４の関係にある場合である。
【００７０】
なぜならばｎ+ 層３０２は電極として機能するだけなので薄くで十分である。一方、ｎ- 層３０５及びオフセット領域３０４は電界緩和を効果的に行うために適切な厚さが必要である。
【００７１】
本実施例の構成では、チャネル形成領域３０１からｎ+ 領域３０２に至るまでに膜厚の異なる二つのオフセット領域３０３、３０４及びＬＤＤ領域３０５が存在する。なお、３０３はマスク合わせにより形成される膜面方向のオフセット領域であり、マスクオフセット領域と呼ぶ。
【００７２】
また、３０４はｉ層の膜厚分に相当する膜厚方向のオフセット領域であり、厚さオフセット領域と呼ぶ。厚さオフセット領域３０４の厚さは100 〜300 nm（代表的には 150〜200nm ）の範囲で決定すれば良い。ただし、チャネル形成領域の膜厚よりも膜厚をが厚くする必要がある。チャネル形成領域よりも膜厚が薄いと良好なオフセット効果を望めない。
【００７３】
この様なオフセット＋ＬＤＤからなる構造を本発明者らはＨＲＤ（High Resistance Drain ）構造と呼び、通常のＬＤＤ構造とは区別して考えている。本実施例の場合、ＨＲＤ構造はマスクオフセット＋厚さオフセット＋ＬＤＤの３段構造で構成されることになる。
【００７４】
この時、ＬＤＤ領域３０３はＬＤＤ領域の膜厚及び不純物濃度によって制御されるため、非常に再現性が高く、特性バラツキが小さいという利点を有する。パターニングによって形成されたＬＤＤ領域ではパターニング誤差による特性バラツキが問題となることは従来例で述べた通りである。
【００７５】
なお、マスクオフセット領域３０３の長さ（Ｘ1 ）はパターニングによって制御されるため、パターニングやガラスの縮み等による誤差の影響を受ける。しかしながら、その後に厚さオフセット領域３０４とＬＤＤ領域３０５とが存在するので誤差による影響は緩和され、特性バラツキを小さくすることができる。
【００７６】
なお、マスクオフセットの長さ（Ｘ1 ）はチャネル長（Ｌ1 ）とチャネルエッチ領域の長さ（Ｃ1 ）を用いて（Ｃ1 −Ｌ1 ）／２で表される。従って、ソース／ドレイン電極形成時のパターニング工程によって所望のオフセット長（Ｘ1 ）を設定することが可能である。本実施例の構成ではオフセット長（Ｘ1 ）は 0.3〜３μｍ（代表的には１〜２μｍ）とすることができる。
【００７７】
なお、図２（Ｃ）に示す様な構造の逆スタガ型ＴＦＴは、従来の非晶質珪素膜を活性層（島状半導体層）として利用したＴＦＴでは実現できない。なぜならば、非晶質珪素膜を用いる場合、ソース／ドレイン電極とゲイト電極とがオーバーラップする様な構造にしないとキャリア（電子または正孔）の移動度が極めて遅くなってしまうからである。
【００７８】
ソース／ドレイン電極とゲイト電極とがオーバーラップする様な構造にしたとしても非晶質珪素膜を用いたＴＦＴのモビリティ（電界効果移動度）はせいぜい１〜10cm2/Vs程度である。それに対して本実施例の様な構造を採用してしまってはモビリティが低すぎてスイッチング素子として機能しない。
【００７９】
ところが、本願発明では活性層として結晶性珪素膜を利用しているのでキャリア移動度が十分に速い。従って、本実施例の様な構造としても十分なモビリティを得ることが可能である。即ち、本実施例の構造は半導体層として結晶構造を有する半導体膜を用いたからこそ実現できるのである。
【００８０】
また、本実施例の逆スタガ型ＴＦＴは、ＨＲＤ構造を有しているので衝突電離によるホットキャリア注入などの劣化現象に対して非常に強く、高い信頼性を有している。しかも、ＬＤＤ領域の効果が支配的な上、そのＬＤＤ領域が非常に制御性よく形成されているので特性バラツキが非常に小さい。
【００８１】
そのため、本実施例の様な構造は高耐圧を必要とし、高い動作速度はそれほど必要としない様な回路を構成するＴＦＴに好適である。
【００８２】
また、本実施例の作製工程に示した様に、図２（Ｃ）に示した構造の逆スタガ型ＴＦＴを得るのに４枚のマスクしか必要としていない。これは従来のチャネルストップ型ＴＦＴが６枚マスクを必要としていた事を考えると、スループット及び歩留りが飛躍的に向上することを意味している。
【００８３】
以上の様に、本実施例の構成によれば量産性の高い作製工程によって、高い信頼性と再現性を有するボトムゲイト型ＴＦＴを作製することが可能である。
【００８４】
なお、本実施例の作製工程に従って作製したボトムゲイト型ＴＦＴ（Ｎチャネル型ＴＦＴ）のモビリティは10〜150cm2/Vs （代表的には60〜120cm2/Vs ）、しきい値電圧は１〜４Ｖを実現しうる。
【００８５】
〔実施例２〕
本実施例では本願発明の構成において、実施例１とは異なる構成例を示す。ＴＦＴの作製工程は基本的には実施例１に従えば良いので、本実施例では必要な部分のみを説明することにする。
【００８６】
まず、実施例１の作製工程に従って図５（Ａ）の状態を得る。ここで実施例１と異なる点は、ソース電極５０１、ドレイン電極５０２を形成する際にチャネルエッチ領域５００の長さをＣ2 とする点にある。この時、Ｃ2 はゲイト電極幅よりも狭く、２〜９μｍ（代表的には２〜４μｍ）の範囲で選ばれる。即ち、ゲイト電極とソース／ドレイン電極とがオーバーラップする様に設けることが本実施例の特徴となる。
【００８７】
この状態で実施例１に示した様にチャネルエッチ工程を行い、保護膜を設けると図５（Ｂ）の状態を得る。この時、５０３で示される領域がチャネル形成領域となり、そのチャネル長はＬ2 （＝Ｃ2 ）で表される。また、マスク設計によりオーバーラップさせた領域（マスクオーバーラップ領域と呼ぶ）５０４の長さ（Ｙ2 ）はゲイト電極幅をＥとすると、（Ｅ−Ｌ2 ）／２で表される。
【００８８】
図５（Ｃ）はドレイン領域の拡大図であるが、ＴＦＴ動作時のキャリアは、チャネル形成領域５０３（厚さ50nm）、マスクオーバーラップ領域５０４（厚さ160 nm）、ＬＤＤ領域５０５（厚さ50nm）を通ってｎ+ 層５０６（厚さ40nm）、ドレイン電極５０２へと到達する。
【００８９】
なお、この場合、マスクオーバーラップ領域５０４にもゲイト電極からの電界が形成されるが、ＬＤＤ領域５０５に近づくにつれて電界は弱まるので、その様な領域は実質的にＬＤＤ領域と同様の機能を持つ。勿論、さらにＬＤＤ領域５０５に近づけば完全に電界が形成されなくなり、オフセット（厚さオフセット）領域としても機能しうる。
【００９０】
この様に本実施例の構造ではＨＲＤ構造が、オーバーラップによる実質的なＬＤＤ＋厚さオフセット＋低濃度不純物によるＬＤＤで構成される。また、オーバーラップ領域５０４の膜厚が薄い場合には、オーバーラップによる実質的なＬＤＤ＋低濃度不純物によるＬＤＤのみからなるＬＤＤ構造もとりうる。
【００９１】
本実施例の構成においても、オーバーラップ領域５０４、ＬＤＤ領域５０５がそれぞれの膜厚で制御されるので非常に特性バラツキが小さい。また、オーバーラップ領域の長さ（Ｙ2 ）はパターニング等による誤差を含むが、オーバーラップによるＬＤＤ、厚さ方向のオフセット及び低濃度不純物によるＬＤＤはその様な誤差の影響を受けないのでＹ2 の誤差による特性バラツキは緩和される。
【００９２】
なお、本実施例の様な構造はオフセット成分が少なく、高い動作速度を必要とする様な回路を構成するＴＦＴに好適である。
【００９３】
また、本実施例の構造では衝突電離によってチャネル形成領域内に蓄積した少数キャリアが速やかにソース電極へと引き抜かれるので基板浮遊効果を起こしにくいという利点を有する。そのため、動作速度が速い上に非常に耐圧特性の高いＴＦＴを実現することが可能である。
【００９４】
〔実施例３〕
本実施例では本願発明の構成において、実施例１、２とは異なる構成例を示す。ＴＦＴの作製工程は基本的には実施例１に従えば良いので、本実施例では必要な部分のみを説明することにする。
【００９５】
まず、実施例１の作製工程に従って図６（Ａ）の状態を得る。ここで実施例１と異なる点は、ソース電極６０１、ドレイン電極６０２を形成する際にチャネルエッチ領域６００の長さをＣ3 とする点にある。この時、Ｃ3 はゲイト電極幅と一致させるため、１〜10μｍ（代表的には３〜５μｍ）となる。
【００９６】
この状態で実施例１に示した様にチャネルエッチ工程を行い、保護膜を設けると図６（Ｂ）の状態を得る。この時、６０３で示される領域がチャネル形成領域となり、そのチャネル長はＬ3 （＝Ｃ3 ）で表される。
【００９７】
図６（Ｃ）はドレイン領域の拡大図であるが、ＴＦＴ動作時のキャリアは、チャネル形成領域６０３（厚さ100 nm）、厚さオフセット領域６０４（厚さ150 nm）、ＬＤＤ領域６０５（厚さ100 nm）を通ってｎ+ 層６０６（厚さ50nm）、ドレイン電極６０２へと到達する。即ち、本実施例の構造ではＨＲＤ構造が厚さオフセット＋ＬＤＤの２段構造で構成される。
【００９８】
本実施例の構成においても、厚さオフセット領域６０４、ＬＤＤ領域６０５がそれぞれの膜厚で制御されるので非常に特性バラツキが小さい。また、十分な耐圧特性を得ることが可能である。
【００９９】
〔実施例４〕
本実施例では本願発明の構成において、実施例１〜３とは異なる構成例を示す。ＴＦＴの作製工程は基本的には実施例１に従えば良いので、本実施例では必要な部分のみを説明することにする。
【０１００】
まず、実施例１の作製工程に従って図７（Ａ）の状態を得る。ここで実施例１と異なる点は、ソース電極７０１、ドレイン電極７０２を形成する際にソース電極またはドレイン電極のいずれか一方をゲイト電極にオーバーラップさせ、他方はオーバーラップさせない構成とする点にある。
【０１０１】
なお、本実施例ではチャネルエッチ領域７００の長さをＣ4 とする。この時、Ｃ4 は１〜１０μｍ（代表的には３〜６μｍ）の範囲で選ばれる。
【０１０２】
この状態で実施例１に示した様にチャネルエッチ工程を行い、保護膜を設けると図７（Ｂ）の状態を得る。この時、７０３で示される領域がチャネル形成領域となり、そのチャネル長はＬ4 （＝Ｃ4 −Ｘ4 ）で表される。
【０１０３】
ここで、Ｘ4 はマスクオフセット領域７０４の長さである。Ｘ4 の数値範囲については実施例１を参考にすれば良い。また、マスクオーバーラップ領域７０５の長さの数値範囲は実施例２を参考にすれば良い。
【０１０４】
本実施例は、実施例１で説明したＨＲＤ構造と実施例２で説明したＨＲＤ構造（またはＬＤＤ構造）とを組み合わせた構成である。構造的な説明は実施例１及び実施例２で既に説明したのでここでの説明は省略する。
【０１０５】
本実施例の様な構造を採用する場合、特にソース領域に実施例２に示したＨＲＤ構造（またはＬＤＤ構造）を用い、ドレイン領域に実施例１で説明したＨＲＤ構造を用いることが好ましい。
【０１０６】
例えば、ドレイン領域側のチャネル端部（接合部）では特に電界集中が激しく、実施例１に示した様な抵抗成分の多いＨＲＤ構造が望ましい。逆に、ソース側ではそこまでの高耐圧対策は必要ないので、実施例２に示した様な抵抗成分の少ないＨＲＤ（またはＬＤＤ）構造が適している。
【０１０７】
なお、本実施例において、ソース／ドレイン領域側のいずれか一方に実施例２の構成を組み合わせることも可能である。この様に、実施例１〜３に示したＨＲＤ構造またはＬＤＤ構造を実施者が適宜選択してソース／ドレイン領域に採用し、回路設計を鑑みて最適な構造を設計すれば良い。この場合、３2 ＝９通りの組み合わせパターンが可能である。
【０１０８】
〔実施例５〕
本実施例では実施例１〜４に示した構成のボトムゲイト型ＴＦＴを用いてＣＭＯＳ回路（インバータ回路）を構成する場合の例について図８を用いて説明する。なお、ＣＭＯＳ回路は同一基板上に形成されたＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補的に組み合わせて構成する。
【０１０９】
図８は実施例４に示した構成を利用したＣＭＯＳ回路であり、８０１はＰチャネル型ＴＦＴのソース電極、８０２はＮチャネル型ＴＦＴのソース電極、８０３はＮ／Ｐ共通のドレイン電極である。
【０１１０】
また、Ｎチャネル型ＴＦＴは実施例１で説明した作製工程によってｎ+ 層８０４、８０５、ｎ- 層８０６、８０７が形成されている。一方、Ｐチャネル型ＴＦＴの方にはｐ++層８０８、８０９、ｐ- 層８１０、８１１が形成されている。
【０１１１】
なお、同一基板上にＣＭＯＳ回路を作製することは非常に容易である。本願発明の場合、まず、実施例１の工程に従って図２（Ａ）の状態を得る。
【０１１２】
この状態ではＮ型／Ｐ型関係なく１５族から選ばれた元素が全面に添加されているが、Ｐチャネル型ＴＦＴを作製する場合にはＮチャネル型ＴＦＴとする領域をレジストマスク等で隠して１３族から選ばれた元素（代表的にはボロン、インジウムまたはガリウム）を添加すれば良い。
【０１１３】
本実施例ではボロンを例にとるが、この時、ボロンはリンの濃度以上に添加して導電性を反転させなければならない。また、ｎ+ 層及びｎ- 層全てを完全にｐ++層及びｐ- 層に反転させるためには、ボロン添加時の濃度プロファイルを調節してリンの添加深さよりも深く添加することが重要である。
【０１１４】
従って、ボロンの膜中における濃度プロファイルは図９の様になる。図９において、９００は半導体層、９０１はボロン添加前のリンの濃度プロファイル、９０２はボロン添加後のボロンの濃度プロファイル、９０３はｐ++層、９０４はｐ- 層、９０５はｉ層である。
【０１１５】
この時、ｐ++層９０３の厚さは10〜150 nm（代表的には50〜100 nm）とし、Ｐ- 層９０４の厚さは30〜300 nm（代表的には 100〜200 nm）とする。ただし、Ｐチャネル型ＴＦＴは元来劣化に強いのでｐ- 層をＬＤＤ領域として利用する必要性は必ずしもない。わざわざｐ- 層９０４の膜厚について言及したのは、イオン注入法等の添加手段を用いる限り、連続的に変化する濃度勾配によって必ずｐ- 層が形成されるからである。
【０１１６】
ところで、本実施例ではＮチャネル型ＴＦＴとＰチャネル型ＴＦＴのどちらもソース領域側には実施例２に示した構成のＨＲＤ構造（オーバーラップ領域を利用したタイプ）を用い、ドレイン領域側には実施例１に示した構成のＨＲＤ構造（マスクオフセットを利用したタイプ）を設けている。
【０１１７】
そのため、上面図で明らかな様にＰチャネル型ＴＦＴのソース領域側にはＹｉの長さを持つオーバーラップ領域を有し、ドレイン領域側にはＸｉの長さを持つマスクオフセット領域を有している。また、Ｎチャネル型ＴＦＴのソース領域側にはＹj の長さを持つオーバーラップ領域を有し、ドレイン領域側にはＸj の長さを持つマスクオフセット領域を有している。
【０１１８】
この時、ＸｉとＸj 、ＹｉとＹj の長さはそれぞれマスク設計によって自由に調節できる。従って、それぞれの長さは回路構成の必要に応じて適宜決定すれば良く、Ｎチャネル型とＰチャネル型とで揃える必要はない。
【０１１９】
また、この様な構造ではＣＭＯＳ回路の共通ドレインとなる領域の耐圧特性を高くすることができるので、動作電圧の高い回路を構成する場合において、非常に有効な構成である。
【０１２０】
なお、実施例１〜４に示した構成のＴＦＴを用いたＣＭＯＳ回路の構成を図８に示したが、これ以外の全ての組み合わせも可能であることは言うまでもない。可能な構成パターンとしては、一つのＴＦＴについて９通りあるので、ＣＭＯＳ回路では９2 ＝８１通りがある。これらの複数の組み合わせの中から、回路が必要する性能に応じて最適な組み合わせを採用していけば良い。
【０１２１】
また、本実施例に示した様に本願発明はＰチャネル型ＴＦＴにも容易に適用することができる。その場合、本願発明のボトムゲイト型ＴＦＴ（Ｐチャネル型ＴＦＴ）のモビリティは10〜100cm2/Vs （代表的には50〜100cm2/Vs ）、しきい値電圧は-1.5〜-5Ｖを実現しうる。
【０１２２】
〔実施例６〕
本実施例では、本願発明のＴＦＴに対してしきい値電圧を制御するための工夫を施した場合の例について説明する。
【０１２３】
しきい値電圧を制御するために１３族（代表的にはボロン、インジウム、ガリウム）または１５族（代表的にはリン、砒素、アンチモン）から選ばれた元素をチャネル形成領域に対して添加する技術はチャネルドープと呼ばれている。
【０１２４】
本願発明に対してチャネルドープを行うことは有効であり、以下に示す２通りの方法が簡易で良い。
【０１２５】
まず、非晶質珪素膜を成膜する時点において成膜ガスにしきい値電圧を制御するための不純物を含むガス（例えばジボラン、フォスフィン等）を混在させ、成膜と同時に所定量を含有させる方式がある。この場合、工程数を全く増やす必要がないが、Ｎ型及びＰ型の両ＴＦＴに対して同濃度が添加されるため、両者で濃度を異ならせるといった要求には対応できない。
【０１２６】
次に、図２（Ｃ）で説明した様なチャネルエッチ工程（チャネル形成領域の形成工程）が終了した後で、ソース／ドレイン電極をマスクとしてチャネル形成領域（またはチャネル形成領域とマスクオフセット領域）に対して選択的に不純物添加を行う方式がある。
【０１２７】
添加方法はイオン注入法、イオンドーピング法、プラズマ処理法、気相法（雰囲気からの拡散）、固相法（膜中からの拡散）など様々な方法を用いることができるが、チャネル形成領域が薄いので、気相法や固相法等の様にダメージをあたえない方法が好ましい。
【０１２８】
なお、イオン注入法等を用いる場合には、ＴＦＴ全体を覆う保護膜を設けてから行えばチャネル形成領域のダメージを減らすことができる。
【０１２９】
また、不純物を添加した後はレーザーアニール、ランプアニール、ファーネスアニールまたはそれらを組み合わせて不純物の活性化工程を行う。この時、チャネル形成領域が受けたダメージも殆ど回復する。
【０１３０】
本実施例を実施する場合、チャネル形成領域には 1×1015〜 5×1018atoms/cm3 （代表的には 1×1015〜 5×1017atoms/cm3 ）の濃度でしきい値電圧を制御するための不純物を添加すれば良い。
【０１３１】
そして、本実施例を本願発明のＴＦＴに実施した場合、Ｎチャネル型ＴＦＴのしきい値電圧を 1.5〜3.5 Ｖの範囲に収めることができる。また、Ｐチャネル型ＴＦＴに適用した場合にはしきい値電圧を-1.5〜-3.5Ｖの範囲に収めることが可能である。
【０１３２】
なお、本実施例の構成は実施例１〜５のいずれの構成との組み合わせも可能である。また、実施例５のＣＭＯＳ回路に適用する場合、Ｎ型ＴＦＴとＰ型ＴＦＴとで添加濃度や添加する不純物の種類を異なるものとすることもできる。
【０１３３】
〔実施例７〕
図２（Ｃ）に示した構造では、島状半導体層を完全に囲む様にしてソース電極１１２とドレイン電極１１３とが形成されている。本実施例ではこれとは別の構成について説明する。
【０１３４】
図１０（Ａ）に示す構造は、基本的には図２（Ｃ）と似ているが、ソース電極１１及びドレイン電極１２の形状が異なる点に特徴がある。即ち、一部において島状半導体層（厳密にはソース／ドレイン領域）よりもａで示される距離だけ内側にソース電極１１及びドレイン電極１２が形成されている。
【０１３５】
また、１３で示される領域は、チャネル形成領域１４と同じ膜厚を有する領域であり、距離ａの幅を持つ。図面上では模式的に表しているが、距離ａは１〜300 μｍ（代表的には10〜200 μｍ）である。
【０１３６】
ここで作製工程と照らし合わせて本実施例の特徴を説明する。本実施例では図１０（Ｂ）に示す様にソース電極１１及びドレイン電極１２を形成する。ここで１５は島状半導体層であり、端部１６が露出する。
【０１３７】
この状態でチャネルエッチ工程を行うと、ソース電極１１及びドレイン電極１２がマスクとなって自己整合的に島状半導体層１５がエッチングされる。この場合、端部１６も同時にエッチングされる。
【０１３８】
この様にして図１０（Ａ）の様な構造が得られる。従って、端部１６がチャネル形成領域１４と同じ膜厚を有することは明らかである。
【０１３９】
この島状半導体層の突出部１３を形成する理由は以下の２つがある。
（１）チャネルエッチ工程におけるエッチングモニタとして利用する。
（２）後工程で保護膜や層間絶縁膜を形成する際に、島状半導体層の段差によるカバレッジ不良を低減する。
【０１４０】
エッチングモニタとしては、製造過程における抜き取り検査によってチャネル形成領域が適切な膜厚となっているかどうかを検査する場合に用いる。
【０１４１】
なお、本実施例の構成は実施例１〜６のいずれの構成とも組み合わせることが可能である。
【０１４２】
〔実施例８〕
本実施例では実施例５に示したＣＭＯＳ回路（インバータ回路）の回路構成の例について図１１を用いて説明する。
【０１４３】
図１１（Ａ）に示すのは、図８に示したものと同一構造のＣＭＯＳ回路である。この場合、回路構成はクロム膜からなるゲイト電極２０、Ｎ型ＴＦＴの半導体層２１、Ｐ型ＴＦＴの半導体層２２、Ｎ型ＴＦＴのソース電極２３、Ｐ型ＴＦＴのソース電極２４、共通ドレイン電極２５から構成される。
【０１４４】
なお、各端子部ａ、ｂ、ｃ、ｄはそれぞれ図１１（Ｃ）に示したインバータ回路の端子部ａ、ｂ、ｃ、ｄに対応している。
【０１４５】
次に、図１１（Ｂ）に示すのは、Ｎ型ＴＦＴとＰ型ＴＦＴとでドレイン領域となる半導体層を共通化した場合の例である。各符号は図１１（Ａ）で説明した符号に対応している。
【０１４６】
図１１（Ｂ）の構造ではＴＦＴ同士を非常に高い密度で形成することができるため、回路を高集積化する場合などに非常に有効である。共通化した半導体層はＰＮ接合を形成するが問題とはならない。
【０１４７】
〔実施例９〕
実施例１で説明した作製工程では、非晶質半導体膜の結晶化工程においてレーザー光を使用しているが、レーザー光と同等の強度を持つ強光を用いて結晶化することも可能である。この場合も半導体層は一旦溶融してから再結晶化するので溶融結晶化膜に特有の粒界分布を示す。
【０１４８】
その様な強光としては、赤外線ランプまたは紫外線ランプから発する強光を用いることができる。赤外線ランプを用いたＲＴＡ（Rapid Thermal Anneal）技術は数秒から数十秒の加熱処理で結晶化が可能であるため、大幅にスループットを向上することが可能である。
【０１４９】
なお、本実施例の構成は不純物の活性化工程において利用することも可能である。また、本実施例に示したランプアニール技術とレーザー光照射とを組み合わせて相乗効果を図ることも有効である。また、本実施例の構成は、他の全ての実施例の構成と組み合わせることが可能である。
【０１５０】
【発明の効果】
本願発明を実施することで、非常に少ないマスク数（典型的には４枚）で量産性の高い半導体装置を作製することができる。
【０１５１】
また、チャネル形成領域とソース／ドレイン電極間に、特性バラツキの小さい電界緩和層（ＬＤＤ領域、マスクオフセット領域、厚さオフセット領域等）が形成できるので、信頼性が高く且つ再現性の高い半導体装置を実現することが可能である。
【図面の簡単な説明】
【図１】 薄膜トランジスタの作製工程を示す図。
【図２】 薄膜トランジスタの作製工程を示す図。
【図３】 薄膜トランジスタの構成を示す拡大図。
【図４】 膜中の濃度プロファイルを示す図。
【図５】 薄膜トランジスタの構成を示す図。
【図６】 薄膜トランジスタの構成を示す図。
【図７】 薄膜トランジスタの構成を示す図。
【図８】 ＣＭＯＳ回路の構成を示す図。
【図９】 膜中の濃度プロファイルを示す図。
【図１０】 薄膜トランジスタの構成を示す図。
【図１１】 ＣＭＯＳ回路の構成を示す図。
【符号の説明】
１０１ 基板
１０２ 下地膜
１０３ ゲイト電極
１０４ 陽極酸化膜
１０５ 窒化珪素膜
１０６ 酸化窒化珪素膜
１０７ 非晶質半導体膜
１０８ 結晶性半導体膜
１０９ ｎ+ 層（第１導電層）
１１０ ｎ- 層（第２導電層）
１１１ 島状半導体層
１１２ ソース電極
１１３ ドレイン電極
１１４ チャネルエッチ領域
１１５ 保護膜
１１６ チャネル形成領域
１１７ マスクオフセット領域
１１８ コンタクトホール
Claims (3)
- 絶縁表面を有する基板上に設けられたゲイト電極と、
前記ゲイト電極上に設けられたゲイト絶縁膜と、
前記ゲイト絶縁膜上に設けられた半導体膜と、
前記半導体膜上に設けられた金属膜からなるソース電極およびドレイン電極と、
前記半導体膜上に設けられた保護膜と、
を有する半導体装置であって、
前記半導体膜は、チャネル形成領域と、前記ソース電極および前記ドレイン電極に重ねて設けられた真性または実質的に真性な層と、前記ソース電極および前記ドレイン電極の一部として機能するｎ型の導電型を付与する不純物を含有する層とを有し、
前記半導体膜は、端部において前記チャネル形成領域と厚さの等しい突出部を有し、
前記チャネル形成領域と前記突出部は前記真性または実質的に真性な層より厚さが薄く、
前記保護膜は前記チャネル形成領域と前記突出部とを覆っていることを特徴とする半導体装置。 - 請求項１において、前記ｎ型の導電型を付与する不純物はリンであることを特徴とする半導体装置。
- 請求項１または請求項２において、前記突出部の幅は１０μｍ以上２００μｍ以下であることを特徴とする半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27812497A JP4364318B2 (ja) | 1997-09-24 | 1997-09-24 | 半導体装置 |
| US09/157,938 US6013930A (en) | 1997-09-24 | 1998-09-22 | Semiconductor device having laminated source and drain regions and method for producing the same |
| KR1019980040088A KR100543102B1 (ko) | 1997-09-24 | 1998-09-23 | 반도체장치및그제조방법 |
| US09/476,378 US6204535B1 (en) | 1997-09-24 | 2000-01-03 | Thin film transistor having laminated source and drain regions |
| US09/797,952 US6429059B2 (en) | 1997-09-24 | 2001-03-05 | Semiconductor device and method for producing it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27812497A JP4364318B2 (ja) | 1997-09-24 | 1997-09-24 | 半導体装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008267256A Division JP4364930B2 (ja) | 2008-10-16 | 2008-10-16 | 半導体装置 |
| JP2009173341A Division JP4430130B2 (ja) | 2009-07-24 | 2009-07-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197708A JPH1197708A (ja) | 1999-04-09 |
| JP4364318B2 true JP4364318B2 (ja) | 2009-11-18 |
Family
ID=17592953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27812497A Expired - Fee Related JP4364318B2 (ja) | 1997-09-24 | 1997-09-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4364318B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141514A (ja) * | 2000-11-07 | 2002-05-17 | Sanyo Electric Co Ltd | ボトムゲート型薄膜トランジスタ及びその製造方法 |
| JP3904512B2 (ja) | 2002-12-24 | 2007-04-11 | シャープ株式会社 | 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器 |
| KR101863941B1 (ko) * | 2010-06-08 | 2018-06-04 | 삼성디스플레이 주식회사 | 오프셋 구조의 박막 트랜지스터 |
| CN111223877A (zh) * | 2019-11-28 | 2020-06-02 | 云谷（固安）科技有限公司 | 阵列基板、阵列基板的制作方法和显示面板 |
-
1997
- 1997-09-24 JP JP27812497A patent/JP4364318B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1197708A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2794678B2 (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| US6573564B2 (en) | Semiconductor device and fabrication method thereof | |
| US6452213B1 (en) | Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same | |
| JPH07106594A (ja) | 半導体装置およびその作製方法 | |
| KR100926403B1 (ko) | 박막 트랜지스터 | |
| JP4364930B2 (ja) | 半導体装置 | |
| JP4397438B2 (ja) | 半導体装置 | |
| JPH0832081A (ja) | 薄膜半導体装置 | |
| JPH1197706A (ja) | 半導体装置およびその作製方法 | |
| JP4430130B2 (ja) | 半導体装置 | |
| JP4657361B2 (ja) | 半導体装置 | |
| JP4364318B2 (ja) | 半導体装置 | |
| JP2805590B2 (ja) | 半導体装置の作製方法 | |
| JP3134910B2 (ja) | 半導体装置の作製方法および液晶ディスプレイ用集積回路の作製方法 | |
| JP4286741B2 (ja) | 半導体装置の作製方法 | |
| JP3765936B2 (ja) | 半導体装置の作製方法 | |
| JP3326015B2 (ja) | 薄膜半導体装置 | |
| JP3501977B2 (ja) | 半導体装置 | |
| JP4417327B2 (ja) | 半導体装置の作製方法 | |
| JP3765975B2 (ja) | 半導体装置 | |
| CN117476651A (zh) | 阵列基板、显示面板及阵列基板的制备方法 | |
| JP2000031498A (ja) | 半導体装置 | |
| JPH114006A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JP2006135348A (ja) | 半導体装置およびその作製方法 | |
| JPH10313119A (ja) | 絶縁ゲイト型電界効果半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040729 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090819 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |